JP2021506122A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2021506122A5 JP2021506122A5 JP2020530620A JP2020530620A JP2021506122A5 JP 2021506122 A5 JP2021506122 A5 JP 2021506122A5 JP 2020530620 A JP2020530620 A JP 2020530620A JP 2020530620 A JP2020530620 A JP 2020530620A JP 2021506122 A5 JP2021506122 A5 JP 2021506122A5
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- residual portion
- donor substrate
- annular step
- oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Description
発明の簡単な説明
この目的を達成するために、本発明は、ドナー基板の残余部分を整える方法を提案し、イオン注入によって弱められた平面での剥離によってドナー基板から層が除去されており、残余部分は主面上に、ドナー基板の除去されていない部分に対応する環状段差を備え、方法は、環状段差によって画定される内部空間を充填しおよび環状段差の少なくとも一部を覆うために、残余部分の主面上に平滑化酸化物を堆積すること、ならびに平滑化酸化物の緻密化のための熱処理を含む。
この目的を達成するために、本発明は、ドナー基板の残余部分を整える方法を提案し、イオン注入によって弱められた平面での剥離によってドナー基板から層が除去されており、残余部分は主面上に、ドナー基板の除去されていない部分に対応する環状段差を備え、方法は、環状段差によって画定される内部空間を充填しおよび環状段差の少なくとも一部を覆うために、残余部分の主面上に平滑化酸化物を堆積すること、ならびに平滑化酸化物の緻密化のための熱処理を含む。
ドナー基板1および支持基板4は、有利には、その直径が典型的に200mm、300mmまたはさらには450mmである、ディスク形状のシリコンウエハであり得る。これらのウエハの少なくとも1つは、表面絶縁層を有し得、その結果、シリコンオンインシュレーターウエハは、方法の最後に得られる。しかしながら、本発明はこれらの材料、この形状またはこれらの寸法のみに限定されない。
次に、図1Cに示すように、ドナー基板1への軽い種の注入によって弱められた平面3の形成の最初のステップが実行され、この平面とドナー基板1の注入された表面の間に薄層5が形成される。弱められた平面3は、典型的には、水素および/または希ガスの注入によって生成される。すなわち、軽い種は、5e15と1e17at/cm2の間の投与量の水素およびヘリウムイオンから選択され得る。
本発明による方法は、材料の損失を低減し、残余部分1’の主面10の段差11を完全に除去する必要がないという利点、および完全に平坦な面を提供するという利点を有する。特に、従来技術の解決策において一般的に必要である「両面研磨」のステップを省くことが可能である。それは、残余部分1’を少数のステップで生成することを可能にし、材料の損失を低減し、および、例えば、MEMS用の基板の製造のための受容基板として使用される、満足のいく表面特性を有する。
Claims (12)
- ドナー基板(1)の残余部分(1’)を整える方法であって、イオン注入によって弱められた平面(3)での層間剥離により層(5)が前記ドナー基板(1)から除去されていて、前記残余部分(1’)が主面(10)に、前記ドナー基板の除去されていない部分に対応する環状段差(11)を備え、前記方法は、
a.前記環状段差(11)によって画定される内部空間を充填し、および、前記環状段差(11)の少なくとも一部を覆うために、前記残余部分の前記主面(10)に平滑化酸化物(6)を堆積させるステップと、
b.前記平滑化酸化物(6)の緻密化のための熱処理のステップと、
を含む、方法。 - 前記平滑化酸化物(6)がSOG(スピンオングラス)ファミリーに属する、請求項1に記載の整える方法。
- 前記緻密化熱処理が225℃から900℃の間の温度を有する、請求項1または2に記載の整える方法。
- 前記緻密化熱処理が窒素(N2)雰囲気下で実行される、請求項1から3のいずれか一項に記載の整える方法。
- 平滑化酸化物(6)の前記堆積が、前記環状段差(11)の高さの少なくとも1.5倍に等しい厚さを有する層の形成をもたらす条件下で実行される、請求項4に記載の整える方法。
- 前記堆積ステップの前に、イオン注入により損傷した前記表面の周辺ゾーン(1a)の前記除去を含む前記残余部分(1’)の前記表面(10)を整えるステップを含む、請求項1から5のいずれか一項に記載の整える方法。
- 基板(7)であって、
a.ドナー基板(1)の残余部分(1’)であって、イオン注入によって弱められた平面(3)での層間剥離により層(5)が前記ドナー基板(1)から除去されていて、前記残余部分(1’)は主面(10)に、前記ドナー基板(1)の除去されていない部分に対応する環状段差(11)を備えた、前記残余部分(1’)と、
b.前記残余部分(1’)の前記主面上の酸化物層(6)であって、前記酸化物層(6)は、前記環状段差によって画定される内部空間を充填し、および前記残余部分の前記環状段差の少なくとも一部を覆う、前記酸化物層(6)と、
を備えた、前記基板(7)。 - 前記酸化物層が、前記環状段差の高さの少なくとも1.5倍に等しい厚さを有する、請求項7に記載の基板(7)。
- 前記残余部分(1’)が表面酸化物層(2)を備えた、請求項7から8のいずれか一項に記載の基板(7)。
- 前記ドナー基板(1)がシリコンからなる、請求項7から9のいずれか一項に記載の基板(7)。
- 基板(7)の使用であって、
a.請求項7から10のいずれか一項に記載の基板(7)を提供するステップと、
b.前記基板(7)をドナー基板と組み立てるステップと、
c.前記ドナー基板を薄くして絶縁体上に構造を形成するステップと、
を含む、基板(7)の使用。 - 前記組み立てが100℃と500℃の間の温度での熱処理を含む、請求項11に記載の基板(7)の使用。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR1761674 | 2017-12-05 | ||
FR1761674A FR3074608B1 (fr) | 2017-12-05 | 2017-12-05 | Procede de preparation d'un residu de substrat donneur, substrat obtenu a l'issu de ce procede, et utilisation d'un tel susbtrat |
PCT/FR2018/052938 WO2019110885A1 (fr) | 2017-12-05 | 2018-11-21 | Procédé de préparation d'un résidu de substrat donneur, substrat obtenu à l'issu de ce procédé, et utilisation d'un tel substrat |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2021506122A JP2021506122A (ja) | 2021-02-18 |
JP2021506122A5 true JP2021506122A5 (ja) | 2021-12-09 |
JP7252231B2 JP7252231B2 (ja) | 2023-04-04 |
Family
ID=62017361
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020530620A Active JP7252231B2 (ja) | 2017-12-05 | 2018-11-21 | ドナー基板の残余部分を整えるための方法、その方法によって製造された基板、およびそのような基板の使用 |
Country Status (9)
Country | Link |
---|---|
US (2) | US11542155B2 (ja) |
EP (1) | EP3721467B1 (ja) |
JP (1) | JP7252231B2 (ja) |
KR (1) | KR102568640B1 (ja) |
CN (1) | CN111527584B (ja) |
FR (1) | FR3074608B1 (ja) |
SG (1) | SG11202005328WA (ja) |
TW (1) | TWI773852B (ja) |
WO (1) | WO2019110885A1 (ja) |
Family Cites Families (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11204493A (ja) * | 1998-01-09 | 1999-07-30 | Komatsu Electron Metals Co Ltd | 半導体ウェハの製造方法 |
JP3932369B2 (ja) * | 1998-04-09 | 2007-06-20 | 信越半導体株式会社 | 剥離ウエーハを再利用する方法および再利用に供されるシリコンウエーハ |
US6093623A (en) * | 1998-08-04 | 2000-07-25 | Micron Technology, Inc. | Methods for making silicon-on-insulator structures |
EP1039533A3 (en) * | 1999-03-22 | 2001-04-04 | Infineon Technologies North America Corp. | High performance dram and method of manufacture |
KR100414193B1 (ko) * | 2001-05-08 | 2004-01-07 | 주식회사 실트론 | 에스오아이 웨이퍼 제조용 도너 웨이퍼 가공 방법 |
WO2004019403A2 (en) * | 2002-08-26 | 2004-03-04 | S.O.I.Tec Silicon On Insulator Technologies | Mechanical recycling of a wafer comprising a buffer layer, after having taken a layer therefrom |
CN100547760C (zh) * | 2002-08-26 | 2009-10-07 | S.O.I.Tec绝缘体上硅技术公司 | 在已经移去薄层之后对包括缓冲层的晶片的再循环方法 |
FR2858875B1 (fr) * | 2003-08-12 | 2006-02-10 | Soitec Silicon On Insulator | Procede de realisation de couches minces de materiau semi-conducteur a partir d'une plaquette donneuse |
US7402520B2 (en) * | 2004-11-26 | 2008-07-22 | Applied Materials, Inc. | Edge removal of silicon-on-insulator transfer wafer |
FR2889887B1 (fr) * | 2005-08-16 | 2007-11-09 | Commissariat Energie Atomique | Procede de report d'une couche mince sur un support |
US7781309B2 (en) * | 2005-12-22 | 2010-08-24 | Sumco Corporation | Method for manufacturing direct bonded SOI wafer and direct bonded SOI wafer manufactured by the method |
EP2015354A1 (en) * | 2007-07-11 | 2009-01-14 | S.O.I.Tec Silicon on Insulator Technologies | Method for recycling a substrate, laminated wafer fabricating method and suitable recycled donor substrate |
US20090278233A1 (en) * | 2007-07-26 | 2009-11-12 | Pinnington Thomas Henry | Bonded intermediate substrate and method of making same |
WO2009058245A2 (en) * | 2007-10-31 | 2009-05-07 | Corning Incorporated | Improved substrate compositions and methods for forming semiconductor on insulator devices |
EP2213415A1 (en) * | 2009-01-29 | 2010-08-04 | S.O.I. TEC Silicon | Device for polishing the edge of a semiconductor substrate |
EP2219208B1 (en) | 2009-02-12 | 2012-08-29 | Soitec | Method for reclaiming a surface of a substrate |
WO2011055769A1 (en) * | 2009-11-06 | 2011-05-12 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor element and semiconductor device, and deposition apparatus |
US8952496B2 (en) * | 2009-12-24 | 2015-02-10 | Sumco Corporation | Semiconductor wafer and method of producing same |
US8852391B2 (en) * | 2010-06-21 | 2014-10-07 | Brewer Science Inc. | Method and apparatus for removing a reversibly mounted device wafer from a carrier substrate |
US20120052623A1 (en) * | 2010-08-31 | 2012-03-01 | Twin Creeks Technologies, Inc. | Method to adhere a lamina to a receiver element using glass frit paste |
KR20130043063A (ko) * | 2011-10-19 | 2013-04-29 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제작 방법 |
US20140113452A1 (en) * | 2012-10-18 | 2014-04-24 | United Microelectronics Corp. | Wafer edge trimming method |
US9966248B2 (en) * | 2015-01-05 | 2018-05-08 | Toshiba Memory Corporation | Semiconductor manufacturing apparatus and semiconductor manufacturing method |
US9859458B2 (en) * | 2015-06-19 | 2018-01-02 | QMAT, Inc. | Bond and release layer transfer process |
US9773705B2 (en) * | 2015-06-30 | 2017-09-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | FinFET channel on oxide structures and related methods |
US10090210B2 (en) * | 2015-10-01 | 2018-10-02 | Sensor Electronic Technology, Inc. | Material growth with temperature controlled layer |
US10199216B2 (en) * | 2015-12-24 | 2019-02-05 | Infineon Technologies Austria Ag | Semiconductor wafer and method |
FR3051968B1 (fr) * | 2016-05-25 | 2018-06-01 | Soitec | Procede de fabrication d'un substrat semi-conducteur a haute resistivite |
US20180033609A1 (en) * | 2016-07-28 | 2018-02-01 | QMAT, Inc. | Removal of non-cleaved/non-transferred material from donor substrate |
US10818488B2 (en) * | 2017-11-13 | 2020-10-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Wafer structure and trimming method thereof |
-
2017
- 2017-12-05 FR FR1761674A patent/FR3074608B1/fr active Active
-
2018
- 2018-11-21 CN CN201880084235.XA patent/CN111527584B/zh active Active
- 2018-11-21 SG SG11202005328WA patent/SG11202005328WA/en unknown
- 2018-11-21 US US16/770,013 patent/US11542155B2/en active Active
- 2018-11-21 EP EP18816207.7A patent/EP3721467B1/fr active Active
- 2018-11-21 JP JP2020530620A patent/JP7252231B2/ja active Active
- 2018-11-21 WO PCT/FR2018/052938 patent/WO2019110885A1/fr unknown
- 2018-11-21 KR KR1020207016877A patent/KR102568640B1/ko active IP Right Grant
- 2018-11-22 TW TW107141710A patent/TWI773852B/zh active
-
2022
- 2022-11-14 US US18/055,040 patent/US20230073003A1/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20120087188A (ko) | 전기 손실들이 감소된 반도체 온 절연체 타입 구조의 제조 공정 및 대응 구조 | |
TW202011459A (zh) | Vnand拉伸厚teos氧化物 | |
TWI798236B (zh) | 高熱傳導性之元件基板及其製造方法 | |
CN109690733B (zh) | 贴合式soi晶圆的制造方法 | |
KR102095383B1 (ko) | 접합 웨이퍼의 제조방법 | |
US7064072B1 (en) | Method for fabricating trench isolation | |
CN107146758B (zh) | 带有载流子俘获中心的衬底的制备方法 | |
JP2021506122A5 (ja) | ||
JP2023145565A (ja) | Pecvdによるsiギャップ充填の方法 | |
EP1986229A1 (en) | Method for manufacturing compound material wafer and corresponding compound material wafer | |
TW201715566A (zh) | 在間隙填補應用中用來消除二氧化矽膜之原子層沉積物中的裂縫之系統及方法 | |
CN104810277B (zh) | 一种晶圆表面平坦化工艺 | |
US9064863B2 (en) | Method for directly adhering two plates together, including a step of forming a temporary protective nitrogen | |
KR102568640B1 (ko) | 도너 기판의 잔류물을 제조하는 방법, 그 방법에 의해 제조된 기판 및 그 기판의 사용 | |
JP2016519431A (ja) | 複合構造の製造方法 | |
TWI766595B (zh) | 鍵合兩半導體結構的方法 | |
KR20160052551A (ko) | 접합 웨이퍼의 제조방법 | |
KR100788369B1 (ko) | 피아이피 구조의 커패시터 및 그 제조 방법 | |
CN106683980B (zh) | 带有载流子俘获中心的衬底的制备方法 | |
TWI509692B (zh) | 半導體元件及其製造方法 | |
CN114758978A (zh) | 一种半导体器件的制备方法 | |
TW202236382A (zh) | 鍵合兩半導體結構的方法 | |
CN103208454A (zh) | 实现浅沟道隔离的工艺方法 | |
KR20030085996A (ko) | 웨이퍼의 제조방법 | |
KR20040110794A (ko) | 반도체 소자의 얕은 트랜치 소자분리막 형성방법 |