KR20040110794A - 반도체 소자의 얕은 트랜치 소자분리막 형성방법 - Google Patents

반도체 소자의 얕은 트랜치 소자분리막 형성방법 Download PDF

Info

Publication number
KR20040110794A
KR20040110794A KR1020030040252A KR20030040252A KR20040110794A KR 20040110794 A KR20040110794 A KR 20040110794A KR 1020030040252 A KR1020030040252 A KR 1020030040252A KR 20030040252 A KR20030040252 A KR 20030040252A KR 20040110794 A KR20040110794 A KR 20040110794A
Authority
KR
South Korea
Prior art keywords
trench
mask pattern
gap
forming
film
Prior art date
Application number
KR1020030040252A
Other languages
English (en)
Inventor
윤일영
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020030040252A priority Critical patent/KR20040110794A/ko
Publication of KR20040110794A publication Critical patent/KR20040110794A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls

Abstract

본 발명은 산화막의 손실 및 편차가 없이 갭필링이 우수한 소자분리막을 형성할 수 있는 반도체 소자의 얕은 트랜치 소자분리막 형성방법을 개시한다. 개시된 본 발명은 반도체 기판상의 미리 정의된 활성영역에 마스크 패턴을 형성하는 단계와, 상기 마스크 패턴을 마스크로 하여 제 1트랜치를 형성하는 단계와, 상기 제 1트랜치를 스핀온글래스막으로 갭필링하는 단계와, 상기 갭필링된 스핀온 글래스막이 상기 제 1트랜치의 깊이를 줄여 제 2트랜치를 형성하도록 상기 갭필링된 스핀온 글래스막을 베이킹 및 큐어링하는 단계와, 상기 결과물의 전면에 고온저압증착 산화막을 증착하여 상기 제 2트랜치를 갭필링하는 단계와, 상기 갭필링된 고온저압증착 산화막을 어닐링하는 단계와, 상기 어닐링된 고온저압증착 산화막을 화학기계적으로 연마하여 상기 마스크 패턴을 노출시키는 단계와, 상기 노출된 마스크 패턴을 식각하여 제거하는 단계를 구비하는 것을 특징으로 한다.

Description

반도체 소자의 얕은 트랜치 소자분리막 형성방법{The method for forming shall trench isolation in semiconductor device}
본 발명은 반도체 소자의 얕은 트랜치 소자분리막 형성방법에 관한 것으로,특히, 산화막의 손실 및 편차가 없이 갭필링이 우수한 소자분리막을 형성할 수 있는 반도체 소자의 얕은 트랜치 소자분리막 형성방법에 관한 것이다.
일반적으로, 반도체 메모리와 같은 반도체 소자를 제조할 시 다수의 소자들이 집적되는 활성영역을 전기적으로 서로 절연시키기 위해 소자분리 기술이 사용되고 있다. 최근 반도체 소자의 집적도가 증가하면서 전기적으로 절연성이 우수하며 또한 버즈빅(bird's beak)과 같은 현상으로부터 자유로우면서도 소자분리를 위한 필드영역의 면적을 감소시킬 수 있는 얕은 트랜치 소자분리막(Shallow Trench Isolation: 이하, STI라 함.)이 개발되어 널리 이용되고 있다. 일반적으로, 0.18㎛ 이하의 STI 공정에서는 갭필용 산화막으로 고밀도 플라즈마(High Density Plasma: 이하, HDP라 함.) 산화막이 사용되고 있다. 상기 HDP 산화막은 좁은 트랜치에 채워지는 경우 갭필 능력이 우수하며 후속 세정공정에서 실각률이 낮아 산화막 손실을 줄일 수 있는 장점이 있다.
도 1은 종래 기술에 의한 고밀도 플라즈마 산화막을 적용한 반도체 소자의 얕은 트랜치 소자분리막 형성방법을 설명하기 위한 도면이다.
도 1을 참조하면, 반도체 기판(100)상에 질화막과, 포토레지스트막(미도시)을 순차적으로 형성한다. 이어, 상기 포토레지스트막(미도시)을 패터닝하여 필드영역을 정의한 후 패터닝된 포토레지스트막을 마스크로 하고 플라즈마를 이용하여 상기 질화막을 건식식각함으로써 마스크 패턴(102)을 형성한다.
그 다음, 상기 마스크 패턴(102)을 마스크로 하고 플라즈마를 이용하여 반도체 기판(100)을 건식식각함으로써 트랜치(104)를 형성한다.
그 다음, 상기 결과물 전면에 고밀도 플라즈마 화학기상증착(High Density Plasma Chemical Vapor Deposition)에 의해 HDP 산화막(106)을 증착하여 트랜치(104)가 HDP 산화막(106)으로 충분히 채워질 수 있도록 한다.
이후, 화학기계적연마(Chemical Mechanical Polishing: 이하, CMP라 함.) 공정에 의해 HDP 산화막(106)을 화학기계적으로 연마하여 소자분리막을 형성한다.
도 2는 종래 기술에 의한 고온저압증착(High Temperature Low Pressure Deposition: 이하, HLD라 함.) 산화막을 적용한 반도체 소자의 얕은 트랜치 소자분리막 형성방법을 설명하기 위한 도면이다. 동도면에서, 참조부호 200은 반도체 기판을, 202는 마스크 패턴을, 204는 트랜치를, 206은 HLD 산화막을, 208은 갭필 불량에 의한 보이드(void)를 각각이 나타낸다.
상기 HLD 산화막을 적용한 STI형성방법은 갭필용 산화막으로 HLD 산화막을 사용한다는 점에서 상기 HDP 산화막을 적용한 STI형성방법과 다르며, 그 형성방법은 상기 HDP 산화막을 적용한 STI형성방법으로부터 용이하게 이해될 수 있으므로, 이하 그 상세한 설명은 생략하기로 한다.
상술한 바와 같이, HDP 산화막(106)을 적용하여 갭필링을 하는 종래의 기술에서는 마스크 패턴(102)의 밀도가 큰 영역과 그렇치 않은 영역간의 단차가 심하게 발생된다. 이에 따라 CMP공정 후 상기 두 영역들간에 두께 편차가 심하게 나타난다.
한편, HLD 산화막(206)를 적용하여 갭필링을 하는 종래의 기술에서는 HLD가 마스크 패턴의 밀도에 관계없이 증착되기 때문에 CMP측면에서 유리하지만, HLD의갭필 불량으로 인해 보이드가 발생하는 단점이 있다.
상기의 문제점을 극복하기 위한 대안의 방법은 SOG(Spin on Glass), PETEOS(Plasma-enhanced Tetraethyl orthosilicate) 및 BPGS(Boron phosphorus Silicate Glass)막을 갭필용 산화막으로 적용하는 것이다. 그러나, 이 경우 갭필링은 우수하게 나타나지만 식각률이 낮아 후속 세정공정에서 산화막의 손실이 발생되고, 이로 인해 험프 및 누설전류에 의한 소자의 비정상 동작을 일으키는 다른 문제점을 초래한다.
따라서, 본 발명의 목적은 상기 문제점을 해결하기 위해 SOG막과 HLD 산화막의 고유 특성을 이용하여 산화막의 손실 및 편차가 없이 갭필링이 우수한 소자분리막을 형성할 수 있는 반도체 소자의 얕은 트랜치 소자분리막 형성방법을 제공하는 데 있다.
도 1은 종래 기술에 의한 고밀도 플라즈마 산화막을 적용한 반도체 소자의 얕은 트랜치 소자분리막 형성방법을 설명하기 위한 도면.
도 2는 종래 기술에 의한 고온저압증착 산호막을 적용한 반도체 소자의 얕은 트랜치 소자분리막 형성방법을 설명하기 위한 도면.
도 3a 내지 도 3e는 본 발명에 따른 반도체 소자의 얕은 트랜치 소자분리막 형성방법을 설명하기 위한 도면.
*도면의 주요부분에 대한 부호설명
300: 반도체 기판 302: 마스크 패턴
304: 제 1트랜치 306: 스핀온글래스막
308: 제 2트랜치 310: 고온저압증착 산화막
상기 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 얕은 트랜치 소자분리막 형성방법은, 반도체 기판상의 미리 정의된 활성영역에 마스크 패턴을 형성하는 단계; 상기 마스크 패턴을 마스크로 하여 제 1트랜치를 형성하는 단계; 상기 제 1트랜치를 스핀온글래스막으로 갭필링하는 단계; 상기 갭필링된 스핀온 글래스막이 상기 제 1트랜치의 깊이를 줄여 제 2트랜치를 형성하도록 상기 갭필링된 스핀온 글래스막을 베이킹 및 큐어링하는 단계; 상기 결과물의 전면에 고온저압증착 산화막을 증착하여 상기 제 2트랜치를 갭필링하는 단계; 상기 갭필링된 고온저압증착 산화막을 어닐링하는 단계; 상기 어닐링된 고온저압증착 산화막을 화학기계적으로 연마하여 상기 마스크 패턴을 노출시키는 단계; 및 상기 노출된 마스크 패턴을 식각하여 제거하는 단계를 구비하는 것을 특징으로 한다.
(실시예)
이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.
도 3a 내지 도 3e는 본 발명에 따른 반도체 소자의 얕은 트랜치 소자분리막 형성방법을 설명하기 위한 도면이다.
본 발명에 따른 반도체 소자의 얕은 트랜치 소자분리막 형성방법을 도 3a 내지 도 3e를 참조하여 설명하면 다음과 같다.
도 3a를 참조하면, 먼저 반도체 기판(300)상에 질화막과, 포토레지스트막(미도시)을 순차적으로 형성한다. 이어, 상기 포토레지스트막(미도시)을 패터닝하여 필드영역을 정의한 후 패터닝된 포토레지스트막(미도시)을 마스크로 하고 플라즈마를 이용하여 상기 질화막을 건식식각함으로써 마스크 패턴(302)을 형성한다.
상기 질화막을 증착할 시 기판의 스트레스를 줄이기 위해 상기 질화막을 증착하기 전에 패드 산화막이 증착될 수 있다.
그 다음, 상기 마스크 패턴(302)을 마스크로 하고 플라즈마를 이용하여 반도체 기판(300)을 건식식각함으로써 제 1트랜치(304)를 형성한다.
그 다음, 상기 제 1트랜치(304) 내에 갭필용 산화막으로서스핀온글래스(SOG)막(306)을 채워넣어 제 1트랜치(304)를 갭필링한다. 여기서, 주의할 점은 스핀온글래스(SOG)막이 고온공정시 열에 의해 수축되는 특성을 갖고 있다는 것이다. 이러한 특성에 의해 스핀온글래스(SOG)막(306)은 후속되는 베이킹(baking) 및 큐어링(curing) 공정에서 그 부피가 30~40%정도 수축된다.
따라서, 상기 SOG막의 특성을 고려하여 SOG막(306)을 마스크 패턴(302)의 높이까지 갭필링하는 것이 바람직하다.
도 3b를 참조하면, 상기 갭필링이 완료된 후 SOG막(306)을 1200℃의 온도에서 베이킹 및 큐어링한다. 그러면, SOG막(306)의 수축으로 인해 제 1트랜치(304)의 깊이가 감소된 제 2트랜치(308)을 얻을 수 있다. 도 1b에서 참조부호 306a는 수축된 SOG막을 나타낸다.
이와 같이, 제 1트랜치(304)의 깊이를 축소시키면, 후속되는 HLD 산화막 갭필링 공정에서 보이드의 발생이 제거된다.
상술한 바와 같이, 베이킹 및 큐어링 공정을 1200℃의 온도에서 실시하는 것은 후속되는 HLD 산화막 어닐링(annealing) 공정의 온도와 같게 하기 위함이다.
도 3c를 참조하면, 상기 결과물의 전면에 HLD 산화막(310)을 증착하여 제 2트랜치(308)을 갭필링한다. 이 때, HLD 산화막(310)은 단차를 고려하여 2000~3000Å 정도의 두께로 증착되는 것이 바람직하다.
통상적으로, HLD 산화막(310)은 고온에서 어닐링 되는 경우 HDP 산화막과 같은 성질의 막으로 변화되는 특성이 있는 바, 본 발명에서는 HLD 산화막(310)을 1200℃에서 60분정도 어닐링한다.
도 3d를 참조하면, 상기 HLD 산화막(310)의 어닐링 공정이 완료된 후 CMP 공정을 진행한다. 이 때 SOG막(306)이 상면에 드러나지 않도록 한다. 이는 SOG의 높은 식각률로 인하여 소자분리막의 손실을 방지하기 위함이다. 도 3d에서 참조부호 302a는 CMP 공정 후의 마스크 패턴을, 310a는 CMP 공정 후의 HLD 산화막을 나타낸다.
그 다음, 마스크 패턴(302)를 식각하여 제거하면, 도 3e에 나타낸 바와 같은 소자분리막을 얻을 수 있다. 도 3e에서 310b는 질화막 제거 후의 HLD 산화막을 나타낸다.
상기에서 본 발명의 특정 실시예가 설명 및 도시되었지만, 본 발명이 당업자에 의해 다양하게 변형되어 실시될 가능성이 있는 것은 자명한 일이다. 이와 같은 변형된 실시예들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안되며, 본 발명에 첨부된 특허청구범위 안에 속한다 해야 할 것이다.
이상에서와 같이, 본 발명은 SOG막과 HLD 산화막의 고유 특성을 이용하여 트랜치를 갭필링함으로써, 산화막의 손실 및 편차가 없이 갭필링이 우수한 소자분리막을 형성할 수 있으며, 이로 인해 소자의 특성을 향상시킬 수 있다.

Claims (6)

  1. 반도체 기판상의 미리 정의된 활성영역에 마스크 패턴을 형성하는 단계;
    상기 마스크 패턴을 마스크로 하여 제 1트랜치를 형성하는 단계;
    상기 제 1트랜치를 스핀온글래스막으로 갭필링하는 단계;
    상기 갭필링된 스핀온 글래스막이 상기 제 1트랜치의 깊이를 줄여 제 2트랜치를 형성하도록 상기 갭필링된 스핀온 글래스막을 베이킹 및 큐어링하는 단계;
    상기 결과물의 전면에 고온저압증착 산화막을 증착하여 상기 제 2트랜치를 갭필링하는 단계;
    상기 갭필링된 고온저압증착 산화막을 어닐링하는 단계;
    상기 어닐링된 고온저압증착 산화막을 화학기계적으로 연마하여 상기 마스크 패턴을 노출시키는 단계; 및
    상기 노출된 마스크 패턴을 식각하여 제거하는 단계를 구비하는 것을 특징으로 하는 반도체 소자의 얕은 트랜치 소자분리막 형성방법.
  2. 제 1 항에 있어서,
    상기 마스크 패턴은 질화막으로 형성되는 것을 특징으로 하는 반도체 소자의 얕은 트랜치 소자분리막 형성방법.
  3. 제 1 항에 있어서,
    상기 스핀온글래스는 상기 마스크 패턴의 높이까지 충진되는 것을 특징으로 하는 반도체 소자의 얕은 트랜치 소자분리막 형성방법.
  4. 제 1 항에 있어서,
    상기 스핀온글래스의 베이킹 및 큐어링 단계는 1200℃에서 진행되는 것을 특징으로 하는 반도체 소자의 얕은 트랜치 소자분리막 형성방법.
  5. 제 1 항에 있어서,
    상기 갭필링된 고온저압증착 산화막은 2000~3000Å 정도의 두께로 증착되는 것을 특징으로 하는 반도체 소자의 얕은 트랜치 소자분리막 형성방법.
  6. 제 1 항에 있어서,
    상기 어닐링 단계는 1200℃에서 60분정도 실시되는 것을 특징으로 하는 반도체 소자의 얕은 트랜치 소자분리막 형성방법.
KR1020030040252A 2003-06-20 2003-06-20 반도체 소자의 얕은 트랜치 소자분리막 형성방법 KR20040110794A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030040252A KR20040110794A (ko) 2003-06-20 2003-06-20 반도체 소자의 얕은 트랜치 소자분리막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030040252A KR20040110794A (ko) 2003-06-20 2003-06-20 반도체 소자의 얕은 트랜치 소자분리막 형성방법

Publications (1)

Publication Number Publication Date
KR20040110794A true KR20040110794A (ko) 2004-12-31

Family

ID=37383137

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030040252A KR20040110794A (ko) 2003-06-20 2003-06-20 반도체 소자의 얕은 트랜치 소자분리막 형성방법

Country Status (1)

Country Link
KR (1) KR20040110794A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100825014B1 (ko) * 2006-12-27 2008-04-24 주식회사 하이닉스반도체 반도체 소자의 소자분리막 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100825014B1 (ko) * 2006-12-27 2008-04-24 주식회사 하이닉스반도체 반도체 소자의 소자분리막 제조방법
US7575981B2 (en) 2006-12-27 2009-08-18 Hynix Semiconductor Inc. Method for fabricating isolation layer in semiconductor device

Similar Documents

Publication Publication Date Title
KR100230431B1 (ko) 2 종류의 산화막을 사용하는 트렌치 소자 분리 방법
KR20010064324A (ko) 반도체소자의 트렌치를 이용한 소자분리막 형성방법
KR100559033B1 (ko) 반도체 소자의 쉘로우 트렌치 소자분리막 형성 방법
KR100613372B1 (ko) 반도체 장치의 소자 분리 영역 형성 방법
KR20020085390A (ko) 트랜치 소자분리 방법
KR20050003758A (ko) 반도체 소자의 얕은 트랜치 소자분리막 형성방법
KR100275732B1 (ko) 어닐링을 이용한 트랜치형 소자분리막 형성방법
KR20040110794A (ko) 반도체 소자의 얕은 트랜치 소자분리막 형성방법
KR20090011947A (ko) 반도체 소자의 소자분리막 형성 방법
KR100422959B1 (ko) 반도체소자의 소자분리절연막 형성방법
KR100595858B1 (ko) 반도체 소자 제조방법
KR100613453B1 (ko) 반도체 소자의 소자 분리층 형성 방법
KR100437541B1 (ko) 반도체소자의소자분리절연막형성방법
KR100511903B1 (ko) 에스오아이 기판의 제조방법
KR100430582B1 (ko) 반도체 소자의 제조 방법
KR20040048458A (ko) 반도체 소자의 소자분리막 형성방법
KR20040110792A (ko) 반도체 소자의 얕은 트랜치 소자분리막 형성방법
KR100265606B1 (ko) 반도체소자의 소자분리막 제조방법
KR100619395B1 (ko) 반도체 소자 제조 방법
KR19990076105A (ko) 트렌치 소자분리방법
KR20020066842A (ko) 트렌치 소자분리의 형성방법 및 이를 이용한 트렌치소자분리
KR20040003649A (ko) 반도체소자의 평탄화방법
KR19990004577A (ko) 반도체소자의 소자분리절연막 형성방법
KR20080088984A (ko) 반도체 소자의 소자 분리막 형성 방법
KR20020046828A (ko) 트렌치 소자분리막의 형성방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination