KR20020046828A - 트렌치 소자분리막의 형성방법 - Google Patents

트렌치 소자분리막의 형성방법 Download PDF

Info

Publication number
KR20020046828A
KR20020046828A KR1020000077171A KR20000077171A KR20020046828A KR 20020046828 A KR20020046828 A KR 20020046828A KR 1020000077171 A KR1020000077171 A KR 1020000077171A KR 20000077171 A KR20000077171 A KR 20000077171A KR 20020046828 A KR20020046828 A KR 20020046828A
Authority
KR
South Korea
Prior art keywords
trench
silicon compound
oxide
substrate
film
Prior art date
Application number
KR1020000077171A
Other languages
English (en)
Inventor
이승재
박선후
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1020000077171A priority Critical patent/KR20020046828A/ko
Publication of KR20020046828A publication Critical patent/KR20020046828A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Element Separation (AREA)

Abstract

트렌치 소자분리막의 형성방법에 대해 개시되어 있다. 그 방법은, 기판에 형성된 트렌치의 전면에 고밀도 플라즈마 방식으로 이용한 산화물을 증착하되, 산화물의 첨점이 서로 맞붙기 이전까지 증착하는 단계와, 산화막의 전면에 SOG 공정을 이용하여 유동성이 있는 실리콘 화합물을 도포하여 상기 트렌치를 메우는 단계를 포함한다. 고밀도 플라즈마 방식을 이용하여 산화물을 첨점이 맞붙기 이전까지 증착함으로써 보이드가 형성되지 않고, 또한 유동성이 있는 실리콘 화합물을 SOG 공정으로 도포하여 치밀한 갭필이 이루어진 트렌치 소자분리막을 형성한다.

Description

트렌치 소자분리막의 형성방법{Method of forming trench isolation film}
본 발명은 반도체 소자의 제조공정에 관한 것으로, 특히 트렌치 소자분리막의 형성방법에 관한 것이다.
반도체 소자를 제조하는 데 있어서, 각 단위소자들이 전기적으로 영향을 미치지 않도록 하기 위해서 각 단위소자들을 절연시켜야 한다. 이러한 소자분리기술로서 트렌치 공정이 주로 이용되고 있다. 트렌치를 이용한 소자분리방법이란 트렌치 영역에 절연물질을 갭필하여 형성하는 것을 말한다. 이때, 절연물질이 갖추어야하는 조건은 충진시 보이드(void)가 형성되지 않아야 하고 크랙(crack)이 발생되지 않아야 하며, 또한 기판에 결함과 스트레스를 제공하지 않아야 한다. 나아가, 습기와 열처리 공정에서도 높은 안정성이 있어야 한다.
현재, 트렌치 영역의 갭필에 사용되는 트렌치 절연물질로는 고밀도 플라즈마(High density plasma ; HDP) 방식으로 증착된 산화물(HDP 산화물)이 주로 사용되고 있다. 왜냐하면, HDP 산화물은 갭필능력이 우수하고 갭필이 안정적이기 때문이다. HDP란 전자 사이크로트론 공명, 헬리콘(Hellicon) 플라즈마 소스 (source) 또는 유도결합 플라즈마 소스에 의한 고밀도의 플라즈마를 이용하여 증착하는 방식이다. 여기서, 고밀도 플라즈마는 플라즈마 중의 이온의 밀도가 보통의 플라즈마보다 수십배 정도 높고, 산소 원자의 활성도가 크기 때문에 이에 의해 생성되는 막의 치밀성이 상온에서도 극히 높다. 통상적으로, HDP산화막을 형성할 때에는 HDP의 증착물질에는 에천트(etchant)를 포함시키고 기판측에는 바이어스를 인가한다. 이렇게 하면, 증착과 스퍼터링에 의한 돌출부의 식각이 동시에 진행하게 되어 좁은 트렌치 영역에 절연물질을 채워넣는 것이 가능하게 된다.
그런데, HDP 산화물에 의한 트렌치 영역을 충진시 이미 증착된 산화물이 제거된 후 트렌치 영역의 안쪽에 재증착된다, 증착이 계속됨에 따라, 트렌치 영역의 저면에 산화물이 채워지기 전에 새로이 증착된 산화물이 서로 맞붙게 되어 보이드를 생성시킨다. 특히, 이러한 보이드의 형성은 반도체 소자의 디자인룰이 점점 감소함에 따라 더욱 심각해지고 있다. 그러나, 현재의 설비에 의한 HDP 산화물의 갭필능력은 거의 한계시점에 다다랐으며, 이로 인해 다른 방식의 갭필방법이 모색되고 있다.
한편, 보이드 형성문제를 해결하기 위하여 유동성이 있는 실리콘 화합물을 스핀온글라스(spin on glass; SOG) 방식을 이용하여 갭필하는 것이 시도되고 있다. 그러나, SOG 방식에 의한 갭필은, 트렌치의 종횡비가 커짐에 따라 트렌치의 하부영역에서 큐어링(curing)이 완전하게 일어나지 않아 절연물질의 치밀화 특성이 미약하다는 단점이 있다. 또한, 치밀화과정에서 막의 수축이 심하므로 기판에 큰 스트레스를 준다는 문제점이 있다.
따라서, 본 발명이 이루고자 하는 기술적 과제는, 보이드가 형성되지 않고 치밀한 갭필특성을 갖는 트렌치 소자분리막의 형성방법을 제공하는 것이다.
도1 내지 도3은 본 발명에 의한 트렌치 소자분리막의 형성방법을 설명하기 위한 공정단면도들이다.
* 도면의 주요부분에 대한 부호의 설명
102 ; 기판 104 ; 실리콘 질화막
106 ; 반사방지막 108 ; 라이너층
110 ; 소자분리 트렌치 202 ; HDP 산화물
204 ; 실리콘 화합물층
상기 기술적 과제를 달성하기 위하여 본 발명에 의한 트렌치 소자분리막의 형성밥법은, 기판에 트렌치를 형성하는 단계와, 상기 기판과 트렌치의 전면에 고밀도 플라즈마 방식으로 산화막을 증착하되, 상기 산화물의 첨점이 서로 맞붙기 이전까지 증착하는 단계와, 상기 산화물의 전면에 스핀온글라스 공정을 이용하여 유동성이 있는 실리콘 화합물을 도포하여 상기 트렌치를 메우는 단계 및 상기 실리콘 화합물층을 치밀화하는 단계를 포함한다.
또한, 상기 트렌치내의 고밀도 플라즈마 증착 산화물의 두께가 상기 트렌치 깊이의 2/3 이상인 것이 바람직하며, 상기 유동성이 있는 실리콘 화합물층의 치밀화는 700℃ 내지 1300℃에서 튜브방식으로 열처리하거나 마이크로파로 처리하는 것이 바람직하다.
이하, 첨부된 도면을 참조하여 본 발명을 더욱 상세하게 설명하기로 한다. 본 발명은 이하에서 개시한 실시예에 한정하는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예에서는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 첨부된 도면에서 여러 막과 영역들의 두께는 명료성을 위해서 강조되었으며, 어떤 층이 다른 층이나 기판 "상"에 존재한다고 기술될 때 다른 층이나 기판과 직접 접하면서 존재할 수도 있고 그 사이에 제3의 층이 존재할 수도 있다.
도1 내지 도3은 본 발명의 실시예에 의한 트렌치 소자분리막의 형성방법을 설명하기 위한 공정단면도들이다.
도1을 참조하면, 기판(102) 상에 패드 산화막(미도시), 실리콘 질화막(104), 반사방지막(106)을 순차적으로 형성한다. 이때, 실리콘 질화막(104)과 반사방지막 (106)사이에 실리콘 산화막을 증착할 수도 있다. 여기서, 실리콘 질화막(104)은 소자분리 트렌치 공정과 CMP 공정에서 마스크의 역할을 하며, 막의 두께는 1,500Å 정도가 적당하다. 그리고, 반사방지막(106)은 사진공정시 선폭 균일도와 공정조건을 확보하는 데 유용하며, 필요에 따라 생략할 수도 있다. 이때, 상기 반사방지막(106)은 실리콘 산화질화막(SiON)이 주로 사용되며, 막의 두께는 600Å 정도가 바람직하다. 이어서, 소자분리 영역을 노출시키는 개구부를 갖는 포토레지스트 패턴(미도시)을 반사방지막(106)상에 형성한다. 다음에, 상기 포토레지스트 패턴을 식각마스크로 식각공정을 수행하여 기판상(102)에 소자분리 트렌치(110)의영역을 정의하는 실리콘 질화막(104)과 반사방지막(106)으로 이루어진 식각마스크를 형성한다. 식각마스크가 형성된 후, 상기 포토레지스트의 패턴을 제거한 후 기판(102)을 일정 깊이까지 식각하여 소자분리 트렌치(110)를 형성한다. 이때, 상기 소자분리 트렌치(110)의 깊이는 0.1 내지 1.5㎛가 바람직하다. 경우에 따라, 상기 소자분리 트렌치(110)의 형성시 받은 격자 손상 등에 의한 결함 등의 열화를 치유할 수 있도록, 상기 소자분리 트렌치(110)의 측벽 및 저면에 열산화막(미도시)을 형성할 수 있다. 그런데, 후공정인 소자분리 트렌치(110)에 매립하는 절연물의 치밀화를 위한 열처리시 생성되는 스트레스로 인하여 발생할 수 있는 선결함 (dislocation) 등의 미소 결함에 의한 손상이 생길 수 있다. 이를 방지하기 위하여, 실리콘 질화막으로 이루어진 라이너층(108)을 60Å정도의 두께로 증착하는 것이 바람직하다.
다음에, 도2에서 도시된 바와 같이, 상기 라이너층(108)의 전면에 HDP 산화물(202)을 증착하여 트렌치 영역을 매립한다. 이때, HDP 산화물(202)은 전자 사이크로트론 공명, 헬리콘 (Hellicon) 플라즈마 소스(source) 또는 유도결합 플라즈마 소스에 의한 고밀도의 플라즈마 중의 어느 하나를 이용하여 형성할 수 있으나 반드시 이에 한정하는 것은 아니다. 그런데, HDP 산화물(202)을 형성할 때에는 보이드가 생성되지 않도록 주의해야 한다. 보이드가 형성되지 않기 위해서는, 상기 산화막이 성장되는 과정에서 생기는 첨점이 서로 맞붙기 이전까지 증착하여야 한다. 다시 말하자면, 상기 첨점이 서로 맞붙게 되면 HDP 산화물(202)에 보이드를 남기게 된다. 본 실시예에 의하면, 보이드가 발생하지 않기 위한 HDP 산화물(202)의 두께는 소자분리 트렌치 (110)의 2/3 이상이 바람직하다. 필요에 따라서는, 치밀화 공정으로써 900℃ 이상의 고온에서 질소(N2) 분위기 또는 습식조건에서 열처리 공정을 진행할 수 있다. 습식조건의 열처리는 850℃이하에서도 가능하다.
이어서, 상기 HDP 산화물(202)의 전면에 유동성이 있는 실리콘 화합물을 도포하여 실리콘 화합물층(204)을 형성한다. 이때, 상기 유동성이 있는 실리콘 산화물은 SOG 공정을 이용하여 도포한다. SOG란 회전도포법의 일종으로, 용제에 섞여 있는 소스물질(졸 상태)을 회전하는 기판 상에 공급하여 균일하게 도포하는 것이다. 이러한 소스물질은 유동성이 있으므로, SOG 공정을 이용하여 갭필하면 치밀한 갭필막을 형성할 수 있다. 본 실시예에 사용될 수 있는 소스물질로는 무기계의 실리사이드(siliside)와 유기계의 실록산(siloxane)이 있으나, 반드시 이에 한정되는 것은 아니다. 이어서, 상기 실리콘 화합물층(204)을 치밀화한다. 치밀화하는 방법으로는 튜브(tube)방식으로 열처리함으로써 수행하거나 마이크로파로 처리하는 것이 있다. 마이크로파에 의한 방법은 실리콘 화합물층(204)에 마이크로파를 가함으로써 유동성 실리콘 화합물이 큐어링되도록 하는 것이다. 그리고 튜브방식은 튜브 내에 유동성이 있는 실리콘 화합물층(204)이 형성된 기판을 장착하고, 이를 튜브 외부에 설치된 열판(heating plate)을 이용하여 열처리하는 방식이다. 열처리 과정을 자세히 살펴보면, 100℃ 내지 350℃에서 일차적으로 열처리하여 용제를 제거한다. 필요에 따라, 400℃ 정도에서 부가적인 열처리를 할 수 있다. 이어서, 상기 유동성 실리콘 화합물의 가교결합(cross-linking)이 일어날 수 있도록 700℃ 내지1300℃에서 열처리를 수행한다. 이때, 열처리 온도가 700℃ 이하이면 가교결합이 잘 일어나지 않고, 1300℃ 이상이면 가교결합이 완성된 실리콘 화합물층(204)이 깨지기 쉽다. 이때, 분위기는 건조한 조건 또는 습식조건 모두에서 가능하나, N2분위기가 바람직하다.
도3을 참조하면, CMP공정 또는 에치 백(etch-back)공정을 이용하여 상기 실리콘 화합물층(202) 및 HDP 산화물층(202)을 평탄화한다. 경우에 따라, 평탄화공정이 완료된 후에, 이온주입을 위한 산화막의 형성 및 각각의 이온주입공정을 진행할 수 있다.
이상 본 발명을 상세히 설명하였으나, 본 발명은 상기한 실시예에 한정되지 않고 당업자에 의해 많은 변형 및 개량이 가능하다.
상술한 본 발명에 의한 트렌치 소자분리막 형성방법에 따르면, HDP 산화물을 첨점이 맞붙기 이전까지 증착함으로써 보이드가 형성되지 않고, 또한 유동성 실리콘 화합물을 SOG 공정으로 도포하여 치밀한 갭필이 이루어진 트렌치 소자분리막을 형성할 수 있다.
또한, 트렌치 전체를 SOG 공정으로 갭필하는 경우에 비해, 본 발명의 유동성 실리콘 화합물층은 그 깊이가 얕으므로 유동성 실리콘 화합물층 전체에 걸쳐 완전한 큐어링이 이루어지고, 기판에 대한 스트레스도 적다.

Claims (4)

  1. 기판에 트렌치를 형성하는 단계;
    상기 기판과 트렌치의 전면에 고밀도 플라즈마 방식으로 산화물을 증착하되, 상기 산화물의 첨점이 서로 맞붙기 이전까지 증착하는 단계;
    상기 산화물의 전면에 스핀온글라스 공정을 이용하여 유동성이 있는 실리콘 화합물을 도포하여 상기 트렌치를 메우는 단계; 및
    상기 실리콘 화합물층을 치밀화하는 단계;
    를 포함하는 트렌치 소자분리막의 형성방법.
  2. 제1항에 있어서, 상기 트렌치내에 고밀도 플라즈마 증착 산화물의 두께가 상기 트렌치 깊이의 2/3 이상인 것을 특징으로 하는 트렌치 소자분리막의 형성방법.
  3. 제1항에 있어서, 상기 유동성이 있는 실리콘 화합물층의 치밀화는, 상기 기판을 튜브방식으로 열처리함으로써 수행되거나 마이크로파로 처리함으로써 수행되는 것을 특징으로 하는 트렌치 소자분리막의 형성방법.
  4. 제3항에 있어서, 상기 열처리시 온도가 700℃ 내지 1300℃인 것을 특징으로 하는 트렌치 소자분리막의 형성방법.
KR1020000077171A 2000-12-15 2000-12-15 트렌치 소자분리막의 형성방법 KR20020046828A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000077171A KR20020046828A (ko) 2000-12-15 2000-12-15 트렌치 소자분리막의 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000077171A KR20020046828A (ko) 2000-12-15 2000-12-15 트렌치 소자분리막의 형성방법

Publications (1)

Publication Number Publication Date
KR20020046828A true KR20020046828A (ko) 2002-06-21

Family

ID=27682338

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000077171A KR20020046828A (ko) 2000-12-15 2000-12-15 트렌치 소자분리막의 형성방법

Country Status (1)

Country Link
KR (1) KR20020046828A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040050512A (ko) * 2002-12-10 2004-06-16 주식회사 하이닉스반도체 반도체소자의 소자분리막 형성방법
KR100731129B1 (ko) * 2005-12-28 2007-06-22 동부일렉트로닉스 주식회사 반도체 소자의 ｓｔｉ 형성 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040050512A (ko) * 2002-12-10 2004-06-16 주식회사 하이닉스반도체 반도체소자의 소자분리막 형성방법
KR100731129B1 (ko) * 2005-12-28 2007-06-22 동부일렉트로닉스 주식회사 반도체 소자의 ｓｔｉ 형성 방법

Similar Documents

Publication Publication Date Title
US5849640A (en) In-situ SOG etchback and deposition for IMD process
US20020123206A1 (en) Method of forming an insulating layer in a trench isolation type semiconductor device
KR20040049739A (ko) 반도체 소자의 소자분리막 형성방법
KR20080039071A (ko) 반도체 소자의 소자분리막 형성방법
KR20020046828A (ko) 트렌치 소자분리막의 형성방법
KR100294776B1 (ko) 소자분리영역의 형성 방법
KR100476372B1 (ko) 트렌치의폭이다른반도체소자의트렌치형소자분리막형성방법
KR100874429B1 (ko) 반도체소자 제조시의 갭 매립방법
KR100232888B1 (ko) 반도체소자의 소자분리절연막 형성방법
KR100613453B1 (ko) 반도체 소자의 소자 분리층 형성 방법
KR100295917B1 (ko) 반도체 소자 분리를 위한 얕은 트렌치 제조 방법
KR100650711B1 (ko) 화학적기계연마에서 발생하는 절연막의 마이크로 스크래치제거방법 및 이를 이용한 소자분리막 형성방법
KR20040069769A (ko) 반도체 소자의 제조방법
KR100821484B1 (ko) 반도체 소자 제조 방법
KR100508862B1 (ko) 반도체 소자 및 반도체 소자의 트렌치 형성 방법
KR20040110794A (ko) 반도체 소자의 얕은 트랜치 소자분리막 형성방법
KR100595858B1 (ko) 반도체 소자 제조방법
KR100497207B1 (ko) 반도체 소자의 제조방법
KR100620706B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100808378B1 (ko) 반도체 소자의 트렌치 형성 방법
KR100637095B1 (ko) 반도체 소자의 제조방법
KR100480625B1 (ko) 트렌치 소자분리막 형성방법 및 그 소자분리막을 구비하는반도체 소자
KR100780617B1 (ko) 반도체 소자의 제조방법
KR19980030769A (ko) 반도체 소자의 평탄화 방법
KR20030056154A (ko) 반도체 소자 제조 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination