CN111919285B - 制造用于射频器件的衬底的工艺 - Google Patents

制造用于射频器件的衬底的工艺 Download PDF

Info

Publication number
CN111919285B
CN111919285B CN201980022402.2A CN201980022402A CN111919285B CN 111919285 B CN111919285 B CN 111919285B CN 201980022402 A CN201980022402 A CN 201980022402A CN 111919285 B CN111919285 B CN 111919285B
Authority
CN
China
Prior art keywords
layer
substrate
piezoelectric
piezoelectric layer
carrier substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980022402.2A
Other languages
English (en)
Other versions
CN111919285A (zh
Inventor
D·贝拉什米
T·巴尔热
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of CN111919285A publication Critical patent/CN111919285A/zh
Application granted granted Critical
Publication of CN111919285B publication Critical patent/CN111919285B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • H03H3/10—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves for obtaining desired frequency or temperature coefficient
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/072—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
    • H10N30/073—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies by fusion of metals or by adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/30—Adhesives in the form of films or foils characterised by the adhesive composition
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02543—Characteristics of substrate, e.g. cutting angles
    • H03H9/02574—Characteristics of substrate, e.g. cutting angles of combined substrates, multilayered substrates, piezoelectrical layers on not-piezoelectrical substrate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02818—Means for compensation or elimination of undesirable effects
    • H03H9/02834—Means for compensation or elimination of undesirable effects of temperature influence
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02818—Means for compensation or elimination of undesirable effects
    • H03H9/02897—Means for compensation or elimination of undesirable effects of strain or mechanical damage, e.g. strain due to bending influence
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/25—Constructional features of resonators using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46—Filters
    • H03H9/64—Filters using surface acoustic waves
    • H03H9/6489—Compensation of undesirable effects
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/08—Shaping or machining of piezoelectric or electrostrictive bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/08—Shaping or machining of piezoelectric or electrostrictive bodies
    • H10N30/082—Shaping or machining of piezoelectric or electrostrictive bodies by etching, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/08—Shaping or machining of piezoelectric or electrostrictive bodies
    • H10N30/085—Shaping or machining of piezoelectric or electrostrictive bodies by machining
    • H10N30/086—Shaping or machining of piezoelectric or electrostrictive bodies by machining by polishing or grinding

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

本发明涉及一种制造用于射频器件的衬底(7)的工艺，其通过借助于电绝缘层将压电层(3)组装在载体衬底(1)上来制造用于射频器件的衬底(7)，所述压电层(3)在与电绝缘层的界面处具有粗糙的表面(30)，其特征在于，所述工艺包括以下步骤：‑提供压电衬底(3)，其具有用于反射射频波的粗糙表面(30)，‑在压电衬底(3)的粗糙表面(30)上沉积介电层(4)，‑提供载体衬底(1)，‑在载体衬底上沉积光聚合性粘合剂层(2)，‑借助于介电层(4)和粘合剂层(2)将压电衬底(3)粘接至载体衬底(1)，从而形成组装的衬底(5)，‑用光束(6)照射组装的衬底(5)以使粘合剂层(2)聚合，所述粘合剂层(2)和介电层(4)一起形成电绝缘层。

Description

制造用于射频器件的衬底的工艺
技术领域
本发明涉及一种制造用于射频器件的衬底的工艺。
背景技术
已知的做法是在衬底上制造射频(RF)器件(例如谐振器或滤波器)，所述衬底从其底部至其表面依次包括通常由半导体材料(例如硅)制成的载体衬底、电绝缘层和压电层。
表面声波(SAW)滤波器通常包括厚的压电层(即，厚度通常为几十μm)和两个电极，所述两个电极以两个叉指金属梳的形式沉积在所述压电层的表面上。施加至电极的电信号(通常为电压变化)被转换为在压电层的表面传播的弹性波。如果波的频率与滤波器的频带相对应，则会促进该弹性波的传播。当该波到达另一个电极时，它再次被转换为电信号。
然而，存在波的寄生传播模式，所述波在压电层的厚度中延伸，并且易于在与下面载体衬底的界面处被反射。此效果称为“揺响(rattle)”。
为了避免这些寄生模式，已知的做法是使位于与电绝缘层的界面处的压电层的表面足够粗糙，以允许寄生波在所有方向上反射(散射效应)，并防止其传送至衬底中。
考虑到所涉及的波长，压电层表面的粗糙度非常高，约为几微米。
制造衬底需要将压电层的粗糙表面结合至载体衬底，所述压电层的粗糙表面可选地覆盖有电绝缘层。
然而，尽管有这样的粗糙度，为了确保压电层与载体衬底之间的良好粘合，当前的工艺需要大量的连续步骤，这使该工艺冗长且昂贵。
因此，一种工艺可以包括以下步骤：
-通过等离子体增强化学气相沉积(PECVD)，在压电层的粗糙表面上沉积氧化硅(SiO2)层，厚度约为2μm，
-在压电层的与粗糙表面相反的表面上沉积第一层SiO2，厚度约为0.5μm，
-对沉积在粗糙表面上的SiO2层进行第一次化学机械抛光(CMP)；然而，该抛光之后所获得的粗糙度仍然过高而无法获得高质量的结合，
-在压电层的与粗糙表面相反的表面上沉积第二层SiO2，厚度约为0.5μm，
-对沉积在粗糙表面上的SiO2层进行第二次化学机械抛光(CMP)，直到获得足够的粗糙度以使得覆盖有SiO2层的压电层与载体衬底具有高质量的结合，所述载体衬底自身覆盖有需要机械化学抛光(CMP)的SiO2层。
除了在载体衬底和压电层上实施上述步骤所产生的成本之外，该工艺还具有衬底产生明显曲度或弯曲的缺点，该弯曲是由于SiO2层在压电衬底上的沉积在高温下进行而造成的。该弯曲破坏了随后在衬底上进行的制造滤波器的操作，该操作意图在平坦的衬底上进行。
发明内容
本发明的一个目的是弥补上述缺点，特别是提供一种制造用于射频器件的衬底的工艺，所述工艺与现有技术的工艺相比具有较低的成本和/或较小的弯曲。
为此，本发明提供了一种制造用于射频器件的衬底的工艺，所述工艺通过经由电绝缘层将压电层接合至载体衬底来制造用于射频器件的衬底，所述压电层在与电绝缘层的界面处具有粗糙表面，所述工艺的主要特征在于，其包括以下步骤：
-提供具有适于反射射频波的粗糙表面的压电衬底，
-在压电衬底的粗糙表面上沉积介电层，
-提供载体衬底，
-在载体衬底上沉积光聚合性粘合剂层，
-通过介电层和粘合剂层将压电衬底结合至载体衬底，从而形成组装的衬底，
-用光束照射组装的衬底，以使粘合剂层聚合，所述粘合剂层和介电层一起形成电绝缘层。
在本文中，“粗糙表面”是指粗糙度与旨在通过滤波器的压电层传播的RF波的波长处于相同数量级的表面，从而使寄生波能够从所述表面反射。在本发明的上下文中，这种表面的粗糙度介于0.3至5μm RMS之间，优选介于1.5至2.2μm RMS之间。
射频器件可包括一个或更多个谐振器或滤波器。对于给定的使用频率f，本领域技术人员将能够选择压电层的特性，特别是制造压电层的材料。对于所涉及的RF波的波长λ，材料的选择及其切割会影响波的传播速度υ，因为通过以下关系式(1)所述速度υ与频率f和波长λ相关：
此外，通过将以下关系式(2)插入关系式(1)，频率f与器件的电极(通常采用沉积在压电层的表面上的叉指金属梳的形式)的几何形状p(p为梳之间的周期性距离)相关：
λ＝2*p (2)
因此，根据所涉及的工作频率，本领域技术人员可以通过叉指梳的几何形状p来调整器件的机电耦合的强度，并通过压电层材料的特性来调整波的传播速度υ。
组合粘合剂层和介电层的结合的实施使得可以省去在粗糙表面上形成足够平滑的SiO2层所需的步骤，并且避免高温沉积的需求(其易于导致衬底明显弯曲)。此外，与压电层接触的介电层使得衬底实现良好的声学性能。
根据其他方面，提出的工艺具有以下各种特征，这些特征可以单独实现，也可以以技术上可行的组合实现：
-介电层包括通过等离子体增强化学气相沉积而沉积在压电衬底上的氧化硅层、氮化硅层、包含氮化硅和氧化硅的组合的层，和/或至少一个氧化硅层和一个氮化硅层的叠加；
-介电层是通过旋涂而沉积在压电衬底上的玻璃层；
-光聚合性粘合剂层的厚度介于2μm至8μm之间；
-通过旋涂沉积光聚合性粘合剂层；
-结合步骤在介于20℃至50℃之间，优选介于20℃至30℃之间的温度下进行；
-穿过压电衬底施加光束；
-照射是脉冲照射；
-光束的波长介于320nm至365nm之间；
-载体衬底由热膨胀系数比制成压电衬底的材料的热膨胀系数低的材料制成；
-载体衬底由硅、蓝宝石、多晶氮化铝(AlN)，或砷化镓(GaAs)制成；
-在粘合剂层聚合之后，所述工艺还包括使压电衬底变薄以将具有限定厚度的压电层转移至载体衬底的步骤；
-变薄步骤包括蚀刻和/或化学机械抛光；
-在变薄步骤之后，所述工艺包括进行退火以使压电层平滑；
-结合之后的每个步骤均在低于或等于300℃的温度下进行；
本发明的另一主题涉及一种制造射频滤波器的工艺，所述工艺包括：
-利用先前的制造工艺制造衬底，
-在所述衬底的压电层的表面上形成一对叉指电极。
本发明还涉及一种能够利用上述工艺获得的射频器件衬底，所述衬底依次包括载体衬底、电绝缘层和压电层，所述压电层在与电绝缘层的界面处具有适于反射射频波的粗糙表面，所述电绝缘层从载体衬底到压电层依次包括经聚合的粘合剂层和介电层。
本发明的另一主题为一种射频滤波器，其包括如上所述的衬底和在压电层的表面上延伸的一对叉指电极。
附图说明
本发明的其他特征和优点将通过参照附图的以下详细描述显现，其中：
-图1示意性地示出在载体衬底上沉积光聚合性粘合剂层的步骤；
-图2示意性地示出在压电衬底上沉积介电层的步骤；
-图3示意性地示出通过将载体衬底结合至压电衬底而获得的组装的衬底，其中粘合剂层和介电层位于结合界面处；
-图4示意性地示出在将压电衬底结合至载体衬底之后使粘合剂层聚合，以形成根据本发明的射频器件衬底的步骤；
-图5是将压电衬底变薄之后的射频器件衬底的截面图；
-图6是根据本发明一个实施方案的表面声波滤波器的示意图。
为了附图的易读性，所示出的元件不必按比例示出。此外，在各个附图中由相同的附图标记表示的元件是相同的或执行相同的功能。
具体实施方式
本发明的第一主题涉及一种通过将压电层结合至载体衬底的接合来制造称为最终衬底的射频器件衬底的工艺。
载体衬底1由热膨胀系数比制成压电衬底3的材料低的材料制成。因此，载体衬底起到加强件的作用，该加强件在压电衬底经受的温度变化期间限制压电衬底的膨胀，这使得可以减小压电衬底的热频率系数，即，穿过压电衬底传播的波的频率随温度变化的程度。合适的材料例如为硅、蓝宝石、多晶氮化铝(AlN)、或砷化镓(GaAs)。硅是特别优选的，因为它允许该工艺在为硅搭建的微电子生产线上进行。
在本发明中，所关注的是在平行于衬底主表面的平面中的热膨胀系数。
在图1所示的第一步骤中，光聚合性粘合剂层2沉积在载体衬底1的暴露面上。
光聚合性粘合剂层有利地通过旋涂沉积。该技术包括以基本恒定且相对较高的速度旋转将要在其上沉积光聚合性层的衬底，从而通过离心力将所述光聚合性层均匀地散布在衬底的整个表面上。为此，通常将衬底通过真空吸盘放置并保持在转盘上。
本领域技术人员能够根据粘合剂层的期望厚度来确定操作条件，例如沉积在衬底表面上的粘合剂的体积、衬底的旋转速度以及最短沉积时间。
光聚合性粘合剂层2的厚度通常介于2μm(微米)至8μm之间。
根据一个非限制性示例，由NORLAND PRODUCTS以参考号“NOA 61”出售的光聚合性粘合剂层可用于本发明。
在第二步骤中，在压电衬底3的粗糙主面30上形成介电层4。图2示出了其上已经沉积了介电层4的压电衬底3。将理解的是，该第二步骤可以在沉积光聚合性粘合剂层的第一步骤之前、同时或之后进行。
根据一个实施方案，介电层4为氧化硅层、或氮化硅层、或包含氮化硅和氧化硅的组合的层、或至少一个氧化硅层和一个氮化硅层的叠加。例如，可以形成氧化硅SiO2层、或氮化硅Si3N4层、包含氮化硅和氧化硅的组合SiOxNy的层、或氧化硅SiO2层与氮化硅Si3N4层的叠加。具体地，这些材料通常用于射频器件中(特别是以SiO2/Si3N4堆叠的形式)以引导表面声波。优选通过等离子体增强化学气相沉积(PECVD)来沉积一层或更多层氧化硅和/或氮化硅。
根据一个优选实施方案，介电层4是通过旋涂沉积在压电衬底上的玻璃层(即，它是所谓的“旋涂玻璃”(SOG)层)。该技术的优点在于，该层的沉积在室温下进行，然后在约250℃的温度下进行致密化退火，因此不会使形成有介电层的衬底变形。
由氧化物或SOG制成的介电层允许随后从压电衬底获得的射频器件的声学性能保持在最佳水平。
优选地，选择这种具有平滑效果的氧化物或SOG介电层，即，其自由表面与压电衬底的粗糙表面不符，但保持基本平滑或至少具有比压电衬底的粗糙度低得多的粗糙度的层。因此，介电层的自由表面足够平滑以允许与载体衬底的高质量结合。
然后通过介电层4和粘合剂层2将压电衬底3结合至载体衬底1上，以形成组装的衬底5，其一个实施方案示于图3中。
因此，通过将载体衬底1、粘合剂层2、介电层4和压电衬底3叠加而形成组装的衬底5，粘合剂层2和介电层4位于载体衬底1和压电衬底3之间的界面处。因此，压电层3的粗糙表面30位于所述压电层3与介电层4之间的界面处，并且适于反射穿过压电层的射频波。
结合优选在室温下，即在约20℃下进行。然而，可以在介于20℃至50℃之间，更优选介于20℃至30℃之间的温度下进行热结合。
此外，结合步骤有利地在低压下(即，在低于或等于5mTorr的压力下)进行，这允许水从形成结合界面的表面(即，粘合剂层的表面和压电衬底的粗糙表面)解吸。在真空下进行结合步骤允许进一步改善结合界面处水的解吸。
一方面，将聚合物层2用作结合层使得压电衬底3有效地结合至载体衬底1，特别是当压电衬底的表面30粗糙时(普遍认为聚合物更容易粘附至略微粗糙的表面)。另一方面，与现有技术相比，粘合剂层2的沉积、衬底1和3的组装以及组装的衬底5的照射更加快速和简单地进行，在这些现有技术中，SiO2层在压电层的粗糙表面和与粗糙表面相反的表面上的连续沉积的实施是费时且繁琐的。
另外，所提出的工艺的成本大大降低，因为粘合剂层的沉积和紫外线照射比SiO2的连续沉积便宜得多，并且不需要进行机械化学抛光(CMP)。
如所提出的，使用聚合物层的结合还允许在SiO2层的连续沉积期间出现的另一个主要问题(即，在衬底中产生明显不想要的弯曲，这阻碍了由所述衬底制造射频器件)通过避免这种SiO2的沉积而得以解决。因此，本发明的工艺允许避免或至少减少分别在介电层和粘合剂层的沉积期间压电衬底和载体衬底的变形以及结合和照射之后获得的最终衬底的变形。
然后使组装的衬底5经受光束6的照射，以使粘合剂层2聚合。在图4中示出了组装的衬底5的照射。
光源优选为激光器。
光辐射5或光束优选为紫外线(UV)辐射。根据粘合剂层2的组成，将优选选择波长在320nm(纳米)至365nm之间的UV辐射。
通过使压电衬底的自由面31暴露于入射光辐射6来进行照射。因此，光辐射从压电衬底3的自由面31渗透至组装的衬底5中，穿过压电衬底，穿过介电层4，然后到达粘合剂层2，从而引起所述粘合剂层的聚合。
粘合剂层的聚合能够形成聚合物层20，该聚合物层20通过保持载体衬底1和压电衬底3(载体衬底1和压电衬底3一起形成最终衬底7)结合在一起，确保组装的衬底的机械内聚。
组装的衬底5的照射引起热处理，辐射穿过的压电层3通过该热处理能够部分地吸收辐射的能量并变热。过多的加热将易于使压电层的结构不稳定，这可能导致压电层的物理和化学性质的降低。此外，由于它们的热膨胀系数不同，过多的加热将导致压电层和载体衬底的变形，从而导致组装的衬底以及由此产生的最终衬底的整体变形(弯曲)。
为了避免压电层3的过度加热，有利地，照射为脉冲照射，即，将组装的衬底暴露于多个光线的脉冲。每个脉冲持续设定的照射时间，所述照射时间从一个脉冲到下一个脉冲可以相同或不同。脉冲通过设置停息时间而在时间上间隔开，在这段停息时间内组装的衬底不会暴露于光线。
本领域技术人员将能够设置每个脉冲的照射时间，每个脉冲之间的停息时间以及为了完全聚合粘合剂层而待施加的脉冲数。
因此，例如，可以使用大约十个脉冲，每个脉冲持续10秒，由停息时间分开，每个停息时间也持续10秒。
照射之后，获得包括组装有经聚合的粘合剂层的衬底的最终衬底。
经聚合的粘合剂层20的厚度优选介于2μm(微米)至8μm之间。特别地，该厚度取决于制成在结合之前沉积的光聚合性粘合剂层的材料、所述光聚合性粘合剂层的厚度以及实验照射条件。
可选地，在粘合剂层的聚合之后，通过从暴露面31去除材料来使压电衬底3变薄。该变薄步骤允许减小压电层的厚度，从而在载体衬底1上获得确定厚度的压电层3。在图5中示出具有薄的压电层3的最终衬底7。变薄步骤特别地可以通过蚀刻和/或通过化学机械抛光压电层来进行。
在变薄之后，优选进行退火以使变薄的压电层平滑。平滑处理包括旨在使压电层的暴露表面平坦并减小其粗糙度的表面处理。
压电衬底3在载体衬底1上结合之后的工艺的步骤在低于或等于300℃的温度下进行，从而不损坏它们的结构，特别是不损坏粘合剂层2、20的结构，或不引起衬底的变形。
本发明的第二主题为一种由通过执行根据本发明第一主题的上述制造工艺而获得的最终衬底来制造射频器件(例如谐振器或滤波器)的工艺，以及一种射频器件。具体地，可以在不超过300℃的温度下制造这种射频器件。
在可制造的射频器件中，所描述的工艺最适合于制造表面声波滤波器。在后一种情况下，首先涉及利用先前的工艺制造最终衬底，然后在最终衬底的压电层的表面上形成一对叉指电极。
图6是根据一个实施方案的表面声波滤波器10的示意图，该表面声波滤波器10利用如上所述的最终衬底7制造。该滤波器包括压电层3和两个电极11、12，两个电极11、12采用沉积在所述压电层的表面31上的两个叉指金属梳的形式。在与电极相反的一侧，压电层3通过其粗糙表面30搁置在介电层4、经聚合的粘合剂层20和载体衬底1上。因为需要优异的结晶品质而不会产生表面波的衰减，因此压电层3是单晶的。
与使用经聚合的粘合剂层将压电层和载体衬底结合相比，由于压电层上的介电层具有粗糙的界面并提供了声阻抗的对比，因此这样的表面声波滤波器的性能得以改善。与压电层接触的经聚合的粘合剂层将对性能产生不可忽略的不利影响。

Claims (19)

1.一种制造用于射频器件的衬底(7)的工艺，其通过经由电绝缘层将压电层(3)接合至载体衬底(1)来制造用于射频器件的衬底(7)，所述压电层(3)在与电绝缘层的界面处具有粗糙表面(30)，其特征在于，所述工艺包括以下步骤：
-提供压电层(3)，其具有适于反射射频波的粗糙表面(30)，
-在压电层(3)的粗糙表面(30)上沉积介电层(4)，
-提供载体衬底(1)，
-在载体衬底上沉积光聚合性粘合剂层(2)，
-通过介电层(4)和粘合剂层(2)将压电层(3)结合至载体衬底(1)，从而形成组装的衬底(5)，
-用光束(6)照射组装的衬底(5)以使粘合剂层(2)聚合，所述粘合剂层(2)和介电层(4)一起形成电绝缘层。
2.根据权利要求1所述的工艺，其中，所述介电层(4)包括通过等离子体增强化学气相沉积而沉积在压电层(3)上的氧化硅层、氮化硅层、包含氮化硅和氧化硅的组合的层，和/或至少一个氧化硅层和一个氮化硅层的叠加。
3.根据权利要求1所述的工艺，其中，所述介电层(4)是通过旋涂而沉积在压电层(3)上的玻璃层。
4.根据前述权利要求中任一项所述的工艺，其中，光聚合性粘合剂层(2)的厚度介于2μm至8μm之间。
5.根据权利要求1所述的工艺，其中，通过旋涂沉积光聚合性粘合剂层(2)。
6.根据权利要求1所述的工艺，其中，结合步骤在介于20℃至50℃之间的温度下进行。
7.根据权利要求6所述的工艺，其中，结合步骤在介于20℃至30℃之间的温度下进行。
8.根据权利要求1所述的工艺，其中，穿过压电层(3)施加光束(6)。
9.根据权利要求1所述的工艺，其中，照射是脉冲照射。
10.根据权利要求1所述的工艺，其中，光束(6)的波长介于320nm至365nm之间。
11.根据权利要求1所述的工艺，其中，载体衬底(1)由热膨胀系数比制成压电层(3)的材料的热膨胀系数低的材料制成。
12.根据权利要求1所述的工艺，其中，载体衬底(1)由硅、蓝宝石、或多晶氮化铝(AlN)、或砷化镓(GaAs)制成。
13.根据权利要求1所述的工艺，在粘合剂层(2)聚合之后，所述工艺还包括使压电层(3)变薄以将具有限定厚度的压电层(3)转移至载体衬底(1)的步骤。
14.根据权利要求13所述的工艺，其中，所述变薄步骤包括蚀刻和/或化学机械抛光。
15.根据权利要求13和14中任一项所述的工艺，在变薄步骤之后，所述工艺包括进行退火以使压电层平滑。
16.根据权利要求1所述的工艺，其中，结合之后的每个步骤均在低于或等于300℃的温度下进行。
17.一种用于制造射频滤波器(10)的工艺，所述工艺包括：
-利用前述权利要求中任一项所述的工艺制造衬底(7)，
-在所述衬底的压电层的表面(31)上形成一对叉指电极(11、12)。
18.一种能够利用权利要求1至16中任一项所述的工艺获得的射频器件衬底(7)，其依次包括载体衬底(1)、电绝缘层和压电层(3)，所述压电层(3)在与电绝缘层的界面处具有适于反射射频波的粗糙表面(30)，所述电绝缘层从载体衬底(1)到压电层(3)依次包括经聚合的粘合剂层(2)和介电层(4)。
19.一种射频滤波器(10)，其包括根据权利要求18所述的衬底和在压电层(3)的表面(31)上延伸的一对叉指电极(11、12)。
CN201980022402.2A 2018-03-26 2019-03-26 制造用于射频器件的衬底的工艺 Active CN111919285B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1852574 2018-03-26
FR1852574A FR3079345B1 (fr) 2018-03-26 2018-03-26 Procede de fabrication d'un substrat pour dispositif radiofrequence
PCT/FR2019/050685 WO2019186053A1 (fr) 2018-03-26 2019-03-26 Procede de fabrication d'un substrat pour dispositif radiofrequence

Publications (2)

Publication Number Publication Date
CN111919285A CN111919285A (zh) 2020-11-10
CN111919285B true CN111919285B (zh) 2024-03-29

Family

ID=62751059

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980022402.2A Active CN111919285B (zh) 2018-03-26 2019-03-26 制造用于射频器件的衬底的工艺

Country Status (8)

Country Link
US (2) US11870411B2 (zh)
EP (1) EP3776632A1 (zh)
JP (1) JP2021519537A (zh)
KR (1) KR20200136427A (zh)
CN (1) CN111919285B (zh)
FR (1) FR3079345B1 (zh)
SG (1) SG11202009404SA (zh)
WO (1) WO2019186053A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG10201905013VA (en) 2018-06-11 2020-01-30 Skyworks Solutions Inc Acoustic wave device with spinel layer
US11876501B2 (en) 2019-02-26 2024-01-16 Skyworks Solutions, Inc. Acoustic wave device with multi-layer substrate including ceramic
FR3108788A1 (fr) * 2020-03-24 2021-10-01 Soitec Procédé de fabrication d’une structure piézoélectrique pour dispositif radiofréquence et pouvant servir pour le transfert d’une couche piézoélectrique, et procédé de transfert d’une telle couche piézoélectrique
FR3108789B1 (fr) * 2020-03-24 2023-12-08 Soitec Silicon On Insulator Procédé de fabrication d’une structure piézoélectrique pour dispositif radiofréquence et pouvant servir pour le transfert d’une couche piézoélectrique, et procédé de transfert d’une telle couche piézoélectrique
FR3131436A1 (fr) * 2021-12-23 2023-06-30 Soitec Procede de fabrication d’un substrat donneur
FR3131979A1 (fr) * 2022-01-17 2023-07-21 Soitec Procédé de fabrication d’un substrat donneur pour le transfert d’une couche piézoélectrique et procédé de transfert d’une couche piézoélectrique sur un substrat support

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6528387B1 (en) * 1997-06-19 2003-03-04 Asahi Kasei Kabushiki Kaisha SOI substrate and process for preparing the same, and semiconductor device and process for preparing the same
CN1757106A (zh) * 2003-01-07 2006-04-05 S.O.I.Tec绝缘体上硅技术公司 在剥离薄层之后重复利用包含多层结构的晶片
CN1863954A (zh) * 2003-08-04 2006-11-15 纳米系统公司 制备纳米线复合体的系统和方法及由此得到的电子衬底
CN101026371A (zh) * 2006-02-20 2007-08-29 株式会社东芝 薄膜压电共振器、其制造方法以及包括其的滤波器
CN101243545A (zh) * 2005-07-13 2008-08-13 Soi科技公司 减小厚绝缘体层的粗糙度的方法
CN101578703A (zh) * 2006-10-31 2009-11-11 泰塞拉技术匈牙利公司 具有电沉积介电涂层的带盖芯片的晶片级制造
FR2933233A1 (fr) * 2008-06-30 2010-01-01 Soitec Silicon On Insulator Substrat de haute resistivite bon marche et procede de fabrication associe
WO2012021197A2 (en) * 2010-05-21 2012-02-16 Arizona Board Of Regents, For And On Behalf Of Arizona State University Method of manufacturing electronic devices on both sides of a carrier substrate and electronic devices thereof
CN103460371A (zh) * 2011-03-22 2013-12-18 Soitec公司 用于射频应用的绝缘型衬底上的半导体的制造方法
CN104025281A (zh) * 2012-01-06 2014-09-03 Soitec公司 用于制造衬底以及半导体结构的方法
CN107750400A (zh) * 2015-06-19 2018-03-02 Qmat股份有限公司 接合和释放层转移工艺

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3144345B2 (ja) * 1997-06-27 2001-03-12 日本電気株式会社 弾性表面波チップの実装方法
JP2001053579A (ja) * 1999-06-02 2001-02-23 Matsushita Electric Ind Co Ltd 弾性表面波素子と移動体通信機器
ATE438952T1 (de) * 2000-02-22 2009-08-15 Nxp Bv Verfahren zur herstellung eines auf einem trägersubstrat geformten piezoelektrischen filters mit einem akustischen resonator auf einer akustischen reflektorschicht
JP3520853B2 (ja) * 2001-01-26 2004-04-19 株式会社村田製作所 弾性表面波素子及びその製造方法
US7031600B2 (en) * 2003-04-07 2006-04-18 Applied Materials, Inc. Method and apparatus for silicon oxide deposition on large area substrates
JP2005011393A (ja) * 2003-06-17 2005-01-13 Fuji Photo Film Co Ltd 光情報媒体の製造方法
JP2005229455A (ja) * 2004-02-16 2005-08-25 Shin Etsu Chem Co Ltd 複合圧電基板
JP2008502151A (ja) * 2004-06-04 2008-01-24 ザ ボード オブ トラスティーズ オブ ザ ユニヴァーシティー オブ イリノイ 印刷可能半導体素子を製造して組み立てるための方法及びデバイス
WO2006033822A2 (en) * 2004-09-07 2006-03-30 Massachusetts Institute Of Technology Fabrication of electronic and photonic systems on flexible substrates by layer transfer method
US8886334B2 (en) * 2008-10-07 2014-11-11 Mc10, Inc. Systems, methods, and devices using stretchable or flexible electronics for medical applications
KR101870690B1 (ko) * 2009-05-12 2018-06-25 더 보드 오브 트러스티즈 오브 더 유니버시티 오브 일리노이 변형가능 및 반투과 디스플레이를 위한 초박형, 미세구조 무기발광다이오드의 인쇄 어셈블리
JP5429200B2 (ja) * 2010-05-17 2014-02-26 株式会社村田製作所 複合圧電基板の製造方法および圧電デバイス
CN102624352B (zh) 2010-10-06 2015-12-09 日本碍子株式会社 复合基板的制造方法以及复合基板
JP5796316B2 (ja) * 2011-03-22 2015-10-21 株式会社村田製作所 圧電デバイスの製造方法
JP5783256B2 (ja) * 2011-08-26 2015-09-24 株式会社村田製作所 圧電デバイス、および、圧電デバイスの製造方法
WO2013031651A1 (ja) * 2011-09-02 2013-03-07 株式会社村田製作所 弾性波装置及びその製造方法
JP5961863B2 (ja) 2012-04-04 2016-08-02 株式会社ユニバーサルエンターテインメント 遊技機
FR3045678B1 (fr) 2015-12-22 2017-12-22 Soitec Silicon On Insulator Procede de fabrication d'une couche piezoelectrique monocristalline et dispositif microelectronique, photonique ou optique comprenant une telle couche
TW201735286A (zh) * 2016-02-11 2017-10-01 天工方案公司 使用可回收載體基板之裝置封裝
JP6825822B2 (ja) * 2016-05-11 2021-02-03 京セラ株式会社 容量素子、弾性波素子および弾性波モジュール
FR3053532B1 (fr) * 2016-06-30 2018-11-16 Soitec Structure hybride pour dispositif a ondes acoustiques de surface
JP6250856B1 (ja) 2016-07-20 2017-12-20 信越化学工業株式会社 表面弾性波デバイス用複合基板及びその製造方法とこの複合基板を用いた表面弾性波デバイス
JP6621384B2 (ja) 2016-07-20 2019-12-18 信越化学工業株式会社 弾性表面波デバイス用複合基板の製造方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6528387B1 (en) * 1997-06-19 2003-03-04 Asahi Kasei Kabushiki Kaisha SOI substrate and process for preparing the same, and semiconductor device and process for preparing the same
CN1757106A (zh) * 2003-01-07 2006-04-05 S.O.I.Tec绝缘体上硅技术公司 在剥离薄层之后重复利用包含多层结构的晶片
CN1863954A (zh) * 2003-08-04 2006-11-15 纳米系统公司 制备纳米线复合体的系统和方法及由此得到的电子衬底
CN101243545A (zh) * 2005-07-13 2008-08-13 Soi科技公司 减小厚绝缘体层的粗糙度的方法
CN101026371A (zh) * 2006-02-20 2007-08-29 株式会社东芝 薄膜压电共振器、其制造方法以及包括其的滤波器
CN101578703A (zh) * 2006-10-31 2009-11-11 泰塞拉技术匈牙利公司 具有电沉积介电涂层的带盖芯片的晶片级制造
FR2933233A1 (fr) * 2008-06-30 2010-01-01 Soitec Silicon On Insulator Substrat de haute resistivite bon marche et procede de fabrication associe
WO2012021197A2 (en) * 2010-05-21 2012-02-16 Arizona Board Of Regents, For And On Behalf Of Arizona State University Method of manufacturing electronic devices on both sides of a carrier substrate and electronic devices thereof
CN103460371A (zh) * 2011-03-22 2013-12-18 Soitec公司 用于射频应用的绝缘型衬底上的半导体的制造方法
CN104025281A (zh) * 2012-01-06 2014-09-03 Soitec公司 用于制造衬底以及半导体结构的方法
CN107750400A (zh) * 2015-06-19 2018-03-02 Qmat股份有限公司 接合和释放层转移工艺

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
可用于沉积透明导电氧化物薄膜的柔性衬底研究进展;刘丹等;材料导报(23);47-50 *
多层式金刚石膜上沉积ZnO薄膜的研究;赵平等;压电与声光(03);92-94 *
石英衬底上生长的高光学质量的纳米金刚石薄膜;邱东江等;物理学报(08);210-214 *

Also Published As

Publication number Publication date
KR20200136427A (ko) 2020-12-07
SG11202009404SA (en) 2020-10-29
JP2021519537A (ja) 2021-08-10
EP3776632A1 (fr) 2021-02-17
FR3079345A1 (fr) 2019-09-27
WO2019186053A1 (fr) 2019-10-03
CN111919285A (zh) 2020-11-10
FR3079345B1 (fr) 2020-02-21
US11870411B2 (en) 2024-01-09
US20240146275A1 (en) 2024-05-02
US20210075389A1 (en) 2021-03-11

Similar Documents

Publication Publication Date Title
CN111919285B (zh) 制造用于射频器件的衬底的工艺
CN111919290B (zh) 将压电层转移至载体衬底上的工艺
TWI664754B (zh) 接合體以及彈性波元件
TWI703818B (zh) 表面聲波裝置用複合基板及其之製造方法與使用此複合基板之表面聲波裝置
TWI660580B (zh) Joining method
TWI714785B (zh) 表面聲波元件用複合結構
KR102433349B1 (ko) 복합 기판, 표면탄성파 디바이스 및 복합 기판의 제조 방법
JP2018014606A (ja) 弾性表面波デバイス用複合基板の製造方法
JP7057288B2 (ja) 表面弾性波デバイス用のハイブリッド構造
JPWO2019220721A1 (ja) 圧電性材料基板と支持基板との接合体
JP2023143949A (ja) 高周波フィルタ用の基板を製造するためのプロセス
JPWO2019186053A5 (zh)

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant