CN1757106A - 在剥离薄层之后重复利用包含多层结构的晶片 - Google Patents

在剥离薄层之后重复利用包含多层结构的晶片 Download PDF

Info

Publication number
CN1757106A
CN1757106A CNA2004800061438A CN200480006143A CN1757106A CN 1757106 A CN1757106 A CN 1757106A CN A2004800061438 A CNA2004800061438 A CN A2004800061438A CN 200480006143 A CN200480006143 A CN 200480006143A CN 1757106 A CN1757106 A CN 1757106A
Authority
CN
China
Prior art keywords
layer
sandwich construction
resilient coating
donor wafer
peeling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004800061438A
Other languages
English (en)
Other versions
CN100483666C (zh
Inventor
B·吉斯兰
C·奥内特
B·奥特诺
T·赤津
Y·M·勒瓦扬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from FR0300099A external-priority patent/FR2849715B1/fr
Application filed by Soitec SA filed Critical Soitec SA
Publication of CN1757106A publication Critical patent/CN1757106A/zh
Application granted granted Critical
Publication of CN100483666C publication Critical patent/CN100483666C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02032—Preparing bulk and homogeneous wafers by reclaiming or re-processing
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Water Treatment By Sorption (AREA)
  • Solid-Sorbent Or Filter-Aiding Compositions (AREA)

Abstract

在剥离包含选自半导体材料的材料的有用层之后重复利用施主晶片(10)的一种方法，所述施主晶片(10)依次包含衬底(1)和多层结构(I)，所述多层结构(I)在剥离之前包含待剥离的有用层，所述过程包括在发生剥离的一侧除去物质，其特征在于，在除去物质之后，所述多层结构的至少一部分(I′)仍保留，所述缓冲结构的至少一部分(I′)包含至少一层可剥离的其它有用层，而不需要重新形成有用层的辅助步骤。本文献还涉及：根据本发明从至少一片可重复利用的施主晶片(10)剥离薄层的方法，根据本发明可重复利用的施主晶片(10)。

Description

在剥离薄层之后重复利用包含多层结构的晶片
技术领域
本发明涉及在剥离半导体材料层之后重复利用施主晶片(recyclingofa donor wafer)，重复利用包括在发生剥离的一侧从施主晶片的一部分除去物质。
背景技术
在剥离之前，这种类型的施主晶片包含衬底和在衬底上待剥离的外延层(an epitaxied layer to be taken-off)。
在剥离之后，将剥离层集成到通常用来制备电子学、光学和光电学领域的组件的结构中。
因此，待剥离层必须具有根据一个或多个标准而确定的高质量水平。
待剥离层的质量主要取决于生长支撑(growth support)，也就是说，取决于它被外延于其上的衬底的质量。
形成这种类型的高质量衬底常常是复杂的并需要特别的注意，涉及技术难点和较高的经济成本。
这一点尤为正确，如果考虑到由诸如合金的复合半导体材料所构成的待剥离层，在它前面的外延衬底也具有常常较难制备和较贵的结构。
因而，包含缓冲层(buffer layer)的衬底在制备期间尤其会产生这种类型的困难。
所谓“缓冲层”，通常是指在诸如支撑衬底的第一晶体结构与第二晶体结构之间的过渡层；其第一功能是改变材料的性能，诸如结构、化学计量性能或表面处的原子复合。
在缓冲层的一个特定例子中，该缓冲层使得可以获得晶格参数显著不同于支撑衬底的晶格参数的第二晶体结构。
制备缓冲层的第一技术包括生长连续的层，以便形成成分随厚度逐渐变化的结构，而缓冲层成分的逐渐变化直接与它的晶格参数的逐渐变化相关。
制备在缓冲层上的层或重叠层(a superposition of layers)可以从施主晶片剥离而转移到接收衬底，以形成确定的结构。
转移形成在缓冲层上的薄层的主要用途之一涉及弹性应变硅层(elastically strained silicon layers)的形成，尤其是在硅受拉应变的情况下，因为明显地改善了它的某些性能，诸如材料中的电子迁移率。
其它材料，例如SiGe，也可以用相似的方式剥离。
将这些层转移到接收衬底，特别是使用本领域技术人员所熟知的Smart-Cut工艺，可以用来制备诸如SeOI(Semiconductor On Insulator，绝缘体上半导体)的结构。
例如，在剥离弹性松弛的SiGe层(a layer ofelastically relaxed SiGe)之后，所获得的包含剥离层的结构就可以用作硅的生长支撑，而所述硅将被松弛的SiGe层施加拉力。
在L.J.Huang等人的IBM文献“由晶片键合和层转移而制备的绝缘体上SiGe以用于高性能场效应晶体管”，Applied Physics Letters，26/02/2001，Vol.78，No.9，中描述了上述工艺的一个示意性例子，其中给出了制备Si/SGOI结构的工艺。
缓冲层上其它的生长应用是可能的，特别是对于III-V族半导体。
因而，目前采用基于GaAs或者基于InP的技术来形成晶体管。
就电子性能而言，InP比GaAs具有显著的优势。
主要由于制备成本和可行性的原因，所选择的技术包括将剥离的InP层转移到接收衬底，而该InP层是通过在GaAs支撑衬底上的缓冲层上生长所获得。
某些剥离工艺，诸如“回蚀(etch back)”工艺，在剥离时破坏了支撑衬底和缓冲层的剩余部分。
在其它的剥离过程中，可重复利用支撑衬底，但是失去了缓冲层。
形成缓冲层的技术是复杂的。
而且，为了使结晶缺陷的密度最小化，缓冲层一般较厚，通常是在一微米与几微米之间。
因而，制备这种缓冲层需要较长、较困难且较贵的过程。
在文献WO 00/15,885中特别给出了制备缓冲层的第二技术，它的主要目标是通过Ge缓冲层来弹性松弛应变Ge层。
这一技术基于特定的外延条件，特别涉及温度、时间和化学成分的参数组合。
相对于第一技术，它的主要优势在于制备更简单、更快而且更便宜。
而且，最终所获得的缓冲层比根据第一技术而制备的缓冲层更薄。
在B Hllander等人的标题为“在氢或氦离子注入之后赝形Sil-xGex/Si(100)异质结构的应变松弛以用于制备虚拟衬底”(in Nuclearand Instruments and Methods in Physics Research B 175-177(2001)357-367)的文献中特别描述了制备缓冲层的第三技术。
它包括通过氮或氦的深注入来松弛存在于待剥离层中的弹性应变。
因而，在这一背景下，第三技术给出的结果可以类似于根据前两个技术之一而制备的缓冲层，但应用的要求却远没那么严格。
该工艺特别描述了处于压应变的SiGe层的松弛，该层形成在硅衬底上。
所使用的技术包括通过硅衬底中应变层的表面将氢或氦离子注入到给定深度，在注入区域上方的硅厚度(该厚度便形成缓冲层)中产生干扰(disturbances)，并在热处理的情况下引起SiGe层的某些松弛。
相比于制备缓冲层的第一技术，该技术似乎实施更快、更容易并且花费更低。
实施这一技术的优点是以后可将这一松弛或伪松弛层(pseudo-relaxed layer)集成到结构中以制备组件，特别是用于电子学或者光电子学。
然而，与制备缓冲层的第一技术相似，在剥离完成之后依据已知技术来除去根据上面后两个技术之一制备的缓冲层，以重复利用施主晶片。
然而，实施起来仍有技术困难。
发明内容
本发明的目的，根据其第一方面，是通过提出在剥离包含选自半导体材料的材料的有用层之后重复利用施主晶片(10)的一种工艺来改善这种状况，施主晶片(10)依次包含衬底(1)和多层结构(I)，多层结构(I)在剥离之前包含剥离的有用层，该工艺包括在已发生剥离的一侧除去含有施主晶片(10)的一部分的物质，其中进行物质的去除以保留剥离结构的一部分(I′)，该剥离结构的一部分(I′)包含至少一层在重复利用之后可剥离的其它有用层，而不需要重新形成有用层的辅助步骤。
根据第二方面，本发明提出一种制备施主晶片的工艺，该施主晶片将通过剥离给出有用层、并能用所述重复利用的方法在剥离之后重复利用，其中，该工艺包括在衬底上形成多层结构。
根据第三方面，本发明提出一种剥离施主晶片上待转移到接收衬底的有用层的方法，包括：
(a)在待剥离的有用层的一侧将施主晶片键合到接收衬底；
(b)将包含在施主晶片的多层结构中的有用层分离；
(c)依据所述重复利用方法重复利用施主晶片。
根据第四方面，本发明提出一种从施主晶片循环剥离有用层的方法，其中包括剥离有用层的一系列步骤，每一个步骤都遵循所述剥离工艺。
根据第五方面，本发明提出所述循环剥离工艺或所述剥离工艺的一种应用，以制备包含接收衬底和有用层的结构，有用层包含以下材料中的至少一种：SiGe、Si、成分分别选自(Al，Ga，In)-(N，P，As)的可能组合的属于III-V族的合金。
根据第六方面，本发明提出通过剥离来给出有用层、并通过所述重复利用的方法来重复利用或能重复利用的施主晶片，其中施主晶片依次包含衬底和供应有用层的多层结构，并且在剥离之后，具有足够的厚度以包含至少一层可剥离的其它有用层。
附图说明
参照附图作为非限制性例子给出了本发明的优选工艺，阅读了以下使用本发明优选过程的详细说明之后，本发明的其它方面、目的和优点将变得更明显，其中：
图1显示了根据本发明的工艺的不同步骤，该工艺包括从施主晶片剥离薄层并随后在剥离之后重复利用施主晶片；
图2显示了根据本发明的在剥离之前的第一施主晶片；
图3显示了根据本发明的工艺的不同步骤，该工艺包括连续从施主晶片开始剥离薄层并在剥离之后重复利用施主晶片；
图4显示了根据本发明的第二施主晶片。
具体实施方式
本发明的主要目的是在剥离至少一层有用层(也就是，被剥离的施主晶片的部分)以将其集成到半导体结构之后，重复利用包含多层结构的晶片，实施重复利用以使多层结构的剩余部分可以在重复利用之后的后续剥离中再次提供有用层，而不需要使用重新形成有用层的步骤，诸如外延晶体生长的步骤。
因此，重复利用应该特别包括适当的处理以不使多层结构的一部分退化，该多层结构的一部分中包含有用层，以便在重复利用之后还可以剥离这层有用层。
在一个特定的构造中，在重复利用的多层结构中可能包含可剥离的几层有用层，因而能够有一系列几次连续的剥离操作，在其中间可有利地使用根据本发明的重复利用方法。
参照图1a，1b，2，2a，2b，3和4，施主晶片10包含衬底1和多层结构I。
在衬底1的第一构造中，该衬底由具有第一晶格参数的单晶材料组成。
在衬底1的第二构造中，该衬底是由支撑衬底以及与多层结构I交界的缓冲结构组成的“伪衬底(pseudo-substrate)”。
“缓冲结构”是指起类似缓冲层作用的任何结构。
有利地，表面处的结构是还算松弛的结晶结构和/或没有显著数量的结构缺陷。
有利地，缓冲层执行下面两个功能中的至少一个：
-减少上层中的缺陷密度；
-在具有不同晶格参数的两个结晶结构之间适应(adaptation)晶格参数。
为了执行第二个功能，在缓冲层一个表面的外围周围的区域所具有的第一晶格参数几乎等于支撑衬底的晶格参数，而在缓冲层另一个表面的外围周围的区域所具有的第二晶格参数几乎等于多层结构I的直接位于缓冲结构之上的层的晶格参数。
在缓冲结构的第一构造中，缓冲结构包含单一的缓冲层。
位于支撑衬底上的缓冲层在其表面上的晶格参数明显不同于支撑衬底的晶格参数，因而其在同一个施主晶片10中具有晶格参数不同于支撑衬底的晶格参数的一层。
而且，在一些应用中，缓冲层可防止上面层含有高密度的缺陷和/或被显著地应变。
在一些应用中，缓冲层还可导致上面层的良好的表面状况。
根据制备缓冲结构的第一技术，形成缓冲层以获得在相当厚度上整体逐渐变化的晶格参数，从而形成在两个晶格参数之间的过渡。
这种类型的层一般称为变质层(metamorphic layer)。
可在缓冲层的厚度中连续实现这种晶格参数的变化。
它可以通过“阶段(stages)”来实现，每个阶段都是具有几乎恒定的晶格参数的薄层，该几乎恒定的晶格参数不同于下面阶段的晶格参数，以便离散地逐步改变晶格参数。
它还可以具有更复杂的形式，诸如可变含量的成分的改变、含量改变的符号反转或者成分的不连续台阶(steps)。
缓冲层中晶格参数的改变可通过从支撑衬底开始，逐渐增加不包含在支撑衬底中的至少一种原子元素的浓度而有利得到。
因而，例如，形成在一元材料的支撑衬底上的缓冲层可以由二元的、三元的、四元的或更高元数的材料构成。
因而，例如，形成在二元材料的支撑衬底上的缓冲层可以由三元的、四元的或更高元数的材料构成。
通过在支撑衬底上生长而有利地制备缓冲层，例如通过使用诸如CVD(化学气相沉积)和MBE(分子束外延)技术的已知技术的外延。
通常，可通过任何其它的已知方法来制备缓冲层，例如为了获得由不同原子元素间的合金构成的缓冲层。
在制备缓冲层之前，可对缓冲层下面的支撑衬底的表面进行一个轻微的修整(finishing)步骤，例如通过CMP抛光。
在另一个构造中，依据第一技术制备的缓冲层包含在缓冲结构中，该缓冲结构由缓冲层(几乎等同于第一构造中的第一缓冲层)和附加层(additional layer)组成。
附加层可以在支撑衬底和缓冲层之间，或者在缓冲层上。
在第一特定情况下，该附加层可形成第二缓冲层，诸如限制(confine)缺陷的缓冲层，因而改善了制备在缓冲结构上的多层结构I的晶体质量。
该附加层由半导体材料构成，优选具有恒定的材料成分。
于是，为待制备的这种附加层所选择的成分和厚度是获得这一性能的特别重要的标准。
因而，例如，外延层中的结构缺陷通常在该层的厚度中逐渐地减少。
在第二特定情况下，附加层位于缓冲层上并具有松弛材料的恒定成分。
因而它可以固定第二晶格参数。
附加层也可以具有几个功能，诸如选自这两个特定情况下的功能。
在一种有利的构造中，附加层位于缓冲层上，并且其晶格参数显著地不同于支撑衬底的晶格参数。
在该有利构造的一个特定情况下，附加层是通过缓冲层而松弛的材料。
通过在缓冲层上生长，例如通过CVD或者MBE的外延，而有利地制备附加层。
在第一实施例中，直接接着下面缓冲层的形成来原地完成附加层的生长，在这种情况下，下面的缓冲层也通过层生长而有利地形成。
在第二实施例中，在下面缓冲层的表面修整的短步骤之后生长附加层，表面修整例如通过CMP抛光、热处理或者其它任何光滑技术(smoothing technique)执行。
制备缓冲结构的第二技术基于在支撑衬底上沉积表面层的技术，该表面层的标称标称(nominal)晶格参数，其明显不同于支撑衬底表面上的相邻材料的晶格参数。
进行这种表面层沉积使得所沉积的层几乎没有诸如位错的塑性缺陷(plastic defects)。
制备该表面层以使它最终具有：
-与支撑衬底相接触的第一部分，其限制诸如位错的塑性缺陷；和
-第二部分，通过第一部分而松弛或者伪松弛，并且几乎没有或者没有塑性缺陷。
于是，所沉积的表面层的第一部分起缓冲层的作用，因为：
-它限制塑性缺陷以保护表面层的第二部分；以及
-它适应表面层的晶格参数以匹配衬底的晶格参数。
“限制”是指绝大多数的塑性缺陷位于第一部分中。表面层的第二部分并不是绝对没有缺陷，而是缺陷的浓度与微电子应用相容。
用于制备这种缓冲层的沉积技术有利地包括沉积的温度和化学成分随时间的变化。
因而能够制备具有在厚度中几乎恒定的化学成分的缓冲层，其不同于根据第一技术制备的缓冲层。
然而，可以在缓冲层和表面层的第二部分之间插入一个或多个层。
而且，缓冲层的厚度可以小于根据第一技术制备的缓冲层的最小厚度。
文献WO 00/15885提供了根据这一技术的这种缓冲层的实施例信息，通过在单晶Si支撑衬底上沉积SiGe或者Ge。
例如，也能以在单晶Si支撑衬底上沉积单晶Ge的方式来进行这种类型的沉积工艺，根据以下步骤：
-将单晶硅支撑衬底的温度稳定在400℃和500℃之间的第一预定稳定温度，优选在430℃和460℃之间；
-在所述第一确定温度下进行Ge的化学气相沉积(CVD)，直到在支撑衬底上获得Ge的基层(base layer)，其预定厚度小于所要求的最终厚度；
-将Ge化学气相沉积的温度从第一预定温度增加到在750℃和850℃之间的第二预定温度，优选在800℃和850℃之间；和
-在所述第二预定温度下继续进行Ge的化学气相沉积，直到单晶Ge的表面层获得最终所要求的厚度。
缓冲层是所沉积的层的一部分，该部分与支撑衬底交界并延伸超过结晶缺陷率大于极限值的厚度上。
特别地，上述缓冲层的厚度可大约为0.5至1微米，小于根据第一技术制备的缓冲层的厚度。
该层的其它部分至少是多层结构I的一部分。
这种类型的沉积工艺也可采用不同的变量来进行—例如，如文献WO 00/15885所说明的。
结果是形成了施主晶片10的衬底1，衬底1包括所述支撑衬底和所述缓冲层。
形成缓冲结构的第三技术用于包括衬底1和沉积在衬底1上的层的结构。
所选择的形成该层的材料，其标称的晶格参数基本上不同于衬底1的表面的晶格参数，以使它不得不受到衬底1的弹性压应变或拉应变。
应变层的一般结构由应变材料构成，但是它还可包括一种或多种厚度的松弛或者伪松弛材料，而其累积厚度远小于应变层的厚度，以使应变层保持总的应变状态。
在所有的情况下，通过诸如外延的晶体生长，并使用诸如CVD或MBE技术的已知技术，在衬底1上有利地形成应变层。
为了获得没有太多结晶缺陷的这种应变层，例如没有孤立的缺陷或者诸如位错的扩展缺陷，有利地选择形成衬底1和应变层(在它与衬底1的界面附近)的晶体材料，以使它们第一和第二标称晶格参数之间的差异足够小。
例如，晶格参数的这种差异典型地在约0.5％和约1.5％之间，但是可以更大。
例如，在IV-IV族材料中，Ge的标称晶格参数比Si的晶格参数大4.2％左右，因而含30％Ge的SiGe具有比Si的晶格参数大1.15％左右的标称晶格参数。
而且，应变层优选具有基本上恒定的厚度，以便它具有基本上恒定的本征性能和/或有助于以后键合到接收衬底(如图1b或2b所示)。
为了避免应变层松弛或者塑性类型的内应力出现，应变层的厚度应该还保持小于临界弹性应变厚度。
临界弹性应变厚度主要取决于所选择的用于形成应变层的材料和与衬底1在晶格参数方面的所述差异。
本领域技术人员可使用现有技术的已知信息来确定他们用于应变层的材料的临界弹性应变厚度值，该应变层形成在用于衬底1的材料上。
因此，一旦形成应变层，它所具有的晶格参数就与它的生长衬底1的晶格参数大约相同，因而受到内部的弹性压应变或拉应变。
一旦形成该结构，制备缓冲结构的第三技术就包括在衬底1内的给定深度形成干扰区的第一步骤。
干扰区被定义为其中存在能在周围部分中形成结构干扰的内应力的区域。
干扰区有利地形成在衬底1的大部分表面上，并平行于衬底1的表面。
形成上述脆化区(embrittlement zone)的一种方法包括用给定注入能量和给定计量的原子种类在衬底1内的给定深度注入原子种类。
在注入的一个特定实施例中，所注入的原子种类包含氢和/或氦。
通过注入而形成的这种类型的干扰区因而包含内应变，乃至结晶缺陷，由注入到临近干扰区的晶体网络中的原子种类所施加。
这些内应变于是能在上面的区域中产生结晶干扰。
依据该第三技术，制备缓冲层，同时通过调整到具有合适参数的能量输入来进行第二步骤，以便：
-帮助在干扰区之上的区域出现干扰；
-增加在该上面区域中的干扰的幅度；以及
-在出现干扰之后至少在应变层中引起弹性松弛。
因而，这种能量输入的主要目的是引起应变层中弹性应变的至少相对松弛，以形成松弛的应变层。
干扰区和应变层之间的衬底1中的中间区(intermediate region)：
-限制位错类型的缺陷；
-使衬底1的晶格参数适应应变层的标称晶格参数。
因此，在这种情况下，该中间区可视为缓冲层。
如果为热处理定义了适当的参数的话，则有利地使用热处理来产生所述充足的能量输入从而引起这些结构改变。
有利地在温度显著低于临界温度时进行该热处理，超过临界温度则会有极大数量的注入原子种类将被除气(degassed)。
因而，在干扰区中由这些内应变产生了局部结晶干扰。
特别是因为应变层中的弹性能最小化了，所以这些干扰主要出现在缓冲层中，并且它们会在热处理的影响下增加幅度。
当这些干扰变得足够大时，它们通过至少相对地松弛应变层中的弹性应力而作用于应变层，这些松弛的应变主要是因为应变层材料与衬底1材料的标称网格的晶格参数的失配。
然而，应变层的松弛也可伴随着在应变层的厚度中出现非弹性类型的晶体缺陷，诸如贯穿位错。
因而可进行适当的处理，诸如热处理，以减少这些缺陷的数量。
例如，可使用适当的处理以增加位错密度而使它位于两个极限值之间，这两个极限值定义了一个位错密度间隔，其中至少一部分位错抵偿它们自己。
在所有的情况下，最终的结果是松弛的或者伪松弛层，其标称晶格参数显著不同于生长衬底1的标称晶格参数，并且具有低含量的位错，该位错不利于在松弛应变层中形成微电子组件。
该松弛或者伪松弛层可形成多层结构I的至少一部分。
对于更多信息，参考B.Hllander等人的，特别是标题为“在氢或氦离子注入之后赝形Si1-xGex/Si(100)异质结构的应变松弛以用于制备虚拟衬底”(Nuclear and Instruments and Methods in Physics Research B175-177(2001)357-367)的文献。
因此使用该制备缓冲层的第三技术而制备的缓冲层包含在衬底1中，如同在使用该制备缓冲层的第三技术之前所定义的那样。
制备缓冲结构的第四技术基于待制备的缓冲结构的支撑衬底，其表面为浮雕状；并基于在支撑衬底上沉积缓冲结构的组成元素。
由于支撑衬底的表面不平，所以各向异性地沉积缓冲结构的成分，具有生长选择性效应(growth selectivity effects)和局部偏聚(localcoalescence)，导致所构建的缓冲结构具有确定的性能。
制备缓冲结构的第四方法使用确定的技术，其设置的参数使得缓冲层获得的性能符合结晶缺陷限制性能，以使制备在缓冲结构上的剥离结构I具有本征的高质量结构。
对支撑衬底外形(topography)的选择是获得这一结果的基本因素之
优选地在支撑衬底的整个表面上具有周期性重复图案的外形，以对晶片整个表面具有均匀的影响。
例如，支撑衬底具有彼此相距固定距离的条带(band)。
对于这种类型的条带外形，以及在某些沉积条件下，能够在条带的附近，特别是条带的角落处成功地集中外延层的位错。
于是该厚度的限制了大部分位错的层形成了缓冲层。
对于这种特定的支撑衬底的表面外形，即在支撑衬底的整个表面上有周期性间隔的条带，条带有利地由形成在衬底上的绝缘材料组成，因而形成了以后将沉积的材料的掩模。
此外，可在固体衬底与浮雕结构之间插入晶体材料的中间层，以作为生长缓冲结构的衬底，绝缘的浮雕结构足够薄，因此不干扰缓冲结构在其下面生长衬底上的继续生长。
该技术也称为ELOG(Epitaxially Laterally Overgrown，横向外延过度生长)，主要用于通过MOCVD(Metal Organic Chemical-Vapor-Deposition，金属有机化学气相沉积)外延来沉积氮化物薄膜。
例如，在“Materials Research Community”Bulletin，May 1998，Volume 23，No.5中，Shuji Nakamura的标题为“预算寿命超过10,000小时的InGaN/GaN/AlGaN-基激光二极管”的论文可用作基础，它特定描述了在SiO2条带结构上生长GaN。
本文献下面的例9将描述使用通过ELOG制备缓冲结构的第四技术而制备的GaN结构。
无论衬底1的结构构造如何(包含或者不包含缓冲结构)，都在与多层结构I的界面处由晶体材料形成衬底1，结晶缺陷很少或没有。
通过在衬底1上生长，例如通过CVD或者MBE外延，来有利地制备形成多层结构I的不同层的至少一部分。
在第一实施例中，至少这些层的一部分是原地生长的，直接接着在每层下面的层的形成，在这种情况下，下面的层也通过层生长而有利地形成。
在第二实施例中，至少这些层的一部分是在给每层下面的层施加轻微表面修整的步骤之后生长的，例如通过CMP抛光、热处理或者其它光滑处理。
最终，获得包含多层晶体材料层的多层结构I。
在重复利用之前，多层结构I包含等于或者大于至少两个有用层的厚度。
然而，多层结构I有利地比两个有用层厚，以补偿在处理期间所除去的材料厚度，该处理是在重复利用期间施加的，以除去经常是在剥离有用层时所产生的缺陷。
在剥离之后，经常在施主晶片10的表面上发现粗糙、厚度变化、结构缺陷和/或其它类型的缺陷，如同参照图1c或图2c的后剥离(post-taking off)层3′所示的那样。
例如，在剥离之后，会在剩余施主晶片10的剥离表面上出现突出(projecting)和/或粗糙部分。
出现在多层结构I表面上的这些浮雕表面部分主要取决于剥离的方式和在剥离期间所使用的技术。
-因而，例如，工业中经常使用的一种剥离方式包括仅仅在施主晶片10的一部分(通常大约是中心部分)上、而并非在施主晶片10的整个表面上剥离有用层，并在施主晶片10的表面上留下突出部分。这些突出部分通常是单片的(single-piece)，并位于施主晶片10表面的外围周围，因而在行业中将所有的突出部分称为“剥离环(taking offring)”。
-因而，例如，诸如我们在本文后面将更详细说明的已知的剥离技术，诸如上面已提到的Smart-Cut技术，有时会引起表面粗糙。
因而，在剥离之前，多层结构I的厚度必须是至少两个待分离的有用层和大于或者等于厚度富余(thickness margin)的厚度，该厚度富余对应于在重复利用期间要除去的最少量的材料。
因而，在Smart-Cut类型的剥离(将在下文讨论)之后重复利用的情况下，该厚度富余典型地在1微米的量级。
然而，通过使用诸如选择性化学蚀刻(selective chemical etching)的高效重复利用技术，可以减少该厚度富余。
根据本发明在重复利用期间进行的一种主要类型的处理是用于除去适当的材料的过程，使得仅保留多层结构I的一部分，该多层结构I的一部分包含至少另一个在重复利用之后可剥离的有用层。
物质的除去是在施主晶片10上进行的，换句话说是在剥离之后仍保留的多层结构I的自由表面上。
在重复利用的一个特定方法中，进行表面处理以除去其上有用层被剥离的多层结构I的一部分。
特别地，该表面材料的去除除去了包含剥离期间出现的表面缺陷的表面厚度，诸如位错类型的结晶干扰或孤立的缺陷。
因而可单独地或联合地进行诸如下述的几种表面处理：
-干法或湿法化学蚀刻，有利地通过等离子体或通过原子分裂(atomisation)在浴液中(in a bath)进行；蚀刻可以是单独的化学的、电化学的或光电化学的，或任何其它相当的蚀刻，诸如在机械化学抛光期间进行的蚀刻；
-退火，例如在氢的氛围中；
-化学蚀刻，例如用HCl并伴随着退火；
-在多层结构I表面上的表面氧化步骤，利用本领域技术人员所熟知的氧化技术来进行，接着进行通过还原而除去氧化层的步骤，有利地使用化学过程(诸如氢氟酸浴的侵蚀)，在该化学过程之前有利地进行退火步骤。这种类型的牺牲氧化过程将在本文献的后面说明。
表面处理还可显著地改进在剥离之后保留的多层结构I的表面状况，以及它厚度的均匀性，尤其是在上面四种表面处理的情况下，并且，如果在剥离有用层时施加了键合，这将尤其有用。
不论所选择使用什么表面处理，与进行这处理之前的表面状况相比，它们能改进多层结构I的表面质量。
在第一情况下，多层结构I的结构和几何质量的改进足够好，以至于可以剥离有用层，而不用任何其它的物质除去处理。
在这第一情况下，并且在多层结构I的剥离之前的第一构造中，多层结构由几层具有几乎相同性能的相同材料组成。
在这第一情况下，并且在多层结构I的剥离之前的第二构造中，该多层结构包含几个层，例如如图1a、2a、3或4所示，材料性能在它们的每个界面处都显著地互不相同。
不论多层结构I的构造是什么，在剥离之后，从表面在给定厚度上除去材料，使得最后保留一个或多个层，该一个或多个层包含一个或多个可在后续剥离操作中剥离的有用层。
在第二情况下，在使用表面处理之后所获得的多层结构I的结构和几何质量的改进在没有其它的后续物质去除处理的情况下不足以使有用层剥离。
在这些表面处理之后进行的其它处理则有利地包括相对于相邻的层而选择性地除去一层，在这两层间的选择性基本上归因于构成这两层的两种材料在性能上的显著差异。
选择性物质去除还可接着另一个不同于表面处理之后所获得的物质去除，例如在多层结构I的一部分中更大规模的除去物质，例如通过研磨(grinding)、抛光、磨蚀(abrasion)和/或轰击(bombardment)的机械去除。
然而，也可进行选择性除去物质的处理，而没必要进行诸如表面处理或更大规模物质去除的在前处理。
为了进行上述选择性物质去除，在剥离之前，多层结构I包含可终止在上面层中除去材料的一层，即选择在这两层界面附近构成它们的两种材料，使得存在一种选择性除去物质的方法(means)，即侵蚀待除去层的能力显著地大于侵蚀终止层的能力。
于是对多层结构I位于终止层之上的部分进行剥离，即在终止层相对于衬底1的那一侧。
对于保护层3，可使用选择性除去物质的几种技术。
选择性除去物质的第一技术包括对待选择性除去的层施加摩擦力，以除掉待除去材料的至少一部分。
例如，可由抛光板(polishing plate)施加这些摩擦力，还可与研磨作用和/或化学作用相结合。
形成终止层的材料选自于半导体，所以存在一种侵蚀材料的机械方法，其机械侵蚀形成终止层的材料的能力显著地低于侵蚀上面层中待除去材料的能力，因此适合用于至少一次选择性机械侵蚀。
因此终止层中的材料比它上面的层具有对所使用的机械侵蚀明显更大的抵抗力。
因此，例如有可能适当地硬化保护层3，以使它比上面层对所选择用来除去上面区域的机械侵蚀更具抵抗力。
因而，例如，诸如Si的半导体，用5％和50％之间的典型C浓度碳酸盐化(carbonated)的半导体比没有碳酸盐化的相同半导体更硬。
选择性除去物质的第二技术包括化学地和选择性地蚀刻待除去的材料。
可以使用湿法蚀刻过程，使蚀刻溶液适于待除去的材料。
还可以使用干法蚀刻过程以除去材料，诸如通过等离子体或原子分裂的蚀刻。
蚀刻也可以仅仅是化学的、电化学的或光电化学的。
构成终止层的材料选自于半导体，使得存在用于蚀刻的流体(即，气体或溶液，取决于蚀刻是干法的还是湿法的)，其蚀刻形成终止层的材料的能力显著地低于蚀刻待除去的上面层中的材料的能力，因此能够实施选择性蚀刻。
然而，应注意，术语“终止层”具有“终止”蚀刻的主要功能，即使不存在绝对的蚀刻终止。对于通过原子分裂的蚀刻尤其是这样，对此，更准确地说是“原子分裂率”或“侵蚀率”。
一般地，相对于层B的蚀刻层A的选择性通过涉及下面比率的选择性因子而量化。
                       层A的蚀刻率
                       层B的蚀刻率
因此，终止层通过保护它自己和在它下面的部分(包括衬底1)而作为化学侵蚀的阻挡物(barrier)。
可以通过下述事实来获得选择性蚀刻所涉及的、化学蚀刻在终止层材料和待除去层材料之间的选择性：
-该两种材料不同；或
-该两种材料包含几乎相同的原子元素，除了至少一种原子元素之外；或
-该两种材料几乎相同，但是一种材料中的至少一种原子元素的原子浓度显著地不同于另一种材料中的相同原子元素的原子浓度；或
-该两种材料具有不同的多孔性密度(porosity densities)。
例如，对于用包含诸如KOH(氢氧化钾，选择性约为1∶100)、NH4OH(氢氧化铵，选择性约为1∶100)或TMAH(tetramethyl ammoniumhydroxide，氢氧化四甲铵)的化合物的溶液来蚀刻Si，已知SiGe可作为终止层。
例如，对于用包含诸如TMAH的化合物的溶液来蚀刻Ge浓度小于或等于20％的SiGe，已知Ge浓度大于或等于25％的SiGe可作为终止层。
例如，对于用包含诸如EDP(ethylene diamine and pyrocathechol，乙烯二胺和邻苯二酚)、KOH或N2H2(hydrazine，肼)的化合物的溶液来蚀刻未掺杂的Si材料，已知用选择的掺杂元素及选择的浓度来适当掺杂的Si可作为终止层，诸如掺杂2×1019cm-3的硼。
例如，已知用相对于非多孔晶体Si具有选择性的蚀刻，用包含诸如KOH或HF+H2O2的化合物的溶液，来蚀刻多孔的Si。
该化学的物质除去也可伴随着使用机械的或其它的方式，以侵蚀材料。
特别地，可以用选择性的化学蚀刻溶液来进行CMP抛光。
在选择性的化学蚀刻之前或之后，也可通过侵蚀材料的机械方法来除去物质，诸如抛光、研磨、磨蚀或任何其它方式。
选择性除去物质的第三技术包括应用牺牲的氧化。
在这一方面，多层结构I包含可氧化的层，其具有比下面层更大的氧化能力，于是，该可氧化层相对于欲保留的下面层是要选择性除去的层，而该欲保留的下面层作为终止层。
在剥离之前(因而在重复利用之前)，可氧化的层包含在多层结构I中，于是，剥离适用于多层结构I位于可氧化层之上的那部分，即在终止层相对于衬底1的那一侧。
在剥离之后重复利用时，可氧化的层在多层结构I的表面被氧化，然后就对应于上述除去表面材料的处理技术。
不论所选择的是什么构造，牺牲氧化过程包括形成氧化物的步骤，可能的退火步骤和还原步骤。
氧化可用于一层或几层的氧化。
氧化也可在终止层表面的附近进行。
使用任何已知的氧化技术来进行氧化，诸如热氧化。
在使用热氧化的特殊情况下，主要参数是氧化温度和持续时间。
其它重要参数有环境的氧化特性、氧的含量和处理的压力条件。
可以很好地控制这些参数，这意味着应用该过程的可重复性较好。
退火步骤的目的是消除(cure)可能在前面的氧化步骤中出现的缺陷。
还原步骤包括相对于终止层选择性地除去氧化物层，例如通过使用氢氟酸浴的化学过程，并形成所述选择性的物质去除。
为了示意的目的，将氧化的硅浸在10或20％的氢氟酸浴中几分钟，通常可除去该氧化物一百到几百纳米的厚度。
不论在根据本发明的过程中所使用的选择性除去物质的方法是什么，在所有情况下，它们都能使多层结构I在重复利用之后保留的层的质量几乎等同于它们在重复利用之前所具有的质量，并与在它们形成期间的原始质量相似(在第一次剥离之前)，诸如层的质量与外延层的质量相似。
于是，在根据本发明的重复利用之后仍保留在多层结构I中的可除去的层保持非常好的质量，特别是结构的质量。
在本文献的其余部分，给出了在重复利用期间、在可使用的剥离过程期间、在重复利用之前的施主晶片期间进行选择性除去材料的例子。
参照图1a，在剥离之前的多层结构I由第一层2和在第一层2之上的第二层3组成，第一层2形成用于选择性除去第二层3的终止层。
层2和层3都比有用层厚，或都与有用层一样厚。
图1b和1c显示了剥离薄层的方法。
根据本发明的第一优选剥离步骤包括在第二层3中生成脆化区，以进行分离并由此剥离特定的层。
可使用几种技术来生成这种类型的脆化区，如在此所示：
第一技术，称为Smart-Cut技术，是本领域技术人员所了解的(许多有关晶片还原技术的书中都有说明)，包括用确定的能量注入原子种类(诸如氢离子)以产生脆化区的第一步骤。
第二技术包括通过产生至少一个多孔层而形成弱化的(weakened)界面，例如，如文献EP-A-0849788所述。
根据这两种技术之一而有利形成的弱化区，在该例子中在根据本发明的过程之后，被生成在第一层2和第二层3之间或在第二层3中。
参照图1b，涉及剥离薄层的第二步骤包括将接收衬底5添加到施主晶片10的表面。
接收衬底5形成足够刚性的机械支撑，以支撑第二层3，第二层3的一部分将从施主晶片10剥离，并保护它不受来自外部的任何机械应力。
该接收衬底5可以是，例如，由硅或石英或任何其它类型的材料构成的。
通过将接收衬底5与多层结构I密切接触并产生键合来添加接收衬底5，其中在衬底5和结构I之间有利地具有分子键合。
在Q.Y.Tong，U.Gsele and Wiley的标题为“半导体晶片键合”(Science and Technology，Interscience Technology)的文献中特别描述了这一键合技术及其变体。
如有必要，键合可伴随着最初对相应待键合的表面的适当处理和/或输入热能和/或添加其它的粘合剂(binder)。
因而，例如，在键合期间或者之后立刻使用的热处理可使键坚固。
也可通过插入在多层结构I和接收衬底5之间、并具有特别强的分子键合能力的键合层，诸如二氧化硅(silica)，来控制键合。
有利地，形成接收衬底5的键合表面的材料和/或键合层的材料是电绝缘的，以从剥离的层制备SeOI结构，在这一情况下，SeOI结构的半导体层是第二转移层3的被剥离部分。
一旦键合了接收衬底5，就在先前形成的弱化区通过分离而除去施主晶片10的一部分。
在所述第一技术(Smart-Cut)的情况下，进行第二步骤，在该第二步骤中，使注入区(形成脆化区)受到热和/或机械处理，或具有任何其它类型的能量输入的处理，以在脆化区分离它。
在所述第二技术的情况下，弱化区受到机械处理或者输入另一类型的能量，以在弱化层分离它。
根据这两种技术之一的在脆化区的分离除去了晶片10的绝大部分，以获得包含(如果有的话)第二层3被剥离的部分(在这一情况下代表有用层)、键合层和接收衬底5所留下来的任何部分的结构。
有利地对形成在剥离层处的结构的表面进行修整步骤，以除去任何的表面粗糙、厚度中的非均匀性和/或不想要的层，例如使用化学机械抛光CMP、蚀刻或至少一次热处理。
在一个特定的构造中，选择性除去物质的终止层可以包括在有用层中，以便通过终止在这个终止层的选择性物质去除来改进有用层的修整。
后剥离层3′形成了第二层3在剥离之后仍保留的、并位于第一层2之上的那部分，而整个晶片形成了将被送去重复利用的施主晶片10′，以使它以后在剥离后续层期间可以再次使用。
图1d显示了重复利用上述施主晶片10′的结果。
它相对于第一层2对后剥离层3′使用选择性物质去除，在此之前或之后，可能有表面修整步骤。
于是，施主晶片10″能提供有用层，该有用层在后续剥离期间在第一层2中被剥离，而不要任何其它的步骤。
在施主晶片10剥离之前的另一个构造中，施主晶片包括几对的层，每对层都包含所述第一层2和第二层3，通过能选择性除去材料的方法，可相对于每对层中的第一层选择性地除去同一对层中的第二层。
有利地，也有方法可以相对于一对层中层2的下面的层而选择性地除去该一对层中层2的材料，并且该一对层中层2的下面的层也包含在多层结构I中。
这一构造所具有的优点是层3可以相对于下面的层2而被选择性除去，或层2可以相对于它下面的层而被选择性除去。
在这一构造中，并且在一个特殊的情况下，在层2下面的层仍是属于另一对层的层3。
参照图3，给出了包含几对上述层的多层结构I的特定构造的例子，其中，多层结构I由第一对层和第二对层组成，该第一对层包括第一层2A和第二层3A，该第二对层包括第一层2B和第二层3B，每层的厚度都与有用层的相同或比有用层的大。
在施主晶片10的这一构造中，根据本发明的过程可以在一个或几个步骤中除去一层或几层，通过对层在剥离之后仍保留的那部分和包含至少一个可剥离的有用层的下面层选择性除去物质，进行根据本发明的一个或更多的中间重复利用步骤。
因此，用这一个特别的构造可以剥离具有一层或几层材料的有用层。
参照图2a，在这一情况下，在剥离之前，多层结构I由插入在第一层2上面的第二层3B与邻近衬底1的第三层3A之间的第一层2组成。
第二层3B和第三层3A的厚度大于或等于有用层的厚度。
选择第一层2的材料，使得至少有一种除去材料的方法，该方法在相应的界面上侵蚀形成第一层2的材料的能力显著不同于侵蚀两层3A和3B至少之一的材料的能力。
因此，可以实施选择性物质去除。
在第一构造中，第一层2的厚度等于或大于待剥离的有用层的厚度。
结果得到等价于上面已说明过的构造之一的构造。
在第二构造中，层3A和3B的结晶结构，尤其是晶格参数，几乎相同，于是我们不希望第一层2显著地干扰它相邻的层3A和3B的结晶结构，尤其是不希望它在上面第二层3B形成在它上面的期间干扰上面第二层3B的晶体生长，为此，在这一情况下，晶格参数必须近似等于在第一层2下面的3A部分的晶格参数。
这一结果的获得是利用了第一层2的一个或几个实施例，这些实施例说明如下：
在第一层2的第一实施例中，该第一层被弹性约束(elasticallyconstrained)，以使它的晶格参数几乎等于它下面的区域3A的晶格参数，即便该层中材料的晶格参数显著地不同于第一层2的晶格参数。
为了成功地实施这一操作，需要考虑两种主要情况：
-第一层2的标称晶格参数与它下面区域(包含在第三层3A中)的晶格参数相互差别不大，以防止在第一层2中出现缺陷(诸如位错或局部应力)；
-第一层2必须足够薄，以防止弹性应变通过该层的厚度而逐渐松弛和/或产生缺陷。为此，这种由弹性应变的半导体材料所构成的第一层2的厚度必须小于本领域技术人员所知晓的临界厚度，尤其是取决于它的组成材料、它相邻的层的材料以及制备应变层的技术。
对于在两层SiGe(50％-50％)层3A和3B之间的Si层2，临界厚度通常大约等于几十个纳米。
在第一层2的第二实施例中，所选择的第一层2材料的标称晶格参数几乎等于构成它相邻区域的材料的晶格参数。
因此，与第一实施例不同，在这一情况下第一层2的结晶结构被显著松弛。
因此，并且为了满足在第一重复利用步骤期间所进行的除去物质时的选择性标准，例如，选择第一层2的材料使得它至少具有一种组元(constituent element)，该组元不在它相邻的至少一种材料中，然而，第一层2中的材料的晶格参数与相邻区域的晶格参数相似，于是该组元是确定相对于相邻层的选择性的基本元素，该相对于相邻层的选择性是在选择性除去物质期间所考虑的。
在一个特殊情况下，第一层2中的材料的组元不出现在构成选择性除去物质所涉及的相邻区域的材料中，于是这两种材料完全不同。
在另一个特殊情况下，第一层2中不同于选择性除去物质所涉及的相邻区域的每个组元都可以是其它元素或者是不存在于所考虑的相邻层中的元素。
例如，可以掺杂具有与相邻区域大约相同的晶格参数的第一层2，使得在掺杂之后不会显著地干扰该晶格参数。
如果组成第一层2的材料与构成选择性除去物质所涉及的相邻区域的材料相同，那么该掺杂元素就是确定选择性能力的元素。
当掺杂第一层2时，如果不想要诸如位错、尤其是贯穿位错的缺陷，那么第一层2的厚度在一些情况下可以保持小于本领域技术人员所知晓的临界厚度。
在第一层2的第三实施例中，使得先前制备的层3A的表面是多孔的，以制备多孔层。
可通过阳极氧化(anodisation)或任何其它的多孔性技术来增加多孔性，例如，如文献EP 0 849 788 A2所说明的那样。
如果用合适的侵蚀方法可以选择性侵蚀至少一种相邻材料，则该多孔材料层可制造第一层2。
多孔性并不显著地干扰这两层相邻层的结晶结构，所以，这种第一层2并不显著地干扰施主晶片10的结晶结构。
结果，第一层2的结晶结构与它相邻区域的结晶结构即便不相同的话，也非常相似，所以，第一层2并不干扰周围结构的结晶。
然而，在其它情况下，第一层2可能会对周围结构的晶格参数有特定的影响，在这些情况下，第一层2在相邻层中可引起的状态(应变的或松弛的、完全的或相对的)代表了对下面的应用具有非常小的优势的性能。
参照图2b和2c，根据几乎等同于上面参照图1b和1c所说明的剥离方法，剥离层3B的一部分以将其转移到接收衬底5。
在剥离之后并且在重复利用期间，在第一层2处进行的选择性物质去除包括下述选择性除去材料中的至少一种：
-参照图2d，选择性除去与第一层2相邻的层3B′的材料，第一层2形成了除去物质的终止层；
-在除去层3B′之后，选择性除去第一层2中的材料，与第一层2相邻的第三层3A中的材料形成了除去物质的终止层。
在选择性去除的一个特定方法中，因此能够在第一层2处结合两次连续的选择性材料的去除。
在这一情况下，选择性除去第二层3B，然后选择性除去第一层2。
不论在第一重复利用步骤中所选择的用于选择性除去物质、即在与有用层相同的一侧除去施主晶片10的一部分的方法是什么，都存在用于除去物质的终止层(在第一选择性除去物质的情况下是第一层2，或者在第二选择性除去物质的情况下是第一层2的下面区域，该第一层2的下面区域包含在第三层3A中)。
由此，终止层成为材料侵蚀的阻挡物，并且特别保护了第三层3A，在第三层3A中，有一层将在以后的剥离期间剥离的新的有用层。
在剥离之前的施主晶片10的另一个构造中，施主晶片包括几个三层组(triplets)，每一组都由所述第一层2、第二层3B和第三层3A组成，通过能选择性除去材料的方法，每个三层组中的第二层3B和/或第一层2可以相对于它们下面的、并且是形成同一个三层组的一部分的层而被选择性除去。
有利地，也有方法可以使一个三层组中的第三层3B的材料相对于它下面的、并且也包含在多层结构I中的层而被选择性除去。
这后一构造所具有的优点是一个三层组中的任何一个层都可以在重复利用期间被选择性除去。
在同一个构造中并且在第一特定情况下，第三层3B下面的层是属于另一个三层组的第二层3A。
还是在这一构造中并且在第二特定情况下，第三层3B下面的层是不属于与层3B同一个三层组的第一层2。
在该第二特定情况下，有利地用另一个在第一层2下面的三层组插入第一层2，该第一层2是在它上面的、并且是第三层3B所属的三层组中。在这一情况下，结果得到一个组装(assembly)，该组装由一系列通过2类型的层所分隔开的3A类型的层和3B类型的层形成。
参照图4给出了多层结构I的一个特定构造的例子，该多层结构I包括几个上述三层组，其中多层结构I由下列组成：
-第一个三层组，由插入在参照图2a的第三层3A类型的层3A和参照图2a的第二层3B类型的第二层2A之间的第一层2类型的层2A组成；
-第二个三层组，由插入在参照图2a的第三层3A类型的层3C和参照图2a的第二层3B类型的层3D之间的第一层2类型的第一层2C组成；
-插入在这两个三层组之间的第一层2类型的层2B。
层3A、3B、3C和3D的厚度都等于或大于待剥离的有用层的厚度。
在这一情况下，层2A、2B和2C的第一功能是保护它们下面的层不受到在重复利用期间所进行的物质去除的影响，通过：
-形成终止层以在重复利用期间选择性除去它上面的层；和/或通过
-形成相对于它下面的层而选择性除去的层。
因此，在施主晶片10的这一构造中，存在着由保护层2A、2B和2C所分隔开的层3A、3B、3C和3D，在层3A、3B、3C和3D中可以剥离有用层，而保护层2A、2B和2C在重复利用期间分别保护它们下面的层。
因此，根据本发明的一个过程，可以在一个或几个步骤中剥离一层或几层，尤其是通过相对于所遇到的第一保护层(2A、2B或2C)而选择性除去层在剥离之后仍保留的那部分，来进行根据本发明的一个或多个中间重复利用操作，于是该第一保护层保护了它下面的、并且至少包含一层可剥离的有用层的层。
因此，用这一特定的构造可以剥离由一层或几层材料组成的有用层。
当剥离几层的时候，当被剥离的有用层的表面不是在重复利用期间被修整时，尤其是为了除去表面粗糙，诸如层2A、2B和2C的一层保护层或一层保护层的一部分至少也被剥离，因而可在选择性除去材料时作为保护层。
通常，对于根据本发明的多层结构I，在该多层结构I中在根据本发明的重复利用步骤之间可剥离几层有用层，在一个有利的背景下，根据本发明，通过反复依次进行下列步骤来使用根据本发明的从施主晶片10剥离有用层的循环过程：
-剥离过程；和
-根据本发明的重复利用方法。
在使用循环剥离方法之前，可用上文所描述的在衬底1上制备薄层的一种或多种技术，来实施根据本发明制备施主晶片10的过程。
根据本发明，从施主晶片10(诸如图1a、2a、3或4所示的之一)开始，在制备在衬底1上的相同结构I中剥离若干次，而不必在其中形成其它层和/或不必进行处理以重新得到衬底1的至少一部分，这能够节约实施整体剥离过程的时间，而且使得过程的实施比根据现有技术水平的不同过程更容易且明显地更廉价。
在多层结构I中剥离和重复利用几次之后，剥离操作的次数特别的为多层结构的厚度的函数，剩下的多层结构I的厚度不再足以包含待剥离的有用层。
于是施主晶片10实际上仅由衬底1组成。
在第一情况下，丢弃施主晶片10，在这一情况下，失去整个衬底1，但是衬底的制备可能是复杂的、长时间的并且昂贵的，特别是如果衬底1包含缓冲结构。
在更有利的第二情况下，通过使用重复利用的方法，至少恢复衬底1的一部分。
如果衬底1包含缓冲结构，则可进行衬底1的三种类型的重复利用：
-重复利用包括除去整个缓冲结构，但其中可以保留其上形成有缓冲结构的支撑衬底的至少一部分；然而该重复利用总是损失了衬底1通常制备起来最困难且最昂贵的那部分；并且它需要使用形成缓冲结构的其它步骤，例如，如果需要重新形成衬底1，该衬底1等同于重复利用之前的衬底；
-重复利用包括除去缓冲结构的一部分，并能保留其上形成有缓冲结构的支撑衬底以及缓冲结构的一部分，诸如制备昂贵的缓冲层；例如，当重复利用结束时，可从明智地位于缓冲结构的终止层开始来选择性除去物质；如果尤其是需要重新形成等同于重复利用之前衬底的衬底1，则可有利地进行重新形成缓冲结构的其它步骤；
-重复利用包括除去原始多层结构I的剩余部分的至少一部分，以保留整个衬底1；在重复利用期间，可对多层结构I的余下部分进行修整步骤；例如，通过CMP、热处理、牺牲氧化、轰击或者其它光滑技术和/或可使用终止层而进行选择性物质去除，例如，该终止层明智地位于多层结构I和衬底1之间；
在重复利用衬底1之后，重新形成新的多层结构I，在该新的多层结构I中，根据本发明的一个过程可剥离几层有用层。
该新的多层结构I可几乎等同于重复利用之前的结构。
通过稍微改变一些制备参数，该新的多层结构I所具有的结构可稍不同于重复利用之前的多层结构I。例如，可稍微改变材料中一些化合物的浓度。
在所有情况下，通过层生长而有利地制备多层结构，例如通过CVD或者MBE外延。
在第一情况下，原地进行多层结构I中的至少一层的生长，直接与形成下面的生长支撑连续进行，在这一情况下，下面的生长支撑也有利地通过层生长而形成。
在第二情况下，这些层中的至少一个是在下面生长支撑的表面进行轻微修整步骤之后生长的，例如通过CMP抛光、热处理或者其它的光滑技术。
在本文献的下文中，我们将给出包含多层结构I的施主晶片10的示例构造，这些构造能通过根据本发明的过程而实施。
特别地，我们将给出可有利地用于这种施主晶片10的材料。
我们将详细给出的一些例子，有时包含缓冲结构和在衬底1中的支撑衬底，缓冲结构制备在支撑衬底上。
在一些所涉及到的例子中，缓冲结构在其支撑衬底的水平面处具有第一晶格参数，并在它与下面多层结构I的界面附近具有第二晶格参数。
这一类型的缓冲结构包含缓冲层以进行晶格参数的这种适应。
形成缓冲结构(如上文所述)的第一技术，通常是用来获得具有该性能的缓冲层，该第一技术是具有由几种原子元素组成的缓冲层，在所述几种原子元素中：
-至少一种原子元素包含在支撑衬底的成分中；以及
-至少一种原子元素根本就不出现在支撑衬底中，或仅出现少量，且其浓度沿缓冲层的厚度而逐渐变化。
该元素在缓冲层中的渐进浓度(gradual concentration)将是晶格参数在缓冲层中逐渐变化以改变结构(metamorphically)的主要原因。
因而，在这一构造中，缓冲层主要是合金。
为缓冲结构的支撑衬底以及缓冲层的成分而选择的原子元素可以是IV族类型的，诸如Si或者Ge。
例如，在这种情况下，可以有Si支撑衬底和SiGe缓冲层，Ge的浓度随厚度而逐渐变化，在与支撑衬底的界面处其值接近于0，而在缓冲层的另一面上是一个确定的值。
在另一种情况下，支撑衬底和/或缓冲层的成分可包含III-V族类型的一对原子元素，诸如选自(Al，Ga，In)-(N，P，As)的可能组合中的一对。
例如，在这种情况下，可以有由AsGa构成的支撑衬底和由As和/或Ga以及至少一种其它元素构成的缓冲层，该其它元素随厚度而逐渐变化，在与支撑衬底的界面处其值接近于0，而在缓冲层的另一面上是一个确定的值。
支撑衬底和/或缓冲层的成分可包含II-VI族类型的一对原子元素，诸如选自(Zn，Cd)-(S，Se，Te)的可能组合中的一对。
下面我们给出这种构造的几个例子：
前五个例子特别涉及施主晶片10，该施主晶片10包括由Si构成的支撑衬底1、由SiGe或Si构成的缓冲层、在多层结构I中的其它Si和SiGe层。
在剥离应变SiGe层和/或应变Si层以制备SGOI、SOI或者Si/SGOl结构时，这些晶片10尤为有用。
在这一背景下，取决于要蚀刻的材料(Si或SiGe)，所使用的蚀刻溶液的类型是不同的。因此，将适于蚀刻这些材料的蚀刻溶液分类，每类都指定了下列一个标志符：
-S1：相对于SiGe而选择性蚀刻Si的溶液，诸如包含KOH、NH4OH(氢氧化铵)、TMAH、EDP或HNO3中的至少一种化合物的溶液，或目前正研究的、结合诸如HNO3、HNO2H2O2、HF、H2SO4、H2SO2、CH3COOH、H2O2和H2O的试剂的溶液，如文献WO 99/53539第9页所解释的。
-S2：相对于Si而选择性蚀刻SiGe的溶液，诸如包含HF、H2O2、CH3COOH(选择性约为1∶1000)或HNA(hydrofluoric-nitric-aceticsolution，氢氟酸-硝酸-乙酸溶液)的溶液。
-Sc1：相对于Ge浓度等于或大于25％的SiGe而选择性蚀刻Ge浓度显著小于或等于20％的SiGe的溶液，诸如包含TMAH或KOH的溶液。
-Sd1：相对于掺杂硼的Si，优选掺杂到大于2×1019cm-3，而选择性蚀刻未掺杂Si的溶液，诸如包含EDP(乙烯二胺和邻苯二酚)、KOH或N2H2(肼)的溶液。
实施例1.
施主晶片10由下列组成：
-衬底1，由下列组成：
-由Si构成的支撑衬底；
-根据所述制备缓冲结构的第一技术而制备的由SiGe构成的
缓冲结构，包含缓冲层和附加层；
-包含SiGe的多层结构I。
缓冲层中的Ge浓度优选从与支撑衬底的界面处逐渐增加，以使SiGe晶格参数按以上说明而变化。
对于小于30％Ge的表面浓度，厚度通常在1和3微米之间，以在表面获得良好的结构松弛，并限制与晶格参数差异相关的缺陷以便将它们埋入(buried)。
附加层由SiGe构成并由缓冲层显著地松弛，有利地具有均匀的Ge浓度，该均匀的Ge浓度几乎等同于在它们界面附近的缓冲层的浓度。
在松弛的SiGe层内的硅中的锗浓度通常在15％和30％之间。
30％的这一限制代表当前技术的典型限制，但将来它可以变化。
附加层的厚度可根据情况而极大地变化，典型厚度在0.5和1微米之间。
例如，参照图2a，多层结构I在剥离之前有利地包含下列层的三层组：
-由显著松弛的SiGe构成的层3A，厚度大于待剥离的有用层的厚度；
-在层3A上的层2；
-在显著松弛的SiGe层2上的层3B，厚度大于待剥离的有用层的厚度。
层2由下列材料中的一种组成：
-应变Si；或
-应变SiGe。
要提醒的是，在层2是由应变Si或SiGe构成的情况下，该层2的厚度必须不超过临界厚度。
因此，例如，对于插入在Ge浓度几乎等于20％的两层SiGe层之间的并由应变Si构成的层2，临界厚度通常是在约20纳米的量级。
取决于层2中的材料，在剥离层3B的一部分之后，可有利使用几种类型的蚀刻：
-如果层2是由应变Si构成的：
-用S2类型的溶液来选择性蚀刻由SiGe构成的上面部分；
和/或
-在除去剥离后保留的层3B之后，用S1类型的溶液来选择性
蚀刻层2。
-如果层2是由Ge浓度几乎等于或大于25％的应变SiGe构成的，并且上面层中的Ge浓度几乎等于或小于20％：
-用Sc1类型的溶液来选择性蚀刻由SiGe构成的上面部分。
-如果层2是由Ge浓度几乎等于或小于20％的SiGe构成的，并且下面层中的Ge浓度几乎等于或大于25％：
-在除去剥离后保留的层3B之后，用Sc1类型的溶液来选择性蚀刻层2。
由SiGe或Si构成的层2也可用诸如硼或磷的掺杂元素来掺杂，以改进化学蚀刻的选择性。
在多层结构I的一个特定构造中，多层结构I包含这些层3A、2和3B的几个三层组。
在该构造的一个特殊情况下，多层结构I仅由层2和3的层对组成，例如如图3所示。
在后一种情况下，有利地具有分隔连续三层组的层2，诸如图4所示的施主晶片10。
于是，有利地且较容易地找到涉及在一次或几次操作中剥离一层或几层的所有剥离规则，该几次操作由根据本发明的重复利用方法而分隔开，而该重复利用方法有利地包括在SiGe和层2材料之间的选择性蚀刻。
实施例2：
施主晶片10由下列组成：
-衬底1，由下列组成：
-由Si构成的支撑衬底；
-根据所述制备缓冲结构的第一技术而制备的由SiGe构成的
缓冲结构，包含由SiGe构成的缓冲层和由Ge构成的附加层；
-在剥离之前包含AsGa和/或AlGaAs的多层结构I。
缓冲层中的Ge浓度优选地从与支撑衬底的界面处逐渐增加，以相对于由Ge构成的附加层的晶格参数来改变Si支撑衬底的晶格参数。
缓冲层中的Ge浓度从大约0增加到大约100％或更精确地在98％左右，以完全匹配两种材料间的理论网格(mesh)。
例如，参照图1a，多层结构I在剥离之前有利地包含下列层的层对：
-由AlGaAs构成的层2；
-在层2上的层3，层3由显著松弛的AsGa构成，并且厚度大于待剥离的有用层的厚度。
剥离适用于多层结构I在层2上的那部分，并且重复利用包括用选择性蚀刻溶液来选择性化学蚀刻层3，选择性蚀刻溶液为诸如包含柠檬酸(C6H8O7)和PH值在大约6和7之间的氧化水(oxygenated water)的溶液(选择性系数典型地为20)，所以可剥离几乎整个层3，在这一情况下，层2作为蚀刻终止层。
在多层结构I的一个特定构造中，多层结构I包含在层2之下的由AsGa构成的另一层。
于是，剥离适用于多层结构I在该另一层AsGa层之上的那部分，并且重复利用包括用选择性蚀刻溶液来选择性化学蚀刻层2，选择性蚀刻溶液为诸如包含稀释的氢氟酸(在约9％和48％之间)的溶液(选择性系数典型地在350和10000之间)，所以用该另一层下面的AsGa层作为蚀刻终止层可除去几乎整个层2。
在一个特殊情况下，该两次选择性蚀刻可一个接一个地进行，以除去层3的至少一部分，然后除去层2。
在多层结构I的一个特定构造中，多层结构I包含这些层2和3的几个层对。
在这一构造的一个特殊情况下，多层结构I仅由层2和3的层对组成，例如如图3所示。
于是，有利地且较容易地找到涉及在一次或几次操作中剥离一层或几层的所有剥离方法，该几次操作由根据本发明的重复利用方法而分隔开，而该重复利用方法有利地包括在AlGaAs和GaAs之间的选择性蚀刻。
实施例3：
施主晶片10由下列组成：
-由Si组成的衬底1；
-在剥离之前包含Si的多层结构I。
例如，参照图2a，多层结构I在剥离之前有利地包含下列层的三层组：
-由显著松弛的Si构成的层3A，厚度大于待剥离的有用层的厚度；
-在层3A上的层2；
-在显著松弛的Si层2之上的层3B，厚度大于待剥离的有用层的厚度。
层2由下列材料中的一种组成：
-掺杂Si；或
-应变SiGe。
要提醒的是，在层2是由应变SiGe构成的情况下，该层2的厚度必须不超过与Ge浓度有关的临界厚度。
取决于层2中的材料，在剥离层3B的一部分之后，可有利使用几种类型的蚀刻：
-如果层2是由掺杂Si构成的：
-用Sd1类型的溶液来选择性蚀刻由Si构成的并在剥离后所保留的上面部分；
-如果层2是由应变SiGe构成的：
-用S1类型的溶液来选择性蚀刻由Si构成的上面部分；
和/或
-在除去剥离后保留的层3B之后，用S2类型的溶液来选择性蚀刻层2。
实施例4：
施主晶片10由下列组成：
-衬底1，由下列组成：
-由Si构成的支撑衬底；
-缓冲层，通过使用上面所讨论过的并由文献WO 00/15885所
公开的所述制备缓冲结构的第二特定技术而制备，即通过：
-根据上面所讨论过的并由文献WO 00/15885所公开的所述制备缓冲结构的第二特定技术来沉积由Ge或SiGe构成的第一层；
-可能接着沉积能改进上面层的结晶质量的第二可选择层，如文献WO 00/15885所描述，第二层由下列构成：
-SiGe(50/50)，如果缓冲层中的第一层是由Ge构成的；
-应变Si，如果缓冲层中的第一层是由SiGe构成的；
-包含一系列层对的多层结构I，每对层都由松弛的层3和应变层2组成，
-每个松弛的层3至少与待剥离的有用层一样厚，并由下列构成：
-Ge，如果构成缓冲层的第一层是由Ge构成的；或
-SiGe，如果构成缓冲层的第一层是由SiGe构成的(浓度几乎与缓冲层中的第一层的浓度一样)；
-每个应变层2都是由应变Si或SiGe构成的，并且它的厚度小于临界厚度，超出该临界厚度则弹性应变开始松弛，该临界厚度取决于由Si构成的三个相邻松弛层的成分。
多层结构I的去除可适用于构成多层结构I的一组层或一单层。
因此，可剥离松弛的层3、应变层2或一组应变层2和松弛的层3，以将它们转移到接收衬底5。
如果剥离发生在松弛的层3中，通过使用能相对于层2的材料而选择性蚀刻层3的材料的溶液来化学蚀刻松弛的层3的其余部分，可以实施根据本发明的重复利用。
如果层2是由Si构成的并且层3是由SiGe构成的，将用S2类型的溶液来蚀刻应变层2，于是应变层2是蚀刻终止层。该蚀刻之后，可进行应变层2的第二蚀刻，该第二蚀刻相对于另一层松弛层是选择性的。
由此，可以在第一剥离之后实施第二剥离，第二剥离适用于应变层2和/或下面的多层结构I的一部分。
应注意，根据本实施例在剥离之后所获得的结构没有任何位错类型的缺陷，即便是在埋入区中。
于是，通过在由应变SiGe、Ge或Si构成的层上外延，可以用所获得的结构来生长其它层，例如由应变硅构成的层。
实施例5：
施主晶片10由下列组成：
-衬底1，由下列组成：
-由Si构成的支撑衬底；
-由Si构成的缓冲层，是根据所述制备缓冲结构的第三技术制备的；
-包含下列连续层的三层组的多层结构I：
-由SiGe构成的第一层3A，至少有15％的Ge是在缓冲结构上，SiGe是松弛的或伪松弛的；
-由应变Si构成的第二层2，厚度远小于第一层3A和第二层3B的累积厚度；
-由包含至少15％Ge的SiGe构成的第三层3B，SiGe是松弛的或伪松弛的。
施主晶片10是在根据所述制备缓冲结构的第三技术来制备缓冲层之后获得的晶片。
在缓冲层的第一实施例中，三层组在制备缓冲层之前就存在，于是施主晶片10是下列形式：
-由Si构成的衬底1；
-由以下层依次组成的多层结构I′：
-由SiGe构成的第一层3A′，至少有15％的Ge是在缓冲结构上，SiGe是应变的；
-由松弛的Si构成的第二层2′；
-由包含至少15％Ge的SiGe构成的第三层3B′，SiGe是应变的。
应变SiGe层3A′具有与应变SiGe层3B′大约相同的特性。
多层结构I′中诸如位错的缺陷的密度有利地小于约107cm-2。
具有15％Ge的层3A′和3B′的多层结构I′以及具有30％Ge的层3A′和3B′的多层结构I′的典型厚度分别是大约250nm和大约100nm，因而每层保持在弹性应变厚度的临界末端之下。
松弛的层2′的典型厚度是几十纳米。
有利地，应变层3A′和3B′的厚度的数量级几乎相同。
所以，多层结构I′整体受到应变。
根据上述，将在两个主要步骤中制备缓冲层：
-通过注入诸如H或He的原子种类而在由Si构成的支撑衬底1中形成干扰区；
-热处理以引起多层结构I′中的弹性应变的至少相对松弛。
在第一步骤期间所使用的H或He的注入能量范围典型地在12和25keV之间。
所注入的H或He的剂量典型地在1014和1017cm-2之间。
-因而，例如，对于具有15％Ge的应变层3A′，注入优选使用H，在约25keV的能量下用约3×1016cm-2的剂量。
-因而，例如，对于具有2至30％Ge的应变层，注入优选使用He，在约18keV的能量下用约2×1016cm-2的剂量。
衬底1中原子种类的注入深度也典型地在50nm和100nm之间。
必须特别调整在第二步骤期间所进行的热处理，使得干扰位于干扰区和多层结构I′之间的区域中。
于是，干扰所在的区域将形成缓冲层。
位错出现在缓冲层和多层结构I′之间的界面上，于是引起多层结构I′的整体松弛，如下所述：
-应变层3A′的弹性松弛以形成松弛的或伪松弛的层3A；
-松弛的层2′中的弹性应变以形成应变层2，该层于是具有与下面松弛SiGe的晶格参数几乎相同的晶格参数；
-应变层3B′的弹性松弛以形成松弛的或伪松弛的层3B。
位错在缓冲层中的运动也引起位错在多层结构I′中大量消失。
优选在惰性气氛之下实施热处理。
然而，可以在另一气氛下进行热处理，例如氧化性气氛。
因此，对这种类型的施主晶片10要进行的特定热处理典型地是在400℃和1000℃之间的温度下进行的，持续时间从30秒到60分钟变化，更准确地是从5分钟到大约15分钟变化。
在缓冲层的第二实施例中，三层组在制备缓冲层之前不存在，于是施主晶片10有利地具有下列形式：
-Si衬底1；
-由至少包含15％Ge的SiGe构成的层，SiGe是弹性应变的。
用于该SiGe层的松弛技术和参数几乎与用于缓冲层的第一实施例的相同。
在制备缓冲层之后的下一步是生长形成多层结构的层，该多层结构包含所述整体松弛的层的三层组。
因此是在缓冲层之后制备多层结构I，此例中提出的与第一实施例中的相反。
关于实验技术的进一步信息，参考B.Hllander等人所作的研究，特别是在标题为“在氢或氦离子注入之后赝形Si1-xGex/Si(100)异质结构的应变松弛以用于制备虚拟衬底”(in Nuclear and Instruments andMethods in Physics Research B 175-177(2001)357-367)的文献中。
在将晶片10键合到在松弛的层3B之上的接收衬底5之后，使用上述已知技术中的一个或多个，在有或者没有中间键合层的情况下进行剥离。
一些松弛的SiGe层3B被剥离。
通过用S2类型的溶液来选择性化学蚀刻层3B的残留物而有利地进行重复利用，于是层2形成蚀刻终止层。
然后可用S1类型的溶液来进行层2的第二选择性化学蚀刻步骤，层3A形成蚀刻终止层。
结果得到重复利用过的施主晶片10，该施主晶片10通过剥离可给出层3A或层2/3A对中的新的有用层。
实施例6：
施主晶片10由下列组成：
-衬底1，由下列组成：
-支撑结构，在它与上面缓冲结构的界面处至少它的一部分是由AsGa组成的；
-由III-V族材料构成的缓冲结构，是根据所述第一缓冲结构制备技术而制备的；
-在剥离之前包含III-V族材料的多层结构I。
支撑结构可以是由固体AsGa或固体Ge构成的，在该支撑结构上外延有一定厚度的AsGa。
缓冲结构的第一优点是使它们界面附近的多层结构I材料的晶格参数(例如，在InP的情况下，标称值约为5.87埃)适应AsGa的值(其标称值约为5.65埃)。
在固体III-V族材料中，例如，通过比较诸如固体InP和固体AsGa的不同材料，这种缓冲结构的实际优点可能变得较清楚，例如，与固体InP相比，固体AsGa更便宜，在半导体市场上更易获得，机械方面更坚固，可使用最熟悉的背面接触技术(rear face contact technologies)，并且可以尺寸更大(典型地为6英寸，而对于固体InP则是4英寸)。
然而，InP的电子性能通常比AsGa的电子性能更有用。
因而，例如，通过提出包含InP的多层结构I，该InP制备在AsGa支撑衬底上并由缓冲结构松弛，所述施主晶片10给出了制备6英寸的InP层的解决方案。
因此，这种施主晶片10的可能优点变得较明显；可以用它来制备欲以给定的质量和性能而转移的由III-V族材料构成的有源层，例如，该给定的质量和性能可以与使用固体III-V族材料所能得到的性能相似。
包含在这种类型的施主晶片10中的缓冲结构的厚度典型地大于一微米，并且这一厚度可增大，特别是能够避免在每次剥离操作之后破坏它，特别是由于使用了根据本发明的重复利用方法。
在包含InP的多层结构I的例子中，该InP在与下面缓冲结构的界面处基本上是松弛的，衬底1的缓冲结构有利地包括缓冲层，该缓冲层由InGaAs组成，In的浓度在0和约53％之间变化。
缓冲结构也可包含诸如InGaAs或者InAlAs的III-V族材料的附加层，具有基本上恒定的原子元素浓度。
在一个特殊的剥离情况下，多层结构I中至少剥离了一层InP层，以转移到接收衬底5。
因而，可充分使用任何电性能或电子性能。
例如，如果被剥离的部分还包含InGaAs或InAlAs，就是这种情况；后种材料和InP之间的电子能带的不连续性在剥离层中产生明显更好的电子迁移率。
施主晶片10的其它构造是可能的，包含其它的III-V族化合物。
这些剥离层的方法的典型应用包括实施HEMT(High ElectronMobility Transistor，高电子迁移率晶体管)和HBT(Heterojunction BipolarTransistor，异质结双极晶体管)。
在重复利用期间可有利地使用能够选择性的并且适合除去一些III-V族材料而不能除去其它III-V族材料的化学蚀刻溶液。
因此，例如，有利地使用包含浓HCl的溶液来选择性蚀刻InP，以除去InP层而不剥离下面的InGaAs层。
实施例7：
施主晶片10由下列组成：
-衬底1，由下列组成：
-支撑结构，在它与上面缓冲结构的界面处由AsGa组成；
-缓冲结构，根据所述制备缓冲结构的第一技术而制备，在它与多层结构I的界面处包含InGaAs；
-在剥离之前包含InP和/或InxGa1-xAsyP1-y的多层结构I。
例如，参照图1a，多层结构I在剥离之前有利地包含下列层的层对：
-由InGaAs(P)构成的层2；
在层2之上的层3，层3由显著松弛的InP构成，并且厚度大于待剥离的有用层的厚度。
上面在例6中已描述过这种类型的施主晶片10。
剥离应用于多层结构I在层2之上的那部分，并且重复利用包括用选择性蚀刻溶液，诸如包含HF的溶液，来选择性化学蚀刻层3，以使在剥离之后保留的层3几乎全部被除去，在这一情况下，层2作为蚀刻终止层。
在多层结构I的一个特定构造中，多层结构I包含在层2之下的由InP构成的另一层。
于是，剥离应用于多层结构I在该另一InP层之上的那部分，并且重复利用包括用选择性蚀刻溶液，诸如包含CeIVH2SO4的溶液，来选择性化学蚀刻层2，以使层2几乎全部被除去，在这一情况下，该另一在下面的InP层作为蚀刻终止层。
在第三情况下，可相继进行这两次选择性蚀刻，以除去层3的至少一部分并除去层2。
在多层结构I的一个特定构造中，多层结构I包含几个层2和3的层对。
在这一构造的一种特殊情况下，多层结构I仅由层2和3的层对组成，例如，如图3所示。
于是，有利地且较容易地找到涉及在一次或几次操作中剥离一层或几层的所有剥离方法，该几次操作由根据本发明的重复利用方法而分隔开，而该重复利用方法有利地包括在InP和InGaAs(P)之间的选择性蚀刻。
实施例8：施主晶片10由下列组成：
-衬底1，由下列组成：
-由蓝宝石或SiC或Si构成的支撑衬底，
-根据所述形成缓冲层的第一技术而制备的缓冲结构，由下列组成：
-由AlxGa1-xN构成的变形缓冲层，其中x从与蓝宝石的界面处开始随厚度从0到1变化；
-由GaN构成的附加层，用于限制位错类型的结晶缺陷；
-包含氮化物层的多层结构I。
III-V族GaN、AlN和InN氮化物在微电子学中比较有用，特别是在诸如激光器的发光器件方面，用于读取或写入以高密度存储在光盘上的数据，或者在诸如发光二极管的发光器件方面，用于新的显示技术。这些材料也适于制备高功率电子组件或者在高温下工作的电子组件。
一种制备包含在多层结构I中的氮化物层的方法是在由GaN构成的附加层上的外延生长，通过沉积诸如三甲基镓(Trimethyl Gallium)、三甲胺铝烷(Trimethylamine Alane)或三甲基铟(Trimethyl Indium)的I族有机金属(group I organic metals)，以分别沉积GaN、AlN或InN层。
用于从同一个施主晶片10转移几层氮化物层的本发明包括了在每次剥离层的操作之间的重复利用步骤，以制备多层结构I中的另一层用于另一次剥离操作。
因此，几种技术，主要是通过化学蚀刻来光滑层，有助于达到这一目的，同时使待剥离层的结构和几何质量保持完整或几乎完整。
一个例子是用于蚀刻GaN层的光蚀刻技术。例如，参考R.T.Leonard等人的文献(“GaN的光援干法蚀刻”，在Applied Physics Letters 68(6)，February 51996中)。
在这里所涉及的特例中，包含氮化物的多层结构I与图2和4所示的相似。
参照图2a，在剥离之前的多层结构I有利地包含下列层的三层组：
-由AlN构成的层3A，
-由InN构成的层2，
-由GaN构成的层3B。
有利地，多层结构I包含另一个几乎相同的三层组，该几乎相同的三层组通过由InN构成的层而与第一个三层组分隔开。
这种三层组结构的优点在于对材料的选择，存在着对每种材料显著不同的化学侵蚀方法。
-因此，如果将包含极化的氯、氢或氩的等离子气体注入到晶片10，特别是如下调整技术参数，那么InN就具有比GaN或AlN更低的干法蚀刻率：
-极化射频功率优选在400和1000瓦之间，尤其在约650瓦；
-温度在开氏500和1000°(Kelvin)之间，优选接近1000；
-1mT量级的低压；
-对于约25sccm的总流体比率(total fluidic ratio)，成分中Cl2与H2的比率等于2到3的量级。
GaN和AlN相比于InN的蚀刻选择性主要是由于相比于包含Ga和Al的种类(species)的挥发性而言，InClx种类的挥发性较低。
氮化物中的N原子很好地与H2结合，以形成气态的NH3分子。
参考S.J.Pearton等人在“GaN、AlN和InN的低偏压电子回旋共振等离子蚀刻”(Applied Physics Letters 64(17)，April 251994)中所获得的实验结果，GaN相对于InN的蚀刻率可大于3比1，而AlN相对于InN的蚀刻率可在5比1的量级。
仍参考S.J.Pearton等人的所述文献，GaN相对于AlN的蚀刻率可在2比1的量级，并且InN相对于AlN的干法蚀刻率可在3比2的量级。
如果剥离是在GaN层中完成的，则可有利地使用包含极化的氯的气体，以使由InN构成的下面层形成蚀刻终止层。
如果不需要保留InN层，则可用包含CH2的气体进行干法蚀刻，以使由AlN构成的下面层形成蚀刻终止层。
可使用额外的修整步骤，例如通过抛光，来修整在蚀刻之后仍保留的层的表面。
可根据本发明再次剥离所述在蚀刻之后仍保留的层。
类似地，如果剥离是在InN层中完成的，则可用包含CH2的气体有利地干法蚀刻InN层的残留物，以使InN层形成终止层。
如果不需要保留AlN层，则可用包含氯的气体实施干法蚀刻，以使下面的InN层形成终止层。
最后，如果剥离AlN层，则可有利地用氯气进行干法蚀刻，而下面的InN层形成终止层。
还可在单个剥离操作中剥离几层，特别是如果具有由InN层所分隔开的几个三层组(AlN，InN，GaN)。
实施例9：施主晶片10由下列组成：
-衬底1，由下列组成：
-由蓝宝石或SiC或Si构成的支撑衬底；
-由GaN构成的中间层；
-SiO2掩模；
-GaN缓冲层；
-包含连续氮化物层的多层结构I，包含至少一层由GaN构成的层。
制备缓冲层的方法在本文上面介绍所述制备缓冲结构的第四技术时已经描述过，它包括利用ELOG技术各向异性地生长氮化物层，尤其是GaN。
用于这一构造的SiO2掩模有利地具有条带的形式，这些条带周期性地排列在由GaN构成的中间层之上，并且几乎相互平行。
每个条带的厚度典型地在几十微米的量级，而条带的宽度在几个微米的量级。
条带间相互分隔开的距离典型地约为10微米或者15微米。
例如，可以有一个间隔为13微米的条带网络，每个条带0.2微米厚并且5微米宽。
如上面在一般情况下所说明的，这些SiO2条带会在上面所沉积的GaN层中接近于这些条带的自由表面导致局部位错。
于是，存在位于掩模周围的这些位错的GaN厚度形成所述缓冲层。
将GaN层或者晶格参数类似于GaN的晶格参数的其它材料层沉积在缓冲层上以形成所述多层结构I。
于是，该多层结构I包含至少两层，每层的厚度都等于或者大于待剥离的有用层的厚度。
对于根据ELOG工艺制备晶片的方法的更多信息，参考取自“MRSBulletin”May 1998，volume 23，No.5的文献，Shuji Nakamura的标题为“预算寿命超过10,000小时的In/GaN/AlGaN-基激光二极管”的论文。
特别地，在该多层结构I中，可以在制备期间集成具有选择性化学蚀刻的终止层，诸如前面在实施例8中所描述的InN层。
因此，在剥离由GaN构成的层之后，可以实施根据本发明的重复利用，用包含极化的氯的蚀刻气体相对于下面的InN层而选择性蚀刻GaN，如前面在实施例8中所述。
可以将其它组分加入到本文献所提及的半导体层中，例如碳，在所考虑的层中碳浓度显著地小于或者等于50％，或更特别地浓度小于或者等于5％。
最后，本发明并不限于由上面例子所提到的材料构成的施主晶片10，而是包括属于II、III、IV、V或VI原子族的其它类型的材料以及属于IV-IV、III-V、II-VI原子族的合金。
应注意，在合金材料的情况下，所选择的合金可以是二元的、三元的、四元的或者更高元数的。
如果施主晶片10包含缓冲层或者缓冲结构，那么本发明中的缓冲层或缓冲结构的主要作用并不限于在具有各自不同晶格参数的两个相邻结构之间的晶格参数的适应，还涉及在本文中以更一般方式定义的任何缓冲层或缓冲结构。
此外，通过剥离有用层所获得的最终结构并不限于SGOI、SOI、Si/SGOI结构，也不限于用于HEMT和HBT晶体管的结构，或用于激光器的结构。

Claims (47)

1.在剥离包含选自半导体材料的材料的有用层之后重复利用施主晶片(10)的一种方法，所述施主晶片(10)依次包含衬底(1)和多层结构(I)，多层结构(I)在剥离之前包含待剥离的有用层，所述过程包括在发生剥离的一侧除去物质，其特征在于，在除去物质之后，多层结构的至少一部分(I′)仍保留，所述缓冲结构的至少一部分(I′)包含至少一层可剥离的其它有用层，而不需要重新形成有用层的辅助步骤。
2.如前面的权利要求所述的重复利用方法，其特征在于所述物质的去除包括化学蚀刻。
3.如前面的权利要求1所述的重复利用方法，其特征在于所述多层结构(I)在剥离之后包含第一层(2)和在所述第一层(2)上的第二层(3)。
4.如前面的权利要求所述的重复利用方法，其特征在于所述第一层(2)包含在重复利用之后可剥离的有用层。
5.如前面两个权利要求任一个所述的重复利用方法，其特征在于选择所述各自两层(2，3)靠近它们界面的两种材料，使得存在选择性除去材料的方法，所述方法侵蚀待除去的第二层(3)的能力显著地大于侵蚀第一层(2)的能力，因此所述第一层(2)形成除去第二层(3)的终止层，并且此过程包括选择性物质去除。
6.如前面的权利要求所述的重复利用方法，其特征在于多层结构包含几对层，每对层都由所述第一和第二层组成，每对层的第二层(3)可通过能选择性除去材料的方法相对于同一对层中的第一层(2)被选择性除去。
7.如权利要求3至6之一所述的重复利用方法，其特征在于多层结构(I)在剥离之后还包含在第一层(2)之下的第三层(3A)，所述第三层(3A)包含可在重复利用之后剥离的有用层。
8.如前面的权利要求所述的重复利用方法，其特征在于所述第一层(2)的材料的天然晶格参数明显不同于所述第二和第三层(3B，3A)的晶格参数，并且所述第一层(2)的厚度足够小以被所述第二和第三层(3B，3A)施加弹性应变。
9.如前面两个权利要求任一个所述的重复利用方法，其特征在于选择所述各自的第一层(2)和第三层(3A)的两种材料，使得存在用于选择性除去物质的方法，所述方法侵蚀待除去的第一层(2)的能力显著地大于侵蚀第三层(3A)的能力，因此所述第三层(3A)形成除去第一层(2)的终止层，并且所述过程包括这种选择性除去物质的实施。
10.如前面三个权利要求任一个所述的重复利用方法，其特征在于所述多层结构包含几个三层组，每个三层组都由所述第三层(3A)、第一层(2)、第二层(3B)组成，这些层中的一个能够通过能选择性除去物质的方法相对于形成同一个三层组一部分并在它下面的层而被选择性除去。
11.如权利要求5，6，9和10任一个所述的重复利用方法，其特征在于所述选择性物质去除包括选择性化学蚀刻。
12.如前面的权利要求所述的重复利用方法，其特征在于通过下述事实来获得在所考虑的两种材料间的化学蚀刻选择性：
-所述两种材料不同；或
-除了至少一种原子元素之外，所述两种材料包含几乎相同的原子元素；或
-所述两种材料几乎相同，但是一种材料中的至少一种原子元素的原子浓度明显地不同于另一种材料中的相同原子元素的原子浓度；或
-所述两种材料具有不同的多孔性密度。
13.如前面的权利要求所述的重复利用方法，其特征在于通过下述事实来获得在所考虑的两种材料间的蚀刻选择性，即所述两种材料包含几乎相同的原子元素，除了位于所述第一层中的至少一种其它的原子元素之外，其中所述其它的原子元素是掺杂元素。
14.如前面三个权利要求任一个所述的重复利用方法，其中结合选择性化学蚀刻一起进行对欲除去材料的机械侵蚀，以使用选择性的机械-化学平坦化。
15.如权利要求5，6，9和10任一个所述的重复利用方法，其特征在于所述选择性物质去除包括选择性机械侵蚀。
16.如前面的权利要求所述的重复利用方法，其特征在于所述选择性机械侵蚀通过抛光而完成，能够结合研磨剂和/或化学蚀刻。
17.如权利要求5，6，9和10任一个所述的重复利用方法，其特征在于选择性物质去除包括通过还原步骤除去氧化物层，因此所述氧化物层是牺牲的。
18.如前面的权利要求所述的重复利用方法，其特征在于进一步包括表面氧化所述多层结构(I)以形成牺牲氧化物层。
19.如前面的权利要求所述的重复利用方法，其特征在于使用所述表面氧化过程以使表面层比它下面的层更容易氧化。
20.如权利要求1所述的重复利用方法，其特征在于所述衬底(1)包含支撑衬底和缓冲层，所述缓冲层位于支撑衬底和多层结构(I)之间，所述缓冲层是晶体材料的，具有恒定的化学成分以及与所述支撑衬底的晶格失配，以限制结晶缺陷。
21.如前面的权利要求所述的重复利用方法，其特征在于所述缓冲层是Si、SiGe、Ge或氮化物材料的，并且所述多层结构(I)包含下列材料中的至少一种：弹性应变的Si，或SiGe或Ge。
22.如权利要求1至19任一个所述的重复利用方法，其特征在于所述衬底(1)包含支撑衬底和缓冲结构，所述缓冲结构的晶格参数在支撑衬底的晶格参数和另一个明显不同于支撑衬底晶格参数的晶格参数之间随缓冲结构的厚度明显地且逐渐地变化。
23.如前面的权利要求所述的重复利用方法，其特征在于所述缓冲结构还包含在缓冲层上的附加层，所述附加层：
-足够厚以限制缺陷；和/或
-具有的表面晶格参数稍不同于支撑衬底的晶格参数。
24.如前面三个权利要求之一所述的重复利用方法，其特征在于所述缓冲结构和多层结构(I)都包含属于下列原子合金族之一的原子合金：
IV-IV族；
III-V族；
II-VI族；
所述合金是二元的、三元的、四元的或更高元数的类型。
25.如权利要求1至19之一所述的重复利用方法，其特征在于所述衬底(1)包含：
-在第一构造中：
-Si支撑衬底；
-缓冲结构，所述缓冲结构包含Ge浓度随厚度逐渐增大的SiGe缓冲层和由缓冲层松弛的SiGe附加层；
-在剥离之前包含弹性应变的SiGe和/或Si的多层结构(I)；或者
-在第二构造中：
-Si支撑衬底；
-缓冲结构，所述缓冲结构包含Ge浓度随厚度逐渐增大的SiGe缓冲层和由缓冲层松弛的SiGe附加层
-与第一构造中相同的层和相同的材料，缓冲层具有随厚度在约0％和约100％之间增大的Ge浓度，由缓冲层松弛的SiGe附加层具有几乎为零的Si浓度；
-在剥离之前包含AsGa和/或Ge；或者
-在第三构造中：
至少在与多层结构(I)交界的较厚的部分中的Si；
-包含弹性应变的SiGe和/或Si；或者
-在第四构造中：
-在与缓冲结构的界面处包含AsGa的支撑衬底；
-包含缓冲层的缓冲结构，所述缓冲层包含属于III-IV族的三元或更高元数类型的原子合金，所述原子合金的成分选自(Al，Ga，In)-(N，P，As)的可能组合，并且至少两种元素选自III族或至少两种元素选自V族，所述两种元素具有在缓冲层的厚度中逐渐变化的浓度；
-在剥离之前包含属于III-V族的合金的多层；或者
-在第五构造中：与第四构造中相同的层和相同的材料，下列除外：
-缓冲结构还在它与支撑衬底界面的相对面附近具有与InP的晶格参数相似的晶格参数；
-在剥离之前包含InP和/或InGaAs的多层；或者
-在第六构造中：
-蓝宝石或SiC或Si的支撑衬底；
-AlxGa1-xN缓冲层，x从与支撑衬底的界面处开始从0至1在厚度中变化；
-可选的GaN附加层，如果有的话；
-在剥离之前包含AlN、InN和GaN的多层；或者
-在第七构造中：
-蓝宝石或SiC或Si的支撑衬底；
-可能的GaN层；
-掩模；
-GaN缓冲层；
-在剥离之前包含GaN和可能其它氮化物的多层。
26.如权利要求3至19之一结合权利要求25所述的重复利用方法，其特征在于所述多层结构(I)包含：
-在第一构造中：
-两层几乎弹性松弛的SiGe层；和
-在所述两层SiGe层之间的中间层，所述中间层由下列组成：
-Si，被弹性应变以具有与相邻SiGe区域的晶格参数相似的晶格参数；或
-SiGe，其Ge浓度明显不同于所述两个相邻层的每层中的Ge浓度，并且被弹性应变以具有与相邻区域的晶格参数相似的晶格参数；或
-掺杂的Si或掺杂的SiGe；
这三层中的至少一层是用于选择性化学蚀刻它上面的层的终止层；或
-在第二构造中：
-两层GaAs层；
-在所述两层GaAs层之间的AlGaAs层；
这三层中的至少一层是用于选择性化学蚀刻它上面的层的终止层；或
-在第三构造中：
-两层几乎弹性松弛的Si层；和
-在所述两层Si层之间的中间层，所述中间层由下列组成：
-SiGe，被弹性应变以具有与相邻的Si区域的晶格参数相似的晶格参数；或
-掺杂的Si或掺杂的SiGe；
这三层中的至少一层是用于选择性化学蚀刻它上面的层的终止层；或
-在第五构造中：
-两层InP层；
-在所述两层InN层之间的InGaAsP中间层；
这三层中的至少一层是用于选择性化学蚀刻它上面的层的终止层。
-在第六构造中：
-在AlN层和GaN层之间的InN中间层；
-在第七构造中：
-在两层GaN层之间的InN中间层。
27.如前面的权利要求任一个所述的重复利用方法，其特征在于在除去物质之前或之后进行施主晶片(10)的表面的修整步骤。
28.如前面的权利要求任一个所述的重复利用方法，其中所述施主晶片(10)包含至少一层还包含碳的层，在所述层中的碳浓度明显小于或等于50％。
29.如前面的权利要求任一个所述的重复利用方法，其中所述施主晶片(10)包含至少一层还包含碳的层，在所述层中的碳浓度明显小于或等于5％。
30.剥离在施主晶片上的欲转移到接收衬底(5)的有用层的方法，其特征在于包括：
(a)将施主晶片(10)在待剥离的有用层的一侧键合到接收衬底(5)；
(b)分离包含在施主晶片(10)的多层结构(I)中的有用层；
(c)依据权利要求1至29之一的重复利用方法重复利用施主晶片10。
31.如前面的权利要求所述的剥离有用层的方法，其特征在于所述施主晶片(10)的多层结构(I)包含用于除去它上面层的物质的终止层，分离的步骤(b)涉及多层结构在终止层之上的那部分，并且重复利用的步骤(c)是依据权利要求5至21之一的重复利用方法。
32.如前面两个权利要求之一所述的剥离有用层的方法，其特征在于它包括在步骤(a)之前形成键合层。
33.如前面三个权利要求之一所述的剥离有用层的方法，其特征在于：
-在步骤(a)之前，它包括在有用层之下形成脆化，以及在于：
-步骤(b)是通过给脆化区供应能量而从施主晶片(10)分离包含有用层的结构。
34.如前面的权利要求所述的剥离有用层的方法，其特征在于通过注入原子种类来形成所述脆化区。
35.如前面的权利要求所述的剥离有用层的方法，其特征在于所注入的原子种类至少包含一定比例的氢和/或氦。
36.如权利要求34所述的剥离有用层的方法，其特征在于通过将层多孔化而形成所述脆化区。
37.如权利要求30至36之一所述的剥离有用层的方法，其特征在于它包括，在步骤(b)之后，修整有用层的发生分离处的表面的另一个步骤。
38.从施主晶片循环剥离有用层的方法，其特征在于它进行剥离有用层的一系列步骤，所述步骤中的每一个都遵循根据权利要求30至37之一的方法。
39.应用如前面的权利要求所述的循环剥离方法或如权利要求30至37之一所述的剥离方法，以形成包含所述接收衬底(5)和所述有用层的结构，所述有用层包含下列材料中的至少一种：
SiGe、Si、成分选自(Al，Ga，In)-(N，P，As)的可能组合的属于III-V族的合金。
40.应用如权利要求38所述的循环剥离方法或如权利要求30至37之一所述的剥离方法，以制备绝缘体上半导体的结构，所述后一结构包含所述接收衬底(5)和所述有用层，所述有用层至少是绝缘体上半导体结构的半导体层的一部分。
41.一种通过剥离而提供了有用层、并能通过根据权利要求1至29之一的方法而重复利用的施主晶片(10)，所述施主晶片依次包含衬底(1)和已经提供了有用层的多层结构(I)的剩余部分，其特征在于，在剥离之后，所述多层结构(I)的剩余部分仍然足够厚，以包含至少一层待剥离的其它有用层。
42.如前面的权利要求所述的施主晶片(10)，其特征在于所述多层结构(I)的剩余部分包含在它上面的层上进行选择性除去物质的终止层。
43.如前面的权利要求所述的施主晶片(10)，其特征在于所述终止层足够厚，以便在选择性除去它上面的层的物质之后包含可剥离的有用层。
44.如权利要求40所述的施主晶片(10)，其特征在于所述终止层足够薄，以便由相邻的层弹性应变。
45.如前面三个权利要求之一所述的施主晶片(10)，其特征在于所述选择性物质去除包括选择性化学蚀刻，并且在所述两种材料之间的所述化学蚀刻是通过这一事实而具有选择性的，即所述终止层和它上面的层分别是：
-两种不同的材料；或
-除了至少一种原子元素之外，包含几乎相同的原子元素的两种材料；或
-几乎相同的两种材料，但是至少一种原子元素的原子浓度明显地不同于另一种材料中的相同原子元素的原子浓度，或
-具有不同的多孔性密度的两种材料。
46.如前面四个权利要求之一所述的施主晶片(10)，其特征在于所述多层结构(I)还包含用于选择性除去物质的几层终止层。
47.如权利要求42至47之一所述的施主晶片(10)，其特征在于所述衬底(1)包含支撑衬底和缓冲结构，所述缓冲结构位于所述支撑衬底和所述多层结构(I)之间。
CNB2004800061438A 2003-01-07 2004-01-07 施主晶片以及重复利用晶片的方法和剥离有用层的方法 Expired - Lifetime CN100483666C (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
FR0300099A FR2849715B1 (fr) 2003-01-07 2003-01-07 Recyclage d'une plaquette comprenant une structure multicouches apres prelevement d'une couche mince
FR0300099 2003-01-07
US47243503P 2003-05-22 2003-05-22
US60/472,435 2003-05-22
PCT/IB2004/000311 WO2004061944A1 (en) 2003-01-07 2004-01-07 Recycling of a wafer comprising a multi-layer structure after taking-off a thin layer

Publications (2)

Publication Number Publication Date
CN1757106A true CN1757106A (zh) 2006-04-05
CN100483666C CN100483666C (zh) 2009-04-29

Family

ID=32715106

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800061438A Expired - Lifetime CN100483666C (zh) 2003-01-07 2004-01-07 施主晶片以及重复利用晶片的方法和剥离有用层的方法

Country Status (8)

Country Link
US (2) US7256075B2 (zh)
EP (1) EP1588416B1 (zh)
JP (1) JP4949014B2 (zh)
KR (1) KR100889886B1 (zh)
CN (1) CN100483666C (zh)
AT (1) ATE426918T1 (zh)
DE (1) DE602004020181D1 (zh)
WO (1) WO2004061944A1 (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102820251A (zh) * 2011-06-08 2012-12-12 中国科学院上海微系统与信息技术研究所 一种基于键合工艺的高k介质埋层的soi材料制备方法
CN102842538A (zh) * 2011-06-23 2012-12-26 索泰克公司 用于采用暂时接合制造半导体结构的工艺
CN102859650A (zh) * 2010-04-27 2013-01-02 汉斯·冯凯内尔 通过利用衬底图案化的无掩膜工艺的位错和应力管理以及设备制造方法
CN102884643A (zh) * 2010-05-19 2013-01-16 皇家飞利浦电子股份有限公司 生长在松弛层上的iii族氮化物发光装置
CN103165512A (zh) * 2011-12-14 2013-06-19 中国科学院上海微系统与信息技术研究所 一种超薄绝缘体上半导体材料及其制备方法
CN104377301A (zh) * 2014-11-24 2015-02-25 苏州矩阵光电有限公司 一种ⅲ-ⅴ族化合物半导体霍尔元件及其制备方法
CN104393168A (zh) * 2014-11-25 2015-03-04 苏州矩阵光电有限公司 一种霍尔元件及其制备方法
CN104932194A (zh) * 2015-07-22 2015-09-23 京东方科技集团股份有限公司 一种掩膜板及其制备方法、掩膜板的回收方法
CN107667416A (zh) * 2015-06-01 2018-02-06 太阳能爱迪生半导体有限公司 制造绝缘体上半导体的方法
CN111653649A (zh) * 2020-06-05 2020-09-11 中国科学院上海微系统与信息技术研究所 一种Si基InGaAs光电探测器的制备方法及光电探测器
CN111919285A (zh) * 2018-03-26 2020-11-10 Soitec公司 制造用于射频器件的衬底的工艺
CN112967930A (zh) * 2021-02-07 2021-06-15 西安微电子技术研究所 一种SiC晶圆的金属化层剥离方法

Families Citing this family (75)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
US7018910B2 (en) * 2002-07-09 2006-03-28 S.O.I.Tec Silicon On Insulator Technologies S.A. Transfer of a thin layer from a wafer comprising a buffer layer
FR2892228B1 (fr) * 2005-10-18 2008-01-25 Soitec Silicon On Insulator Procede de recyclage d'une plaquette donneuse epitaxiee
US20090325362A1 (en) * 2003-01-07 2009-12-31 Nabil Chhaimi Method of recycling an epitaxied donor wafer
KR100874788B1 (ko) * 2003-01-07 2008-12-18 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 박층 박리 후에 박리 구조를 포함하는 웨이퍼의 기계적수단에 의한 재활용 방법
FR2861497B1 (fr) 2003-10-28 2006-02-10 Soitec Silicon On Insulator Procede de transfert catastrophique d'une couche fine apres co-implantation
US7825006B2 (en) * 2004-05-06 2010-11-02 Cree, Inc. Lift-off process for GaN films formed on SiC substrates and devices fabricated using the method
FR2880988B1 (fr) * 2005-01-19 2007-03-30 Soitec Silicon On Insulator TRAITEMENT D'UNE COUCHE EN SI1-yGEy PRELEVEE
US7932111B2 (en) * 2005-02-23 2011-04-26 Cree, Inc. Substrate removal process for high light extraction LEDs
FR2888663B1 (fr) * 2005-07-13 2008-04-18 Soitec Silicon On Insulator Procede de diminution de la rugosite d'une couche epaisse d'isolant
FR2889887B1 (fr) 2005-08-16 2007-11-09 Commissariat Energie Atomique Procede de report d'une couche mince sur un support
FR2891281B1 (fr) 2005-09-28 2007-12-28 Commissariat Energie Atomique Procede de fabrication d'un element en couches minces.
KR100672731B1 (ko) * 2005-10-04 2007-01-24 동부일렉트로닉스 주식회사 반도체 소자의 금속배선 형성방법
EP1933384B1 (en) * 2006-12-15 2013-02-13 Soitec Semiconductor heterostructure
FR2910179B1 (fr) * 2006-12-19 2009-03-13 Commissariat Energie Atomique PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART
US20080173895A1 (en) * 2007-01-24 2008-07-24 Sharp Laboratories Of America, Inc. Gallium nitride on silicon with a thermal expansion transition buffer layer
KR20080113479A (ko) * 2007-06-25 2008-12-31 엘지이노텍 주식회사 웨이퍼 재활용 방법
US7737036B2 (en) * 2007-08-09 2010-06-15 Applied Materials, Inc. Integrated circuit fabrication process with minimal post-laser annealing dopant deactivation
US7863193B2 (en) * 2007-08-09 2011-01-04 Applied Materials, Inc. Integrated circuit fabrication process using a compression cap layer in forming a silicide with minimal post-laser annealing dopant deactivation
US20090042353A1 (en) * 2007-08-09 2009-02-12 Yi Ma Integrated circuit fabrication process for a high melting temperature silicide with minimal post-laser annealing dopant deactivation
FR2922681A1 (fr) 2007-10-23 2009-04-24 Soitec Silicon On Insulator Procede de detachement d'un substrat.
US7998835B2 (en) * 2008-01-15 2011-08-16 Globalfoundries Singapore Pte. Ltd. Strain-direct-on-insulator (SDOI) substrate and method of forming
WO2009115859A1 (en) * 2008-03-19 2009-09-24 S.O.I. Tec Silicon On Insulator Technologies Substrates for monolithic optical circuits and electronic circuits
FR2929758B1 (fr) * 2008-04-07 2011-02-11 Commissariat Energie Atomique Procede de transfert a l'aide d'un substrat ferroelectrique
US7745853B2 (en) * 2008-06-18 2010-06-29 Chang Gung University Multi-layer structure with a transparent gate
DE102008063402B4 (de) * 2008-12-31 2013-10-17 Advanced Micro Devices, Inc. Verringerung der Schwellwertspannungsfluktuation in Transistoren mit einer Kanalhalbleiterlegierung durch Verringern der Abscheideungleichmäßigkeiten
US7927975B2 (en) 2009-02-04 2011-04-19 Micron Technology, Inc. Semiconductor material manufacture
FR2947098A1 (fr) 2009-06-18 2010-12-24 Commissariat Energie Atomique Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince
EP2333824B1 (en) * 2009-12-11 2014-04-16 Soitec Manufacture of thin SOI devices
FR2955205B1 (fr) * 2009-12-16 2012-09-21 St Microelectronics Sa Dispositif microelectronique, en particulier capteur d'image a illumination par la face arriere et procede de fabrication
US8367519B2 (en) * 2009-12-30 2013-02-05 Memc Electronic Materials, Inc. Method for the preparation of a multi-layered crystalline structure
US8536022B2 (en) * 2010-05-19 2013-09-17 Koninklijke Philips N.V. Method of growing composite substrate using a relaxed strained layer
US9564320B2 (en) * 2010-06-18 2017-02-07 Soraa, Inc. Large area nitride crystal and method for making it
KR101384872B1 (ko) 2010-12-31 2014-04-18 솔렉셀, 인크. 반도체 템플레이트를 재구성하기 위한 방법
FR2972567B1 (fr) 2011-03-09 2013-03-22 Soitec Silicon On Insulator Méthode de formation d'une structure de ge sur iii/v sur isolant
MY167902A (en) * 2011-05-26 2018-09-26 Solexel Inc Method and apparatus for reconditioning a carrier wafer for reuse
CA2840517A1 (en) * 2011-06-29 2013-06-27 Stephen R. Forrest Sacrificial etch protection layers for reuse of wafers after epitaxial lift off
JP5810907B2 (ja) * 2011-12-28 2015-11-11 日亜化学工業株式会社 基板の再生方法及び該再生方法を用いた窒化物半導体素子の製造方法
JP6091805B2 (ja) * 2012-08-27 2017-03-08 シャープ株式会社 再生基板の製造方法
KR101984934B1 (ko) * 2012-11-21 2019-09-03 서울바이오시스 주식회사 기판 재생 방법 및 재생 기판
KR102071034B1 (ko) * 2013-02-28 2020-01-29 서울바이오시스 주식회사 질화물 기판 제조 방법
US20140264456A1 (en) * 2013-03-15 2014-09-18 Semiconductor Components Industries, Llc Method of forming a high electron mobility semiconductor device
KR102116828B1 (ko) * 2013-04-29 2020-06-01 서울바이오시스 주식회사 기판 재생 방법
WO2015019539A1 (ja) * 2013-08-06 2015-02-12 シャープ株式会社 再生基板の製造方法
CN105993063A (zh) * 2013-12-02 2016-10-05 应用材料公司 用于基板处理的方法
WO2015112308A1 (en) 2014-01-23 2015-07-30 Sunedison Semiconductor Limited High resistivity soi wafers and a method of manufacturing thereof
WO2016081367A1 (en) 2014-11-18 2016-05-26 Sunedison Semiconductor Limited HIGH RESISTIVITY SILICON-ON-INSULATOR SUBSTRATE COMPRISING A CHARGE TRAPPING LAYER FORMED BY He-N2 CO-IMPLANTATION
JP6650463B2 (ja) 2014-11-18 2020-02-19 グローバルウェーハズ カンパニー リミテッドＧｌｏｂａｌＷａｆｅｒｓ Ｃｏ．，Ｌｔｄ． 電荷トラップ層を備えた高抵抗率の半導体・オン・インシュレーターウェハーの製造方法
EP4170705A3 (en) 2014-11-18 2023-10-18 GlobalWafers Co., Ltd. High resistivity semiconductor-on-insulator wafer and a method of manufacturing
CN107533953B (zh) 2015-03-03 2021-05-11 环球晶圆股份有限公司 具有可控膜应力的在硅衬底上沉积电荷捕获多晶硅膜的方法
JP6637515B2 (ja) 2015-03-17 2020-01-29 グローバルウェーハズ カンパニー リミテッドＧｌｏｂａｌＷａｆｅｒｓ Ｃｏ．，Ｌｔｄ． 半導体オン・インシュレータ構造の製造において使用するための熱的に安定した電荷トラップ層
CN114496732B (zh) 2015-06-01 2023-03-03 环球晶圆股份有限公司 制造绝缘体上硅锗的方法
US9496128B1 (en) 2015-10-15 2016-11-15 International Business Machines Corporation Controlled spalling utilizing vaporizable release layers
CN105374664A (zh) * 2015-10-23 2016-03-02 中国科学院上海微系统与信息技术研究所 一种InP薄膜复合衬底的制备方法
SG11201804271QA (en) 2015-11-20 2018-06-28 Sunedison Semiconductor Ltd Manufacturing method of smoothing a semiconductor surface
WO2017142849A1 (en) 2016-02-19 2017-08-24 Sunedison Semiconductor Limited Semiconductor on insulator structure comprising a buried high resistivity layer
WO2017142704A1 (en) 2016-02-19 2017-08-24 Sunedison Semiconductor Limited High resistivity silicon-on-insulator substrate comprising a charge trapping layer formed on a substrate with a rough surface
US9831115B2 (en) 2016-02-19 2017-11-28 Sunedison Semiconductor Limited (Uen201334164H) Process flow for manufacturing semiconductor on insulator structures in parallel
US11848227B2 (en) 2016-03-07 2023-12-19 Globalwafers Co., Ltd. Method of manufacturing a semiconductor on insulator structure by a pressurized bond treatment
US10573550B2 (en) 2016-03-07 2020-02-25 Globalwafers Co., Ltd. Semiconductor on insulator structure comprising a plasma oxide layer and method of manufacture thereof
WO2017155808A1 (en) 2016-03-07 2017-09-14 Sunedison Semiconductor Limited Semiconductor on insulator structure comprising a plasma nitride layer and method of manufacture thereof
US10593748B2 (en) 2016-03-07 2020-03-17 Globalwafers Co., Ltd. Semiconductor on insulator structure comprising a low temperature flowable oxide layer and method of manufacture thereof
CN116314384A (zh) 2016-06-08 2023-06-23 环球晶圆股份有限公司 具有经改进的机械强度的高电阻率单晶硅锭及晶片
US10269617B2 (en) 2016-06-22 2019-04-23 Globalwafers Co., Ltd. High resistivity silicon-on-insulator substrate comprising an isolation region
US10546771B2 (en) 2016-10-26 2020-01-28 Globalwafers Co., Ltd. High resistivity silicon-on-insulator substrate having enhanced charge trapping efficiency
US10700012B2 (en) * 2017-04-14 2020-06-30 Qualcomm Incorporated Porous silicon dicing
KR101905770B1 (ko) 2017-04-17 2018-12-05 한국과학기술원 기공층이 형성된 Ge 기판을 이용한 화합물 반도체 제조 방법
WO2019013904A1 (en) 2017-07-14 2019-01-17 Globalwafers Co., Ltd. METHOD FOR MANUFACTURING SEMICONDUCTOR STRUCTURE ON INSULATION
CN109786306A (zh) * 2018-03-22 2019-05-21 苏州捷芯威半导体有限公司 半导体器件制造方法和衬底支撑结构
FR3079346B1 (fr) * 2018-03-26 2020-05-29 Soitec Procede de fabrication d'un substrat donneur pour le transfert d'une couche piezoelectrique, et procede de transfert d'une telle couche piezoelectrique
WO2019236320A1 (en) 2018-06-08 2019-12-12 Globalwafers Co., Ltd. Method for transfer of a thin layer of silicon
US11466384B2 (en) 2019-01-08 2022-10-11 Slt Technologies, Inc. Method of forming a high quality group-III metal nitride boule or wafer using a patterned substrate
WO2021162727A1 (en) 2020-02-11 2021-08-19 SLT Technologies, Inc Improved group iii nitride substrate, method of making, and method of use
US11721549B2 (en) 2020-02-11 2023-08-08 Slt Technologies, Inc. Large area group III nitride crystals and substrates, methods of making, and methods of use
CN111933518A (zh) * 2020-08-18 2020-11-13 西安电子科技大学 基于SiC衬底和LiCoO2缓冲层的AlN单晶材料制备方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6251754B1 (en) * 1997-05-09 2001-06-26 Denso Corporation Semiconductor substrate manufacturing method
US6146979A (en) 1997-05-12 2000-11-14 Silicon Genesis Corporation Pressurized microbubble thin film separation process using a reusable substrate
FR2775121B1 (fr) 1998-02-13 2000-05-05 Picogiga Sa Procede de fabrication de substrats en film mince de materiau semiconducteur, structures epitaxiales de materiau semiconducteur formees sur de tels substrats, et composants obtenus a partir de ces structures
JP3500063B2 (ja) * 1998-04-23 2004-02-23 信越半導体株式会社 剥離ウエーハを再利用する方法および再利用に供されるシリコンウエーハ
FR2783254B1 (fr) * 1998-09-10 2000-11-10 France Telecom Procede d'obtention d'une couche de germanium monocristallin sur un substrat de silicium monocristallin,et produits obtenus
US6555443B1 (en) * 1998-11-11 2003-04-29 Robert Bosch Gmbh Method for production of a thin film and a thin-film solar cell, in particular, on a carrier substrate
JP2000223682A (ja) * 1999-02-02 2000-08-11 Canon Inc 基体の処理方法及び半導体基板の製造方法
FR2794893B1 (fr) * 1999-06-14 2001-09-14 France Telecom Procede de fabrication d'un substrat de silicium comportant une mince couche d'oxyde de silicium ensevelie
US6500732B1 (en) * 1999-08-10 2002-12-31 Silicon Genesis Corporation Cleaving process to fabricate multilayered substrates using low implantation doses
US6690043B1 (en) * 1999-11-26 2004-02-10 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
JP3943782B2 (ja) * 1999-11-29 2007-07-11 信越半導体株式会社 剥離ウエーハの再生処理方法及び再生処理された剥離ウエーハ
US6750130B1 (en) * 2000-01-20 2004-06-15 Amberwave Systems Corporation Heterointegration of materials using deposition and bonding
JP2001284558A (ja) * 2000-03-31 2001-10-12 Fujitsu Ltd 積層半導体基板及びその製造方法並びに半導体装置
JP4269541B2 (ja) * 2000-08-01 2009-05-27 株式会社Ｓｕｍｃｏ 半導体基板と電界効果型トランジスタ並びにＳｉＧｅ層の形成方法及びこれを用いた歪みＳｉ層の形成方法と電界効果型トランジスタの製造方法
JP2004507084A (ja) * 2000-08-16 2004-03-04 マサチューセッツ　インスティテュート　オブ　テクノロジー グレーデッドエピタキシャル成長を用いた半導体品の製造プロセス
US6940089B2 (en) * 2001-04-04 2005-09-06 Massachusetts Institute Of Technology Semiconductor device structure
JP2002305293A (ja) * 2001-04-06 2002-10-18 Canon Inc 半導体部材の製造方法及び半導体装置の製造方法
JP2002329664A (ja) * 2001-04-26 2002-11-15 Mitsubishi Materials Silicon Corp ＳｉＧｅ層の形成方法及びこれを用いた歪みＳｉ層の形成方法と電界効果型トランジスタの製造方法、並びに半導体ウェーハ及びこれを用いた歪みＳｉウェーハと電界効果型トランジスタ
US6649492B2 (en) * 2002-02-11 2003-11-18 International Business Machines Corporation Strained Si based layer made by UHV-CVD, and devices therein
US6953736B2 (en) * 2002-07-09 2005-10-11 S.O.I.Tec Silicon On Insulator Technologies S.A. Process for transferring a layer of strained semiconductor material
US6841001B2 (en) * 2002-07-19 2005-01-11 Cree, Inc. Strain compensated semiconductor structures and methods of fabricating strain compensated semiconductor structures

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102859650A (zh) * 2010-04-27 2013-01-02 汉斯·冯凯内尔 通过利用衬底图案化的无掩膜工艺的位错和应力管理以及设备制造方法
CN102859650B (zh) * 2010-04-27 2016-06-15 皮尔格洛斯技术有限责任公司 通过利用衬底图案化的无掩膜工艺的位错和应力管理以及设备制造方法
CN102884643B (zh) * 2010-05-19 2016-04-13 皇家飞利浦电子股份有限公司 生长在松弛层上的iii族氮化物发光装置
CN102884643A (zh) * 2010-05-19 2013-01-16 皇家飞利浦电子股份有限公司 生长在松弛层上的iii族氮化物发光装置
CN102820251A (zh) * 2011-06-08 2012-12-12 中国科学院上海微系统与信息技术研究所 一种基于键合工艺的高k介质埋层的soi材料制备方法
CN102842538A (zh) * 2011-06-23 2012-12-26 索泰克公司 用于采用暂时接合制造半导体结构的工艺
CN102842538B (zh) * 2011-06-23 2018-08-21 索泰克公司 用于采用暂时接合制造半导体结构的工艺
CN103165512A (zh) * 2011-12-14 2013-06-19 中国科学院上海微系统与信息技术研究所 一种超薄绝缘体上半导体材料及其制备方法
CN104377301A (zh) * 2014-11-24 2015-02-25 苏州矩阵光电有限公司 一种ⅲ-ⅴ族化合物半导体霍尔元件及其制备方法
CN104393168A (zh) * 2014-11-25 2015-03-04 苏州矩阵光电有限公司 一种霍尔元件及其制备方法
CN107667416A (zh) * 2015-06-01 2018-02-06 太阳能爱迪生半导体有限公司 制造绝缘体上半导体的方法
CN107667416B (zh) * 2015-06-01 2021-08-31 环球晶圆股份有限公司 制造绝缘体上半导体的方法
CN104932194A (zh) * 2015-07-22 2015-09-23 京东方科技集团股份有限公司 一种掩膜板及其制备方法、掩膜板的回收方法
CN111919285A (zh) * 2018-03-26 2020-11-10 Soitec公司 制造用于射频器件的衬底的工艺
CN111919285B (zh) * 2018-03-26 2024-03-29 Soitec公司 制造用于射频器件的衬底的工艺
CN111653649A (zh) * 2020-06-05 2020-09-11 中国科学院上海微系统与信息技术研究所 一种Si基InGaAs光电探测器的制备方法及光电探测器
CN111653649B (zh) * 2020-06-05 2023-09-05 中国科学院上海微系统与信息技术研究所 一种Si基InGaAs光电探测器的制备方法及光电探测器
CN112967930A (zh) * 2021-02-07 2021-06-15 西安微电子技术研究所 一种SiC晶圆的金属化层剥离方法
CN112967930B (zh) * 2021-02-07 2023-05-12 西安微电子技术研究所 一种SiC晶圆的金属化层剥离方法

Also Published As

Publication number Publication date
KR20050092394A (ko) 2005-09-21
JP2006518544A (ja) 2006-08-10
DE602004020181D1 (de) 2009-05-07
US7256075B2 (en) 2007-08-14
EP1588416B1 (en) 2009-03-25
US20050167002A1 (en) 2005-08-04
ATE426918T1 (de) 2009-04-15
US20050170611A1 (en) 2005-08-04
JP4949014B2 (ja) 2012-06-06
KR100889886B1 (ko) 2009-03-20
EP1588416A1 (en) 2005-10-26
CN100483666C (zh) 2009-04-29
WO2004061944A1 (en) 2004-07-22

Similar Documents

Publication Publication Date Title
CN1757106A (zh) 在剥离薄层之后重复利用包含多层结构的晶片
CN1056940C (zh) 半导体部件及其制造方法
CN1135601C (zh) 半导体衬底的制造方法
CN1123915C (zh) 半导体制品的制造方法
CN1042375C (zh) 半导体基体材料的制作方法
CN1052339C (zh) 半导体基体材料的制作方法
CN1269599A (zh) 制造半导体部件的方法
CN1139969C (zh) 半导体基片及其制备方法
CN1150594C (zh) 半导体产品的制造方法
CN1259758A (zh) 半导体晶片的制造方法及其使用和利用方法
CN1297016C (zh) 氮化物半导体元器件
CN1104038C (zh) 半导体衬底的制造工艺
CN1099905A (zh) 半导体基片的制作方法
CN1114936C (zh) 半导体衬底及其制作方法
CN1272684A (zh) 衬底及其制造方法
CN1176502C (zh) 单晶氮化镓基体的制造方法和单晶氮化镓基体
CN1157762C (zh) 组合元件的分离方法和制作一种半导体基底的方法
CN1118085C (zh) 半导体衬底及其制备方法
CN1104036C (zh) 半导体产品的制造工艺
CN1314701A (zh) 半导体衬底及其生产工艺
CN1957447A (zh) Ⅲ族氮化物半导体晶体及其制造方法、ⅲ族氮化物半导体器件及其制造方法以及发光器件
CN1225500A (zh) 半导体产品及其制造方法
CN1908251A (zh) 氮化镓单晶的生长方法,氮化镓单晶基板及其制造方法
CN1227405A (zh) 阳极氧化方法和装置以及半导体衬底制造方法
CN101053075A (zh) 金刚石半导体元件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: SUTAIKE INC.

Free format text: FORMER NAME: S.O.J. TEC SILICON ON INSULATOR TECHNOLOGIES

CP01 Change in the name or title of a patent holder

Address after: French Bernini

Patentee after: SOITEC

Address before: French Bernini

Patentee before: S.O.I.TEC SILICON ON INSULATOR TECHNOLOGIES

CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20090429