JP2006518544A - 薄層を除去した後の多層構造を備えるウェハのリサイクル - Google Patents
薄層を除去した後の多層構造を備えるウェハのリサイクル Download PDFInfo
- Publication number
- JP2006518544A JP2006518544A JP2006500316A JP2006500316A JP2006518544A JP 2006518544 A JP2006518544 A JP 2006518544A JP 2006500316 A JP2006500316 A JP 2006500316A JP 2006500316 A JP2006500316 A JP 2006500316A JP 2006518544 A JP2006518544 A JP 2006518544A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- removal
- layers
- useful
- buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004064 recycling Methods 0.000 title claims abstract description 111
- 235000012431 wafers Nutrition 0.000 title description 93
- 238000000034 method Methods 0.000 claims abstract description 220
- 239000000463 material Substances 0.000 claims abstract description 210
- 239000000758 substrate Substances 0.000 claims abstract description 200
- 230000008569 process Effects 0.000 claims abstract description 46
- 239000004065 semiconductor Substances 0.000 claims abstract description 18
- 239000010410 layer Substances 0.000 claims description 945
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 87
- 238000005530 etching Methods 0.000 claims description 48
- 230000007547 defect Effects 0.000 claims description 37
- 239000000126 substance Substances 0.000 claims description 28
- 238000003486 chemical etching Methods 0.000 claims description 24
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 22
- 239000000203 mixture Substances 0.000 claims description 19
- 229910017214 AsGa Inorganic materials 0.000 claims description 17
- 229910052739 hydrogen Inorganic materials 0.000 claims description 17
- 230000003628 erosive effect Effects 0.000 claims description 16
- 239000013078 crystal Substances 0.000 claims description 14
- 239000000956 alloy Substances 0.000 claims description 13
- 229910052734 helium Inorganic materials 0.000 claims description 13
- 229910045601 alloy Inorganic materials 0.000 claims description 12
- 230000015572 biosynthetic process Effects 0.000 claims description 12
- 239000001257 hydrogen Substances 0.000 claims description 12
- 238000005498 polishing Methods 0.000 claims description 12
- 238000002513 implantation Methods 0.000 claims description 11
- 150000004767 nitrides Chemical class 0.000 claims description 11
- 239000002344 surface layer Substances 0.000 claims description 11
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 10
- 239000001307 helium Substances 0.000 claims description 10
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 9
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims description 8
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 6
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 6
- 229910052799 carbon Inorganic materials 0.000 claims description 6
- 229910052733 gallium Inorganic materials 0.000 claims description 6
- 238000000227 grinding Methods 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- 229910052785 arsenic Inorganic materials 0.000 claims description 5
- 239000012212 insulator Substances 0.000 claims description 5
- 229910052757 nitrogen Inorganic materials 0.000 claims description 5
- 230000000737 periodic effect Effects 0.000 claims description 5
- 229910052698 phosphorus Inorganic materials 0.000 claims description 5
- 229910052594 sapphire Inorganic materials 0.000 claims description 5
- 239000010980 sapphire Substances 0.000 claims description 5
- 238000000926 separation method Methods 0.000 claims description 5
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 claims description 4
- 238000006392 deoxygenation reaction Methods 0.000 claims description 4
- 229910052738 indium Inorganic materials 0.000 claims description 4
- 239000011148 porous material Substances 0.000 claims description 3
- 238000010301 surface-oxidation reaction Methods 0.000 claims description 3
- 239000013077 target material Substances 0.000 claims 1
- 238000002407 reforming Methods 0.000 abstract description 2
- 238000004519 manufacturing process Methods 0.000 description 48
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 21
- 238000007254 oxidation reaction Methods 0.000 description 18
- 230000003647 oxidation Effects 0.000 description 17
- 238000010438 heat treatment Methods 0.000 description 16
- 125000004429 atom Chemical group 0.000 description 15
- 229910052732 germanium Inorganic materials 0.000 description 15
- 238000005229 chemical vapour deposition Methods 0.000 description 11
- 238000000407 epitaxy Methods 0.000 description 11
- 230000008901 benefit Effects 0.000 description 10
- 239000007787 solid Substances 0.000 description 10
- 238000004381 surface treatment Methods 0.000 description 10
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 10
- 230000008859 change Effects 0.000 description 9
- 238000000151 deposition Methods 0.000 description 9
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 8
- 238000001312 dry etching Methods 0.000 description 8
- 239000007789 gas Substances 0.000 description 8
- 239000011241 protective layer Substances 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 150000001875 compounds Chemical class 0.000 description 7
- 238000011282 treatment Methods 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 230000008021 deposition Effects 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 6
- 238000001451 molecular beam epitaxy Methods 0.000 description 6
- 238000011160 research Methods 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000012546 transfer Methods 0.000 description 6
- 238000000137 annealing Methods 0.000 description 5
- 239000000460 chlorine Substances 0.000 description 5
- 239000011247 coating layer Substances 0.000 description 5
- 238000009499 grossing Methods 0.000 description 5
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 4
- OAKJQQAXSVQMHS-UHFFFAOYSA-N Hydrazine Chemical compound NN OAKJQQAXSVQMHS-UHFFFAOYSA-N 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000000889 atomisation Methods 0.000 description 4
- YCIMNLLNPGFGHC-UHFFFAOYSA-N catechol Chemical compound OC1=CC=CC=C1O YCIMNLLNPGFGHC-UHFFFAOYSA-N 0.000 description 4
- 229910052801 chlorine Inorganic materials 0.000 description 4
- 230000000875 corresponding effect Effects 0.000 description 4
- 229910006990 Si1-xGex Inorganic materials 0.000 description 3
- 229910007020 Si1−xGex Inorganic materials 0.000 description 3
- 230000009471 action Effects 0.000 description 3
- KRKNYBCHXYNGOX-UHFFFAOYSA-N citric acid Chemical compound OC(=O)CC(O)(C(O)=O)CC(O)=O KRKNYBCHXYNGOX-UHFFFAOYSA-N 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 230000006835 compression Effects 0.000 description 3
- 238000007906 compression Methods 0.000 description 3
- 239000000470 constituent Substances 0.000 description 3
- 239000002178 crystalline material Substances 0.000 description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 3
- -1 helium ions Chemical class 0.000 description 3
- 238000011065 in-situ storage Methods 0.000 description 3
- 238000004377 microelectronic Methods 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 230000002040 relaxant effect Effects 0.000 description 3
- 230000007847 structural defect Effects 0.000 description 3
- 230000003746 surface roughness Effects 0.000 description 3
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 2
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- PIICEJLVQHRZGT-UHFFFAOYSA-N Ethylenediamine Chemical compound NCCN PIICEJLVQHRZGT-UHFFFAOYSA-N 0.000 description 2
- 239000000908 ammonium hydroxide Substances 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 239000011230 binding agent Substances 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000001311 chemical methods and process Methods 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000012530 fluid Substances 0.000 description 2
- 125000000896 monocarboxylic acid group Chemical group 0.000 description 2
- 230000005693 optoelectronics Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000002829 reductive effect Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- GETQZCLCWQTVFV-UHFFFAOYSA-N trimethylamine Chemical compound CN(C)C GETQZCLCWQTVFV-UHFFFAOYSA-N 0.000 description 2
- XMHOYJDSOSXDRL-UHFFFAOYSA-N C(C)(=O)O.[N].F Chemical compound C(C)(=O)O.[N].F XMHOYJDSOSXDRL-UHFFFAOYSA-N 0.000 description 1
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 1
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 1
- 229910021617 Indium monochloride Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 230000003044 adaptive effect Effects 0.000 description 1
- 229910000086 alane Inorganic materials 0.000 description 1
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical compound [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052793 cadmium Inorganic materials 0.000 description 1
- 238000004581 coalescence Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000002050 diffraction method Methods 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- APHGZSBLRQFRCA-UHFFFAOYSA-M indium(1+);chloride Chemical compound [In]Cl APHGZSBLRQFRCA-UHFFFAOYSA-M 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000009149 molecular binding Effects 0.000 description 1
- 125000004433 nitrogen atom Chemical group N* 0.000 description 1
- 125000002524 organometallic group Chemical group 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910021426 porous silicon Inorganic materials 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 229910052711 selenium Inorganic materials 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 229910052714 tellurium Inorganic materials 0.000 description 1
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 1
- IBEFSUTVZWZJEL-UHFFFAOYSA-N trimethylindium Chemical compound C[In](C)C IBEFSUTVZWZJEL-UHFFFAOYSA-N 0.000 description 1
- 238000003631 wet chemical etching Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02032—Preparing bulk and homogeneous wafers by reclaiming or re-processing
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Recrystallisation Techniques (AREA)
- Solid-Sorbent Or Filter-Aiding Compositions (AREA)
- Water Treatment By Sorption (AREA)
Abstract
Description
(a) 除去すべき有用層の側でドナーウェハを受け入れ基板に結合すること;
(b) ドナーウェハの多層構造に含まれる有用層を分離すること;
(c) 前記リサイクル方法に従ってドナーウェハをリサイクルすること、とを含む。
− 上位層における欠陥密度の低減;
− 異なる格子定数を備える2つの結晶学的構造間での格子定数の適合。
− 転位等の塑性欠陥を閉じ込める、支持基板に接する第1の部分;及び
− 第1の部分によって緩和または擬似緩和され、塑性欠陥が僅かか皆無の第2の部分が、最終的に備わるように作る。
− 塑性欠陥を閉じ込め、かくして表面層の第2の部分を保護し;及び
− 表面層の格子定数を基板の格子定数に適合することにより、バッファ層として機能する。
− 400℃から500℃、好ましくは430℃から460℃の第1の所定の安定化温度にて単結晶シリコン支持基板の温度を安定化する;
− 支持基板上で所要最終厚みに満たない所定厚みを持つGeのベース層を得るまで、前記第1の所定温度にてGeの化学蒸着(CVD)を行う;
− 第1の所定温度から750℃から850℃、好ましくは800℃から850℃の第2の所定温度にかけて、Geの化学蒸着の温度を上昇させる;及び
− 単結晶Geの表面層の最終所要厚みが得られるまで、前記第2の所定温度にてGeの化学蒸着を続ける。
− 妨害区域の上を覆う領域で妨害の出現を助長するため;
− この上を覆う領域でこれらの妨害の強さを増すため;
− 妨害の出現に次いで、少なくとも歪み層において弾性緩和を引き起こすため、然るべきパラメータに適合するエネルギー投入によって第2の段階を遂行する。
− 転位タイプの欠陥を閉じ込める;
− 基板1の格子定数を歪み層の公称格子定数に適合させる。
− プラズマにより、または原子化により、槽内で有利に適用されるドライまたはウエット化学エッチング;エッチングは、化学式、電気化学式、または光電気化学式のみでもよく、あるいは機械的・化学的研磨中に適用されるエッチング等、他の任意の同等のエッチングでもよい;
− 例えば水素アニール処理;
− 例えばアニール処理を伴うHCI下での化学エッチング;
− 当業者にとって公知の酸化技法を用いて多層構造Iの表面で遂行される表面酸化段階、その後に続く、化学的プロセス(フッ化水素酸槽による侵食等)を有利に用いて脱酸素により酸化層を除去する段階、これに有利に先立つアニール処理段階。この種の犠牲酸化プロセスは本書で後述する。
層Aのエッチングレート/層Bのエッチングレート
という比率に関する選択係数によって数量化される。
− 2つの材料が異なること;または
− 少なくとも1つの原子を除き、2つの材料がほぼ同じ原子を含むこと;または
− 2つの材料はほぼ同じであるが、一材料における少なくとも1つの原子の原子濃度が、他の材料における同一原子の原子濃度と大きく異なること;または
−2つの材料の孔密度が異なることによって得ることもできる。
KOH(水酸化カリウム、選択性約1:100)、NH4OH(水酸化アンモニウム、選択性約1:100)、またはTMAH(水酸化テトラメチルアンモニウム)等の化合物を含有する溶液を用いたSiのエッチングに関して、SiGeが停止層のように作用することが知られている。
例えば化学的機械的研磨CMP、エッチング、または少なくとも一回の熱処理を用いて、取り外された層にて形成された構造の表面で仕上げ段階を有利に適用する。
− 第1の層2における欠陥(転位や局所的応力等)の出現を防ぐため、第1の層2の公称格子定数とそれの下に位置する区域(第3の層3Aの中に含まれる)の格子定数は互いに極端に異ならない。
− 層の厚みを通じての弾性歪みの漸進的緩和、及び欠陥の発生の少なくとも一方を防ぐため、第1の層2は十分に薄くしなければならない。これを達成するため、弾性的に歪む半導体材料で作製したかかる第1の層2の厚みは、取分けその構成要素材料と、隣接する層の材料と、歪み層の製造技法とによって決まる、当業者にとって公知の臨界厚さ未満としなければならない。
− 図2dを参照し、第1の層2に隣接する層3B’における選択的材料除去、ただし第1の層2は物質除去のための停止層を形成する;
− 層3B’の除去の後、第1の層2における選択的材料除去、ただし第1の層2に隣接する第3の層3Aの材料は物質除去のための停止層を形成する。
− 図2aを参照し第3の層タイプ3Aの層3Aと、図2aを参照し第2の層タイプ3Bの第2の層3Bとの間に挿入される、第1の層2タイプの層2Aから成る第1の三重層;
− 図2aを参照し第3の層タイプ3Aの層3Cと、図2aを参照し第2の層タイプ3Bの層3Dとの間に挿入される、第1の層タイプ2の第1の層2Cから成る第2の三重層;及び
− 2つの三重層の間に挿入される第1の層タイプ2の層2B。
− リサイクル中にそれの上を覆う層の選択的除去に対する停止層を形成すること;及び
− それの下に位置する層に対して選択的に除去される層を形成すること;
の少なくとも一方によって、それぞれの下に位置する層をリサイクル中に適用される物質除去から保護することである。
− 除去プロセス;及び
− 本発明によるリサイクル方法。
− バッファ構造全体の除去を含むリサイクルであって、ただしバッファ構造を形成したところの支持基板の少なくも部分を保つことは可能なリサイクル;ただしこのリサイクルは、通常ならば製造するのが最も困難で最も費用のかかる基板1の部分の損失を招く;さらに例えばリサイクル前の基板と同等の基板1を再形成する必要がある場合には、バッファ構造を形成するための付加的段階の使用を要する;
− バッファ構造の部分の除去を含み、さらにバッファ構造を形成したところの支持基板と、製造に費用がかかるバッファ層等、バッファ構造の部分とを保つことができるリサイクル;例えば、リサイクルを行う時、バッファ構造の中で計画的に配置された停止層から始まる選択的物質除去が可能である;特にリサイクル前の基板と同等の基板1を再形成する必要がある場合には、バッファ構造を再形成する付加的段階を有利に適用する;
− 基板1全体を保つべく、当初の多層構造Iの残余の少なくとも部分の除去を含むリサイクル;リサイクル中には、多層構造Iの残りのために仕上げ段階を適用してもよい;例えば多層構造Iと基板1との間に計画的に配置された停止層を使用し、例えばCMP、熱処理、犠牲酸化、ボンバードメント、またはその他の平滑化技法)、及び選択的物資除去の少なくとも1つにより適用してもよい。
− 少なくとも1つの原子が支持基板の組成に含まれる;及び
− バッファ層の厚みを通じて段階的に変化する濃度によって、支持基板内にまったく配置されない、またはごく僅かに配置される、少なくとも1つの原子。
ドナーウェハ10は下記より成る:
− 下記より成る基板1:
− Siで作製した支持基板;
− 前記第1のバッファ構造製造技法により作製した、バッファ層と追加層とを備える、SiGe製のバッファ構造;
− SiGeを含む多層構造I。
− 除去すべき有用層の厚みより大きい厚みを持つ著しく緩和したSiGeで作製した層3A;
− 層3Aの上の層2;
− 著しく緩和したSiGe層2の上、除去すべき有用層の厚みより大きい厚みを持つ層3B。
− 歪みSi;または
− 歪みSiGe。
− 層2を歪みSiで作製した場合:
− SiGeで作製した被覆部分を、S2タイプの溶液を用いて選択的にエッチングすること;及び
− 除去の後に残る層3Bを除去した後に、S1タイプの溶液を用いて層2を選択的にエッチングすること、の少なくとも一方を行う。
− Ge濃度が25%にほぼ等しいかこれを上回る歪みSiGeで層2を作製し、被覆層におけるGe濃度が20%にほぼ等しいかこれを下回る場合:
− SiGeで作製した被覆部分をSc1タイプの溶液を用いて選択的にエッチングする。
− Ge濃度が20%にほぼ等しいかこれを下回るSiGeで層2を作製し、下位層におけるGe濃度が25%にほぼ等しいかこれを上回る場合:
−除去の後に残る層3Bを除去した後に、Sc1タイプの溶液を用いて層2を選択的にエッチングする。
ホウ素や燐等のドーピング元素を添加してもよい。
ドナーウェハ10は下記より成る:
− 下記より成る基板1:
− Siで作製した支持基板;
− 前記第1のバッファ構造製造技法により作製し、SiGe製のバッファ層とGe製の追加層とを備える、SiGeで作製したバッファ構造;
− 除去前にAsGa及びAlGaAsの少なくとも一方を備える多層構造I。
− AlGaAsで作製した層2;
− 層2の上の層3、ただし層3は著しく緩和したAsGaで作製し、除去すべき有用層の厚みより大きい厚みを持つ。
ドナーウェハ10は下記より成る:
− Siより成る基板1;
− 除去前にSiを備える多層構造I。
− 除去すべき有用層の厚みより大きい厚みを持つ著しく緩和したSiで作製した層3A;
− 層3Aの上の層2;
− 除去すべき有用層の厚みより大きい厚みを持つ、著しく緩和したSi層2の上の層3B。
− 添加Si;または
− 歪みSiGe。
− 層2を添加Siで作製した場合:
− 除去の後に残るSiで作られた被覆部分は、Sd1タイプの溶液を用いて選択的にエッチングする;
− 層2を歪みSiGeで作製した場合:
− Siで作製した被覆部分は、S1タイプの溶液を用いて選択的にエッチングすること;及び
− 除去の後に残る層3Bを除去した後には、S2タイプの溶液を用いて層2を選択的にエッチングすること、の少なくとも一方を行う。
ドナーウェハ10は下記より成る:
− 下記より成る基板1:
− Siで作製した支持基板;
− 上で述べた、そしてWO00/15885で公表されている、前記第2の特定のバッファ構造製造技法を用いて作製したバッファ層、換言すると:
− 上で述べた、そしてWO00/15885で公表されている、前記第2の特定のバッファ構造製造技法による、GeまたはSiGeで作製した第1の層の堆積;
− 場合によりその後に続く、WO00/15885に記載されているように、被覆層の結晶学的品質を改善できる第2の任意層の堆積、ただし第2の層は下記から作製する:
− バッファ層の第1の層をGeで作製した場合は、SiGe(50/50);
− バッファ層の第1の層をSiGeで作製した場合は、歪みSi;
− 一連の層対を備える多層構造I、各対は緩和層3と歪み層2とから成る、
− 各緩和層3は少なくとも除去すべき有用層と同等に厚く、そして下記から作製する:
−バッファ層で作製した第1の層がGeで作製した場合は、Ge;または
−バッファ層で作製した第1の層がSiGeで作製した場合は、SiGe(バッファ層における第1の層の濃度とほぼ同じ濃度で);
− 各歪み層2は歪みSiまたはSiGeで作製し、その厚みは弾性歪みの緩和が始まる臨界厚さを下回り、この臨界厚さはSiで作製した3つの隣接緩和層の組成に依存する。
ドナーウェハ10は下記より成る:
− 下記より成る基板1:
− Siで作製した支持基板;
− 前記第3のバッファ構造製造技法によりSiで作製したバッファ層;
− 連続した層から成る下記三重層を備える多層構造I:
− 少なくとも15%のGeをバッファ構造上に有するSiGeで作製した第1の層3A、ただしSiGeは緩和または擬似緩和される;
− 第1の層3Aと第2の層3Bの累積厚みを大きく下回る厚みを持つSiで作製した第2の層2;
− 少なくとも15%のGeを含有するSiGeで作製した第3の層3B、ただしSiGeは緩和または擬似緩和される;
− Siで作製した基板1;
− 順次下記より成る多層構造I’:
−少なくとも15%のGeをバッファ構造上に有するSiGeで作製した第1の層3A’、ただしSiGeは歪ませる;
− 緩和Siで作製した第2の層2’;
− 少なくとも15%のGeを含有するSiGeで作製した第3の層3B’、ただしSiGeは歪ませる。
− HまたはHe等の原子種の注入により、Siで作製した支持基板1における妨害エリアの形成;
− 多層構造I’において弾性歪みの少なくとも相対的な緩和を引き起こす熱処理。
− 緩和または擬似緩和層3Aを形成する歪み層3A’の弾性緩和;
− 歪み層2を形成する緩和層2’における弾性歪み、その際この層は、下位緩和SiGeの格子定数とほぼ同じ格子定数を備える。
− 緩和または擬似緩和層3Bを形成する歪み層3B’の弾性緩和。
− Si基板1;
− 少なくとも15%のGeを含有するSiGeで作製した層、ただしSiGeは弾性的に歪ませる。
ドナーウェハ10は下記より成る:
− 下記より成る基板1:
− 支持基板、ただし支持基板の少なくとも部分は、その被覆バッファ構造との界面にてAsGaより成る;
− 前記第1のバッファ構造製造技法により作製したIII−V材料製のバッファ構造;
− 除去前にIII−V材料を備える多層構造I。
ドナーウェハ10は下記より成る:
− 下記より成る基板1:
− 被覆バッファ構造との界面にてAsGaで作製した支持基板;
− 前記第1のバッファ構造製造技法により作製し、多層構造Iとの界面にてInGaAsを備えるバッファ構造;
− 除去前にInP及びInxGa1−xAsyP1−yの少なくとも一方を備える多層構造I。
− InGaAs(P)で作製した層2;
層2の上の層3、ただし層3は、著しく緩和したInPで作られ、除去すべき有用層の厚みより大きな厚みを持つ。
ドナーウェハ10は下記より成る:
− 下記より成る基板1:
− サファイア、またはSiC、またはSiで作製した支持基板、
− 前記第1のバッファ層製造技法により作製した、下記より成るバッファ構造:
− AlxGa1−xNで作製した変性バッファ層、ただしxは、サファイアとの界面から始まって0から1にかけて厚みが変化する;
− 転位タイプの結晶学的欠陥を閉じ込めるGaNで作製した追加の層;
− 窒化物層を備える多層構造I。
− AINで作製した層3A、
− InNで作製した層2、
− GaNで作製した層3B。
− 好ましくは400ワットから1000ワット、より具体的には約650ワットでの分極無線周波数の電力;
− 500ケルビンから1000ケルビン、好ましくはより1000ケルビンに近い温度;
− 1mT程度の低圧;
− 約25sccmの総流体比で、Cl2対H2比が2対3程度の組成。
ドナーウェハ10は下記より成る:
− 下記より成る基板1:
− サファイアまたはSiCまたはSiで作製した支持基板;
− GaNで作製した中間層;
− SiO2マスク;
− GaNバッファ層;
− GaNで作製した層を1つ以上含む、連続した窒化物層を備える多層構造I。
2 第1の層
3A 第3の層
3B 第2の層
5 受け入れ基板
I 多層構造
Claims (47)
- 半導体材料から選択した材料を備える有用層を除去した後のドナーウェハ(10)のリサイクル方法であって、前記ドナーウェハ(10)は基板(1)と多層構造(I)とを連続して備え、前記多層構造(I)は、除去前に、除去すべき有用層を備え、そのプロセスは、除去が行われた側面上での物質除去を含み、物質除去の後には多層構造(I’)の少なくとも一部が残り、バッファ構造(I’)のこの少なくとも一部が除去することのできる別の有用層を1つ以上含み、有用層を再形成する補足的段階をともなわないことを特徴とする、ドナーウェハ(10)のリサイクル方法。
- 物質の除去が化学エッチングを含むことを特徴とする、先行する請求項に記載のリサイクル方法。
- 前記多層構造(I)が、除去後に、第1の層(2)と前記第1の層(2)上の第2の層(3)とを備えることを特徴とする、先行する請求項1に記載のリサイクル方法。
- 前記第1の層(2)が、リサイクル後に除去することができる有用層を備えることを特徴とする、先行する請求項に記載のリサイクル方法。
- 前記各々2つの層(2、3)の、その界面近くの2つの材料には、前記第1の層(2)を侵食する容量を大きく上回る、除去すべき前記第2の層(3)を侵食するための容量によって材料を選択的に除去する手段が得られるような材料を選ぶことにより、前記第1の層(2)は前記第2の層(3)の除去の停止層を形成することを特徴とし、さらにこのプロセスが選択的物質除去を含むことを特徴とする、先行する2つの請求項のいずれかに記載のリサイクル方法。
- 前記多層構造がそれぞれ前記第1及び第2の層から成る数個の対を備え、各対の前記第2の層(3)は、選択的に材料を除去できる手段によって、同一対の前記第1の層(2)に対して選択的に除去できることを特徴とする、先行する請求項に記載のリサイクル方法。
- 除去後の前記多層構造(I)が前記第1の層(2)より下に第3の層(3A)をも備え、前記第3の層(3A)がリサイクル後に除去することができる有用層を備えることを特徴とする、請求項3ないし6の一項に記載のリサイクル方法。
- 前記第1の層(2)の材料の自然格子定数が前記第2及び第3の層(3B、3A)の格子定数と大きく異なることを特徴とし、さらに前記第1の層(2)の厚みが前記第2及び第3の層(3B、3A)によって弾性的に歪むことに対して十分に小さいことを特徴とする、先行する請求項に記載のリサイクル方法。
- 前記各々第1の層(2)及び第3の層(3A)の2つの材料には、前記第3の層(3A)を侵食する容量を大きく上回る除去すべき前記第1の層(2)を侵食する容量によって物質を選択的に除去するための方法が得られるような材料を選ぶことにより、前記第3の層(3A)は前記第1の層(2)の除去の停止層を形成することを特徴とし、さらにそのプロセスがかかる選択的物質除去の実施を含むことを特徴とする、先行する2つの請求項のいずれかに記載のリサイクル方法。
- 多層構造が、それぞれ前記第3の層(3A)、第1の層(2)、第2の層(3B)から成る数個の三重層を備え、これらの層の内1つは場合により、物質を選択的に除去できる手段によって、それより下の同一三重層の部分をなす層に対して選択的に除去されることを特徴とする、先行する3つの請求項のいずれかに記載のリサイクル方法。
- 選択的物質除去が選択的化学エッチングを含むことを特徴とする、請求項5、6、9、及び10のいずれかに記載のリサイクル方法。
- 対象となる二材料間での化学エッチングの選択性が:
− 前記2つの材料が異なること;または
− 少なくとも1つの原子を除き、前記2つの材料がほぼ同じ原子を含むこと;または
− 前記2つの材料はほぼ同じであるが、一材料における少なくとも1つの原子の原子濃度が、他の材料における同一原子の原子濃度と大きく異なること;または
− 前記2つの材料の孔密度が異なること、により得られることを特徴とする、先行する請求項に記載のリサイクル方法。 - 対象となる二材料間でのエッチングの選択性が、前記第1の層に位置する少なくとも1つの追加原子を除き、前記2つの材料がほぼ同じ原子を含有することにより得られることを特徴とし、さらに前記追加原子がドーピング元素である、先行する請求項に記載のリサイクル方法。
- 除去すべき材料の機械的侵食を選択的化学エッチングとの組み合わせで行うことにより、選択的機械的化学的平坦化を用いる、先行する3つの請求項のいずれかに記載のリサイクル方法。
- 選択的物質除去が選択的機械的侵食を含むことを特徴とする、請求項5、6、9、及び10のいずれかに記載のリサイクル方法。
- 選択的機械的侵食を研磨によって行い、場合により研削エッチング及び化学エッチングの少なくとも一方がこれに付随することを特徴とする、先行する請求項に記載のリサイクル方法。
- 選択的物質除去が、脱酸素段階による酸化物層の除去を含み、前記酸化物層が犠牲的であることを特徴とする、請求項5、6、9、及び10のいずれかに記載のリサイクル方法。
- 前記犠牲酸化物層を形成するため、多層構造(I)の表面酸化をさらに含むことを特徴とする、先行する請求項に記載のリサイクル方法。
- 表面酸化プロセスを使用し、その結果、表面層を酸化することが、それより下の層を酸化することより容易であることを特徴とする、先行する請求項に記載のリサイクル方法。
- 前記基板(1)が支持基板とバッファ層とを備え、前記バッファ層が前記基板と前記多層構造(I)との間に位置し、前記バッファ層が一定の化学組成と前記基板との格子不整合とを有する結晶材料から成り、結晶学的欠陥を閉じ込めることを特徴とする、請求項1に記載のリサイクル方法。
- 前記バッファ層がSi、SiGe、Ge、または窒化物材料から成ることを特徴とし、さらに前記多層構造(I)が以下の材料、すなわち弾性的に歪むSi、またはSiGe、またはGeの内少なくとも1つを備えることを特徴とする、先行する請求項に記載のリサイクル方法。
- 前記基板(1)が支持基板とバッファ構造とを備え、格子定数がその厚みを通じて、前記支持基板の格子定数と、前記支持基板の格子定数と大きく異なる別の格子定数との間で、著しくそして徐々に変化することを特徴とする、請求項1ないし19のいずれかに記載のリサイクル方法。
- 前記バッファ構造が前記バッファ層上に追加層をも備え、前記追加層が:
−欠陥を閉じ込めるに当って十分に厚い;及び
−前記支持基板の格子定数から若干異なる表面格子定数を備えること、の少なくとも一方を特徴とする、先行する請求項に記載のリサイクル方法。 - 前記バッファ構造と前記多層構造(I)の双方が、以下の原子合金族:
IV−IV族;
III−V族;
II−VI族;
の1つに属する原子合金を備え、この合金が二元、三元、四元またはより高度なタイプであることを特徴とする、先行する3つの請求項の一項に記載のリサイクル方法。 - 前記基板(1)が:
− 第1の構成において:
− Siの支持基板;
− Ge濃度が厚みに伴い段階的に増加するSiGeのバッファ層と、前記バッファ層によって緩和されるSiGeの追加層とを備えるバッファ構造;
− 除去前に、弾性的に歪むSiGe及びSiの少なくとも一方を備える多層構造(I);または
− 第2の構成において:
− Siの支持基板;
− Ge濃度が厚みに伴い段階的に増加するSiGeのバッファ層と、前記バッファ層によって緩和されるSiGeの追加層とを備えるバッファ構造
− 第1の構成におけるものと同じ層と同じ材料、ただし前記バッファ層のGe濃度は約0%と約100%との間で厚みに伴い増加し、さらに前記バッファ層によって緩和されるSiGeの前記追加層のSi濃度はほぼゼロである;
− 除去前にAsGa及びGeの少なくとも一方を備える;または
− 第3の構成において:
少なくとも前記多層構造(I)に面する厚い部分においてSi;
− 弾性的に歪むSiGe及びSiの少なくとも一方を備える;または
− 第4の構成において:
− 前記バッファ構造との界面にてAsGaを備える支持基板;
− 三元タイプまたはより高度なIII−IV族に属する原子合金を備えるバッファ層を備えるバッファ構造、ただしその組成は(Al,Ga,In)−(N,P,As)の可能な組み合わせの中から選ばれ、そして少なくとも2つの要素はIII族の中から選ばれ、あるいは少なくとも2つの要素はV族の中から選ばれ、これら2つの要素は前記バッファ層の厚みの中で段階的に変化する濃度を有する;
− 除去前に、III−V族に属する合金を備える多層;または
− 第5の構成において:第4の構成におけるものと同じ層と同じ材料、ただし例外として:
− 前記バッファ構造はまた、その前記支持基板との界面の反対側の面の近くでInPの格子定数に類似する格子定数を有する;及び
− 前記多層は、除去前に、InP及びInGaAsの少なくとも一方を備える;または
− 第6の構成において:
− サファイアまたはSiCまたはSiの支持基板;
− AlxGa1−xNのバッファ層、ただしxは、前記支持基板との界面から始まって0ないし1にかけて厚みが変化する;
− 場合によっては任意にGaNの追加層;
− 除去前に、AIN、InN、及びGaNを備える多層;または
− 第7の構成において:
− サファイアまたはSiCまたはSiの支持基板;
− 場合によりGaNの層;
− マスク;
− GaNのバッファ層;
− 除去前にGaN、場合により他の窒化物とを備える多層、を備えることを特徴とする、請求項1ないし19の一項に記載のリサイクル方法。 - 前記多層構造(1)が:
− 第1の構成において:
− 概ね弾性的に緩和されるSiGeの2つの層;及び
− 下記より成る、前記2つのSiGe層の間の中間層:
− 隣接するSiGeエリアの格子定数に類似する格子定数を備えるべく弾性的に歪むSi;または
− Geの濃度が前記2つの隣接する層の各々におけるGe濃度から大きく異なり、前記隣接するエリアの格子定数に類似する格子定数を備えるべく弾性的に歪むSiGe;または
− 添加Siまたは添加SiGe;
ただし、これら3つの層の少なくとも一層は、それの上を覆う層の選択的化学エッチングのための停止層である;または
− 第2の構成において:
− GaAsの2つの層;
− 前記2つのGaAs層の間に介在するAlGaAsの1つの層;
ただし、これら3つの層の少なくとも一層は、それの上を覆う層の選択的化学エッチングのための停止層である;または
− 第3の構成において:
− 弾性的に概ね緩和されるSiの2つの層;及び
− 下記より成る、前記2つのSi層の間の中間層:
− 前記隣接するSiエリアの格子定数に類似する格子定数を備えるべく弾性的に歪むSiGe;または
− 添加Siまたは添加SiGe;
ただし、これら3つの層の少なくとも一層は、それの上を覆う層の選択的化学エッチングのための停止層である;または
− 第5の構成において:
− InPの2つの層;
− 前記2つのInP層の間のInGaAsPの中間層:
ただし、これら3つの層の少なくとも一層は、それの上を覆う層の選択的化学エッチングのための停止層である;または
− 第6の構成において:
− AIN層とGaN層との間のInNの中間層;
− 第7の構成において:
− 2つのGaNの層の間のInNの中間層、を備えることを特徴とする、請求項25を組み合わせた請求項3ないし19の一項に記載のリサイクル方法。 - 前記ドナーウェハ(10)の仕上げ段階を物質除去より前または後に行うことを特徴とする、先行する請求項のいずれかに記載のリサイクル方法。
- 前記ドナーウェハ(10)が、炭素をさらに備える少なくとも1つの層を備え、前記層における炭素濃度が50%を大きく下回るかこれに等しい、先行する請求項のいずれかに記載のリサイクル方法。
- 前記ドナーウェハ(10)が、炭素をさらに備える少なくとも1つの層を備え、前記層における炭素濃度が5%を大きく下回るかこれに等しい、先行する請求項のいずれかに記載のリサイクル方法。
- 受け入れ基板(5)の上に移されることとなるドナーウェハ上の有用層の除去方法であって、前記方法が:
(a) 除去すべき前記有用層の側で前記ドナーウェハ(10)を前記受け入れ基板(5)に結合すること;
(b)前記ドナーウェハ(10)の前記多層構造(I)に含まれる前記有用層を分離すること;
(c)請求項1ないし29の一項に記載のリサイクル方法に従って前記ドナーウェハ10をリサイクルすることと、を含むことを特徴とする、有用層の除去方法。 - 前記ドナーウェハ(10)の前記多層構造(I)が上を覆われた層の物質除去に対する停止層を備えることを特徴とし、段階(b)の分離が前記停止層の上を覆う前記多層構造の部分に関係することを特徴とし、そして段階(c)のリサイクルが請求項5ないし21の一項に記載のリサイクル方法に準拠することを特徴とする、先行する請求項に記載の有用層の除去方法。
- 有用層の除去方法が、段階(a)より前に、結合層の形成を含むことを特徴とする、先行する2つの請求項の一項に記載の有用層の除去方法。
- − 有用層の除去方法が、段階(a)より前に、前記有用層の下での脆化の形成を含むことを特徴とし、さらに:
− 前記有用層を備える構造を前記ドナーウェハ(10)から分離するため、前記脆化区域の中にエネルギーを供給することにより段階(b)を適用することを特徴とする、先行する3つの請求項の一項に記載の有用層の除去方法。 - 原子種の注入により前記脆化区域を形成することを特徴とする、先行する請求項に記載の有用層の除去方法。
- 前記注入される原子種が水素及びヘリウムの少なくとも一方をある割合で含むことを特徴とする、先行する請求項に記載の有用層の除去方法。
- 層の多孔質化により前記脆化区域を形成することを特徴とする、請求項34に記載の有用層の除去方法。
- 有用層の除去方法が、段階(b)より後に、分離が行われた前記有用層の表面を仕上げるもう1つの段階を含むことを特徴とする、請求項30ないし36の一項に記載の有用層の除去方法。
- ドナーウェハから有用層を周期的に除去する方法であって、一連の有用層除去段階を実行し、これらの段階の各々が請求項30ないし37の一項に記載の方法に適合することを特徴とする、ドナーウェハから有用層を周期的に除去する方法。
- 前記受け入れ基板(5)と前記有用層とを備える構造を形成するための、先行する請求項に記載の周期的除去方法、または請求項30ないし37の一項に記載の除去方法の適用であって、前記有用層が下記材料:SiGe、Si、(Al,Ga,In)−(N,P,As)の可能な組み合わせの中から選ばれた組成を有するIII−V族に属する合金の内少なくとも1つを含む、適用。
- 絶縁体上半導体構造を作るための、請求項38に記載の周期的除去方法、または請求項30ないし37の一項に記載の除去方法の適用であって、この後者の構造が前記受け入れ基板(5)と前記有用層とを備え、前記有用層が前記絶縁体上半導体構造の半導体層の少なくとも部分である、適用。
- 除去により有用層を提供し、且つ請求項1ないし29の一項に記載の方法によりリサイクルできるドナーウェハ(10)であって、基板(1)と前記有用層を提供した前記多層構造(I)の残存部分とを順次に備え、除去の後、前記多層構造(I)の残存部分になお、除去すべき他の有用層を1つ以上収容するに際し、十分な厚みがあることを特徴とする、ドナーウェハ(10)。
- 前記多層構造(I)の前記残存部分が、上を覆われた層で行われる選択的物質除去の停止層を備えることを特徴とする、先行する請求項に記載のドナーウェハ(10)。
- 前記停止層に、上を覆われた層の選択的物資除去の後に除去することができる有用層を含むに当って十分な厚みがあることを特徴とする、先行する請求項に記載のドナーウェハ(10)。
- 前記停止層が、隣接する層によって弾性的に歪むことに対して十分に薄いことを特徴とする、請求項40に記載のドナーウェハ(10)。
- 選択的物資除去が選択的化学エッチングを含むことを特徴とし、さらに前記停止層とそれに覆われた層とがそれぞれ:
− 2つの異なる材料で作られること;または
− 少なくとも1つの原子を除き、ほぼ同じ原子を含有する2つの材料で作られること;または
− ほぼ同じ2つの材料で作られるが、ただし少なくとも1つの原子の原子濃度が前記他の材料における同一原子の原子濃度と大きく異なること、または
− 異なる孔密度を有する2つの材料で作られることにより、前記二材料間の化学エッチングが選択的となることを特徴とする、先行する3つの請求項の一項に記載のドナーウェハ(10)。 - 前記多層構造(I)がなお選択的物資除去のための数個の停止層を備えることを特徴とする、先行する4つの請求項の一項に記載のドナーウェハ(10)。
- 前記基板(1)が支持基板とバッファ構造とを備え、前記バッファ構造が前記支持基板と前記多層構造(I)との間に位置することを特徴とする、請求項42ないし47の一項に記載のドナーウェハ(10)。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR0300099 | 2003-01-07 | ||
FR0300099A FR2849715B1 (fr) | 2003-01-07 | 2003-01-07 | Recyclage d'une plaquette comprenant une structure multicouches apres prelevement d'une couche mince |
US47243503P | 2003-05-22 | 2003-05-22 | |
US60/472,435 | 2003-05-22 | ||
PCT/IB2004/000311 WO2004061944A1 (en) | 2003-01-07 | 2004-01-07 | Recycling of a wafer comprising a multi-layer structure after taking-off a thin layer |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006518544A true JP2006518544A (ja) | 2006-08-10 |
JP4949014B2 JP4949014B2 (ja) | 2012-06-06 |
Family
ID=32715106
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006500316A Expired - Lifetime JP4949014B2 (ja) | 2003-01-07 | 2004-01-07 | 薄層を除去した後の多層構造を備えるウェハのリサイクル |
Country Status (8)
Country | Link |
---|---|
US (2) | US20050167002A1 (ja) |
EP (1) | EP1588416B1 (ja) |
JP (1) | JP4949014B2 (ja) |
KR (1) | KR100889886B1 (ja) |
CN (1) | CN100483666C (ja) |
AT (1) | ATE426918T1 (ja) |
DE (1) | DE602004020181D1 (ja) |
WO (1) | WO2004061944A1 (ja) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011124581A (ja) * | 2009-12-11 | 2011-06-23 | Soitec Silicon On Insulator Technologies | 薄いsoiデバイスの製造 |
JP2012514318A (ja) * | 2008-12-31 | 2012-06-21 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | チャネル半導体合金を備えたトランジスタにおける堆積不均一性の低減によるスレッショルド電圧ばらつきの低減 |
WO2012099701A1 (en) * | 2010-12-31 | 2012-07-26 | Solexel, Inc. | Method for reconstructing a semiconductor template |
JP2013136474A (ja) * | 2011-12-28 | 2013-07-11 | Nichia Corp | 基板の再生方法及び該再生方法を用いた窒化物半導体素子の製造方法 |
JP2014045097A (ja) * | 2012-08-27 | 2014-03-13 | Sharp Corp | 再生基板の製造方法 |
KR101416736B1 (ko) * | 2011-03-09 | 2014-07-09 | 소이텍 | 절연체 상 Ⅲ/Ⅴ 상의 Ge 구조의 형성 방법 |
KR101490779B1 (ko) | 2007-10-23 | 2015-02-09 | 소이텍 | 기판의 분리 방법 |
WO2015019539A1 (ja) * | 2013-08-06 | 2015-02-12 | シャープ株式会社 | 再生基板の製造方法 |
JP2018172273A (ja) * | 2011-06-29 | 2018-11-08 | ザ リージェンツ オブ ザ ユニヴァシティ オブ ミシガン | エピタキシャルリフトオフ後のウエハーの再利用のための犠牲エッチング保護層 |
KR101905770B1 (ko) | 2017-04-17 | 2018-12-05 | 한국과학기술원 | 기공층이 형성된 Ge 기판을 이용한 화합물 반도체 제조 방법 |
Families Citing this family (78)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2773261B1 (fr) | 1997-12-30 | 2000-01-28 | Commissariat Energie Atomique | Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions |
US7018910B2 (en) * | 2002-07-09 | 2006-03-28 | S.O.I.Tec Silicon On Insulator Technologies S.A. | Transfer of a thin layer from a wafer comprising a buffer layer |
KR100874788B1 (ko) * | 2003-01-07 | 2008-12-18 | 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 | 박층 박리 후에 박리 구조를 포함하는 웨이퍼의 기계적수단에 의한 재활용 방법 |
FR2892228B1 (fr) * | 2005-10-18 | 2008-01-25 | Soitec Silicon On Insulator | Procede de recyclage d'une plaquette donneuse epitaxiee |
US20090325362A1 (en) * | 2003-01-07 | 2009-12-31 | Nabil Chhaimi | Method of recycling an epitaxied donor wafer |
FR2861497B1 (fr) | 2003-10-28 | 2006-02-10 | Soitec Silicon On Insulator | Procede de transfert catastrophique d'une couche fine apres co-implantation |
US7825006B2 (en) * | 2004-05-06 | 2010-11-02 | Cree, Inc. | Lift-off process for GaN films formed on SiC substrates and devices fabricated using the method |
FR2880988B1 (fr) * | 2005-01-19 | 2007-03-30 | Soitec Silicon On Insulator | TRAITEMENT D'UNE COUCHE EN SI1-yGEy PRELEVEE |
US7932111B2 (en) | 2005-02-23 | 2011-04-26 | Cree, Inc. | Substrate removal process for high light extraction LEDs |
FR2888663B1 (fr) * | 2005-07-13 | 2008-04-18 | Soitec Silicon On Insulator | Procede de diminution de la rugosite d'une couche epaisse d'isolant |
FR2889887B1 (fr) | 2005-08-16 | 2007-11-09 | Commissariat Energie Atomique | Procede de report d'une couche mince sur un support |
FR2891281B1 (fr) | 2005-09-28 | 2007-12-28 | Commissariat Energie Atomique | Procede de fabrication d'un element en couches minces. |
KR100672731B1 (ko) * | 2005-10-04 | 2007-01-24 | 동부일렉트로닉스 주식회사 | 반도체 소자의 금속배선 형성방법 |
EP1933384B1 (en) * | 2006-12-15 | 2013-02-13 | Soitec | Semiconductor heterostructure |
FR2910179B1 (fr) | 2006-12-19 | 2009-03-13 | Commissariat Energie Atomique | PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART |
US20080173895A1 (en) * | 2007-01-24 | 2008-07-24 | Sharp Laboratories Of America, Inc. | Gallium nitride on silicon with a thermal expansion transition buffer layer |
KR20080113479A (ko) * | 2007-06-25 | 2008-12-31 | 엘지이노텍 주식회사 | 웨이퍼 재활용 방법 |
US7863193B2 (en) * | 2007-08-09 | 2011-01-04 | Applied Materials, Inc. | Integrated circuit fabrication process using a compression cap layer in forming a silicide with minimal post-laser annealing dopant deactivation |
US20090042353A1 (en) * | 2007-08-09 | 2009-02-12 | Yi Ma | Integrated circuit fabrication process for a high melting temperature silicide with minimal post-laser annealing dopant deactivation |
US7737036B2 (en) * | 2007-08-09 | 2010-06-15 | Applied Materials, Inc. | Integrated circuit fabrication process with minimal post-laser annealing dopant deactivation |
US7998835B2 (en) * | 2008-01-15 | 2011-08-16 | Globalfoundries Singapore Pte. Ltd. | Strain-direct-on-insulator (SDOI) substrate and method of forming |
WO2009115859A1 (en) * | 2008-03-19 | 2009-09-24 | S.O.I. Tec Silicon On Insulator Technologies | Substrates for monolithic optical circuits and electronic circuits |
FR2929758B1 (fr) * | 2008-04-07 | 2011-02-11 | Commissariat Energie Atomique | Procede de transfert a l'aide d'un substrat ferroelectrique |
US7745853B2 (en) * | 2008-06-18 | 2010-06-29 | Chang Gung University | Multi-layer structure with a transparent gate |
US7927975B2 (en) | 2009-02-04 | 2011-04-19 | Micron Technology, Inc. | Semiconductor material manufacture |
FR2947098A1 (fr) | 2009-06-18 | 2010-12-24 | Commissariat Energie Atomique | Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince |
FR2955205B1 (fr) * | 2009-12-16 | 2012-09-21 | St Microelectronics Sa | Dispositif microelectronique, en particulier capteur d'image a illumination par la face arriere et procede de fabrication |
US8367519B2 (en) * | 2009-12-30 | 2013-02-05 | Memc Electronic Materials, Inc. | Method for the preparation of a multi-layered crystalline structure |
TWI562195B (en) * | 2010-04-27 | 2016-12-11 | Pilegrowth Tech S R L | Dislocation and stress management by mask-less processes using substrate patterning and methods for device fabrication |
US8536022B2 (en) | 2010-05-19 | 2013-09-17 | Koninklijke Philips N.V. | Method of growing composite substrate using a relaxed strained layer |
US8692261B2 (en) * | 2010-05-19 | 2014-04-08 | Koninklijke Philips N.V. | Light emitting device grown on a relaxed layer |
US9564320B2 (en) * | 2010-06-18 | 2017-02-07 | Soraa, Inc. | Large area nitride crystal and method for making it |
KR101389030B1 (ko) | 2011-05-26 | 2014-04-29 | 솔렉셀, 인크. | 재사용을 위한 캐리어를 조정하는 방법과 장치 |
CN102820251A (zh) * | 2011-06-08 | 2012-12-12 | 中国科学院上海微系统与信息技术研究所 | 一种基于键合工艺的高k介质埋层的soi材料制备方法 |
FR2977069B1 (fr) | 2011-06-23 | 2014-02-07 | Soitec Silicon On Insulator | Procede de fabrication d'une structure semi-conductrice mettant en oeuvre un collage temporaire |
CN103165512A (zh) * | 2011-12-14 | 2013-06-19 | 中国科学院上海微系统与信息技术研究所 | 一种超薄绝缘体上半导体材料及其制备方法 |
KR101984934B1 (ko) * | 2012-11-21 | 2019-09-03 | 서울바이오시스 주식회사 | 기판 재생 방법 및 재생 기판 |
KR102071034B1 (ko) | 2013-02-28 | 2020-01-29 | 서울바이오시스 주식회사 | 질화물 기판 제조 방법 |
US20140264456A1 (en) * | 2013-03-15 | 2014-09-18 | Semiconductor Components Industries, Llc | Method of forming a high electron mobility semiconductor device |
KR102116828B1 (ko) * | 2013-04-29 | 2020-06-01 | 서울바이오시스 주식회사 | 기판 재생 방법 |
CN105993063A (zh) * | 2013-12-02 | 2016-10-05 | 应用材料公司 | 用于基板处理的方法 |
KR102294812B1 (ko) | 2014-01-23 | 2021-08-31 | 글로벌웨이퍼스 씨오., 엘티디. | 고 비저항 soi 웨이퍼 및 그 제조 방법 |
US10224233B2 (en) | 2014-11-18 | 2019-03-05 | Globalwafers Co., Ltd. | High resistivity silicon-on-insulator substrate comprising a charge trapping layer formed by He-N2 co-implantation |
WO2016081313A1 (en) | 2014-11-18 | 2016-05-26 | Sunedison Semiconductor Limited | A method of manufacturing high resistivity semiconductor-on-insulator wafers with charge trapping layers |
US10483152B2 (en) | 2014-11-18 | 2019-11-19 | Globalwafers Co., Ltd. | High resistivity semiconductor-on-insulator wafer and a method of manufacturing |
CN104377301A (zh) * | 2014-11-24 | 2015-02-25 | 苏州矩阵光电有限公司 | 一种ⅲ-ⅴ族化合物半导体霍尔元件及其制备方法 |
CN104393168A (zh) * | 2014-11-25 | 2015-03-04 | 苏州矩阵光电有限公司 | 一种霍尔元件及其制备方法 |
US10283402B2 (en) | 2015-03-03 | 2019-05-07 | Globalwafers Co., Ltd. | Method of depositing charge trapping polycrystalline silicon films on silicon substrates with controllable film stress |
CN107408532A (zh) | 2015-03-17 | 2017-11-28 | 太阳能爱迪生半导体有限公司 | 用于绝缘体上半导体结构的制造的热稳定电荷捕获层 |
CN107667416B (zh) * | 2015-06-01 | 2021-08-31 | 环球晶圆股份有限公司 | 制造绝缘体上半导体的方法 |
EP3739620B1 (en) | 2015-06-01 | 2022-02-16 | GlobalWafers Co., Ltd. | A silicon germanium-on-insulator structure |
CN104932194A (zh) * | 2015-07-22 | 2015-09-23 | 京东方科技集团股份有限公司 | 一种掩膜板及其制备方法、掩膜板的回收方法 |
US9496128B1 (en) | 2015-10-15 | 2016-11-15 | International Business Machines Corporation | Controlled spalling utilizing vaporizable release layers |
CN105374664A (zh) * | 2015-10-23 | 2016-03-02 | 中国科学院上海微系统与信息技术研究所 | 一种InP薄膜复合衬底的制备方法 |
EP3378094B1 (en) | 2015-11-20 | 2021-09-15 | Globalwafers Co., Ltd. | Manufacturing method of smoothing a semiconductor surface |
WO2017142849A1 (en) | 2016-02-19 | 2017-08-24 | Sunedison Semiconductor Limited | Semiconductor on insulator structure comprising a buried high resistivity layer |
WO2017142704A1 (en) | 2016-02-19 | 2017-08-24 | Sunedison Semiconductor Limited | High resistivity silicon-on-insulator substrate comprising a charge trapping layer formed on a substrate with a rough surface |
US9831115B2 (en) | 2016-02-19 | 2017-11-28 | Sunedison Semiconductor Limited (Uen201334164H) | Process flow for manufacturing semiconductor on insulator structures in parallel |
WO2017155804A1 (en) | 2016-03-07 | 2017-09-14 | Sunedison Semiconductor Limited | Method of manufacturing a semiconductor on insulator structure by a pressurized bond treatment |
WO2017155808A1 (en) | 2016-03-07 | 2017-09-14 | Sunedison Semiconductor Limited | Semiconductor on insulator structure comprising a plasma nitride layer and method of manufacture thereof |
US10593748B2 (en) | 2016-03-07 | 2020-03-17 | Globalwafers Co., Ltd. | Semiconductor on insulator structure comprising a low temperature flowable oxide layer and method of manufacture thereof |
WO2017155806A1 (en) | 2016-03-07 | 2017-09-14 | Sunedison Semiconductor Limited | Semiconductor on insulator structure comprising a plasma oxide layer and method of manufacture thereof |
CN116314384A (zh) | 2016-06-08 | 2023-06-23 | 环球晶圆股份有限公司 | 具有经改进的机械强度的高电阻率单晶硅锭及晶片 |
US10269617B2 (en) | 2016-06-22 | 2019-04-23 | Globalwafers Co., Ltd. | High resistivity silicon-on-insulator substrate comprising an isolation region |
JP6831911B2 (ja) | 2016-10-26 | 2021-02-17 | グローバルウェーハズ カンパニー リミテッドGlobalWafers Co.,Ltd. | 向上した電荷捕獲効率を有する高抵抗率シリコンオンインシュレータ基板 |
US10700012B2 (en) * | 2017-04-14 | 2020-06-30 | Qualcomm Incorporated | Porous silicon dicing |
EP3652780B1 (en) | 2017-07-14 | 2022-01-05 | Sunedison Semiconductor Limited | Method of manufacture of a semiconductor on insulator structure |
CN109786306A (zh) * | 2018-03-22 | 2019-05-21 | 苏州捷芯威半导体有限公司 | 半导体器件制造方法和衬底支撑结构 |
FR3079345B1 (fr) * | 2018-03-26 | 2020-02-21 | Soitec | Procede de fabrication d'un substrat pour dispositif radiofrequence |
FR3079346B1 (fr) * | 2018-03-26 | 2020-05-29 | Soitec | Procede de fabrication d'un substrat donneur pour le transfert d'une couche piezoelectrique, et procede de transfert d'une telle couche piezoelectrique |
WO2019236320A1 (en) | 2018-06-08 | 2019-12-12 | Globalwafers Co., Ltd. | Method for transfer of a thin layer of silicon |
US11466384B2 (en) | 2019-01-08 | 2022-10-11 | Slt Technologies, Inc. | Method of forming a high quality group-III metal nitride boule or wafer using a patterned substrate |
US11721549B2 (en) | 2020-02-11 | 2023-08-08 | Slt Technologies, Inc. | Large area group III nitride crystals and substrates, methods of making, and methods of use |
CN115104174A (zh) | 2020-02-11 | 2022-09-23 | Slt科技公司 | 改进的iii族氮化物衬底、制备方法和使用方法 |
US12091771B2 (en) | 2020-02-11 | 2024-09-17 | Slt Technologies, Inc. | Large area group III nitride crystals and substrates, methods of making, and methods of use |
CN111653649B (zh) * | 2020-06-05 | 2023-09-05 | 中国科学院上海微系统与信息技术研究所 | 一种Si基InGaAs光电探测器的制备方法及光电探测器 |
CN111933518A (zh) * | 2020-08-18 | 2020-11-13 | 西安电子科技大学 | 基于SiC衬底和LiCoO2缓冲层的AlN单晶材料制备方法 |
CN112967930B (zh) * | 2021-02-07 | 2023-05-12 | 西安微电子技术研究所 | 一种SiC晶圆的金属化层剥离方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001284558A (ja) * | 2000-03-31 | 2001-10-12 | Fujitsu Ltd | 積層半導体基板及びその製造方法並びに半導体装置 |
JP2002118254A (ja) * | 2000-08-01 | 2002-04-19 | Mitsubishi Materials Silicon Corp | 半導体基板と電界効果型トランジスタ並びにSiGe層の形成方法及びこれを用いた歪みSi層の形成方法と電界効果型トランジスタの製造方法 |
JP2002329664A (ja) * | 2001-04-26 | 2002-11-15 | Mitsubishi Materials Silicon Corp | SiGe層の形成方法及びこれを用いた歪みSi層の形成方法と電界効果型トランジスタの製造方法、並びに半導体ウェーハ及びこれを用いた歪みSiウェーハと電界効果型トランジスタ |
US6500732B1 (en) * | 1999-08-10 | 2002-12-31 | Silicon Genesis Corporation | Cleaving process to fabricate multilayered substrates using low implantation doses |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6251754B1 (en) * | 1997-05-09 | 2001-06-26 | Denso Corporation | Semiconductor substrate manufacturing method |
US6146979A (en) | 1997-05-12 | 2000-11-14 | Silicon Genesis Corporation | Pressurized microbubble thin film separation process using a reusable substrate |
FR2775121B1 (fr) * | 1998-02-13 | 2000-05-05 | Picogiga Sa | Procede de fabrication de substrats en film mince de materiau semiconducteur, structures epitaxiales de materiau semiconducteur formees sur de tels substrats, et composants obtenus a partir de ces structures |
JP3500063B2 (ja) * | 1998-04-23 | 2004-02-23 | 信越半導体株式会社 | 剥離ウエーハを再利用する方法および再利用に供されるシリコンウエーハ |
FR2783254B1 (fr) | 1998-09-10 | 2000-11-10 | France Telecom | Procede d'obtention d'une couche de germanium monocristallin sur un substrat de silicium monocristallin,et produits obtenus |
US6555443B1 (en) * | 1998-11-11 | 2003-04-29 | Robert Bosch Gmbh | Method for production of a thin film and a thin-film solar cell, in particular, on a carrier substrate |
JP2000223682A (ja) * | 1999-02-02 | 2000-08-11 | Canon Inc | 基体の処理方法及び半導体基板の製造方法 |
FR2794893B1 (fr) * | 1999-06-14 | 2001-09-14 | France Telecom | Procede de fabrication d'un substrat de silicium comportant une mince couche d'oxyde de silicium ensevelie |
US6690043B1 (en) * | 1999-11-26 | 2004-02-10 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
JP3943782B2 (ja) | 1999-11-29 | 2007-07-11 | 信越半導体株式会社 | 剥離ウエーハの再生処理方法及び再生処理された剥離ウエーハ |
US6750130B1 (en) * | 2000-01-20 | 2004-06-15 | Amberwave Systems Corporation | Heterointegration of materials using deposition and bonding |
WO2002015244A2 (en) * | 2000-08-16 | 2002-02-21 | Massachusetts Institute Of Technology | Process for producing semiconductor article using graded expitaxial growth |
US6940089B2 (en) * | 2001-04-04 | 2005-09-06 | Massachusetts Institute Of Technology | Semiconductor device structure |
JP2002305293A (ja) * | 2001-04-06 | 2002-10-18 | Canon Inc | 半導体部材の製造方法及び半導体装置の製造方法 |
US6649492B2 (en) * | 2002-02-11 | 2003-11-18 | International Business Machines Corporation | Strained Si based layer made by UHV-CVD, and devices therein |
US6953736B2 (en) | 2002-07-09 | 2005-10-11 | S.O.I.Tec Silicon On Insulator Technologies S.A. | Process for transferring a layer of strained semiconductor material |
US6841001B2 (en) * | 2002-07-19 | 2005-01-11 | Cree, Inc. | Strain compensated semiconductor structures and methods of fabricating strain compensated semiconductor structures |
-
2004
- 2004-01-07 KR KR1020057012742A patent/KR100889886B1/ko active IP Right Grant
- 2004-01-07 AT AT04700491T patent/ATE426918T1/de not_active IP Right Cessation
- 2004-01-07 DE DE602004020181T patent/DE602004020181D1/de not_active Expired - Lifetime
- 2004-01-07 EP EP04700491A patent/EP1588416B1/en not_active Expired - Lifetime
- 2004-01-07 WO PCT/IB2004/000311 patent/WO2004061944A1/en active Application Filing
- 2004-01-07 CN CNB2004800061438A patent/CN100483666C/zh not_active Expired - Lifetime
- 2004-01-07 JP JP2006500316A patent/JP4949014B2/ja not_active Expired - Lifetime
-
2005
- 2005-03-07 US US11/075,324 patent/US20050167002A1/en not_active Abandoned
- 2005-03-07 US US11/075,273 patent/US7256075B2/en not_active Expired - Lifetime
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6500732B1 (en) * | 1999-08-10 | 2002-12-31 | Silicon Genesis Corporation | Cleaving process to fabricate multilayered substrates using low implantation doses |
JP2001284558A (ja) * | 2000-03-31 | 2001-10-12 | Fujitsu Ltd | 積層半導体基板及びその製造方法並びに半導体装置 |
JP2002118254A (ja) * | 2000-08-01 | 2002-04-19 | Mitsubishi Materials Silicon Corp | 半導体基板と電界効果型トランジスタ並びにSiGe層の形成方法及びこれを用いた歪みSi層の形成方法と電界効果型トランジスタの製造方法 |
JP2002329664A (ja) * | 2001-04-26 | 2002-11-15 | Mitsubishi Materials Silicon Corp | SiGe層の形成方法及びこれを用いた歪みSi層の形成方法と電界効果型トランジスタの製造方法、並びに半導体ウェーハ及びこれを用いた歪みSiウェーハと電界効果型トランジスタ |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101490779B1 (ko) | 2007-10-23 | 2015-02-09 | 소이텍 | 기판의 분리 방법 |
JP2012514318A (ja) * | 2008-12-31 | 2012-06-21 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | チャネル半導体合金を備えたトランジスタにおける堆積不均一性の低減によるスレッショルド電圧ばらつきの低減 |
JP2011124581A (ja) * | 2009-12-11 | 2011-06-23 | Soitec Silicon On Insulator Technologies | 薄いsoiデバイスの製造 |
KR101384872B1 (ko) | 2010-12-31 | 2014-04-18 | 솔렉셀, 인크. | 반도체 템플레이트를 재구성하기 위한 방법 |
WO2012099701A1 (en) * | 2010-12-31 | 2012-07-26 | Solexel, Inc. | Method for reconstructing a semiconductor template |
US9018678B2 (en) | 2011-03-09 | 2015-04-28 | Soitec | Method for forming a Ge on III/V-on-insulator structure |
KR101416736B1 (ko) * | 2011-03-09 | 2014-07-09 | 소이텍 | 절연체 상 Ⅲ/Ⅴ 상의 Ge 구조의 형성 방법 |
KR101806913B1 (ko) | 2011-03-09 | 2017-12-08 | 소이텍 | 절연체 상 Ⅲ/Ⅴ 상의 Ge 구조의 형성 방법 |
JP2018172273A (ja) * | 2011-06-29 | 2018-11-08 | ザ リージェンツ オブ ザ ユニヴァシティ オブ ミシガン | エピタキシャルリフトオフ後のウエハーの再利用のための犠牲エッチング保護層 |
JP2013136474A (ja) * | 2011-12-28 | 2013-07-11 | Nichia Corp | 基板の再生方法及び該再生方法を用いた窒化物半導体素子の製造方法 |
JP2014045097A (ja) * | 2012-08-27 | 2014-03-13 | Sharp Corp | 再生基板の製造方法 |
WO2015019539A1 (ja) * | 2013-08-06 | 2015-02-12 | シャープ株式会社 | 再生基板の製造方法 |
KR101905770B1 (ko) | 2017-04-17 | 2018-12-05 | 한국과학기술원 | 기공층이 형성된 Ge 기판을 이용한 화합물 반도체 제조 방법 |
Also Published As
Publication number | Publication date |
---|---|
KR20050092394A (ko) | 2005-09-21 |
KR100889886B1 (ko) | 2009-03-20 |
CN100483666C (zh) | 2009-04-29 |
ATE426918T1 (de) | 2009-04-15 |
WO2004061944A1 (en) | 2004-07-22 |
US7256075B2 (en) | 2007-08-14 |
CN1757106A (zh) | 2006-04-05 |
US20050167002A1 (en) | 2005-08-04 |
US20050170611A1 (en) | 2005-08-04 |
JP4949014B2 (ja) | 2012-06-06 |
EP1588416B1 (en) | 2009-03-25 |
DE602004020181D1 (de) | 2009-05-07 |
EP1588416A1 (en) | 2005-10-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4949014B2 (ja) | 薄層を除去した後の多層構造を備えるウェハのリサイクル | |
KR100796832B1 (ko) | 완충층을 포함하는 웨이퍼로부터 박층의 이송 | |
US7378729B2 (en) | Recycling a wafer comprising a buffer layer, after having separated a thin layer therefrom | |
US7375008B2 (en) | Recycling by mechanical means of a wafer comprising a multilayer structure after taking-off a thin layer thereof | |
US7018910B2 (en) | Transfer of a thin layer from a wafer comprising a buffer layer | |
US8664084B2 (en) | Method for making a thin-film element | |
US7001826B2 (en) | Wafer with a relaxed useful layer and method of forming the wafer | |
US7232488B2 (en) | Method of fabrication of a substrate for an epitaxial growth | |
EP1532677B1 (en) | Recycling a wafer comprising a buffer layer, after having taken off a thin layer therefrom | |
EP1437764A1 (en) | A compliant substrate for a heteroepitaxy, a heteroepitaxial structure and a method for fabricating a compliant substrate | |
CN100580903C (zh) | 剥离有用层及重复利用施主晶片的方法、应用和相应晶片 | |
TWI309064B (en) | Recycling of a wafer comprising a multi-layer structure after taking-off a thin layer | |
JP4846363B2 (ja) | 薄層除去後のバッファ層を有するウエハの再利用 | |
KR20060056955A (ko) | 고온 내응력성 피응력 SeOI 구조체 | |
JP5032743B2 (ja) | バッファ層を有しないウエハからの緩和された有用層の形成 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100212 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100511 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100518 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100611 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100910 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20101209 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20101216 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110111 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110527 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110829 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110905 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110927 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20111004 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111019 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120210 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120307 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150316 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4949014 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |