KR20050092394A - 박층을 박리한 후 다층 구조를 포함하는 웨이퍼의 재활용방법 - Google Patents

박층을 박리한 후 다층 구조를 포함하는 웨이퍼의 재활용방법 Download PDF

Info

Publication number
KR20050092394A
KR20050092394A KR1020057012742A KR20057012742A KR20050092394A KR 20050092394 A KR20050092394 A KR 20050092394A KR 1020057012742 A KR1020057012742 A KR 1020057012742A KR 20057012742 A KR20057012742 A KR 20057012742A KR 20050092394 A KR20050092394 A KR 20050092394A
Authority
KR
South Korea
Prior art keywords
layer
layers
buffer
substrate
donor wafer
Prior art date
Application number
KR1020057012742A
Other languages
English (en)
Other versions
KR100889886B1 (ko
Inventor
브루노 기슬랑
쎄실 올네뜨
베네딕뜨 오스떼르노
다케시 아카츠
이브 매튜 레벨랑
Original Assignee
에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from FR0300099A external-priority patent/FR2849715B1/fr
Application filed by 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 filed Critical 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지
Publication of KR20050092394A publication Critical patent/KR20050092394A/ko
Application granted granted Critical
Publication of KR100889886B1 publication Critical patent/KR100889886B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02032—Preparing bulk and homogeneous wafers by reclaiming or re-processing
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Water Treatment By Sorption (AREA)
  • Solid-Sorbent Or Filter-Aiding Compositions (AREA)

Abstract

본 발명은 반도체 재료에서 선택된 재료를 포함하는 유용층을 박리한 후 도너 웨이퍼(10)를 재활용하는 방법에 관한 것으로, 도너 웨이퍼(10)는 기판(1)과 다층 구조(I)를 연속적으로 포함하고, 박리 전의 다층 구조(I)는 박리할 유용층을 포함하며, 이 방법은 박리가 일어날 측 상의 물질의 제거를 포함하고, 물질의 제거 후에, 다층 구조의 적어도 일부(I')가 남아 있으며, 이러한 다층 구조의 적어도 일부(I')는 유용층을 개질하는 보조 단계 없이 재활용 후에 박리될 수 있는 적어도 하나의 다른 유용층을 구비하는 것을 특징으로 한다. 본 출원은 또한 본 발명에 따라 적어도 하나의 재활용 가능 도너 웨이퍼(10)로부터 박층을 박리하는 방법에 관한 것이다.

Description

박층을 박리한 후 다층 구조를 포함하는 웨이퍼의 재활용 방법{RECYCLING OF A WAFER COMPRISING A MULTI-LAYER STRUCTURE AFTER TAKING-OFF A THIN LAYER}
본 발명은 반도체 재료층을 박리한 후에 도너 웨이퍼의 재활용 방법에 관한 것으로, 이러한 재활용은 박리가 일어난 측 상에서 도너 웨이퍼의 부분으로부터의 물질의 제거를 포함한다.
박리 전에, 이러한 유형의 도너 웨이퍼는 기판과 기판 상의 박리될 에피택시층을 포함한다.
박리 후에, 박리된 층은 전자공학, 광학 또는 광전자학의 분야에서의 구성요소가 일반적으로 만들어지는 구조와 일체화된다.
따라서, 박리될 층은 하나 이상의 기준에 따라 결정되는 높은 수준의 품질을 가져야 한다.
박리될 층의 품질은 성장 지지물에, 즉 자신이 에피택시되는 기판의 품질에 크게 좌우된다.
이러한 유형의 고품질 기판의 형성은 종종 복잡하고 특별한 주의를 필요로 하여, 기술적인 어려움과 상승된 경제적 비용을 수반한다.
이러한 점은 박리될 층이 합금과 같은 복합 반도체 재료로 이루어지고, 그 앞에 에피택시 기판이 종종 만들기 어렵고 고가의 구조를 또한 가지는 점을 고려할 때 특히 틀림없다.
그러므로, 특히 제조 중의 이러한 유형의 어려움은 버퍼층을 포함하는 기판에 의해 발생한다.
"버퍼층"은 일반적으로 지지 기판과 같은 제1 결정 구조와 제2 결정 구조 사이의 전이층을 의미하며, 그 첫번째 기능은 구조적, 화학양론적 성질 또는 표면에서의 원자 재결합과 같은 물성을 변형시키는 것이다.
버퍼층의 특정예에서, 이러한 버퍼층은 격자 파라미터가 지지 기판의 격자 파라미터와 상당히 다른 제 2 결정 구조를 얻을 수 있게 만든다.
버퍼층을 생성하는 제1 기술은 두께가 점진적으로 변화하는 조성을 갖는 구조를 형성하기 위해 연속적인 층들을 성장시키는 것으로 이루어지고, 버퍼층의 구성요소의 점진적인 변화는 그 격자 파라미터의 점진적인 변화와 직접 관련되어 있다.
버퍼층 상에 생성된 층 또는 중첩된 층들은 도너 웨이퍼로부터 박리되어 수용 기판에 이송되어 결정된 구조를 생성할 수 있다.
버퍼층 상에 형성된 박층의 이동의 주요 응용 중 하나는 탄성적으로 스트레인된(strained) 실리콘층의 형성에 관한 것으로, 특히 실리콘이 인장력으로 스트레인된 경우에, 재료 내에서의 전자 이동성과 같은 일부 특성이 상당히 향상되기 때문이다.
예를 들면, SiGe와 같은 다른 재료가 유사한 방법으로 박리될 수도 있다.
이러한 층들의 수용 기판으로의 이동은, 특히 당업자에게 공지되어 있는 Smart-Cut(등록상표) 방법을 사용하여, SeOI(Semiconductor On Insulator) 구조와 같은 구조가 생성하는데 사용될 수 있다.
예를 들어, SiGe의 탄성 완화층(elastically relaxed layer)을 박리한 후에, 박리된 층을 포함하는 얻어진 구조는 완화된 SiGe층에 의해 인장력을 받게 되는 실리콘의 성장을 위한 지지물로서 사용될 수 있다.
이러한 방법의 예시적인 일례가 L. J. Huang 등의 IBM 문서("SiGe-On-Insulator prepared by wafer bonding and layer transfer for high-performance field-effect transistors", Applied Physics Letters, 26/02/2001, Vol. 78, No. 9)에 기재되어 있으며, 여기에 Si/SGOI 구조를 생성하는 프로세스가 제공되어 있다.
버퍼층 상에서의 다른 성장 응용이 특히 Ⅲ-Ⅴ족 반도체에 대해 가능하다.
따라서, 트랜지스터가 GaAs 또는 InP 기반 기술을 이용하여 현재 생성된다.
전자적인 성능에 관하여, InP는 GaAs에 대해 상당한 이점을 갖는다.
주로 제조 비용 및 편의성이라는 이유 때문에, 선택된 기술은 GaAs 지지 기판 상의 버퍼층 상에서 성장에 의해 얻어진, 박리된 InP층을 수용 기판 상으로 이동시키는 것으로 이루어진다.
"에치백(etch-back)" 프로세스과 같은 일부 박리 프로세스는 박리 시에 버퍼층 및 지지 기판의 나머지 부분의 파괴를 초래한다.
다른 박리 프로세스에서, 지지 기판은 재활용되지만 버퍼층은 손실된다.
버퍼층을 생성하는 기술은 복잡하다.
또한, 결정 결함의 밀도를 최소화하기 위해, 버퍼층은 통상 두꺼우며, 일반적으로 1과 수 ㎛ 사이의 두께이다.
따라서, 이러한 버퍼층을 생성하는 것은 길고, 어려우며, 고가의 절차를 필요로 한다.
버퍼층을 생성하는 제2 기술은 특히 문서 WO 00/15885호에 개시되어 있으며, 그 주 목적은 Ge 버퍼층에 의해 스트레인된 Ge층을 탄성적으로 완화시키는 것이다.
이 기술은 특히 온도, 시간 및 화학 조성 파라미터의 조합을 포함하는 특정 에피택시 조건을 기초로 한다.
제1 기술에 비해, 그 주요한 이점은 생성하기가 더 간단하고, 더 짧으며, 비용이 덜 든다는 것이다.
최종적으로 얻어진 버퍼층은 또한 제1 기술에 따라 생성된 버퍼층보다 더 얇다.
버퍼층을 생성하는 제3 기술은 B. Hollander 등의 "Strain relaxation of pseudomorphic Si1-xGex/Si(100) heterostructures after hydrogen or helium ion implantation for virtual substrate fabrication"(in Nuclear and Instruments and Methods in Physics Research B 175-177(2001)357-367)이란 명칭의 문서에 기재되어 있다.
제3 기술은 깊은 질소나 헬륨 주입에 의해 박리될 층에 존재하는 탄성 응력을 완화시키는 것으로 이루어진다.
따라서, 이러한 상황에서, 이 제3 기술은 응용 요구를 상당히 덜 제한하면서도 첫 번째 2개의 기술 중 하나에 따라 생성된 버퍼층과 유사한 결과를 유도할 수 있다.
특히, 이 프로세스는 압축 스트레인된 SiGe층의 완화를 기술하며, 이 층은 Si 기판 상에 형성된다.
사용된 기술은 Si 기판 내의 스트레인된 층의 표면을 통해 소정의 깊이로 수소나 헬륨 이온의 주입, 주입된 영역 상에 Si의 두께로(이 두께가 버퍼층을 형성한다) 섭동(perturbation)의 발생을 포함하고, 열처리 하에서 SiGe층의 일부의 완화를 유발한다.
이 기술은 버퍼층을 생성하는 제1 기술에 비해 실시하기가 더 짧고 더 쉬우며, 비용이 덜 드는 것을 나타낸다.
이러한 기술을 수행하는 하나의 이점은 이러한 완화층 또는 의사 완화층을 특히 전자공학 또는 광전자학에 있어서 구성요소를 생성하기 위한 구조에 이후에 일체화될 수 있다는 것이다.
그러나, 버퍼층을 생성하는 제1 기술과 유사한 방법으로, 제2 및 제3의 2개의 기술 중 하나에 따라 생성된 버퍼층은 박리가 완료된 후에 도너 웨이퍼를 재활용하는 공지 기술에 따라 제거된다.
그러나, 이를 수행할 때 기술적인 어려움은 여전히 남아 있다.
도 1은 박리 후에 도너 웨이퍼의 재활용이 후속하는 도너 웨이퍼로부터 박층을 박리하는 것으로 이루어지는 본 발명에 따르는 프로세스에서의 상이한 단계들을 도시한다.
도 2는 본 발명에 따르는 박리 전의 제1 도너 웨이퍼를 도시한다.
도 3은 도너 웨이퍼로부터 시작하여 박층을 연속적으로 박리하는 단계 및 박리 후에 도너 웨이퍼를 재활용하는 단계를 포함하는 본 발명에 따르는 프로세스에서의 여러 단계들을 도시한다.
도 4는 본 발명에 따르는 제2 도너 웨이퍼를 도시한다.
이 발명의 제1 면에 따른 목적은 반도체 재료들 중에서 선택한 한 재료를 포함하는 유용층(useful layer)을 박리한 후의 도너(doner) 웨이퍼(10)를 재활용(recycling)하는 방법에서, 상기 도너 웨이퍼(10)는 순차로 기판(1)과 다층구조(I)를 포함하며, 상기 다층구조(I)는 박리전에는 박리할 상기 유용층을 포함하고, 이 방법은 상기 박리가 행해지는 측의 도너 웨이퍼(10)의 부분을 포함하는 물질의 제거를 포함하는 것으로서, 물질의 제거는 유용층을 개질하는 추가의 단계 없이, 재활용 후에 박리될 수 있는 적어도 한 다른 유용층을 포함하는 박리구조(I')의 부분을 보존하도록 행해지는, 도너 웨이퍼 재활용 방법을 제안함으로써 상황을 향상시키는 것이다.
제2 면에 따라서, 본 발명은 박리에 의해 유용층을 제공하게 되고, 상기 재활용 방법을 사용하여 박리후에 재활용될 수 있는 도너 웨이퍼 제조 공정으로서 기판 상에 다층구조의 형성을 포함하는 공정을 제안한다.
제3 면에 따라서, 본 발명은 수용기판에 이전시킬 도너 웨이퍼 상의 유용층을 박리하는 방법으로서,
(a) 박리할 상기 유용층 측에 상기 수용기판을 상기 도너 웨이퍼에 본딩하는 단계;
(b) 상기 도너 웨이퍼의 상기 다층구조 내 포함된 상기 유용층을 분리하는 단계;
(c) 상기 재활용 방법에 따라 상기 도너 웨이퍼를 재활용하는 단계를 포함하는 유용층 박리방법을 제안한다.
제4 면에 따라서, 본 발명은 도너 웨이퍼로부터 유용층을 주기적으로 박리하는 방법을 제안하며, 이 방법은 유용층을 박리하는 일련의 단계들을 포함하고, 각각의 단계는 상기 박리 공정에 따른다.
제5 면에 따라서, 본 발명은 상기 주기적 박리공정 혹은 상기 박리공정의 적용으로, 수용기판 및 유용층을 포함하는 구조를 제조하는 것으로서, 유용층은 SiGe, Si, (Al, Ga, In)-(N, P, As)의 가능한 조합들 중에서 선택된 조성으로 III-V 족에 속하는 합금 중 적어도 하나를 포함하는, 상기 구조를 제조하는 방법을 제안한다.
제6 면에 따라서, 본 발명은 박리에 의해 유용층을 제공하며, 상기 재활용 방법에 의해 재활용 또는 재활용될 수 있는 도너 웨이퍼에서, 기판, 및 상기 유용층을 제공하며 박리 후에, 박리될 수 있는 적어도 한 다른 유용층을 포함할 정도의 충분한 두께를 갖는 다층구조를 순차로 포함하는 도너 웨이퍼를 제안한다.
본 발명의 주요 목적은, 적어도 하나의 유용층(바꾸어 말하면, 박리된 도너 웨이퍼의 일부)을 박리시킨 후, 이를 반도체 구조체 내에 일체화하기 위한 다층 구조를 구비하며, 재활용은 다층 구조의 잔류 부분이 애피택시에 의해 결정 성장 단계와 같은 유용층을 개질하기 위한 단계를 수행함이 없이 재활용한 후, 연속적인 박리 단계에서 유용층을 다시 제공할 수 있도록 행함으로써 웨이퍼를 재활용하는 데 있다.
그러므로, 재활용은 특히 유용층을 포함하는 다층 구조 부분을 악화시키지 않고 적합한 처리를 포함하여만 하며, 이 때문에 이러한 유용층은 재활용 후에도 박리시킬 수 있다.
하나의 특정 구성에 있어서, 박리시킬 수 있는 몇몇 유용층은 재활용되는 다층 구조 내에 포함시킬 수 있으며, 이 때문에 일련의 연속적인 몇몇 박리 작용을 가지는 것이 가능하여 본 발명에 따른 재활용 방법을 유효하게 적용할 수 있다.
도 1a, 1b, 2, 2a, 2b, 3 및 4를 참조하면, 도너 웨이퍼(10)는 기판(1)과 다층 구조(I)로 구성된다.
기판(1)의 제1 구성에 있어서, 기판은 제1 격자 파라미터를 가지는 단결정 재료로 구성된다.
기판(1)의 제2 구성에 있어서, 기판은 지지 기판과 다층 구조(I)와 계면접촉하고 있는 버퍼 구조로 구성된 "의사-기판"이다.
"버퍼 구조"는 버퍼층과 같은 역할을 하는 모든 구조를 의미한다.
표면 구조는 상당히 완화된 결정학적 구조 및/또는 상당한 수의 구조적 결함을 가지지 않는 것이 바람직하다.
버퍼층은 다음 두 기능 중, 적어도 하나를 달성하는 것이 바람직하다:
- 상부층의 밀도 결함 감소;
- 다른 격자 파라미터를 가지는 두 결정학적 구조 사이의 격자 파라미터의 적용.
제2 기능을 달성하기 위하여, 버퍼층의 여러 면중의 한면의 외주 영역은 지지 기판의 격자 파라미터와 거의 동일한 제1 격자 파라미터를 가지며, 다른 면의 외주 영역은 버퍼 구조와 직접적으로 중첩되는 다층 구조 층의 격자 파라미터와 거의 동일한 제2 격자 파라미터를 가진다.
버퍼 구조의 제1 구성에 있어서, 버퍼 구조는 단일 버퍼층으로 구성된다.
지지 기판상에 위치한 버퍼층은 지지 기판의 격자 파라미터와 크게 다른 표면상에서 격자 파라미터를 가지며, 이 때문에 지지 기판의 격자 파라미터와 다른 격자 파라미터를 가진 동일한 웨이퍼(10) 도너 내에 하나의 층을 가진다.
더욱이, 몇몇 적용에 있어서, 버퍼층은 중첩하는 층이 고밀도 결함을 포함 및/또는 심각하게 변형되는 것을 방지할 수 있다.
몇몇 적용에 있어서, 버퍼층은 또한 중첩되는 층의 양호한 표면 조건이 되게 하는 결과가 될 수도 있다.
버퍼 구조를 만들기 위한 제1 기술에 따라서, 버퍼층은 두개의 격자 파라미터 사이에서 전이부를 형성하도록 대부분의 깊이에 걸쳐 전체적이고 점진적으로 변화되는 격자 파라미터를 가지도록 형성된다.
일반적으로 이러한 형태의 층은 변성층이라 불린다.
격자 파라미터에 대한 이러한 변경은 버퍼층의 두께 내에서 연속적으로 행해질 수 있다.
이는 "단계들"로 행해질 수 있으며, 각 단계는 단계별로 격자 파라미터가 불연속적으로 변경되도록 하부 단계에 대한 격자 파라미터와 다른 거의 일정한 격자 파라미터를 가지는 박층으로 행해진다.
이는 가변 용량 조성의 변화, 용량의 변화 신호의 가역 또는 조성물내에서의 비연속 단계와 같은 한층 복잡한 형태를 또한 가질 수도 있다.
버퍼층 내에서의 격자 파리미터의 변화는 지지 기판내에 포함되어 있지 않은 적어도 하나의 원자 원소의 버퍼층 내의 농도를 지지 기판으로부터 개시하여 점진적으로 증가시킴에 의해 발견되는 것이 바람직하다.
예를 들면, 단일 재료의 지지 기판상에 형성된 버퍼층은 2종, 3종, 4종 또는 그 이상의 종의 재료로 형성할 수도 있다.
예를 들면, 2종 재료의 지지 기판상에 형성된 버퍼층은 3종, 4종 또는 그 이상의 종의 재료로 형성할 수도 있다.
버퍼층은 CVD(Chemical Vapor Deposition) 기술, MBE(Molecular Beam Epitaxy) 기술과 같은 공지의 기술을 이용하여, 예를 들면 애피택시에 의해 지지 기판상에 성장시켜 형성하는 것이 바람직하다.
일반적으로, 버퍼층은 예를 들면, 다른 원자 요소 사이에서 합금으로 구성되는 버퍼층을 얻기 위하여 다른 공지의 방법을 사용하여 형성할 수도 있다.
버퍼층에 대한 지지 기판 하부 표면을 광으로 마감하는 단계는 버퍼층이 제작되기 전에, 예를 들면 CMP 연마에 의해 수행될 수도 있다.
다른 하나의 구성에 있어서, 제1 기술에 따라 형성된 버퍼층은 버퍼층(제1 구성의 제1 버퍼층과 거의 동일한)과 부가층으로 구성된 버퍼 구조를 포함한다.
부가층은 지지 기판과 버퍼층 사이 또는 버퍼층상에 형성될 수도 있다.
제1 특별 경우에 있어서, 이러한 부가층은 결함을 제한하기 위한 버퍼층과 같은 제2 버퍼층 형태일 수도 있으며, 이에 의해 버퍼 구조상에 형성된 다층 구조(I)의 결정의 질을 개선하게 된다.
이러한 부가층은 일정한 재료 조성을 가진 반도체 재료로 형성되는 것이 바람직하다.
이러한 부가층을 만들기 위하여 선택된 조성 및 두께는 이러한 특성에 대하여 특별히 중요한 기준이 된다.
그러므로, 예를 들면, 애피택시층 내의 구조적 결함은 통상적으로 이러한 층의 두께 내에서 점진적으로 감소한다.
제2 특별한 경우에 있어서, 부가층은 버퍼층상에 위치하며 완화된 재료의 일정한 조성을 갖는다.
이는 그러므로 제2 격자 파라미터를 확정할 수 있다.
부가층은 이들 두 가지의 특별 경우 중에서 선택된 기능과 같은 여러가지 기능을 가진다.
하나의 양호한 구성에 있어서, 부가층은 버퍼층상에 위치하며 지지 기판의 격자 파라미터와 크게 다른 격자 파라미터를 가진다.
이러한 양호한 구성의 하나의 특별한 경우에 있어서, 부가층은 버퍼층에 의해 완화된 재료이다.
부가층은, 예를 들면 CVD 또는 MBE에 의한 애피택시에 의해 버퍼층상에서 성장시켜 형성하는 것이 바람직하다.
제1 실시예에 있어서, 부가층의 성장은 하부 버퍼층의 형성과 계속하여 직접 원위치에 형성되고, 이 경우에 있어서 하부 버퍼층은 층 성장에 의해 형성되는 것이 바람직하다.
제2 실시예에 있어서, 부가층은, 예를 들면, CMP 연마, 열처리 또는 다른 스무싱 기술로 하부 버퍼층의 짧은 표면 마감 단계 후에 성장된다.
버퍼 구조를 만들기 위한 제2 기술은 지지 기판상에 표면층을 도포하기 위한 기술에 기초하며, 이러한 표면층은 지지 기판 표면상의 지지 기판의 표면상의 인접한 재료의 격자 파라미터와 크게 다른 공칭 격자 파라미터를 갖는다.
이러한 표면층 도포는 도포층이 변위와 같은 소성 결함이 거의 없이 형성된다.
이러한 표면층은:
-변위와 같은 소성 결함을 제한하는 지지 기판과 접촉하는 제1 부분과;
소수의 소성 결함 또는 소성 무결함을 가지는 제 1 부분에 의해 완화된 또는 의사 완화된 제2 부분을 결과적으로 가지도록 형성된다.
도포된 표면층의 제1 부분은:
표면층의 제2 부분을 보존하도록 소성 결함을 제한하고;
기판의 격자 파라미터와 매치되도록 표면층의 격자 파라미터를 적용하기 때문에 버퍼층으로서 작용한다.
"제한"은 대부분의 소성 결함이 제1 부분내에 위치하는 것을 의미한다. 표면층의 제2 부분은 완전히 결함이 없는 것은 아니나, 결함의 집중도는 마이크로 전자 적용에서 타협할만하다.
이러한 버퍼층을 형성하는 데 사용되는 도포 기술은 온도의 변동과 시간과 도포의 화학적 조성의 변동을 포함하는 것이 바람직하다.
그러므로, 제1 기술에 따라 형성된 버퍼층과는 달리 버퍼층은 전두께에 걸쳐 거의 일정한 화학적 조성으로 형성할 수 있다.
그러나, 한층 또는 여러층이 버퍼층과 표면층의 제2 부분 사이에 삽입될 수도 있다.
더욱이, 버퍼층의 두께는 제1 기술에 따라 형성된 버퍼층의 최소 두께보다 얇을 수도 있다.
WO 00/15885호 문서는 Si 단결정 지지 기판상에 SiGe 또는 Ge를 도포하는 본 기술에 따른 버퍼층과 같은 예증적인 실시예에 관한 정보를 개시한다.
예를 들면, 이러한 형식의 도포 공정은 하나의 모드로 형성될 수 있는 데, Si 단결정 지지 기판상에 Ge 단결정을 도포하는 공정은 다음 단계에 따라:
-400℃와 500℃ 사이, 바람직하게는 430℃와 460℃ 사이의 제1의 소정의 완화된 온도로 단결정 실리콘 지지 기판의 온도를 완화하는 단계;
-Ge 기본층이 지지 기판상에서 요구되는 최종 두께보다 작은 소정의 두께로 얻어질 때까지 상기 제1 소정 온도로 Ge를 화학적 기상 증착법(CVD)으로 증착하는 단계;
-Ge의 화학적 기상 증착법의 온도를 제1 의 소정의 온도로부터 750℃와 850℃ 사이, 바람직하게는 800℃와 850℃ 사이의 제2 소정의 온도까지 온도를 승온시키는 단계;
Ge 단결정 표면층에 대하여 요구되는 최종 두께가 얻어질 때까지 상기 제2 소정의 온도로 Ge를 화학적 기상 증착법으로 증착을 계속하는 단계에 따라 형성된다.
버퍼층은 두께에 걸쳐 연장되어 있는 지지 기판과 계면접촉하고 있는 도포된 층 부분이고, 여기에서 결정학적 결함 비율은 제한치보다 크다.
특히, 버퍼층의 두께는 0.5 내지 1 미크론 정도이고, 이는 제1 기술에 따라 형성된 버퍼층의 두께보다 작다.
층의 다른 부분은 다층 구조(I)의 적어도 일부분이다.
이러한 형식의 도포 공정은, 예를 들면 WO 00/15885호 문서에 기재된 것과 다른 변종으로 형성할 수도 있다.
그 결과로 도너 웨이퍼(10)의 기판(1)과 상기 지지 기판과 상기 버퍼층을 구비하는 기판(1)을 생산하게 된다.
버퍼 구조를 형성하는 제3 기술은 기판(1)과 기판(1)상에 도포된 층을 구비하는 구조에 사용된다.
이러한 층을 형성하기 위하여 선택된 재료는 기판(1)의 표면의 격자 파라미터와 크게 다른 공칭 격자 파라미터를 가진 재료이며, 이 때문에 물질은 기판(1)에 의해 압축 또는 인장에 의한 탄성적으로 스트레인된다.
스트레인된 층의 일반적인 구조는 변형된 물질로 형성되나, 스트레인된 층의 두께보다 매우 작은 누적된 두께를 가지는 완화된 또는 의사 완화된 재료의 하나 또는 여러 두께를 포함할 수도 있으며, 이 때문에 스트레인된 층은 전체적으로 변형된 상태로 남아 있게 된다.
모든 경우에 있어서, 스트레인된 층은, 예를 들면 CVD 또는 MBE 기술과 같은 공지의 기술을 이용하여 애피택시와 같은 결정 성장에 의해 기판(1)상에 형성하는 것이 바람직하다.
예를 들면, 변위와 같은 확장(extensive) 결함 또는 고립(isolated) 결함과 같은 너무 많은 결정학적인 결함이 없는 스트레인된 층을 얻기 위하여, 제1 및 제2 공칭 격자 파라미터 사이의 차이가 충분히 작아지도록 기판(1)과 스트레인된 층(기판(1)과의 계면과 인접한)을 형성하는 결정 재료를 선택하는 것이 바람직하다.
예를 들면, 격자 파라미터의 이러한 차이는 전형적으로 약 0.5%와 1.5% 사이이나, 이보다 높아질 수도 있다.
예를 들면, IV-IV족 재료에 있어서, Ge의 공칭 격자 파라미터는 약 4.2% 까지 Si의 격자 파라미터보다 크고, 30%의 Ge를 가진 SiGe는 약 1.15%까지 Si의 격자 파라미터보다 큰 공칭 격자 파라미터를 갖는다.
더욱이, 스트레인된 층의 두께가 거의 일정하다면 바람직하며, 이 때문에 스트레인된 층은 거의 일정한 고유 특성을 가질 수 있으며 및/또는 수용 기판(도 1b 또는 2b에 도시된 바와 같이)과의 장래의 본딩을 용이하게 할 수 있다.
스트레인된 층의 완화를 방지 또는 소성 내부 응력의 출현을 방지하기 위하여, 스트레인된 층의 두께는 임계적인 탄성 응력 두께보다 작게 또한 유지되어야만 한다.
이러한 임계적인 탄성 변형 두께는 스트레인된 층을 형성하도록 선택된 재료와 기판(1)의 격자 파라미터에서의 상기 차이에 주로 의존한다.
본 기술분야에서 숙달된 사람들은 기판(1)에 대하여 사용되는 재료 상에 형성되는 스트레인된 층에 대하여 사용되는 재료의 임계적인 탄성 변형 두께치를 결정하기 위하여 본 기술분야에서 공지된 정보를 이용할 것이다.
그러므로, 일단 스트레인된 층이 형성되면, 성장 기판(1)의 격자 파라미터와 개략적으로 동일한 격자 파라미터를 가지며, 내부 탄성 압축 또는 인장 변형을 받는다.
일단 구조가 형성되면, 버퍼 구조를 형성하기 위한 제3 기술은 기판(1)에 주어진 깊이로 섭동 영역을 형성하기 위한 제1 단계를 구비한다.
섭동 영역은 주변 부품들에서의 구조적 섭동을 형성할 수 있는 내부 응력이 존재하는 영역으로 규정된다.
이러한 섭동 영역은 기판(1)의 표면과 평행하게 기판(1)의 대부분의 표면에 걸쳐 형성되는 것이 바람직하다.
취성 영역과 같은 영역을 형성하기 위한 하나의 방법은 주어진 소정의 깊이와, 소정의 에너지 주입과, 원자 종의 소정 비율로 기판(1)내의 원자 종의 이식을 포함한다.
이식의 특정한 실시예에 있어서, 이식된 원자 종은 수소 및/또는 헬륨을 구비한다.
이식에 의해 형성된 이러한 형식의 섭동 영역은 내부 변형 또는 섭동 영역에 인접한 결정 네트워크상에 이식된 원자 종에 의해 작용되는 고른 결정학적인 결함을 구비한다.
이들 내부 변형은 중첩 영역에서 결정적인 섭동을 생성할 수 있다.
제3 기술에 따라서, 버퍼층은 제 2 단계가 에너지 입력에 의해, 그리고 적절한 파라미터에 의해 달성된다:
-섭동 영역과 중첩되는 영역 내에서의 섭동의 출현에 조력하는 파라미터;
-이러한 중첩 영역에서의 이들 섭동의 크기를 증가시키는 파라미터;
-섭동의 출현에 이어서 적어도 스트레인된 층에서의 탄성 완화를 야기하는 파라미터.
그러므로 이러한 에너지 입력의 주 목적은 완화된 변형 층을 형성하기 위하여 스트레인된 층에서 탄성 변형의 적어도 상대적인 완화를 야기하게 하는 것이다.
섭동 영역과 스트레인된 층 사이에서 기판(1)내의 중간 영역은:
변위형태의 결함을 제한하고;
스트레인된 층의 공칭 격자 파라미터에 대한 기판(1)의 격자 파라미터를 적용한다.
그러므로, 이 경우에 있어서, 이러한 중간 영역은 버퍼층으로 고려할 수도 있다.
열처리는 이들의 구조적 변경을 야기하도록 상기 충분한 에너지 입력을 생성하도록 열처리를 위한 적절한 파라미터가 정의된다면 사용하는 것이 바람직하다.
이러한 열처리는 충분한 수의 이식된 원자 종이 배출되는 임계적인 온도보다 매우 낮은 온도로 수행되는 것이 바람직하다.
그러므로, 국부적인 결정학적인 섭동은 섭동 영역 내에서 내부 변형으로부터 생성된다.
이들 섭동은 버퍼층에서 주로 나타나며, 특히 스트레인된 층내의 탄성 에너지의 최소화에 따라 나타나고, 이들은 열처리의 영향 하에서 크기가 증가한다.
이들 섭동이 충분히 크게 될 때, 이들 섭동은 적어도 상대적인 값으로 스트레인된 층내의 탄성 응력을 완화하여 스트레인된 층에 작용하게 하며, 이들 완화된 변형은 주로 기판(1)내의 재료와 스트레인된 층내의 재료에서의 공칭 메시(mesh)에 대하여 격자 파라미터의 불일치에 따라 다르다.
그러나, 스트레인된 층의 완화는 전체적인 변위와 같은 스트레인된 층의 두께의 반탄성형 결정 결함의 출현에 의해 또한 동반될 수도 있다.
열처리와 같은 적절한 처리는 이들 결함을 감소시키기 위하여 적용할 수도 있다.
예를 들면, 전위(dislocation) 밀도를 증가시켜서 두 개의 제한값(limiting value)들 사이에 놓이게 하는 데에 적절한 방법을 이용할 수 있으며, 상기 제한된 두 개의 제한값은 전위들 중의 적어도 몇몇이 상쇄되는 전위 밀도의 구간을 정의한다.
모든 경우에, 최종 결과는 그 공칭(nominal) 격자 파라미터가 성장 기판의 공칭 격자 파라미터와 크게 다르며, 완화 변형층(relexed strained layer)의 마이크로 전자 소자의 포메이션(formation)에 유리한 적은 양의 전위를 갖는 완화 또는 의사-완화층이다.
이런 완화 또는 의사-완화층은 적어도 다층 구조의 일부를 형성할 수 있다.
더 많은 정보를 위해서는, B. Hondller 등을, 특히 제목이 "Strain relaxation of pseudomorphic Si1-xGex/Si(100) heterostructures after hydrogen or helium ion implantation for virtual substrate fabrication"(Nuclear and instruments and Methods in Physics Research B 175~177(2001)357~367)을 참조하면 된다.
버퍼층을 형성하는 이 세 번째 기술을 이용하여 형성된 버퍼층은, 버퍼층을 형성하는 이 세 번째 기술의 이용 전에 정의된 것처럼 기판(1)에 포함된다.
버퍼 구조를 형성하는 네 번째 기술은 형성될 버버 구조에 대한 지지 기판에 기초한 것으로, 그 표면이 양각화되어 있으며, 즉 지지 기판 상에 버퍼 구조의 구성 성분이 도포된다.
지지 기판의 표면은 평면이 아니기 때문에, 버퍼 구조의 구성 성분의 도포는 소정의 특성을 갖는 구성된 버퍼층을 낳는 국지적인 융합(coalescence)과 성장 선택도 효과로 이방성(異方性)으로 형성된다.
버퍼 구조를 형성하는 이 네 번째 방법은 결정의 결함 제한 특성에 대응하는 버퍼층에서 획득된 특성들과 같은 파라미터를 갖는 소정의 기술을 이용하여, 버퍼 구조상에 형성될 박리 구조(I)가 진성(inrinsic quality) 구조를 갖도록 한다.
지지 기판의 토포그래피(topography)의 선택은 그 결과를 얻기 위한 본질적인 요소 중의 하나이다.
지지 기판의 전체 표면에 걸쳐 주기적으로 반복되는 패턴을 갖는 토포그래피를 선택해서, 웨이퍼의 전체 표면에 대해 균일한 효과를 미치게 하는 것이 바람직하다.
예를 들면, 일정한 간격의 밴드(band)를 갖는 지지 기판이 있을 수 있다.
밴드에 있어서 토포그래피의 이러한 유형에 대하여, 그리고 몇가지 증착 조건하에서, 에피택시층의 전위를 밴드에 근접하게, 특히 밴드의 코너(corner)들에, 성공적으로 집결시킬 수 있다.
그 안에 대부분의 전위들이 한정되어 있는 레이어의 두께가 버퍼층을 형성한다.
지지 기판의 전체 표면에 걸쳐서, 주기적으로 간격을 둔 밴드에서의 지지 기판의 특정 표면 토포그래피에 대하여, 상기 밴드는 지지 기판 상에 형성된 절연 재료로 편리하게 구성되며, 따라서 이후에 도포될 재료에 마스크를 형성한다.
또한, 결정계 재료들의 중간층(intermediate layer)이 버퍼 구조의 성장을 위한 기판으로서 작용하는 양각화된 구조와 고체 기판(solid substrate) 사이에 삽입될 수 있으며, 따라서 양각화된 절연 구조가 충분히 얇아져서 그 아래의 성장 기판상에 버퍼 구조의 성장을 재개하는 것을 방해하지 않게 된다.
이 기술은 ELOG(Epitaxially Laterally Overgrown)이라고도 불리며, 주로 MOCDV(Metal Organic-Chemical-Vapor-Deposition) 에픽탁시에 의한 질화막의 도포에 이용된다.
예를 들면, 수지 나카무라(Shuji Nakamura)에 의한, 정기 간행물 "Material Reserch Community" 1998년 5월 23호 No.5에 개재된 "InGaN/GaN-Based Laser Diodes with an Estimated Lifetime of Longer than 10000 hours"라는 제목의 논문을 기초로 활용할 수 있는데, 여기에서는 특히 SiO2 밴드 구조상의 GaN의 성장을 기술하고 있다.
본 문헌에서 나중에 나오는 실시예 9는 ELOG에 의해 버퍼 구조를 형성하는 이 네 번째 기술을 이용하여 형성한 GaN 구조를 기술할 것이다.
(버퍼 구조를 포함할 수도 있고 포함하지 않을 수도 있는) 기판(1)의 구조적인 배치에 상관없이, 결정의 결함이 아주 적거나 없는, 다층 구조(I)의 계면에서 결정계 재료로 기판(1)이 형성된다.
적어도 다층 구조(I)를 형성하는 서로 다른 층들 중의 몇몇은, CVD나 MBE에 의한 에피탁시로 기판(1) 상에 성장함으로써 편리하게 형성된다.
제1 실시형태에서, 이러한 층들 중의 적어도 몇몇은 각 층에 대한 하층을 형성하고 바로 연속해서, 제 자리에서 성장되며, 이 경우에 하층들도 층 성장에 의해서 편리하게 형성된다.
제2 실시형태에서, 이러한 층들 중의 적어도 몇몇은 예컨대 CMP 연마, 열처리 또는 다른 평탄화 기술에 의해, 각 층에 대한 하층에 가벼운 표면 마무리 처리를 하는 단계 이후에, 성장된다.
끝으로, 다층 구조(I)는 결정계 재료의 층들을 포함한다.
재활용 전의 다층 구조(I)는 적어도 두 개의 유용층들보다 크거나 동등한 두께를 포함한다.
그렇다고 해도, 다층 구조(I)는 두 개의 유용층들보다 알맞게 두꺼워서, 유용층을 박리할 때 일반적으로 발생하는 결함을 바로잡기 위한 재활용 동안에 가해지는 처리 중에 제거되는 재료의 두께를 보상한다.
도 1c 또는 도 2c를 참조할 때, 박리 후의 층(3)에 도시된 바와 같이, 박리 후에는 거칠기, 두께 변이, 구조적 결함 및/또는 다른 종류의 결함이 도너 웨이퍼(10)의 표면에서 자주 발견된다.
예를 들면, 돌출 및/또는 거친 부분이 박리 후에, 잔존 도너 웨이퍼(10)의 박리 표면 상에 나타날 수 있다.
다층 구조(I)의 표면에 나타나는 양각화된 이러한 표면 부분은 주로 박리 도중에 이용되는 기술 및 박리의 방식에 따라 결정된다.
- 따라서, 예를 들면, 공장에서 자주 이용되는 한가지 박리 방법은, 도너 웨이퍼(10)의 전체 표면에 걸쳐서 보다는, 도너 웨이퍼(10)의 부분(일반적으로 거의 중앙 부분)에 걸쳐서만 유용층을 박리하고, 도너 웨이퍼(10)의 표면에 걸쳐서 돌출 부분들을 남기는 것으로 구성된다. 이러한 돌출 부분은 일반적으로 단일 구획(single-piece)이며, 도너 웨이퍼(10)의 표면의 주변부 주위에 위치하고, 따라서 모든 돌출 부분을 실무상 "박리 고리"라고 부른다.
- 따라서, 예를 들면 상술한 스마트 컷(Smart-Cut) 기술과 같은, 기존의 박리 기술들은, 예컨대 본 문헌에서 나중에 자세히 기술할 것처럼 때때로 표면 거칠기를 유발한다.
따라서, 박리 전 다층 구조(I)의 두께는 적어도 두개의 박리될 층이어야하고, 재생 조작(들) 중에 제거되는 재료의 최소량에 대응하는 두께 마진과 같거나 큰 두께여야 한다.
따라서 이 두께 마진은 (이후에 설명할) 스마트 컷 유형의 박리 후에 재생하는 경우에 있어서는 대략 1 마이크론(micron) 정도가 전형적이다.
하지만, 이 두께 마진은 선택적 화학 에칭과 같은 고성능 재활용 기술을 이용함으로서 줄일 수 있다.
본 발명에 따른 재활용 도중에 가해지는 처리의 한가지 주 유형은, 재활용 후에 박리될 수 있는 적어도 하나의 다른 유용층을 포함하는, 다층 구조(I)의 부분만이 유지될 수 있도록 하기 위해 적합한 재료을 제거하는 처리이다.
이러한 기판 제거(들)가 도너 웨이퍼(10) 상에, 즉 박리 후 남아있는 다층 구조(I)의 아무 것도 없는(free) 표면에 가해진다.
재활용을 하는 하나의 특정 방법에 있어서는, 그 위의 유용층이 박리된 다층 구조(I)의 부분을 제거하도록 표면 처리가 가해진다.
특히, 이 표면 재료의 제거는 전위 유형 결정 섭동(dislocation type crystallographicc disturbance) 또는 고립 결함과 같은, 박리 중에 나타난 표면 결함을 포함하는 표면 두께를 제거한다.
따라서 아래와 같은 몇가지 표면 처리가 개별적으로 또는 함께 가해질 수 있다.
- 플라즈마에 의해 또는 분무화(atomisation)에 의해, 용액기(bath) 내에서 편리하게 적용되는 건식 또는 습식 화학 에칭으로서, 에칭은 단순히 화학적, 전기화학적, 또는 광전화학적인 것이어도 되며, 기계적-화학적 연마 도중에 가해지는 에칭과 같이 다른 어떤 동등한 에칭이어도 된다.
- 어닐링, 예컨대 수소 분위기에서의 어닐링
- 화학적 에칭, 예컨대 어닐링과 함께 HCl 분위기 하에서의 화학적 에칭.
- 어닐링 단계에 유리하게 선행하는 (불산 용액에 의한 어택(attack)과 같은) 화학적 처리를 유리하게 이용하여, 탈산(脫酸)화에 의해 산화된 층을 제거하는 단계에 이어서, 다층 구조(I)의 표면상에, 해당 기술 분야의 숙련된 자에게 알려져 있는 산화 기술을 이용하여 수행되는, 표면 산화 단계. 이러한 종류의 출혈적인 산화 처리는 본 문헌에서 추후에 기술할 것이다.
표면 처리는 특히, 지난 네 가지 표면 처리의 경우에 있어서, 박리 후에 남아 있는 다층 구조(I)의 표면 조건뿐 아니라, 그 두께의 균일성도 현저하게 향상시키며, 이는 유용층을 박리하는 경우에 본딩(bonding)이 가해지면 특히 유용하다.
이용되도록 선택되는 표면 처리(들)에 상관없이, 이 처리가 가해지기 전의 표면 조건과 비교해서, 표면 처리(들)은 다층 구조(I)의 표면 조건을 향상시킬 수 있다.
첫 번째 경우에, 다층 구조(I)의 구조적 및 기하학적 특성에 있어서의 향상은 충분히 만족할 만해서, 추가적인 재료 제거의 처리들이 없어도 유용층을 박리할 수 있다.
첫 번째 경우 및 박리 전 다층 구조(I)의 제1 배치에 있어서, 다층 구조는 거의 동일한 특성을 갖는 동일한 재료의 몇몇 층으로 이루어진다.
첫 번째 경우 및 박리 전 다층 구조(I)의 제2 매치에 있어서, 이 다층 구조는, 예컨대 도 1a, 도 2a, 도 3 또는 도 4에 도시된 바와 같이, 그들의 계면 각각에서 서로 크게 상이한 물성을 갖는 몇 개의 층을 포함한다.
다층 구조(I)의 배치와 상관없이, 박리 후에, 재료들이 소정의 두께 이상의 표면으로부터 제거되어서, 마침내 이후의 박리 공정에서 박리될 수 있는 하나 또는 몇 개의 유용층(들)을 포함하는, 하나 또는 몇 개의 층(들)이 남게 된다.
두 번째 경우에, 표면 처리의 이용 후 얻어지는 다층 구조(I)의 구조적 및 기하학적 특징에 있어서의 향상은 또다른 이후의 재료 제거 처리 없이 유용층을 박리하기에는 충분치 않다.
이러한 표면 처리들 후에 가해지는 추가적인 처리들은, 이웃하는 층에 대하여 한 층을 선택적으로 제거하는 것을 유리하게 포함하며, 두 층들 사이의 선택은 근본적으로 이들 두 층을 구성하는 두 재료의 특성에 있어서 중요한 차이에 기인한다.
선택적인 재료 제거는, 예컨대 분쇄(grinding), 연마(polishing), 마멸(abrasion) 및/또는 충격(bombardment)에 의한 기계적 제거와 같은, 예컨대 다층 구조(I)의 부분에서 재료을 더 많이 제거하는 것과 같은, 표면 처리 후에 얻어지는 것과는 다른 또다른 재료 제거를 따를 수도 있다.
하지만, 선택적인 재료 제거를 위한 처리는 표면 처리나 더 많은 양의 재료 제거와 같이 필수적으로 가해지는 선행 처리 없이 가해질 수도 있다.
이런 선택적인 재료 제거를 하기 위해서, 박리 전에, 다층 구조(I)는 상층에 있는 재료의 제거를 멈추게하는 층을 포함하는데, 즉, 계면 가까이 있는 층을 형성하는 두 재료들은, 선택적으로 재료을 제거하는 수단이 있도록, 다시 말하자면, 스톱층(stop layer)을 어택(attack)하는 능력보다 제거될 층을 어택하는 능력이 훨신 크도록 선택된다.
그리고 난 뒤에, 스톱층 위의 다층 구조(I) 부분 즉, 기판(1) 반대쪽의 스톱층 측에 박리를 한다.
재료의 선택적인 제거을 위한 몇 가지 기술은 보호층(3)에 대해서도 이용할 수 있다.
재료의 선택적인 제거를 위한 첫 번째 기술은 선택적으로 제거될 층 상에 마찰력을 가해서, 제거될 재료의 적은 부분이라도 벗겨내는 것으로 구성된다.
예를 들면, 이러한 마찰력은 연마판(polishing plate)에 의해 가해질 수 있으며, 분쇄 및/또는 화학 작용과 함께 가해지는 것도 가능하다.
스톱층을 형성하는 재료은, 스톱층을 형성하는 재료을 기계적으로 어택하는 능력이, 제거될 상층에 있는 재료을 어택하는 능력보다 현저하게 낮은 재료을 어택하는 기계적인 수단이 존재하도록 반도체 중에서 선택되며, 따라서 적어도 하나의 선택적인 기계적 어택의 이용에 적합하게 된다.
따라서 스톱층의 재료은 그 상층보다도 이용되는 기계적 어택에 대한 저항이 현저하게 크다.
결과적으로, 예를 들면, 보호층(3)을 적절하게 경화해서 상층부를 제거하기 위해 선택된 기계적 어택에 대해서 상층보다 더 저항력이 크도록 만들 수 있다.
따라서, 예를 들면, 특히 5%와 50% 사이의 탄소(C) 농도로 탄화된 Si와 같은 반도체는 탄화되지 않은 동일한 반도체보다 더 단단하다는 것이 알려져 있다.
재료의 선택적인 제거를 위한 두 번째 기술은 제거할 재료을 화학적 및 선택적으로 에칭하는 것으로 구성된다.
제거할 재료에 적합한 에칭 용액과 함께 습식 에칭 처리를 이용할 수 있다.
플라즈마에 의한 또는 분무화에 의한 에칭처럼, 재료을 제거하는 데에 건식 습식 처리를 이용할 수도 있다.
에칭은 단지 화학적이거나, 전기화학적이거나, 광전화학적이어도 된다.
스톱층을 형성하는 재료은, 제거될 상층의 재료보다 스톱층을 형성하는 재료을 에칭하는 능력이 현저하게 낮은, 에칭용 유체(즉, 에칭이 건식이냐 습식이냐에 따라서 가스 또는 용액)가 존재하도록 반도체 중에서 선택하며, 따라서 선택적인 에칭을 실시할 수 있게 된다.
그러나, 에칭을 완전히 스톱시키지 않을지라도, "스톱층"이라는 표현은 에칭을 "스톱"시키는 것을 주기능으로 갖는다는 것에 주의해야 한다. 이는 특히 우리가 더 정확하게 "분무비(atomisation rate)"이나 "어택비(attack rate)"에 관하여 언급하는 분무에 의한 에칭의 경우에서 그러하다.
일반적으로, B 층에 대한 A층을 에칭하는 선택도는 그 비율과 연관된 선택 요소에 의해 정량화된다.
따라서 스톱층은, 자신과 (기판(1)을 포함하는) 그 밑의 부분을 보호함으로써, 화학적 어택에 대한 장벽으로서의 역할을 한다.
선택적인 에칭에 관한, 제거될 층의 재료와 스톱층의 재료 사이에서 화학적 에칭의 선택도는 아래와 같은 사실에 의해 구해진다.
- 두 재료는 서로 다르다. 또는,
- 두 재료는 적어도 하나의 원소(atomic element)를 제외한 거의 동일한 원소들을 포함한다. 또는,
- 두 재료는 거의 동일하지만, 재료 내의 적어도 한 원소의 원자 밀도가 다른 재료 내의 동일한 원소의 원자 밀도와 크게 다르다. 또는,
- 두 재료는 상이한 다공성(porosity) 밀도를 갖는다.
예를 들면, SiGe는 KOH(수산화 칼륨(potassium hydroxide), 선택도 대략 1:100), NH4OH(수산화 암모늄(ammonium hydroxide), 선택도 대략 1:100) 또는 TMAH(4메틸 수산화 암모늄(tetramethyl ammonium hydroxide)와 같은 화합물을 포함하는 용액으로 Si를 에칭하는 것에 대해 스톱층처럼 작용한다는 것이 알려져 있다.
예를 들면, 25% 이상의 게르마늄 농도를 갖는 SiGe는 TMAH와 같은 혼합물을 함유하는 용해제로 20% 이하의 게르마늄 농도를 갖는 SiGe를 에칭하는 것에 대한 스톱층의 역할을 하는 것으로 알려져 있다.
예를 들면, 2 x 1019cm-3 이상의 붕소와 같은 선택된 도핑 원소 및 선택된 농도로 적절히 도핑된 Si는 EDP(ethylene diamine and pyrocathechol), KOH 또는 N2H2(hydrazine)와 같은 혼합물을 함유하는 용해제로 도핑되지 않은 Si 재료를 에칭하기 위한 스톱층의 역할을 하는 것으로 알려져 있다.
예를 들면, 다공성 Si는 KOH 또는 HF + H2O2와 같은 혼합물을 함유하는 용해제를 이용하여 비다공성 결정질 Si에 대해 선택되는 에칭제를 이용하여 에칭된다.
이러한 물질의 화학적 제거는 재료를 어택하기 위한 기구적 또는 다른 수단의 이용을 수반하게 된다.
특히, CMP 폴리싱이 선택적 화학적 에칭 용법으로 이용된다.
선택적 화학적 에칭은 연마, 그라인딩, 어브레이션(abration), 또는 기타 수단과 같이 재료를 어택하는 기구적 수단에 의해 가해지는 물질의 소거에 전후할 것이다.
물질의 선택적 소거를 위한 제3 기술로는 희생 산화(sacrificial oxidation) 적용을 포함한다.
이에 대해서, 다층 구조(I)는 하층(subjacent layer) 보다 더 큰 산화용량을 갖는 산화가능층(oxidisable layer)을 포함하고, 이 층은 스톱층의 역할을 하도록 남겨지는 하층에 대해 선택적으로 제거될 층이다.
산화가능층은 박리(taking off) 이전에(또한 재활용 이전에) 다층 구조(I)내에 포함되며, 박리는 다음으로 산화가능층 위에 위치한 다층 구조(I)의 일부, 다시 말하면 기판(1)에 대향하는 스톱층 측상에 적용된다.
산화가능층은 재활용시 다층 구조(I)의 표면에서 박리 이후에 산화되고, 다음으로 상술한 표면 재료의 제거를 위한 처리 기술에 대응한다.
선택된 구조와는 무관하게, 희생 산화 공정은 산화층 형성 단계, 아마도 어닐링 단계, 및 환원 단계를 포함한다.
산화는 일 또는 수개의 층의 산화에 적용된다.
또한, 산화는 스톱층의 표면에 인접하게 수행된다.
산화는 열적 산화와 같은 공지된 산화 기술을 이용하여 수행된다.
열적 산화가 이용되는 특별한 경우에, 주요 파라미터로는 산화 온도와 기간이다.
다른 주요 파라미터는 분위기의 산화 특성, 산소량 및 처리 압력 조건이다.
이러한 파라미터들은 양호하게 제어되는데, 이는 공정의 이러한 적용의 재생 능력이 우수하다는 것을 의미한다.
어닐링 단계의 목적은 이전 산화 단계에서 발생할 수 있는 결함을 치료하는 것이다.
산화 단계는 예를 들면 플루오르화수소산 조(hydrofluoric acid bath)를 이용한 화학적 처리에 의해 스톱층에 대해 선택적으로 산화층을 제거하는 단계와, 상기 선택적 물질 제거를 이루는 단계로 구성된다.
개략적으로, 10 또는 20% 플루오르화수소산 조에 수분 동안 침지된 산화된 실리콘은 일반적으로 이러한 산화의 두께의 100 내지 수백 나노미터를 제거한다.
본 발명에 따른 공정에서 기판의 선택적 제거를 위해 이용되는 방법과는 무관하게, 모든 경우에서 재활용 이후에 남는 다층 구조(I)의 층의 품질은 재활용 이전에 가진 품질과 거의 동일하고, 에피텍시층의 품질과 유사한 품질을 갖는 층의 형성 동안(제1 박리 이전)의 원래의 품질과 유사하게 유지될 수 있다.
제거 가능층은 본 발명에 따른 재활용 이후에 다층 구조(I)내에 남아있고, 따라서 매우 우수한 품질을 유지하고, 특히 구조적 품질을 유지한다.
재활용 동안 적용되는 재료 및 재활용 이전의 도너 웨이퍼의 선택적 제거의 예가 본 명세서의 나머지 부분에서 설명되는데, 박리 공정이 이용될 수 있다.
도 1a를 참조하면, 박리 이전의 다층 구조(I)는 제1층(2) 및 상기 제1층(2) 상의 제2층(3)으로 구성되며, 제1층(2)은 제2층(3)의 선택적 제거를 위한 스톱층을 형성한다.
층(2) 및 층(3)은 각각 유용층보다 더 두껍거나 동일한 두께이다.
박층을 박리하기 위한 방법이 도 1b 및 1c에 도시된다.
본 발명에 따른 양호한 제1 박리 단계는 이탈을 수행하기 위하여 제2층(3)내에 취성 영역(embrittlement area)을 생성하여, 필요한 층을 박리한다.
이러한 유형의 취성 영역을 생성하기 위해 이하와 같은 수개의 기술이 이용될 수 있다:
Smart-cut(등록 상표) 기술로 칭하며 당해 분야의 숙련자에게 공지(또한, 웨이퍼를 줄이는 기술을 다루는 다수 문헌에 기재됨)된 제1 기술은 원자 종류(예를 들면 수소 이온)가 소정 에너지로 도입되는 제1 단계를 포함하여, 취성 영역을 생성한다.
제2 기술은 예를 들면 문서 EP-A-0 849 788에 개시되며, 적어도 하나의 다공성 층을 생성함에 의해 약화된 계면을 형성하는 것으로 구성된다.
약화된 영역은 이들 2 기술 중 하나에 따라 유익하게 형성되며, 이 예에서는 본 발명에 따른 공정 이후에, 제1층(2)과 제2층(3) 사이에 또는 제2층(3)내에 생성된다.
도 1b를 참조하면, 박층을 박리하는 것에 대한 제2 단계는 도너 페이퍼(10)의 표면에 수용 기판(5)을 추가하는 단계로 구성된다.
수용 기판(5)은 충분한 강성 기계적 지지체를 형성하여, 일부가 도너 웨이퍼(10)로부터 박리될 제2층(3)을 지지하고, 외부로부터의 기계적 응력으로부터 보호한다.
이 수용 기판(5)은 예를 들면 실리콘 또는 석영 또는 임의의 다른 재료로 제조될 수 있다.
수용 기판(5)은 다층 구조(I)와 밀접하게 접촉하고 접합함에 의해 추가되고, 기판(5)과 구조(1) 사이는 분자 접합이 바람직하다.
이러한 접합 기술, 및 그의 변형은 특히 Q.Y. Tong, U. Gosele and Wiley 저 "emiconductor Wafer Bonding"(Science and technology, Interscience Technology)에 기재되어 있다.
필요한 경우, 접합은 접합될 대응하는 표면의 적절한 초기 처리 및/또는 열 에너지 투입 및/또는 부가적인 바인더 추가가 수반된다.
그러므로, 예를 들면, 접합 동안 또는 직후 이용되는 열처리는 접합을 강하게 한다.
접합은 또한 다층 구조(I)와 수용 기판(5) 사이에 삽입된 특별히 강한 분자 접합 능력을 갖는 실리카와 같은 접합층에 의해 제어될 수 있다.
바람직하게는, 수용 기판(5)의 접합 면을 형성하는 재료 및/또는 존재한다면 형성된 접합층의 재료는 전기적으로 절연되어 박리층으로부터 SeOI 구조를 형성하고, 이 경우 SeOI 구조의 반도체층은 제2 전송층(3)의 박리된 부분이다.
일단 수용 기판(5)이 접합되면, 도너 웨이퍼(10)의 일부는 이탈시킴에 의해 사전에 형성된 약화된 영역에서 제거된다.
상기 제1 기술(Smart-cut(등록 상표)의 경우에, 도입된 영역(취성 영역을 형성)은 열 및/또는 기구적 처리가 수행되거나, 다른 임의 유형의 에너지 입력으로의 처리가 수행되어, 취성 영역에서 이탈시킨다.
상기 제2 기술의 경우, 약화된 영역은 기구적으로 처리되거나, 다른 유형의 에너지가 입력되어, 약화된 층에서 이탈한다.
이들 2가지 기술 중 하나에 따른 취성 영역에서의 이탈은 웨이퍼(10)의 대부분을 제거하여, 만약 있다면 박리된 제2층(3)의 부분 중 남아 있는 모든 부분(여기서는 유용층을 표시), 만약 있다면 접합층 및 수용 기판(5)을 포함하는 구조를 수득한다.
박리층에서 형성된 구조의 표면에 대한 다듬질 단계는 예를 들면, 화학적 기구적 연마 CMP, 에칭 또는 적어도 하나의 열 처리를 이용하여 표면 거칠기, 두께의 비균일성 및/또는 바람직하지 않은 층들을 제거하는데 바람직하게 적용된다.
하나의 특정 구조에서, 물질을 선택적 제거한 스톱층이 유용층내에 포함될 수 있는데, 이는 이 스톱층에서 중지되는 물질의 선택적 제거에 의해 유용층의 다듬질을 개선하기 위한 것이다.
박리 후층(3')은 박리 이후에 남겨지며 제1층(2) 위에 위치한 제2층(3)의 부분을 형성하고, 완성된 웨이퍼는 재활용될 도너 웨이퍼(10')를 형성하여 다음 층을 박리하는 동안인 추후에 재이용될 수 있다.
그러한 도너 웨이퍼(10')의 재활용의 결과가 도 1d에 도시된다.
표면 완성 단계 이전 또는 이후에 제1층(2)에 대한 박리 후층(3')내의 물질의 선택적 제거가 이용된다.
도너 웨이퍼(10")는 다음으로 어떠한 추가 단계 없이 순차적인 박리 동안 제1층(2)에서 박리된 유용층을 제공할 수 있다.
박리 이전의 도너 웨이퍼(10)의 다른 구성에서, 도너 웨이퍼는 수개의 쌍들을 포함하는데, 각각은 상기 제1층(2) 및 제2층(3)으로 구성되며, 각각의 쌍의 제2층은 재료를 선택적으로 제거할 수 있는 능력에 의해 동일 쌍내에서 제1층에 대해 선택적으로 제거될 수 있다.
바람직하게는, 아래에 있는 층에 대해 한 쌍 중에서 일 층(2)내의 재료를 선택적으로 제거하는 수단이 있으며, 이는 또한 다층 구조(I)내에 포함된다.
이러한 구조에서 층(3)은 하층(2)에 대해 선택적으로 제거될 수 있거나 또는 층(2)은 아래에 있는 층에 대해 선택적으로 제거될 수 있다.
또한, 이러한 구조 및 일 특별 경우에, 층(2) 아래의 층은 다른 쌍의 층에 속하는 층(3)이다.
그러한 수개의 층 쌍을 포함하는 다층 구조(I)의 특정 구조의 일예는 도 3을 참조로 설명되며, 여기서 다층 구조(I)는 제1층(2A) 및 제2층(3A)으로 구성되는 제1쌍과 제1층(2B) 및 제2층(3B)으로 구성되는 제2쌍을 포함하며, 각각의 층은 유용층에 대해 두께가 동일하거나 더 두껍다.
본 발명에 따른 일 공정에 따르면, 도너 웨이퍼(10)의 구조에서, 하나 또는 수개의 층은 하나 또는 수개의 단계에서 제거될 수 있으며, 본 발명에 따른 하나 또는 그 이상의 중간 재활용 단계는 박리 이후에 남아있는 층의 일부내의 물질의 선택적 제거에 의해 적용되며, 하층은 박리될 수 있는 적어도 하나의 유용층을 포함한다.
그러므로, 이러한 특정 구성으로 하나 또는 수개의 재료층을 갖는 유용층을 박리하는 것이 가능하다.
도 2a를 참조로, 이 경우의 다층 구조(I)는 박리이전에 위에 있는 제2층(3B)과 기판(1)에 인접한 제3층(3A) 사이에 삽입되는 제1층(2)을 포함한다.
제2층(3B) 및 제3층(3A)의 두께는 유용층의 두께보다 같거나 크다.
제1층(2)내의 재료는 대응하는 계면에서 2개의 층(3A 및 3B) 중 적어도 하나에서 재료를 어택할 수 있는 능력과는 현저히 상이한 제1층(2)을 형성하는 재료를 어택할 수 있는 능력으로 재료를 제거하는 적어도 하나의 수단이 있도록 선택된다.
따라서 선택적 물질 제거 이행이 가능하다.
제1 구조에서, 제1층(2)의 두께는 박리될 유용층의 두께보다 같거나 더 크다.
그 결과 상술한 것들 중 하나와 등가인 구조가 된다.
제2 구조에서, 층(3A 및 3B)의 결정학적 구조, 특히 격자 파라미터는 거의 동일하며, 따라서 제1층(2)이 인접한 층(3A 및 3B)의 결정학 구조를 현저하게 손상시키는 것은 바람직하지 않으며, 특히 제1층(2)상에 형성되는 동안 제2 상층(3B)이의 결정 성장을 손상하는 것은 바람직하지 않으며, 이 경우 격자 파라미터는 제1층(2)에 인접한 부분(3A)에 대한 격자 파라미터와 거의 동일해야 한다.
이러한 결과는 이하 설명하는 사항 중에서 제1층(2)의 하나 또는 수개의 실시예를 이용하여 수득된다.
제1층(2)의 제1 실시예에서, 이러한 제1층은 탄력적으로 제한되어서 이 층의 재료의 격자 파라미터가 제1층(2)의 격자 파라미터와는 현저히 상이하더라도, 그 격자 파라미터는 인접한 영역(3A)의 격자 파라미터와 거의 동일하다.
다음으로 이러한 동작을 성공적으로 수행하기 위해서는 2개의 주요 조건이 고려되어야 한다.
- 제1층(2)의 공칭 파라미터 및 인접한 영역(제3층(3A)내에 포함됨)의 격자 파라미터는 서로 크게 상이하지는 않아서, 제1층(2)내의 결함(예를 들면, 전위(dislocation) 또는 국부응력(local stress))이 발생하는 것을 방지한다.
- 제1층(2)은 층의 두께를 통한 탄성 변형(strain)의 진행성 이완 및/또는 결함 발생을 방지하기 위하여 충분히 얇아야 한다. 이를 수득하기 위하여, 탄력적으로 변형된 반도체 재료로 제조되는 그러한 제1층(2)의 두께는 당해 분야의 숙련자에게 공지된 임계 두께 이하이어야 하며, 이는 인접한 층들의 재료 중 그 성분 재료에 의존하며 또한 변형된 층을 만들기 위한 기술에 의존한다.
SiGe(50%-50%)의 2 층(3A 및 3B) 사이의 Si 층(2)에 대해 통상 접하게 되는 임계 두께는 대략 수십 나노미터와 같다.
제1층(2)의 제2 실시예에서, 제1층(2)에 대해서는 그 인접 영역이 제조되는 재료의 격자 파라미터와 거의 동일한 공칭의 격자 파라미터를 갖는 재료가 선택된다.
그러므로, 제1 실시예와는 상이하게, 이 경우의 제1층(2)의 결정학 구조는 현저하게 이완된다.
따라서, 제1 재활용 단계 동안 적용되는 물질 제거 동안의 선택적 기준을 만족시키기 위해서, 예를 들면 제1층(2)에 대한 재료는 인접한 재료들 중 적어도 하나에는 없는 적어도 하나의 구성 요소를 가지도록 선택되나, 제1층(2)내의 재료는 인접 영역의 격자 구조와는 유사한 격자 파라미터를 가지며, 이러한 구성 요소는 물질의 선택적 제거 동안 고려될 인접층에 대해 선택적으로 결정될 필수 구성 요소이다.
한 특별한 경우, 제1층(2)내의 재료 중 구성 요소는 물질의 선택적 제거를 고려할 때 인접 영역을 구성하는 재료에는 없고, 2개의 재료는 전적으로 상이하다.
다른 특별한 경우, 물질의 선택적 제거를 고려할 때 인접 영역과는 상이한 제1층(2)내의 모든 구성 요소는 추가 구성 요소이거나 또는 고려되는 인접층에는 존재하지 않는 구성 요소일 것이다.
예를 들면, 인접 영역과 거의 동일한 격자 파라미터를 갖는 제1층(2)이 도핑될 수 있어서, 이러한 격자 파라미터는 도핑 이후에 현저하게 손상되지는 않는다.
제1층(2)이 물질의 선택적 제거에 의해 고려되는 인접 영역이 제조되는 재료와 동일한 재료로 구성되는 경우, 이 도핑 요소는 선택 능력을 결정할 요소이다.
제1층(2)을 도핑하는 경우, 전위와 같은 결함 특히 전위로 인한 결함을 원치 않는다면, 제1층(2)의 두께는 일부 경우에 당해 기술 분야의 숙련자에게 공지된 임계 두께 미만으로 유지될 수 있다.
제1층(2)의 제3 실시예에서, 미리 형성된 층(3A)은 다공성층을 형성하기 위하여 표면이 다공성이 된다.
이러한 다공성의 증가는 양극 산화(anodisation)에 의해 또는 다른 다공성 기술, 예를 들면 EP 0 849 788 A2에 개재된 것과 같은 기술에 의해 구현될 수 있다.
도너 웨이퍼(10)는, Si로 이루어진 지지 기판 및 버퍼 구조를 제조하기 위한 상기 제1 기술에 따라 제조된 SiGe로 이루어지고, 버퍼 층과 부가적인 층을 포함하는 버퍼 구조와, SiGe를 포함하는 다층 구조(I)로 이루어진 기판(1)으로 구성된다.
버퍼 층에서 Ge의 농도는 바람직하게는 지지 기판이 있는 인터페이스로부터 점차적으로 증가하여, 상기한 바와 같이 SiGe 격자 파라미터를 변경한다.
두께는 30% 미만의 Ge의 표면 농도에 대하여 통상적으로 1 내지 3 마이크로미터로, 표면에서의 양호한 구조적 완화를 획득하고, 격자 파라미터의 차이에 관련된 결함을 한정하여, 이들이 매립된다.
부가층은 버퍼층에 의하여 현저하게 완화된 SiGe로 제조되며, 유리하게는 Ge의 균일한 농도는 계면에 근접한 버퍼층의 농도와 거의 동일하다.
완화된 SiGe 층 내의 실리콘의 게르마늄 농도는 통상적으로 15% 내지 30% 이다.
이 30%의 제한은 현 기술의 통상적인 제한을 나타내나, 미래에 가변될 수도 있다.
부가층의 두께는 경우에 따라 아주 상당히 광범위하게 가변할 수도 있으며, 통상적인 두께는 0.5 마이크론 내지 1 마이크론이다.
도 2a를 참조한 예를 들어, 박리 전의 다층 구조(I)는 유리하게는 다음 층들의 트리플렛을 구비한다.
- 박리될 유용층의 두께보다 큰 두께를 가지는 현저하게 완화된 SiGe로 제조된 층(3A)
- 층(3A) 상의 층(2)
- 박리될 유용층의 두께보다 큰 두께를 가지는, 상기 현저하게 완화된 SiGe 층(2) 상의 층(3B)
층(2)은 다음 재료들 중 하나로 구성된다.
- 스트레인된 Si; 또는
- 스트레인된 SiGe.
층(2)이 스트레인된 Si 또는 SiGe로 제조되는 경우에서, 이 층(2)의 두께는 임계 두께를 초과해서는 안된다는 것을 기억해야 한다.
따라서, 예컨대, Ge의 농도가 20%에 거의 동일한 SiGe의 2개층 사이에 삽입된 스트레인된 Si로 제조된 층(2)에 대하여, 임계 두께는 통상적으로 약 20 나노미터 정도이다.
몇몇 형태의 에칭은 유리하게는, 층(2)의 재료에 따라, 층(3B)의 일부를 박리한 후 사용될 수도 있다.
- 층(2)이 스트레인된 Si로 제조되면:
- SiGe로 제조된 상부(overlying part)는 S2형 용액으로 선택적으로 에칭된다;
및/또는
- 박리 후 남아있는 층(3B)이 제거된 후에, 층(2)은 Si형 용액으로 선택적으로 에칭된다.
- 층(2)이 Ge 농도가 거의 25% 이하인 스트레인된 SiGe로 제조되고, 상층의 Ge 농도가 거의 25% 이하이면,
- SiGe로 제조된 상부는 Sc1형 용액으로 선택적으로 에칭된다.
- 층(2)이 Ge 농도가 거의 20% 이하인 SiGe로 제조되고, 하부층의 Ge 농도가 거의 25% 이하이면,
- 박리후 남아있는 층(3B)이 제거된 후, 층(2)은 Sc1형 용액으로 선택적으로 에칭된다.
SiGe 또는 Si로 제조된 층(2)은 또한 붕소 또는 인과 같은 도핑 요소로 도핑될 수도 있어서, 화학적 에칭의 선택도를 향상시킨다.
다층 구조(I)의 일 특정 구조에서, 다층 구조(I)는 이들 층(3A, 2, 3B)의 트리플렛을 수 개 구비한다.
이 구성의 하나의 특별한 경우에서, 다층 구조(I)는, 예컨대 도 3에 도시된 바와 같이 층(2, 3)의 쌍으로만 구성된다.
후자의 경우에서, 유리하게는, 도 4에 도시된 도너 웨이퍼(10)와 같은, 2개의 연속하는 층의 트리플렛을 분리하는 층(2)이 존재할 것이다.
따라서, SiGe 와 층(2)의 재료 간의 선택적 에칭을 유리하게 포함하는 본 발명에 따른 재활용 방법에 의하여 분리된 하나의 또는 수개의 동작으로 하나 또는 수개 층의 박리를 포함하는 모든 박리 방식을 찾는 것은 유리하고 용이하다.
예 2:
도너 웨이퍼(10)는,
- 기판(1)으로서,
- Si로 제조된 지지 기판;
- 버퍼 구조를 형성하는 상기 제1 기술에 따라 형성된 SiG로 제조되며, SiGe로 제조된 버퍼층과 Ge로 제조된 부가층을 구비하는 버퍼 구조
로 구성된 상기 기판(1):
- 박리전 AsGa 및/또는 AlGaAs를 구비하는 다층 구조(I)
로 구성된다.
버퍼층의 Ge 농도는 바람직하게는 지지 기판과의 계면으로부터 점진적으로 증가하여, Ge로 제조된 부가층의 격자 파라미터에 관하여 Si 지지 기판의 격자 파라미터를 변화시킨다.
버퍼층의 Ge 농도는 2개의 재료들 간의 이론적 메시(mesh)에서의 완전한 일치를 위하여 약 0 에서 약 100%로 또는 보다 자세하게는 약 98%까지 증가된다.
도 1a를 참조한 예를 들면, 박리 전의 다층 구조(I)는 유리하게는 다음 층들의 쌍을 구비한다.
- AlGaAs로 제조된 층(2);
- 현저하게 완화된 AsGa로 제조되며, 박리되는 사용가능 층의 두께보다 큰 두께를 가지는, 층(2) 상의 층(3).
박리는, 층(2) 위의 다층 구조(I)의 일부에 적용되며, 재활용은, 구연산(C6H8O7)과 약 6 내지 7의 pH를 가지는 과산화수소수와 같은 선택적 에칭액에 의한 층(3)의 선택적 화학적 에칭을 포함하여(선택도 계수는 통상적으로 20), 거의 전체층(3)이 박리될 수 있고, 이 경우에서 층(2)은 에칭 스톱층처럼 작용한다.
다층 구조(I)의 일 특정 구조에서, 다층 구조(I)는 층(2)의 하부에 있는 AsGa로 제조된 다른 층을 구비한다.
따라서, 박리는 이 다른 AsGa 층 위의 다층 구조(I)의 일부에 적용되며, 재활용은 희석된 불화수소산(약 9% 내지 48%)을 함유하는 용액과 같은 선택적 에칭액에 의한 층(2)의 선택적 화학적 에칭을 포함하여(선택도 계수는 통상적으로 350 내지 10000), 거의 전체층(2)이 박리될 수 있고, 다른 하부 AsGa 층은 에칭 스톱층처럼 작용한다.
하나의 특별한 경우에서, 2개의 선택적 에칭은 차례로 행해질 수 있어서, 층(3)의 적어도 일부를 제거한 뒤 층(2)을 제거한다.
다층 구조(I)의 일 특정 구조에서, 다층 구조(I)는 이들 층(2, 3)의 쌍의 수 개를 구비한다.
이 구조의 일 특별한 경우에서, 다층 구조(I)는 도 3에 도시된 바와 같은 예컨대, 층(2, 3)의 쌍들로만 구성된다.
따라서, AlGaAs와 GaAs 간의 선택적 에칭을 유리하게 포함하는 본 발명에 따른 재활용 방법에 의하여 구분된 하나 또는 수 개의 동작으로 하나 또는 수 개의 층들의 박리를 포함하는 모든 박리 방식을 찾는 것은 유리하고 용이하다.
예 3:
도너 웨이퍼(10)는,
- Si로 구성된 기판(1);
- 박리 전에 Si를 구비하는 다층 구조(I)로 구성된다.
도 2a를 참조하면 예를 들면, 박리 전의 다층 구조(I)는 유리하게는 다음 층들의 트리플렛을 구비한다.
- 박리되는 유용층의 두께보다 큰 두께를 가지는 현저하게 완화된 Si로 제조된 층(3A);
- 층(3A) 상의 층(2);
- 박리되는 유용층의 두께보다 큰 두께를 가지며, 상기 현저하게 완화된 Si 층(2) 상의 층(3B).
층(2)은 다음의 재료들 중 하나로 구성된다.
- 도핑된 Si; 또는
- 스트레인된 SiGe.
층(2)이 스트레인된 SiGe로 제조되는 경우에서, 이 층(2)의 두께는 Ge 농도에 관련된 임계 두께를 초과해서는 안된다는 것을 기억해야 한다.
에칭의 수가지 형태는 유리하게는 층(2)의 재료에 따라, 층(3B)의 일부를 박리한 후 사용될 수도 있다.
- 층(2)이 도핑된 Si로 제조되면,
- Si로 제조되고, 박리후 남겨진 상부는 Sd1형 용액으로 선택적으로 에칭된다.
- 층(2)이 스트레인된 SiGe로 제조되면,
- Si로 제조된 상부는 S1형 용액으로 선택적으로 에칭된다; 및/또는
- 박리후 남겨진 층(3B)이 제거된 후, 층(2)은 S2형 용액으로 선택적으로 에칭된다.
예 4:
도너 웨이퍼(10)는,
- 기판(1)으로서,
- Si로 제조된 지지 기판;
- 문서 WO 00/15885에 개시되어 있으며, 상기 논의된 버퍼 구조를 형성하는 상기 제2 특정 기술을 사용하여 형성된 버퍼층으로 구성된 상기 기판(1)으로 구성되며,
상기 버퍼층은,
- 문서 WO 00/15885에 개시되어 있으며, 상기 논의된 버퍼 구조를 형성하는 상기 제2 특정 기술에 따라 Ge 또는 SiGe로 제조된 제1 층을 적층하고,
- 문서 WO 00/15885에 개시된 바와 같이, 상부층의 결정학적 품질을 향상시킬 수 있는 제2 선택적(optional) 층을 적층함으로써 형성되고,
상기 제2 층은,
- 버퍼층의 제1 층이 Ge로 제조되면 SiGe (50/50);
- 버퍼층의 제1 층이 SiGe로 제조되면 스트레인된 Si;
- 각 쌍이 완화된 층(3)과 스트레인된 층(2)으로 구성된, 층들의 쌍의 시퀀스를 포함하는 다층 구조(I)로 형성되며,
- 각 완화된 층(3)은 적어도, 박리되는 사용가능 층만큼 두꺼우며,
- 버퍼층으로 형성된 제1 층이 Ge로 제조되면 Ge; 또는
- 버퍼층으로 형성된 제1 층이 SiGe로 제조되면 SiGe로 제조된다(농도는 버퍼층의 제1 층의 농도와 거의 동일하다);
- 각 스트레인된 층(2)은 스트레인된 Si 또는 SiGe로 제조되며, 그 두께는 탄성 스트레인이 완화되기 시작하는 두께를 넘어선 임계 두께보다 작으며, 이 임계 두께는 Si로 제조된 3개의 인접한 완화된 층들의 조성에 좌우된다.
다층 구조(I)의 제거는 한 세트의 층들 또는 다층 구조(1)로 형성된 단일 층에 적용될 수도 있다.
따라서, 완화된 층(3), 스트레인된 층(2) 또는 한 세트의 스트레인된 층(2) 및 완화된 층(3)이 박리되어, 이들을 수용 기판(5)으로 전달할 수도 있다.
박리가 완화된 층(3)에서 발생하면, 본 발명에 따른 재활용은 층(2)의 재료에 관하여 선택적으로 층(3)의 재료를 에칭할 수 있는 용액으로 완화된 층(3)의 나머지 부분을 화학적으로 에칭함으로써 실행될 수 있다.
층(2)이 Si로 제조되고, 층(3)이 SiGe로 제조되면, 스트레인된 층(2)은 S2형 용액으로 에칭될 것이고, 따라서 스트레인된 층(2)은 에칭 스톱층이다. 이 에칭은 다른 완화된 층에 관하여 선택적인 스트레인된 층(2)의 제2 에칭의 다음에 행해질 수도 있다.
따라서, 제1 박리후 제2 박리를 실행할 수 있으며, 제2 박리는 스트레인된 층(2) 및/또는 하부의 다층 구조(I)의 일부에 적용된다.
이 예에 따른 박리 후 획득되는 구조는 매입 영역에서도, 어떠한 전위(dislocation)형 결함을 가지지 않는다.
그 결과로서 획득된 구조는, 스트레인된 SiGe, Ge 또는 Si로 제조된 층의 에피택시에 의하여, 예컨대 스트레인된 실리콘으로 제조된 부가층을 성장시키는 데 사용될 수도 있다.
예 5:
도너 웨이퍼(10)는,
- 기판(1)으로서,
- Si로 제조된 지지 기판;
- 버퍼 구조를 형성하기 위한 상기 제3 기술에 따라 형성된 Si로 제조된 버퍼층으로 구성된 상기 기판(1);
- 연속하는 층들의 다음의 트리플렛,
- 버퍼 구조에 적어도 15%의 Ge를 가지고, 완화되거나 의사-완화된 SiGe로 제조된 제1 층(3A);
- 제1 층(3A)와 제2 층(3B)의 쌓인 두께보다 훨씬 작은 두께를 가지는 스트레인된 Si로 제조된 제2 층(2);
- 적어도 15%의 Ge를 함유하고, 완화되거나 의사-완화된 SiGe로 제조된 제3 층(3B)을 포함하는 다층 구조(I)로 구성된다.
이 도너 웨이퍼(10)는 버퍼 구조를 생성하기 위한 상기 제3 기술에 따라 버퍼층을 형성한 후에 획득되는 웨이퍼이다.
버퍼층의 제1 실시예에서, 층들의 트리플렛은 버퍼층이 형성되기 전에 존재하고, 그 후, 도너 웨이퍼(10)는,
- Si로 제조된 기판(1);
- 순서대로,
- 버퍼 구조에 적어도 15%의 Ge를 가지며, 스트레인된 SiGe로 제조된 제1 층(3A');
- 완화된 Si로 제조된 제2 층(2');
- 적어도 15%의 Ge를 함유하고, 스트레인된 SiGe로 제조된 제3 층(3B')으로 구성된 다층 구조(I')의 형태이다.
스트레인된 SiGe층(3A')은 스트레인된 SiGe 층(3B')과 거의 동일한 특성을 가진다.
다층 구조(I')에서의 탈구와 같은 결함의 밀도는 유리하게는 약 107cm-2보다 작다.
15%의 Ge를 가지는 층(3A', 3B')을 가진 다층 구조(I')와, 30%의 Ge를 가지는 층(3A', 3B')을 가지는 다층 구조(I')의 통상적인 두께는 각각 약 250nm이고 약 100nm이며, 따라서 각 층에 대하여 탄성의 스트레인 두께의 임계 단부 하부에 남는다.
완화된 층(2')의 통상적인 두께는 수십 나노미터이다.
스트레인된 층(3A', 3B')의 두께의 크기의 정도는 유리하게는 서로 거의 동일하다.
따라서, 다층 구조(I')는 전체적으로 스트레인된다.
상기에 따르면, 버퍼층은 다음의 2단계로 형성될 것이다.
- H 또는 He와 같은 원자종의 주입에 의한 Si로 제조된 지지 기판(1)에서의 섭동(disturbance) 영역의 형성;
- 다층 구조(I')에서 탄성 스트레인의 적어도 상대적 완화를 유발하는 열 처리.
제1 단계 동안 사용된 H와 He의 주입 에너지 범위는 통상적으로 12 내지 25 keV이다.
주입된 H 또는 He 양은 통상적으로 1014 내지 1017 cm-2이다.
- 따라서 예컨대, 15%의 Ge를 가지는 스트레인된 층(3A')에 대하여, H는 바람직하게는 약 25keV의 에너지를 가지는 약 3 x 1016cm-2의 양의 주입용으로 사용될 것이다.
- 따라서 예컨대, 2 내지 30%의 Ge를 가지는 스트레인된 층에 대하여, H는 바람직하게는 약 18keV의 에너지를 가지는 약 2 x 1016cm-2의 양의 주입용으로 사용될 것이다.
기판(1)에서의 원자 종의 주입 깊이는 또한 통상적으로 50nm 내지 100nm 이다.
제2 단계 동안 적용된 열 처리는, 섭동이 섭동 영역과 다층 구조(I') 사이의 영역에 위치되도록 특히 적용되어야 한다.
섭동이 위치되는 이 영역은 이후 버퍼층을 형성할 것이다.
버퍼층과 다층 구조(I') 간의 계면에서의 탈구의 출현은 이후 다음과 같은 다층 구조(I')의 전체적인 완화를 유발한다.
- 완화된 또는 의사-완화된 층(3A)을 형성하기 위한 스트레인된 층(3A')의 탄성적 완화;
- 스트레인된 층(strained layer)(2)을 형성하기 위한 완화 층(2')의 탄성 스트레인, 따라서 이 층은 아래에 위치한 완화된 SiGe의 격자 파라미터와 거의 동일한 격자 파라미터를 가진다;
- 완화 또는 의사완화 층(3B)을 형성하기 위한 스트레인된 층(3B')의 탄성 완화.
버퍼 층의 전위(dislocation) 움직임은 또한 다층 구조(I)에서 전위의 큰 소멸을 일으킨다.
바람직하게는, 열처리가 불활성 분위기(atmosphere) 하에서 수행된다.
그러나, 열처리는 예를 들어 산화하는 분위기와 같은 다른 분위기 하에서 적용될 수 있다.
그래서, 이러한 형태의 도너 웨이퍼(10)에 적용되는 특별한 열처리는 통상적으로 400℃와 1000℃ 사이의 온도에서 30초에서 60분, 특히 대략 5분에서 대략 15분 범위의 지속 기간 동안 이루어진다.
제2 실시예의 버퍼층에서는, 버퍼 층이 만들어지기 전에 층의 트리플렛이 존재하지 않고, 따라서 도너 웨이퍼는 유리하게는 다음 형태를 가진다:
- Si 기판(1);
- 적어도 15%의 Ge를 포함하는 SiGe로 만들어진 층, 상기 SiGe는 탄성적으로 스트레인된다.
이 SiGe 층에 대한 완화 기술 및 파라미터들은 대부분 제1 실시예의 버퍼 층과 동일하다.
버퍼 층이 만들어진 후의 다음 단계는 전체적으로 완화된 층의 상기 트리플렛을 포함하는 다층 구조를 형성하는 층들을 성장시키는 것이다.
그래서, 다층 구조(I)는 이 예에서 제안된 제1 실시예와 달리, 버퍼 층 다음에 만들어진다.
실험 기술에 대한 추가 정보로서, 특히 "기판 제조를 위한 수소 또는 헬륨 이온 주입 후 부정형 Si1-xGex/Si(100) 헤테로 구조의 스트레인 완화"(과학연구 B 175-177(2001) 357-367의 핵과 계기 및 방법에서)란 제목의 문서에서, B. Hollander et al.에 의해 이루어진 연구 논문 참조.
웨이퍼(10)가 완화 층(3B)상의 수용 기판(5)에 접합된 후, 상술된 알려진 기술을 하나 이상 사용하는 중간 접합 층을 가지고 또는 가지지 않고 박리가 이루어진다.
완화된 SiGe 층(3B)의 일부가 박리된다.
재활용은 유리하게는 S2 타입 용제를 사용하여 층(3B)의 잔여 부분의 선택적인 화학 에칭에 의해 이루어지고, 따라서 층(2)은 에칭 스톱 층을 형성한다.
따라서, 층(2)의 제2의 선택적 화학 에칭 단계는 S1 타입 용제를 사용하여 적용될 수 있고, 층(3A)은 에칭 스톱 층을 형성한다.
박리에 의해, 층(3A) 또는 한 쌍의 층(2/3A)에 새로운 유용층을 제공할 수 있는, 재활용된 도너 웨이퍼(10)가 얻어진다.
예 6:
도너 웨이퍼(10)는: 적어도 그 일부분이 상부 버퍼 구조와의 경계면에서 AsGa로 구성된 지지 구조, 상기 제1버퍼 구조 제조 기술에 따라 만들어진 Ⅲ-Ⅴ족 재료로 만들어진 버퍼 구조로 구성된 기판(1); 박리전의 Ⅲ-Ⅴ족 재료를 포함하는 다층 구조(I)로 구성된다.
지지 구조는 고체 AsGa 또는 고체 Ge로 만들어질 수 있고, 그 위에 일정 두께의 AsGa가 에피택시된다.
버퍼 구조의 제1 이점은 AsGa의 값(정상값은 대략 5.65 Å이다)에, 그 경계면(예를 들어 InP의 경우에 5.87 Å의 정상 값을 가질 수 있다)에 근접한 다층 구조(I)의 재료를 가지는 격자 파라미터에 채택한 것이다.
고체 Ⅲ-Ⅴ족 재료에서는, 이러한 버퍼 구조의 실제 이점이 예를 들어 고체 InP와 고체 AsGa와 같은 다른 재료들을 비교하여 명확해질 수 있다. 예를 들어 잘 알려진 후면 접촉 기술을 사용하는, 고체 AsGa는 덜 비싸고, 반도체 시장에서 쉽게 이용 가능하고, 기계적으로 덜 약하다. 그리고, 고체 InP용 보다 큰 사이즈(고체 InP용 4인치 대신에 통상적으로 6인치)로 이용 가능하게 될 수 있다.
그러나, InP의 전자 성능은 AsGa의 전자 성능 보다 통상적으로 더 유용하다.
그래서, 예를 들어, 상기 도너 웨이퍼(10)는 AsGa 지지 기판상에 만들어짐과 더불어 버퍼 구조를 통해 완화된 InP를 포함하는 다층 구조(I)를 제안함으로써, 6인치 InP 층의 제조를 위한 해법을 제공한다.
따라서, 이러한 도너 웨이퍼(10)의 가능한 이점들이 분명해지고; 예를 들어 고체 Ⅲ-Ⅴ족 재료가 사용되면 얻어질 수 있는 특성과 유사해질 수 있는, 결정된 질과 특성을 가지고 전달되는 알려진 Ⅲ-Ⅴ족 재료로 만들어진 액티브 층을 만드는 것이 사용될 수 있다.
이러한 형태의 도너 웨이퍼(10)내에 포함된 버퍼 구조의 두께는 통상 1미크론 이상이고, 특히 박리 동작 후 파괴를 피하는 것이 가능하면, 특히 본 발명에 따른 재활용 방법을 사용함에 따라 두께가 증가할 것이다.
아래에 위치한 버퍼 구조와의 경계면에서 본질적으로 완화된 InP를 포함하는 다층 구조(I)의 예에서는, 기판(1)의 버퍼 구조가 유리하게는 0과 대략 53% 사이 범위의 In 농도를 가지는 InGaAS로 구성된 버퍼 층을 포함한다.
버퍼 구조는 또한 거의 일정한 농도의 원자 성분을 가지는, InGaAS 또는 InAlAs와 같은 Ⅲ-Ⅴ족 재료로 만들어진 추가 층을 포함할 수 있다.
특별한 박리의 경우에는, 적어도 하나의 InP 층이 다층 구조(I)에서 박리되어 수용 기판(5)으로 전달될 수 있다.
그래서, 전기 및 전자 특성이 잘 사용될 수 있다.
예를 들어, 이것은 박리 부분도 InGaAs 또는 InAlAs를 포함하는 경우이고; 격자 재료와 Inp 사이의 전자 대역내의 불연속성은 박리 층에서 상당히 좋은 전자 이동성을 생성한다.
다른 Ⅲ-Ⅴ족 화합물을 포함하는, 도너 웨이퍼(10)의 다른 구성이 가능하다.
박리 층의 이러한 수단에 대한 통상의 적용은 HEMT(High Electron Mobility Transistor)와 HBT(Heterojunction Bipolar Transistor) 구현을 포함한다.
일부 Ⅲ-Ⅴ족 재료를 제고하고 다른 Ⅲ-Ⅴ족 재료를 제고하지 않도록 아마 선택적으로 채택된 채택된 화학적 에칭 용제는 유리하게는 재활용시 사용된다.
그래서 예를 들어, InP의 선택적인 에칭은 유리하게는 InGaAs로 만들어진 하층을 박리하지 않고 InP 층을 제거하기 위해서 농축된 HCL을 포함하는 용제가 사용된다.
예 7:
도너 웨어퍼(10)는: 상부 버퍼 구조와의 경계면에서 AsGa로 만들어진 지지 기판, 버퍼 구조를 만들기 위해 상기 제1기술에 따라 만들어지고 다층 구조(I)와의 경계면에서 InGaAs를 포함하는 버퍼 구조로 구성된 기판(1); 박리 전에 InP 및/또는 InxGa1-xAsyP1-y를 포함하는 다층 구조(I)로 구성된다.
예를 들어 도 1a를 참조로, 박리하기 전의 다층 구조(I)는 유리하게는 다음 층들의 쌍을 포함한다.
InGaAs(P)로 만들어진 층(2);
층(2)상에 위치하며, 박리되는 유용층의 두께 보다 큰 두께를 가지는 현저히 완화된 InP로 만들어진 층(3).
이러한 형태의 도너 웨이퍼(10)는 상기 예 6에서 설명되었다.
층(2) 위의 다층 구조(I)의 일부분에 박리가 적용되고, 재활용은 HF를 포함하는 용제와 같은, 선택적인 에칭 용제를 사용한 층(3)의 선택적인 화학적 에칭을 포함하여, 박리후 남겨진 전체 층(3) 대부분이 제거될 수 있고, 이 경우에 층(2)은 에칭 스톱층 처럼 행동한다.
다층 구조(I)의 하나의 특별한 구성에서는, 다층 구조(I)가 층(2)의 아래에 위치하는 InP로 만들어진 또 다른 층을 포함한다.
따라서 이 다른 InP 층 위의 다층 구조(I)의 일부분에 박리가 적용되고, 재활용은 CeIVH2SO4를 포함하는 용제와 같은, 선택적인 에칭 용제를 사용한 층(2)의 선택적인 화학 에칭을 포함하여, 전체 층(2)의 대부분이 제거되고, 이 경우에는 다른 아래에 위치한 InP 층이 에칭 스톱층 처럼 행동한다.
제3의 경우에는, 적어도 층(3)의 일부분을 제거함과 더불어 층(2)을 제거하기 위해서 2개의 선택적인 에칭이 차례로 이루어질 수 있다.
다층 구조(I)의 하나의 특별한 구성에서는, 다층 구조(I)가 이들 층(2, 3)의 몇 개의 쌍을 포함한다.
이러한 구성의 하나의 특별한 경우에는, 다층 구조(I)가 예를 들어 도 3에 도시된 바와 같이, 층들(2, 3)의 쌍들만으로 구성된다.
따라서, InP와 InGaAs(P) 사이의 선택적인 에칭을 바람직하게 포함하는 발명에 따른 재활용 방법에 의해 분리된, 하나 또는 몇 개의 동작으로 박리된 하나 또는 몇 개 층들을 포함하는 모든 박리 공식을 발견하는 것이 편리하고 쉽다.
예 8:
도너 웨이퍼(10)는:
사파이어, 또는 Sic, 또는 Si로 만들어진 지지 기판; 사파이어와의 경계면으로부터 출발하는 0에서 1까지 두께가 변화하는 AlxGa1-XN으로 만들어진 변성의 버퍼 층, 전위형 결정 결함을 한정하도록 GaN으로 만들어진 추가 층으로 구성된 버퍼층을 만들기 위해 상기 제1기술에 따라 만들어진 버퍼 구조;로 구성된 기판(1) 및 질화물 층을 포함하는 다층 구조(I)로 구성된다.
Ⅲ-Ⅴ족 GaN, AlN 및 InN 질화물은 마이크로 전자공학에 유용하고, 특히 컴팩트 디스크상에 고밀도로 저장된 데이터를 판독 또는 기록시 적용되는 레이저 또는 새로운 표시 기술을 위한 발광 다이오드와 같은 발광소자에 유용한다. 이러한 재료는 또한 고전력 전자 부품 또는 고온에서 동작하는 전자 부품을 만드는데 적합하다.
다층 구조(I)에 포함된 질화물 층을 만드는 하나의 방법은 GaN, AlN 또는 InN 층 각각의 피착을 위한 트리메틸 갈륨, 트리메틸 아민 알라닌 또는 트리메틸 인듐과 같은, 그룹(I) 유기 재료의 피착에 의해 GaN으로 만들어진 추가 층상의 에피택셜 성장이다.
동일한 도너 웨이퍼(10)로부터 출발하는 몇 개의 이들 질화물 층을 전달하는데 사용되는 본 발명은 또 다른 박리 동작을 위해 다층 구조(I)에서 또 다른 층을 준비하기 위해, 층을 박리하는 각 동작 사이의 재활용 단계를 의미한다.
그래서, 몇 개의 기술, 주로 화학 에칭에 의한 층들의 평활(smoothing)은 이러한 목적을 달성하는데 도움을 주고 박리될 층들의 구조적 및 기하학적 품질이 손상되지 않거나 거의 손상되지 않게 유지한다.
일 예는 GaN 층을 에칭하는데 사용되는 포토 에칭 기술이다. 예를 들어, R. T. Leonard et al.에 의해 한 문서(응용과학보고 68(6), 1996년 2월 5일 "hoto-assisted dry etching of GaN") 참조.
여기서 다루어지는 특별한 예에서는, 질화물을 포함하는 다층 구조(I)가 도 2 및 4에 도시된 것과 같다.
도 2a를 참조하여, 박리하기 전의 다층 구조(I)는 유리하게는 다음의 층의 트리플렛, AlN으로 만들어진 층(3A), InN으로 만들어진 층(2), GaN으로 만들어진 층(3B)을 포함한다.
유리하게는, 다층 구조(I)는 InN으로 만들어진 제1 층의 트리플렛으로부터 분리된, 또 다른 거의 동일한 층의 트리플렛을 포함한다.
이 3층 구조의 이점은 각 재료와 상당히 다른 화학적 어택(attack) 수단이 이용 가능한 재료의 선택에 있다.
그래서, 분극된 염소, 수소 및 아마 아르곤을 포함하는 플라즈마 가스가 웨이퍼(10)로 분사되면, 특히 다음과 같은 기술적 파라미터를 채택하면 InN은 GaN 또는 AlN 보다 낮은 드라이 에칭비를 가진다:
- 바람직하게는 400∼1000 W 사이의 더욱 특히 약 650 W의 무선 주파수를 분극시키는 전력;
- 500∼1000 °Kelvin 사이의, 바람직하게는 1000에 더 가까운 온도;
- 대략 1 mT의 낮은 압력;
- 약 25 sccm의 총 유동비에 대해 대략 2∼3과 같은 Cl2 대 H2 비를 갖는 조성.
InN과 비교하여 GaN 및 AlN의 에칭 선택도는 주로 Ga 및 Al을 함유하는 종의 휘발성과 비교하여 InClx종의 낮은 휘발성에 기인한다.
질화물 내의 N 원자들은 NH3의 기체 분자를 형성하기 위해 H2와 매우 잘 화합한다.
S. J. Pearton 등의 "Law Bias Electron Cyclotron Resonance Plasma Etching of GaN, AlN and InN"(Applied Physics Letters 64(17), 1994년 4월 25일)에서 얻어진 실험 결과를 참조하면, InN에 대해 GaN의 에칭비는 3대1보다 커질 수 있고, InN에 대해 AlN의 에칭비는 대략 5대1일 수 있다.
또한 S. J. Pearton 등의 상기 문서를 참조하면, 대략 2대1의 AlN에 대해 GaN의 에칭비가 얻어질 수 있고, 대략 3대2의 AlN에 대해 InN의 건식 에칭비가 얻어질 수 있다.
GaN층에서 박리가 행해지면, 분극된 염소를 포함하는 기체가 유리하게 사용될 수 있어, InN으로 생성된 하층이 에칭 스톱층을 형성하게 된다.
InN층을 유지할 필요가 없는 경우, CH2를 함유하는 기체를 사용하여 건식 에칭이 적용될 수 있어, AlN으로 생성된 하층이 에칭 스톱층을 형성하게 된다.
에칭 후에 유지되는 층의 표면을 다듬질하기 위해 예컨대, 연마에 의한 부가적인 다듬질 단계가 사용될 수도 있다.
이러한 에칭 후에 유지되는 층은 이후에 본 발명에 따라 다시 박리될 수도 있다.
유사하게, InN층에서 박리가 행해지면, InN층의 잔류물이 유리하게는 CH2를 함유하는 기체를 사용하여 건식 에칭될 수 있어, InN층이 스톱층을 형성하게 된다.
AlN으로 생성된 층을 유지할 필요가 없는 경우, 염소를 함유하는 기체를 사용하여 건식 에칭을 수행하는 것도 가능하므로, 하부 InN층이 스톱층을 형성하게 된다.
마지막으로, AlN으로 생성된 층이 박리되면, 염소 기체를 이용하여 건식 에칭이 유리하게 사용될 수 있는 한편, 하부 InN층이 스톱층을 형성한다.
특히 InN층에 의해 분리되는 여러 개의 트리플렛(triplets)(AlN, InN, GaN)이 있는 경우, 단일 박리 동작으로 여러 개의 층들이 박리될 수도 있다.
예 9: 도너 웨이퍼(10)는:
- - 사파이어 또는 SiC 또는 Si로 생성된 지지 기판과,
- GaN으로 생성된 중간층과,
- SiO2 마스크와,
- GaN 버퍼층으로 구성된, 기판(1); 및
- GaN으로 생성된 적어도 하나의 층을 포함하는 질화물의 연속적인 층들을 포함하는 다층 구조(I)로 구성된다.
버퍼층을 생성하는 방법은 이 명세서에서는 상술한 바와 같이 버퍼 구조를 생성하는 상기 제4 기술의 설명에서 제시되어 있고, ELOG 기술을 이용하여 질화물층, 특히 GaN을 이방성 성장시키는 것으로 이루어진다.
이 구성에 사용되는 SiO2 마스크는 유리하게는 주기적인 방법으로 서로 거의 평행하게, GaN으로 생성된 중간층 상에 배치된 밴드의 형태이다.
각 밴드의 두께는 일반적으로 대략 수십 미크론인 반면에, 밴드의 폭은 대략 수 미크론이다.
밴드간의 서로 떨어져 있는 거리는 일반적으로 약 10 미크론 또는 15 미크론이다.
예를 들면, 각 밴드가 0.2 미크론의 두께와 5 미크론의 폭을 갖는, 13 미크론 간격의 밴드의 네트워크가 있을 수 있다.
일반적인 예에서 상술한 바와 같이, 이들 SiO2 밴드는 자체 상에 피착되는 GaN의 층(들)내에서의 국소화된 전위를 이들 밴드의 자유 표면에 가깝게 초래한다.
이들 전위가 마스크 주위에 위치되어 있는 GaN의 두께가 상기 버퍼층을 형성한다.
GaN 또는 GaN의 격자 파라미터와 유사한 격자 파라미터를 갖는 다른 재료의 층들이 버퍼층 상에 피착되어, 상기 다층 구조(I)를 형성한다.
이러한 다층 구조(I)는 박리될 유용층의 두께 이상의 두께를 각각 갖는 적어도 2개의 층을 포함한다.
ELOG 프로세스에 따라 웨이퍼를 생성하는 방법의 추가의 정보에 대해서는, Shuji Nakamura의 "InGaN/GaN/AlGaN-Based Laser Diodes with an Estimated Lifetime of Longer than 10,000 hours"란 명칭의 논문 1998년 5월, Volume 23, No.5의 "MRS Bulletin"으로부터 취해진 문서를 참조하라.
특히, 이러한 다층 구조(I)에서는, 예 8에서 앞서 설명한 바와 같이, InN층들과 같은 선택적인 화학적 에칭으로 스톱층이 제조 중에 일체화될 수 있다.
따라서, GaN으로 생성된 층을 박리한 후에, 본 발명에 따르는 재활용은 예 8에서 이미 설명한 바와 같은 분극된 염소를 함유하는 에칭 기체를 사용하여 하부 InN층에 대해 선택적으로 GaN을 에칭함으로써 수행될 수 있다.
본 명세서에 제시된 반도체층들에는, 예컨대, 고려되는 층에서의 탄소 농도가 50%와 같거나 상당히 미만인, 더욱 특히는 5% 이하의 농도를 갖는 탄소와 같은 다른 구성물질이 부가될 수 있다.
마지막으로, 본 발명은 이상의 예들에서 언급한 재료의 도너 웨이퍼(10)에 한정되는 것이 아니라, Ⅱ, Ⅲ, Ⅳ, Ⅴ 또는 Ⅵ 원자족에 속하는 다른 종류의 재료 및 Ⅳ-Ⅳ, Ⅲ-Ⅴ, 또는 Ⅱ-Ⅵ 원자족에 속하는 합금도 포함한다.
합금 재료의 경우에는, 선택된 합금이 2종, 3종, 4종, 또는 그 이상의 종일 수 있다.
도너 웨이퍼(10)가 버퍼층 또는 버퍼 구조를 포함하는 경우에, 본 발명은 각각 상이한 격자 파라미터를 갖는 2개의 인접한 구조간의 격자 파라미터의 적응을 주요 기능으로서 갖는 버퍼층 또는 버퍼 구조에 한정되는 것이 아니라, 본 명세서에서 가장 일반적인 방법으로 정의된 것과 같은 임의의 버퍼층 또는 버퍼 구조에도 관련된다.
또한, 유용층을 박리한 결과 얻어진 구조는 또한 SGOI, SOI, 또는 Si/SGOI 구조에, 트랜지스터용의 HEMT 및 HBT 트랜지스터용의 구조에, 또는 레이저에서의 응용을 위한 구조에 한정되는 것은 아니다.

Claims (47)

  1. 반도체 재료들 중에서 선택한 한 재료를 포함하는 유용층을 박리한 후의 도너(donor) 웨이퍼(10)를 재활용(recycling)하는 방법에서, 상기 도너 웨이퍼(10)는 순차로 기판(1)과 다층구조(I)를 포함하며, 상기 다층구조(I)는 박리전에는 박리할 상기 유용층을 포함하고, 이 방법은 상기 박리가 행해지는 측의 기판의 제거를 포함하는 것으로서,
    물질의 제거후에, 적어도 다층구조(I') 부분이 남게 하고, 이 적어도 버퍼 구조(I') 부분은, 유용층을 개질하는 추가의 단계 없이, 박리될 수 있는 적어도 한 다른 유용층을 포함하는 것을 특징으로 하는, 도너 웨이퍼 재활용 방법.
  2. 제1항에 있어서, 상기 물질의 제거는 화학적 에칭을 포함하는 것을 특징으로 하는 도너 웨이퍼 재활용 방법.
  3. 제1항에 있어서, 상기 다층구조(I)는, 박리 후에, 제1 층(2)과 이 제1 층(2) 상에 제2 층(3)을 포함하는 것을 특징으로 하는 도너 웨이퍼 재활용 방법.
  4. 제3항에 있어서, 상기 제1 층(2)은 재활용 후에 박리될 수 있는 유용층을 포함하는 것을 특징으로 하는 도너 웨이퍼 재활용 방법.
  5. 제3항 또는 제4항에 있어서, 상기 제1 및 제2 층들(2, 3)의 계면에 가까운 이들 각각의 제1 및 제2 층들의 두 재료들은, 제거할 상기 제2 층(3)을 어택(attack)하는 역량이 상기 제1 층(2)을 어택하는 역량보다 현격하게 크게 하여, 이에 의해 상기 제1 층(2)은 상기 제2 층(3)의 제거의 스톱층을 형성하여, 재료를 선택적으로 제거하는 수단이 존재할 수 있게 선택되며, 상기 방법은 물질의 선택적 제거를 포함하는 것을 특징으로 하는 도너 웨이퍼 재활용 방법.
  6. 제5항에 있어서, 상기 다층구조는 몇개의 쌍들을 포함하고, 각 쌍은 상기 제1 층 및 상기 제2 층으로 구성되고, 각 쌍의 상기 제2 층(3)은 재료를 선택적으로 제거할 수 있는 수단에 의해 상기 쌍 내 상기 제1 층(2)에 관하여 선택적으로 제거될 수 있는 것을 특징으로 하는 도너 웨이퍼 재활용 방법.
  7. 제3항 내지 제6항 중 한 항에 있어서, 박리 후에 상기 다층구조(I)는 상기 제1 층(2) 밑에 제3 층(3A)을 또한 포함하고, 상기 제3 층(3A)은 재활용 후에 박리될 수 있는 유용층을 포함하는 것을 특징으로 하는 도너 웨이퍼 재활용 방법.
  8. 제7항에 있어서, 상기 제1 층(2)의 재료의 자연 격자 파라미터는 상기 제2 층(3B) 및 상기 제3 층(3A)의 격자 파라미터와는 현저하게 다르며, 상기 제1 층(2)의 두께는 상기 제2 층(3B) 및 상기 제3 층(3A)에 의해 탄성적으로 스트레인되기에 충분히 작은 것을 특징으로 하는 도너 웨이퍼 재활용 방법.
  9. 제7항 또는 제8항에 있어서, 상기 각각의 제1 및 제3 층들(2, 3A)의 두 재료들은, 제거할 상기 제1 층(2)을 어택하는 역량이 상기 제3 층(3A)을 어택하는 역량보다 현격하게 크게 하여, 이에 의해 상기 제3 층(3A)은 상기 제1 층(2)의 제거의 스톱층을 형성하여, 재료를 선택적으로 제거하는 수단이 존재할 수 있게 선택되며, 상기 방법은 물질의 이러한 선택적 제거의 구현을 포함하는 것을 특징으로 하는 도너 웨이퍼 재활용 방법.
  10. 제7항 내지 제9항 중 한 항에 있어서, 상기 다층구조는 몇개의 3중구조를 포함하고, 각각은 상기 제3 층(3A), 제1 층(2) 및 제2 층(3B)로 구성되고, 이들 층들 중 하나는 물질을 선택적으로 제거할 수 있는 수단에 의해, 상기 3중구조의 일부를 형성하는 층에 관하여 그 밑에서 선택적으로 제거되는 것을 특징으로 하는 도너 웨이퍼 재활용 방법.
  11. 제5항, 제6항, 제9항, 제10항 중 한 항에 있어서, 물질의 선택적 제거는 선택 화학적 에칭을 포함하는 것을 특징으로 하는 도너 웨이퍼 재활용 방법.
  12. 제11항에 있어서, 고려되는 상기 두 재료들 간의 화학적 에칭의 선택도는,
    상기 두 재료들이 서로 다르다는 것, 혹은
    상기 두 재료들이 적어도 한 원자원소를 제외하고 거의 동일한 원자 원소들을 함유한다는 것, 혹은
    상기 두 재료들이 거의 동일하며, 한 재료 내 적어도 한 원자원소의 원자 농도가 다른 재료 내 동일 원자원소의 원자농도와는 현격하게 다르다는 사실에 의해 얻어지는 것을 특징으로 하는 도너 웨이퍼 재활용 방법.
  13. 제12항에 있어서, 고려되는 상기 두 재료들 간의 화학적 에칭의 선택도는, 상기 제1 층 내에 있는 적어도 한 첨가된 원자원소를 제외하고는, 상기 두 재료들이 거의 동일한 원자원소들을 함유한 사실에 의해 얻어지며, 상기 첨가된 원자원소는 도핑 원소인 것을 특징으로 하는 도너 웨이퍼 재활용 방법.
  14. 제11항 내지 제13항 중 한 항에 있어서, 제거할 상기 재료의 기계식 어택은 상기 선택 화학적 에칭과 겸하여 동작되고, 따라서 선택적 기계-화학 평탄화가 사용되는 것을 특징으로 하는 도너 웨이퍼 재활용 방법.
  15. 제11항 내지 제13항 중 한 항에 있어서, 상기 물질의 선택적 제거는 선택적 기계식 어택을 포함하는 것을 특징으로 하는 도너 웨이퍼 재활용 방법.
  16. 제15항에 있어서, 상기 선택적 기계식 어택은 연마재(abrasive) 및/또는 화학적 에칭에 연관될 수 있을, 연마에 의해 행해지는 것을 특징으로 하는 도너 웨이퍼 재활용 방법.
  17. 제5항, 제6항, 제9항, 제10항 중 한 항에 있어서, 물질의 선택적 제거는 산소제거(deoxidation) 단계에 의한 산화층의 제거를 포함하며, 상기 산화층은 희생되는 것을 특징으로 하는 도너 웨이퍼 재활용 방법.
  18. 제17항에 있어서, 상기 희생 산화층을 형성하기 위해 상기 다층구조(I)의 표면산화를 더 포함하는 것을 특징으로 하는 도너 웨이퍼 재활용 방법.
  19. 제18항에 있어서, 상기 표면산화 공정은 상기 표면층 밑의 층보다 상기 표면층을 산화하기가 더 용이하게 되도록 사용되는 것을 특징으로 하는 도너 웨이퍼 재활용 방법.
  20. 제1항에 있어서, 상기 기판(1)은 지지기판 및 버퍼층을 포함하며, 상기 버퍼층은 상기 지지기판과 상기 다충구조(I) 사이에 놓여지며, 상기 버퍼층은 일정한 화학조성 및 상기 지지기판과의 격자 오일치를 갖고 결정학적 결함들을 한정시키는 결정질 재료인 것을 특징으로 하는 도너 웨이퍼 재활용 방법.
  21. 제20항에 있어서, 상기 버퍼층은 Si, SiGe, Ge 혹은 질화물질이며, 상기 다층구조(I)는 탄성적으로 스트레인된 Si, 혹은 SiGE 혹은 Ge 재료들 중 적어도 하나를 포함하는 것을 특징으로 하는 도너 웨이퍼 재활용 방법.
  22. 제1항 내지 제19항 중 한 항에 있어서, 상기 기판(1)은 지지기판 및 버퍼구조를 포함하고 상기 지지기판의 격자 파라미터와 상기 지지기판의 격자 파라미터와는 현격하게 다른 또 다른 격자 파라미터 간에 격자 파라미터가 그의 두께를 통해 현격하게 점차적으로 다른 것을 특징으로 하는 도너 웨이퍼 재활용 방법.
  23. 제22항에 있어서, 상기 버퍼구조는 상기 버퍼층 상에 추가의 층을 또한 포함하고, 상기 버퍼층은,
    결함들을 한정시킬 만큼 충분히 두꺼우며; 및/또는
    상기 지지기판의 격자 파라미터와는 약간 다른 표면 격자 파라미터를 갖는 것을 특징으로 하는 도너 웨이퍼 재활용 방법.
  24. 제21항 내지 제23항 중 한 항에 있어서, 상기 버퍼구조 및 상기 다층구조(I) 둘 다는
    2종, 3종, 4종 혹은 그 이상인 유형인
    IV-IV 족;
    III-V 족;
    II-VI 족
    의 원자 합금족 중 하나에 속하는 원자합금을 포함하는 것을 특징으로 하는 도너 웨이퍼 재활용 방법.
  25. 제1항 내지 제19항 중 한 항에 있어서, 상기 기판(1)은,
    제1 구성에서:
    Si의 지지기판;
    Ge 농도가 두께에 따라 점차 증가하는 SiGe의 버퍼층 및 상기 버퍼층에 의해 릴랙스된 추가의 SiGe층을 포함하는 버퍼구조;
    박리전에, 탄성적으로 스트레인된 SiGe 및/또는 Si를 포함하는 다층구조(I)를 포함하고; 혹은
    제2 구성에서, 상기 기판(1)은,
    Si의 지지기판;
    Ge 농도가 두께에 따라 점차 증가하는 SiGe의 버퍼층 및 상기 버퍼층에 의해 릴랙스된 추가의 SiGe층을 포함하는 버퍼구조;
    Ge 농도가 두께에 따라 약 0% 내지 약 100%로 점차 증가하고 SiGe의 추가층이 거의 제로의 Si 농도를 갖는 상기 버퍼층에 의해 릴랙스된 것인, 상기 제1 구성과 동일한 층들 및 동일한 재료들;
    박리전에 AsGa 및/또는 Ge를 포함하고; 혹은
    제3 구성에서, 상기 기판(1)은,
    상기 다충구조(I)에 인터페이스된 적어도 두꺼운 부분에 Si;
    탄성적으로 스트레인된 SiGe 및/또는 Si을 포함하고; 혹은
    제4 구성에서, 상기 기판(1)은,
    상기 버퍼구조와의 계면에 AsGa를 포함하는 지지기판;
    3종 유형 혹은 그 이상의 정도의 III-IV 족에 속하는 원자합금을 포함하는 버퍼층을 포함하는 버퍼구조, 상기 원자합금의 조성은 (Al, Ga, In) - (N, P, As)의 가능한 조합들, 및 III 족 중에서 선택된 적어도 2개의 원소들 혹은 V 족 중에서 선택된 적어도 2개의 원소들 중에서 선택되며, 이들 두 원소들은 상기 버퍼층의 두께 내에서 점차로 가변되는 농도를 가지며;
    박리전에, III-IV 족에 속하는 합금을 포함하는 다층을 포함하며; 혹은
    제5 구성에서, 상기 기판(1)은,
    상기 버퍼구조는, 상기 버퍼구조가 상기 지지기판과의 계면에 대항한 면에 가까운 InP의 격자 파라미터와 유사한 격자 파라미터를 가지며;
    상기 다층은 박리전에 InP 및/또는 InGaAs를 포함하는 것을 제외하고, 상기 제4 구성과 동일한 층들 및 동일한 재료들을 포함하고; 혹은
    제6 구성에서, 상기 기판(1)은,
    사파이어 혹은 SiC 혹은 Si의 지지기판;
    AlxGa1-xN 버퍼층, x는 상기 지지기판과의 계면부터 시작해서 두께가 0 내지 1로 변하며;
    선택적으로, 있다면, 추가의 GaN 층;
    박리전에 AlN, InN 및 GaN를 포함하는 다층을 포함하며; 혹은
    제7 구성에서, 상기 기판(1)은,
    사파이어 또는 SiC 혹은 Si의 지지기판;
    선택적으로 GaN 층;
    마스크;
    GaN 버퍼층;
    박리전에, GaN 및 선택적으로 이외 다른 질화층들을 포함하는 다층을 포함하는 것을 특징으로 하는 도너 웨이퍼 재활용 방법.
  26. 제25항에 결합한 제3항 내지 제19항 중 한 항에 있어서, 상기 다층구조(I)는, 제1 구성에서:
    거의 탄성적으로 릴랙스된 SiGe의 두 개의 층들; 및
    상기 두 개의 SiGe층들 사이에,
    인접한 SiGe 영역들의 격자 파라미터와 유사한 격자 파라미터를 갖도록 탄성적으로 스트레인된 Si; 혹은
    상기 두 개의 인접한 층들 각각의 Ge 농도와는 현저하게 다른 Ge 농도를 가지며 상기 인접한 영역들의 격자 파라미터와 유사한 격자 파라미터를 갖도록 탄성적으로 스트레인된 SiGe; 혹은
    도핑된 Si 또는 도핑된 SiGe, 이들 3개의 층들 중 적어도 하나는 이 위의 층의 선택 화학적 에칭을 위한 스톱층인 것으로, 이들 층들로 구성된 중간층을 포함하며; 혹은
    상기 다층구조(I)는 제2 구성에서,
    GaAs의 두 개의 층들;
    상기 GaAs의 두 개의 층들 사이의 AlGaAs의 한 층;
    이들 3개의 층들 적어도 하나는 이 위의 층의 선택 화학적 에칭으 루이한 스톱층인 것으로, 이들 층들을 포함하며; 혹은
    상기 다층구조(I)는 제3 구성에서,
    거의 탄성적으로 릴랙스된 Si의 두 개의 층들; 및
    상기 두 개의 SiGe층들 사이에,
    인접한 SiGe 영역들의 격자 파라미터와 유사한 격자 파라미터를 갖도록 탄성적으로 스트레인된 SiGe; 혹은
    도핑된 Si 또는 도핑된 SiGe,
    이들 3개의 층들 중 적어도 하나는 이 위의 층의 선택 화학적 에칭을 위한 스톱층인 것으로, 이들 층들로 구성된 중간층을 포함하며; 혹은
    상기 다층구조(I)는 제5 구성에서,
    InP의 두 개의 층들;
    상기 InP의 두 개의 층들 사이에 InGaAsP의 중간층을 포함하고;
    이들 3개의 층들 중 적어도 하나는 이 위의 층의 선택 화학적 에칭을 위한 스톱층이며; 혹은
    상기 다층구조(I)는 제6 구성에서,
    AlN 층과 GaN 층 사이의 InN의 중간층을 포함하며; 혹은
    상기 다층구조(I)는 제7 구성에서,
    GaN의 두 개의 층들 사이에 InN의 중간층을 포함하는 것을 특징으로 하는 도너 웨이퍼 재활용 방법.
  27. 전술한 청구항들 중 한 항에 있어서, 상기 도너 웨이퍼(10)의 표면의 마감(finishing) 단계는 물질의 제거 전 혹은 후에 수행되는 것을 특징으로 하는 도너 웨이퍼 재활용 방법.
  28. 전술한 청구항들 중 한 항에 있어서, 상기 도너 웨이퍼(10)는 50% 혹은 이보다 훨씬 낮은 탄소 농도의 탄소를 더 포함하는 적어도 한 층을 포함하는 것을 특징으로 하는 도너 웨이퍼 재활용 방법.
  29. 전술한 청구항들 중 한 항에 있어서, 상기 도너 웨이퍼(10)는 5% 혹은 이보다 훨씬 낮은 탄소 농도의 탄소를 더 포함하는 적어도 한 층을 포함하는 것을 특징으로 하는 도너 웨이퍼 재활용 방법.
  30. 수용기판(5)에 이전시킬 도너 웨이퍼 상의 유용층을 박리하는 방법에 있어서,
    (a) 박리할 상기 유용층 측에 상기 수용기판(5)을 상기 도너 웨이퍼(10)에 본딩하는 단계;
    (b) 상기 도너 웨이퍼(10)의 상기 다층구조(I) 내 포함된 상기 유용층을 분리하는 단계;
    (c) 제1항 내지 제29항 중 한 항에 따른 재활용 방법에 따라 상기 도너 웨이퍼(10)를 재활용하는 단계를 포함하는 것을 특징으로 하는 유용층 박리방법.
  31. 제30항에 있어서, 상기 도너 웨이퍼(10)의 상기 다층구조(I)는 이 위에 있는 층의 물질 제거에 대한 스톱층을 포함하며, 상기 분리단계 (b)는 상기 스톱층 위에 놓인 상기 다층구조의 일부에 관계되며, 상기 재활용 단계 (c)는 제5항 내지 제21항 중 한 항에 따른 재활용 방법에 따르는 것을 특징으로 하는 유용층 박리방법.
  32. 제30항 또는 제31에 있어서, 단계 (a) 전에 본딩층의 형성을 포함하는 것을 특징으로 하는 유용층 박리방법.
  33. 제30항 내지 제32항 중 한 항에 있어서,
    단계 (a)에 앞서, 상기 유용층 밑에 취성(embrittlement) 형성을 포함하며,
    단계 (b)는 상기 유용층을 포함하는 구조를 상기 도너 웨이퍼(10)로부터 분리하기 위해 상기 취성 존(zone)에 에너지를 공급함으로서 행해지는 것을 특징으로 하는 유용층 박리방법.
  34. 제33항에 있어서, 상기 취성 존은 원자 종들의 주입에 의해 형성되는 것을 특징으로 하는 유용층 박리방법.
  35. 제34항에 있어서, 상기 주입된 원자 종들은 적어도 한 부분의 수소 및/또는 헬륨을 포함하는 것을 특징으로 하는 유용층 박리방법.
  36. 제34항에 있어서, 상기 취성 존은 다공성처리(porosification)에 의해 형성되는 것을 특징으로 하는 유용층 박리방법.
  37. 제30항 내지 제36항 중 한 항에 있어서, 단계 (b) 후에, 상기 분리가 행해진 상기 유용층의 표면을 마감처리하는 또 다른 단계를 포함하는 것을 특징으로 하는 유용층 박리방법.
  38. 도너 웨이퍼로부터 유용층을 주기적 박리하는 방법에 있어서, 제30항 내지 제37 중 한 항에 따른 방법에 따라, 유용층을 박리하는 일련의 단계들을 행하는 것을 특징으로 하는 유용층의 주기적 박리방법.
  39. 제37항에 따른 주기적 박리방법 또는 제30항 내지 제37항 중 한 항에 따른 박리방법의 적용으로서, 수용기판(5) 및 유용층을 포함하는 구조를 형성하는 것으로, 상기 유용층은, 다음의 재료들로서, SiGe, Si, (Al, Ga, In)-(N, P, As)의 가능한 조합들 중에서 선택된 조성으로 III-V 족에 속하는 합금 중 적어도 하나를 포함하는 것을 특징으로 하는, 수용기판 및 유용층을 포함하는 구조의 형성방법.
  40. 제38항에 따른 주기적 박리 방법 또는 제30항 내지 제37항 중 한 항에 따른 박리방법의 적용으로서, SOI(semiconductor-on-insulator) 구조를 형성하는 것으로, 상기 구조는 수용기판(5) 및 유용층을 포함하고, 상기 유용층은 상기 절연층 상의 반도체 구조의 상기 반도체층의 적어도 일부인 것을 특징으로 하는, SOI 구조 형성방법.
  41. 박리에 의해 유용을을 제공하며, 제1항 내지 제29항 중 한 항에 따른 방법에 의해 재활용될 수 있는 도너 웨이퍼(10)에서, 기판(1), 및 상기 유용층을 제공한 남은 부분인 다층구조(I)를 순차로 포함하는 것인 상기 도너 웨이퍼에 있어서, 박리 후에, 상기 남은 다층구조(I)는 박리할 적어도 한 다른 유용층을 포함할 정도로 충분히 두꺼운 것을 특징으로 하는 도너 웨이퍼.
  42. 제41항에 있어서, 상기 남은 부분인 상기 다층구조(I)는 이 위에 놓인 층에 행해지는 선택적 물질 제거의 스톱층을 포함하는 것을 특징으로 하는 도너 웨이퍼.
  43. 제42항에 있어서, 상기 스톱층은 유용층 상에 놓인 층의 선택적 물질 제거 후에 박리될 수 있는 상기 유용층을 포함할 만큼 충분히 두꺼운 것을 특징으로 하는 도너 웨이퍼.
  44. 제40항에 있어서, 상기 스톱층은 인접 층들에 의해 탄성적으로 스트레인될 정도로 충분히 얇은 것을 특징으로 하는 도너 웨이퍼.
  45. 제42항, 제43항, 제44항 중 한 항에 있어서, 상기 선택적 물질 제거는 선택 화학적 에칭을 포함하고, 두 재료들 간 화학적 에칭은 상기 스톱층 및 이 위의 층이 각각,
    두 개의 서로 다른 재료들이거나; 혹은
    적어도 한 원자 원소를 제외하고 거의 동일한 원자 원소들을 함유한 두 개의 재료들이거나; 혹은
    두 물질들이 거의 동일하나, 적어도 한 원자원소의 원자농도는 다른 재료 내 상기 동일 원자원소의 원자농도와는 현격히 다르거나;
    두 재료들이 서로 다른 다공성 밀도들을 갖는다는
    사실에 의해 선택적으로 되는 것을 특징으로 하는 도너 웨이퍼.
  46. 제42항, 제43항, 제44항, 제45항 중 한 항에 있어서, 상기 다층구조(I)는 선택적 물질 제거를 위한 몇개의 스톱층들을 포함하는 것을 특징으로 하는 도너 웨이퍼.
  47. 제42항 내지 제47항 중 한 항에 있어서, 상기 기판(1)은 지지기판 및 버퍼구조를 포함하며, 상기 버퍼구조는 상기 지지기판과 상기 다층구조(I) 사이에 놓여진 것을 특징으로 하는 도너 웨이퍼.
KR1020057012742A 2003-01-07 2004-01-07 박층을 박리한 후 다층 구조를 포함하는 웨이퍼의 재활용방법 KR100889886B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
FR0300099A FR2849715B1 (fr) 2003-01-07 2003-01-07 Recyclage d'une plaquette comprenant une structure multicouches apres prelevement d'une couche mince
FR0300099 2003-01-07
US47243503P 2003-05-22 2003-05-22
US60/472,435 2003-05-22
PCT/IB2004/000311 WO2004061944A1 (en) 2003-01-07 2004-01-07 Recycling of a wafer comprising a multi-layer structure after taking-off a thin layer

Publications (2)

Publication Number Publication Date
KR20050092394A true KR20050092394A (ko) 2005-09-21
KR100889886B1 KR100889886B1 (ko) 2009-03-20

Family

ID=32715106

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057012742A KR100889886B1 (ko) 2003-01-07 2004-01-07 박층을 박리한 후 다층 구조를 포함하는 웨이퍼의 재활용방법

Country Status (8)

Country Link
US (2) US20050167002A1 (ko)
EP (1) EP1588416B1 (ko)
JP (1) JP4949014B2 (ko)
KR (1) KR100889886B1 (ko)
CN (1) CN100483666C (ko)
AT (1) ATE426918T1 (ko)
DE (1) DE602004020181D1 (ko)
WO (1) WO2004061944A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140065167A (ko) * 2012-11-21 2014-05-29 서울바이오시스 주식회사 기판 재생 방법 및 재생 기판

Families Citing this family (86)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
US7018910B2 (en) * 2002-07-09 2006-03-28 S.O.I.Tec Silicon On Insulator Technologies S.A. Transfer of a thin layer from a wafer comprising a buffer layer
US20090325362A1 (en) * 2003-01-07 2009-12-31 Nabil Chhaimi Method of recycling an epitaxied donor wafer
JP5047609B2 (ja) * 2003-01-07 2012-10-10 ソワテク 除去構造を含んでなるウェハーの、その薄層を除去した後の、機械的手段による循環使用
FR2892228B1 (fr) * 2005-10-18 2008-01-25 Soitec Silicon On Insulator Procede de recyclage d'une plaquette donneuse epitaxiee
FR2861497B1 (fr) 2003-10-28 2006-02-10 Soitec Silicon On Insulator Procede de transfert catastrophique d'une couche fine apres co-implantation
US7825006B2 (en) * 2004-05-06 2010-11-02 Cree, Inc. Lift-off process for GaN films formed on SiC substrates and devices fabricated using the method
FR2880988B1 (fr) * 2005-01-19 2007-03-30 Soitec Silicon On Insulator TRAITEMENT D'UNE COUCHE EN SI1-yGEy PRELEVEE
US7932111B2 (en) * 2005-02-23 2011-04-26 Cree, Inc. Substrate removal process for high light extraction LEDs
FR2888663B1 (fr) * 2005-07-13 2008-04-18 Soitec Silicon On Insulator Procede de diminution de la rugosite d'une couche epaisse d'isolant
FR2889887B1 (fr) 2005-08-16 2007-11-09 Commissariat Energie Atomique Procede de report d'une couche mince sur un support
FR2891281B1 (fr) 2005-09-28 2007-12-28 Commissariat Energie Atomique Procede de fabrication d'un element en couches minces.
KR100672731B1 (ko) * 2005-10-04 2007-01-24 동부일렉트로닉스 주식회사 반도체 소자의 금속배선 형성방법
EP1933384B1 (en) * 2006-12-15 2013-02-13 Soitec Semiconductor heterostructure
FR2910179B1 (fr) * 2006-12-19 2009-03-13 Commissariat Energie Atomique PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART
US20080173895A1 (en) * 2007-01-24 2008-07-24 Sharp Laboratories Of America, Inc. Gallium nitride on silicon with a thermal expansion transition buffer layer
KR20080113479A (ko) * 2007-06-25 2008-12-31 엘지이노텍 주식회사 웨이퍼 재활용 방법
US20090042353A1 (en) * 2007-08-09 2009-02-12 Yi Ma Integrated circuit fabrication process for a high melting temperature silicide with minimal post-laser annealing dopant deactivation
US7737036B2 (en) * 2007-08-09 2010-06-15 Applied Materials, Inc. Integrated circuit fabrication process with minimal post-laser annealing dopant deactivation
US7863193B2 (en) * 2007-08-09 2011-01-04 Applied Materials, Inc. Integrated circuit fabrication process using a compression cap layer in forming a silicide with minimal post-laser annealing dopant deactivation
FR2922681A1 (fr) 2007-10-23 2009-04-24 Soitec Silicon On Insulator Procede de detachement d'un substrat.
US7998835B2 (en) * 2008-01-15 2011-08-16 Globalfoundries Singapore Pte. Ltd. Strain-direct-on-insulator (SDOI) substrate and method of forming
US8299485B2 (en) * 2008-03-19 2012-10-30 Soitec Substrates for monolithic optical circuits and electronic circuits
FR2929758B1 (fr) * 2008-04-07 2011-02-11 Commissariat Energie Atomique Procede de transfert a l'aide d'un substrat ferroelectrique
US7745853B2 (en) * 2008-06-18 2010-06-29 Chang Gung University Multi-layer structure with a transparent gate
DE102008063402B4 (de) * 2008-12-31 2013-10-17 Advanced Micro Devices, Inc. Verringerung der Schwellwertspannungsfluktuation in Transistoren mit einer Kanalhalbleiterlegierung durch Verringern der Abscheideungleichmäßigkeiten
US7927975B2 (en) 2009-02-04 2011-04-19 Micron Technology, Inc. Semiconductor material manufacture
FR2947098A1 (fr) 2009-06-18 2010-12-24 Commissariat Energie Atomique Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince
EP2333824B1 (en) 2009-12-11 2014-04-16 Soitec Manufacture of thin SOI devices
FR2955205B1 (fr) * 2009-12-16 2012-09-21 St Microelectronics Sa Dispositif microelectronique, en particulier capteur d'image a illumination par la face arriere et procede de fabrication
US8367519B2 (en) * 2009-12-30 2013-02-05 Memc Electronic Materials, Inc. Method for the preparation of a multi-layered crystalline structure
TWI562195B (en) * 2010-04-27 2016-12-11 Pilegrowth Tech S R L Dislocation and stress management by mask-less processes using substrate patterning and methods for device fabrication
US8536022B2 (en) 2010-05-19 2013-09-17 Koninklijke Philips N.V. Method of growing composite substrate using a relaxed strained layer
US8692261B2 (en) * 2010-05-19 2014-04-08 Koninklijke Philips N.V. Light emitting device grown on a relaxed layer
US9564320B2 (en) * 2010-06-18 2017-02-07 Soraa, Inc. Large area nitride crystal and method for making it
WO2012099701A1 (en) * 2010-12-31 2012-07-26 Solexel, Inc. Method for reconstructing a semiconductor template
FR2972567B1 (fr) 2011-03-09 2013-03-22 Soitec Silicon On Insulator Méthode de formation d'une structure de ge sur iii/v sur isolant
MY167902A (en) * 2011-05-26 2018-09-26 Solexel Inc Method and apparatus for reconditioning a carrier wafer for reuse
CN102820251A (zh) * 2011-06-08 2012-12-12 中国科学院上海微系统与信息技术研究所 一种基于键合工艺的高k介质埋层的soi材料制备方法
FR2977069B1 (fr) * 2011-06-23 2014-02-07 Soitec Silicon On Insulator Procede de fabrication d'une structure semi-conductrice mettant en oeuvre un collage temporaire
CA2840517A1 (en) * 2011-06-29 2013-06-27 Stephen R. Forrest Sacrificial etch protection layers for reuse of wafers after epitaxial lift off
CN103165512A (zh) * 2011-12-14 2013-06-19 中国科学院上海微系统与信息技术研究所 一种超薄绝缘体上半导体材料及其制备方法
JP5810907B2 (ja) * 2011-12-28 2015-11-11 日亜化学工業株式会社 基板の再生方法及び該再生方法を用いた窒化物半導体素子の製造方法
JP6091805B2 (ja) * 2012-08-27 2017-03-08 シャープ株式会社 再生基板の製造方法
KR102071034B1 (ko) 2013-02-28 2020-01-29 서울바이오시스 주식회사 질화물 기판 제조 방법
US20140264456A1 (en) * 2013-03-15 2014-09-18 Semiconductor Components Industries, Llc Method of forming a high electron mobility semiconductor device
KR102116828B1 (ko) * 2013-04-29 2020-06-01 서울바이오시스 주식회사 기판 재생 방법
WO2015019539A1 (ja) * 2013-08-06 2015-02-12 シャープ株式会社 再生基板の製造方法
CN105993063A (zh) * 2013-12-02 2016-10-05 应用材料公司 用于基板处理的方法
WO2015112308A1 (en) 2014-01-23 2015-07-30 Sunedison Semiconductor Limited High resistivity soi wafers and a method of manufacturing thereof
EP3221885B1 (en) 2014-11-18 2019-10-23 GlobalWafers Co., Ltd. High resistivity semiconductor-on-insulator wafer and a method of manufacturing
EP3221884B1 (en) 2014-11-18 2022-06-01 GlobalWafers Co., Ltd. High resistivity semiconductor-on-insulator wafers with charge trapping layers and method of manufacturing thereof
US10224233B2 (en) 2014-11-18 2019-03-05 Globalwafers Co., Ltd. High resistivity silicon-on-insulator substrate comprising a charge trapping layer formed by He-N2 co-implantation
CN104377301A (zh) * 2014-11-24 2015-02-25 苏州矩阵光电有限公司 一种ⅲ-ⅴ族化合物半导体霍尔元件及其制备方法
CN104393168A (zh) * 2014-11-25 2015-03-04 苏州矩阵光电有限公司 一种霍尔元件及其制备方法
JP6517360B2 (ja) 2015-03-03 2019-05-22 サンエディソン・セミコンダクター・リミテッドＳｕｎＥｄｉｓｏｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｌｉｍｉｔｅｄ 膜応力を制御可能なシリコン基板の上に電荷トラップ用多結晶シリコン膜を成長させる方法
JP6637515B2 (ja) 2015-03-17 2020-01-29 グローバルウェーハズ カンパニー リミテッドＧｌｏｂａｌＷａｆｅｒｓ Ｃｏ．，Ｌｔｄ． 半導体オン・インシュレータ構造の製造において使用するための熱的に安定した電荷トラップ層
JP6533309B2 (ja) 2015-06-01 2019-06-19 サンエディソン・セミコンダクター・リミテッドＳｕｎＥｄｉｓｏｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｌｉｍｉｔｅｄ 多層構造体の製造方法
JP6592534B2 (ja) * 2015-06-01 2019-10-16 サンエディソン・セミコンダクター・リミテッドＳｕｎＥｄｉｓｏｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｌｉｍｉｔｅｄ 多層構造体及びその製造方法
CN104932194A (zh) * 2015-07-22 2015-09-23 京东方科技集团股份有限公司 一种掩膜板及其制备方法、掩膜板的回收方法
US9496128B1 (en) 2015-10-15 2016-11-15 International Business Machines Corporation Controlled spalling utilizing vaporizable release layers
CN105374664A (zh) * 2015-10-23 2016-03-02 中国科学院上海微系统与信息技术研究所 一种InP薄膜复合衬底的制备方法
SG10201913407TA (en) 2015-11-20 2020-03-30 Globalwafers Co Ltd Manufacturing method of smoothing a semiconductor surface
US10468294B2 (en) 2016-02-19 2019-11-05 Globalwafers Co., Ltd. High resistivity silicon-on-insulator substrate comprising a charge trapping layer formed on a substrate with a rough surface
WO2017142849A1 (en) 2016-02-19 2017-08-24 Sunedison Semiconductor Limited Semiconductor on insulator structure comprising a buried high resistivity layer
US9831115B2 (en) 2016-02-19 2017-11-28 Sunedison Semiconductor Limited (Uen201334164H) Process flow for manufacturing semiconductor on insulator structures in parallel
WO2017155806A1 (en) 2016-03-07 2017-09-14 Sunedison Semiconductor Limited Semiconductor on insulator structure comprising a plasma oxide layer and method of manufacture thereof
WO2017155808A1 (en) 2016-03-07 2017-09-14 Sunedison Semiconductor Limited Semiconductor on insulator structure comprising a plasma nitride layer and method of manufacture thereof
EP3758050A1 (en) 2016-03-07 2020-12-30 GlobalWafers Co., Ltd. Semiconductor on insulator structure comprising a low temperature flowable oxide layer and method of manufacture thereof
WO2017155804A1 (en) 2016-03-07 2017-09-14 Sunedison Semiconductor Limited Method of manufacturing a semiconductor on insulator structure by a pressurized bond treatment
EP3469120B1 (en) 2016-06-08 2022-02-02 GlobalWafers Co., Ltd. High resistivity single crystal silicon ingot and wafer having improved mechanical strength
US10269617B2 (en) 2016-06-22 2019-04-23 Globalwafers Co., Ltd. High resistivity silicon-on-insulator substrate comprising an isolation region
CN110178211B (zh) 2016-10-26 2022-12-13 环球晶圆股份有限公司 具有增强电荷俘获效率的高电阻率绝缘体上硅衬底
US10700012B2 (en) * 2017-04-14 2020-06-30 Qualcomm Incorporated Porous silicon dicing
KR101905770B1 (ko) 2017-04-17 2018-12-05 한국과학기술원 기공층이 형성된 Ge 기판을 이용한 화합물 반도체 제조 방법
EP3989272A1 (en) 2017-07-14 2022-04-27 Sunedison Semiconductor Limited Method of manufacture of a semiconductor on insulator structure
CN109786306A (zh) * 2018-03-22 2019-05-21 苏州捷芯威半导体有限公司 半导体器件制造方法和衬底支撑结构
FR3079345B1 (fr) * 2018-03-26 2020-02-21 Soitec Procede de fabrication d'un substrat pour dispositif radiofrequence
FR3079346B1 (fr) * 2018-03-26 2020-05-29 Soitec Procede de fabrication d'un substrat donneur pour le transfert d'une couche piezoelectrique, et procede de transfert d'une telle couche piezoelectrique
US10818540B2 (en) 2018-06-08 2020-10-27 Globalwafers Co., Ltd. Method for transfer of a thin layer of silicon
US11466384B2 (en) 2019-01-08 2022-10-11 Slt Technologies, Inc. Method of forming a high quality group-III metal nitride boule or wafer using a patterned substrate
JP2023513570A (ja) 2020-02-11 2023-03-31 エスエルティー テクノロジーズ インコーポレイテッド 改善されたｉｉｉ族窒化物基板、その製造方法、並びにその使用方法
US11721549B2 (en) 2020-02-11 2023-08-08 Slt Technologies, Inc. Large area group III nitride crystals and substrates, methods of making, and methods of use
CN111653649B (zh) * 2020-06-05 2023-09-05 中国科学院上海微系统与信息技术研究所 一种Si基InGaAs光电探测器的制备方法及光电探测器
CN111933518A (zh) * 2020-08-18 2020-11-13 西安电子科技大学 基于SiC衬底和LiCoO2缓冲层的AlN单晶材料制备方法
CN112967930B (zh) * 2021-02-07 2023-05-12 西安微电子技术研究所 一种SiC晶圆的金属化层剥离方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6251754B1 (en) * 1997-05-09 2001-06-26 Denso Corporation Semiconductor substrate manufacturing method
US6159824A (en) * 1997-05-12 2000-12-12 Silicon Genesis Corporation Silicon-on-silicon wafer bonding process using a thin film blister-separation method
FR2775121B1 (fr) 1998-02-13 2000-05-05 Picogiga Sa Procede de fabrication de substrats en film mince de materiau semiconducteur, structures epitaxiales de materiau semiconducteur formees sur de tels substrats, et composants obtenus a partir de ces structures
JP3500063B2 (ja) * 1998-04-23 2004-02-23 信越半導体株式会社 剥離ウエーハを再利用する方法および再利用に供されるシリコンウエーハ
FR2783254B1 (fr) * 1998-09-10 2000-11-10 France Telecom Procede d'obtention d'une couche de germanium monocristallin sur un substrat de silicium monocristallin,et produits obtenus
US6555443B1 (en) * 1998-11-11 2003-04-29 Robert Bosch Gmbh Method for production of a thin film and a thin-film solar cell, in particular, on a carrier substrate
JP2000223682A (ja) * 1999-02-02 2000-08-11 Canon Inc 基体の処理方法及び半導体基板の製造方法
FR2794893B1 (fr) * 1999-06-14 2001-09-14 France Telecom Procede de fabrication d'un substrat de silicium comportant une mince couche d'oxyde de silicium ensevelie
US6500732B1 (en) * 1999-08-10 2002-12-31 Silicon Genesis Corporation Cleaving process to fabricate multilayered substrates using low implantation doses
US6690043B1 (en) * 1999-11-26 2004-02-10 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
JP3943782B2 (ja) * 1999-11-29 2007-07-11 信越半導体株式会社 剥離ウエーハの再生処理方法及び再生処理された剥離ウエーハ
US6750130B1 (en) * 2000-01-20 2004-06-15 Amberwave Systems Corporation Heterointegration of materials using deposition and bonding
JP2001284558A (ja) * 2000-03-31 2001-10-12 Fujitsu Ltd 積層半導体基板及びその製造方法並びに半導体装置
JP4269541B2 (ja) * 2000-08-01 2009-05-27 株式会社Ｓｕｍｃｏ 半導体基板と電界効果型トランジスタ並びにＳｉＧｅ層の形成方法及びこれを用いた歪みＳｉ層の形成方法と電界効果型トランジスタの製造方法
EP1309989B1 (en) * 2000-08-16 2007-01-10 Massachusetts Institute Of Technology Process for producing semiconductor article using graded expitaxial growth
WO2002082514A1 (en) * 2001-04-04 2002-10-17 Massachusetts Institute Of Technology A method for semiconductor device fabrication
JP2002305293A (ja) * 2001-04-06 2002-10-18 Canon Inc 半導体部材の製造方法及び半導体装置の製造方法
JP2002329664A (ja) * 2001-04-26 2002-11-15 Mitsubishi Materials Silicon Corp ＳｉＧｅ層の形成方法及びこれを用いた歪みＳｉ層の形成方法と電界効果型トランジスタの製造方法、並びに半導体ウェーハ及びこれを用いた歪みＳｉウェーハと電界効果型トランジスタ
US6649492B2 (en) * 2002-02-11 2003-11-18 International Business Machines Corporation Strained Si based layer made by UHV-CVD, and devices therein
US6953736B2 (en) * 2002-07-09 2005-10-11 S.O.I.Tec Silicon On Insulator Technologies S.A. Process for transferring a layer of strained semiconductor material
US6841001B2 (en) * 2002-07-19 2005-01-11 Cree, Inc. Strain compensated semiconductor structures and methods of fabricating strain compensated semiconductor structures

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140065167A (ko) * 2012-11-21 2014-05-29 서울바이오시스 주식회사 기판 재생 방법 및 재생 기판

Also Published As

Publication number Publication date
JP4949014B2 (ja) 2012-06-06
EP1588416A1 (en) 2005-10-26
US7256075B2 (en) 2007-08-14
JP2006518544A (ja) 2006-08-10
ATE426918T1 (de) 2009-04-15
US20050170611A1 (en) 2005-08-04
CN1757106A (zh) 2006-04-05
KR100889886B1 (ko) 2009-03-20
DE602004020181D1 (de) 2009-05-07
EP1588416B1 (en) 2009-03-25
CN100483666C (zh) 2009-04-29
WO2004061944A1 (en) 2004-07-22
US20050167002A1 (en) 2005-08-04

Similar Documents

Publication Publication Date Title
KR100889886B1 (ko) 박층을 박리한 후 다층 구조를 포함하는 웨이퍼의 재활용방법
US7378729B2 (en) Recycling a wafer comprising a buffer layer, after having separated a thin layer therefrom
KR100442105B1 (ko) 소이형 기판 형성 방법
US7736993B2 (en) Composite substrate and method of fabricating the same
US7602046B2 (en) Recycling by mechanical means of a wafer comprising a multilayer structure after taking-off a thin layer thereof
US7776716B2 (en) Method for fabricating a semiconductor on insulator wafer
US20050269671A1 (en) Support for hybrid epitaxy and method of fabrication
US7416965B2 (en) Method for producing a strained layer on a substrate and corresponding layer structure
KR20050018984A (ko) 완충층을 포함하는 웨이퍼로부터 박층의 이송
EP1532677B1 (en) Recycling a wafer comprising a buffer layer, after having taken off a thin layer therefrom
EP1437764A1 (en) A compliant substrate for a heteroepitaxy, a heteroepitaxial structure and a method for fabricating a compliant substrate
JP4846363B2 (ja) 薄層除去後のバッファ層を有するウエハの再利用
JP2007019323A (ja) ボンドウエーハの再生方法及びボンドウエーハ並びにｓｓｏｉウエーハの製造方法
JP4649918B2 (ja) 貼り合せウェーハの製造方法
JP5032743B2 (ja) バッファ層を有しないウエハからの緩和された有用層の形成

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130304

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140314

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150309

Year of fee payment: 7