KR101490779B1 - 기판의 분리 방법 - Google Patents

기판의 분리 방법 Download PDF

Info

Publication number
KR101490779B1
KR101490779B1 KR1020107007333A KR20107007333A KR101490779B1 KR 101490779 B1 KR101490779 B1 KR 101490779B1 KR 1020107007333 A KR1020107007333 A KR 1020107007333A KR 20107007333 A KR20107007333 A KR 20107007333A KR 101490779 B1 KR101490779 B1 KR 101490779B1
Authority
KR
South Korea
Prior art keywords
substrate
sector
notch
separating
wave
Prior art date
Application number
KR1020107007333A
Other languages
English (en)
Other versions
KR20100072010A (ko
Inventor
모하메드 나디아 벤
세바스티앙 커딜레스
Original Assignee
소이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소이텍 filed Critical 소이텍
Publication of KR20100072010A publication Critical patent/KR20100072010A/ko
Application granted granted Critical
Publication of KR101490779B1 publication Critical patent/KR101490779B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Recrystallisation Techniques (AREA)
  • Dicing (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

본 발명은 가장자리에 식별 노치(4)를 갖는 반도체 기판을 분리하는 방법에 대한 것으로서, 이 방법은
(a) 상기 기판에 연약대를 형성하는 단계;
(b) 상기 기판의 가장자리의 소정의 섹터(R)에서 분리파가 개시되고 상기 기판으로 상기 파동이 전파되는 것을 포함하는, 상기 연약대를 따라 상기 기판을 분리하는 단계; 를 포함하며,
상기 (a) 단계에서 형성된 상기 연약대는, 상기 기판으로 원자종을 주입함으로써 얻어지며, 상기 기판은 상기 주입이 이루어지는 동안 체결 장치(5)에 의해서 상기 가장자리 부분이 제자리에 고정되고,
상기 분리 단계(b)가 수행되는 동안, 상기 부분이 분리파 개시 섹터(R)에 놓이고,
상기 (b) 단계 동안, 상기 노치(4)를, 상기 분리파를 개시하기 위해 기 섹터(R)의 완전히 반대인 상기 기판의 가장자리의 어떤 한 사분면(S1)에 있도록 하거나 또는 상기 섹터(R)의 중앙인 상기 기판의 기장자리의 어떤 한 사분면(S2)에 오도록 위치시키는 것을 특징으로 한다.

Description

기판의 분리 방법 {Method of splitting a substrate}
본 발명은 기판, 특히 스마트 컷(SmartCutTM) 유형의 막 이전 프로세스에 의해 SOI(semiconductor-on-insulator) 구조물을 제조하는데 적용가능한 기판의 분리 방법에 대한 것이다.
반도체를 제조하는 데 있어서, 박막을 기판상으로 이전시켜 상기 막을 결합시키는 것을 기반으로 한 방법이 주로 이루어지고 있다.
특히, 상기 스마트 컷 프로세스는, 우선, 도너 기판 내에, 박막을 리시버 기판상으로 이전시키도록 의도된 박막의 경계로 정의되는 것인, 연약대(weakended zone)를 형성하는 것이다.
다음으로, 상기 도너기판이 상기 리시버기판에 결합된 후, 상기 도너 기판을 분리시켜 상기 박막이 리시버기판상으로 이전되도록 한다.
일반적으로, 상기 분리는 상기 도너 기판의 주변부(periphery)의 소정의 지점에서 시작되어, 상기 기판의 나머지 부분으로 분리파(splitting wave)가 형성되어 전달된다. 상기 분리는, 가령, 기계적인 힘의 방법에 의해서, 국소적으로 가열함에 의해서 개시된다.
상기 원형의 웨이퍼의 형태인 기판이 분리될 때, 상기 웨이퍼의 가장자리 부분에 위치한 노치(notch)의 주변부에서 개시되는 '프로세스 라인(process line)' 또는 '스트레스 라인(stress line)'이라고 불리는 결함이 종종 발견된다.
이러한 노치는, 일반적으로 삼각형이고 (상기 웨이퍼의 지름을 따라) 약 2mm로 관통된 것으로, 여러 단계의 프로세스에서 상기 웨이퍼의 배향을 확인할 수 있도록 한다. 상기 노치는, 웨이퍼가 잉곳(ingot)에서 잘려나오기 전에 상기 웨이퍼 제조자에 의해 만들어지는 것으로, 상기 기판의 결정 배향을 확인할 수 있도록 한다.
도 1은 노치에 관련된 이러한 선의 사진이다. 참조 번호 4는 노치이며, 점으로 둘러싸여진 것은 상기 프로세스 라인이다.
본 출원인에 의해서 수행된 분석에 따르면, 이 프로세스 라인은 국소적인 스트레스에 의해 노치 주변에서 상기 횡박막(thin transverse film)이 박리가 개시되면서 발생하는 것이다.
이 결함은 길쭉한 모양으로 이 결함의 전체 길이에 걸쳐 거칠기 정도가 높고, 일반적으로 가장 두드러진 중앙부(이의 전체 두께에서 떼어져 나와 이전되는 막)을 관통하는 결함을 특징으로 하므로, 이 선의 상부에 만들어지는 칩은 작동하지 않는다.
따라서, 웨이퍼에 수 마이크론을 넘는 길이의 라인이 있으면 허용될 수 없는 결함이므로 그 웨이퍼는 폐기된다.
따라서, 본 발명의 첫 번째 목적은 막 이전 구조물을 제작하는 방법을 향상시켜 최종 구조물에서 상기 노치 주변에 그러한 라인이 형성되는 것을 방지하는 것이다.
본 발명의 다른 목적은 상기 노치와 관련된 라인의 출현이 감소되는, 기판의 분리방법을 밝히는 것이다.
이러한 목적을 위해, 본 발명은 기판의 가장자리에 식별 노치(identification notch)를 갖는 반도체 기판을 분리하는 방법을 제공한다.
상기 방법은
(a) 상기 기판에 연약대를 형성하는 단계;
(b) 상기 기판 가장자리의 소정의 섹터에서 분리파가 개시되어 상기 기판으로 상기 분리파가 전파되는 것을 포함하는, 상기 연약대를 따라 상기 기판을 분리하는 단계;
를 포함하며,
상기 방법은,
상기 (a)단계에서 형성된 상기 연약대는 상기 기판으로 원자종을 주입함으로써 획득되는 것으로, 상기 기판은 상기 주입 동안 상기 기판의 가장자리의 한 부분을 체결장치로 고정시키며,
상기 분리 단계(b) 동안, 상기 고정된 부분을 상기 분리파 개시 섹터에 놓고,
(b) 단계 동안, 상기 노치가, 상기 분리파가 개시되는 섹터와는 완전히 반대되는 사분면의 기판의 가장자리, 또는 상기 개시 섹터의 중심에 오는 사분면의 기판의 가장자리에 위치하는 것을 특징으로 한다.
따라서, 상기 노치가 위치하는 상기 섹터는 분리파 개시 섹터의 이등분선에 대해 135°내지 225°또는 315℃ 내지 45°인 것이다.
본 발명의 제1 실시형태에 따르면, (b) 단계 동안 상기 기판은 노(furnace)에서 수직으로 놓이며, 상기 분리파 개시 섹터는 상기 기판의 최상부에, 상기 노치는 상기 기판의 하부 또는 상부에 위치한다.
제2 실시형태에 따르면, 상기 (b) 단계 동안, 상기 분리파는 상기 개시 섹터에 기계적인 스트레스를 적용하는 방법으로 개시된다.
상기 분리파 개시 섹터는 바람직하게는 90°섹터이다.
본 발명의 상기 바람직한 실시형태에 따르면, 상기 방법은 (a) 단계와 (b) 단계 사이에 상기 기판을 리시버 기판에 직접 본딩시키는 단계를 포함시켜 (b) 단계 이후 상기 연약대에 의해 정의된 상기 막이 상기 리시버 기판으로 이전된다.
본 발명의 다른 목적은 식별 노치를 갖는 분리 기판의 배치(batch)에 대한 것으로, 상기 배치(batch)는 상기에서 기술한 방법에 따라 얻어지고, 상기 노치와 관련된 프로세스 라인을 갖는 기판의 비율이 12% 미만인 것을 특징으로 한다.
도 1은 상기 노치와 관련된 프로세스 라인의 사진이다.
도 2는 분리 장치를 도식화하여 나타낸 것이다.
도 3은 상기 노치의 정반대 지역에서 개시된 분리파의 정면 사진이다.
도 4는 상기 노치에 대해 90°에 위치한 부분에서 개시된 분리파의 정면 사진이다.
도 5A 및 5B는 상기 분리파 개시 섹터와 관련하여 상기 기판상 노치의 방향을 도식적으로 나타낸 것이다.
도 6은 주입을 하는 동안 기판을 고정시키는 고정장치(fixed restraint device)를 도식적으로 나타낸 것이다.
도 7은 분리파 개시 섹터에 대해 노치가 부적절하게 위치하여 제조된 기판과 노치가 적절하게 위치하여 제조된 각각의 기판의 배치상 프로세스 라인이 나타난 것을 보여준다.
본 발명의 다른 특징 및 장점은 다음의 상세한 설명 및 첨부된 도면을 통해 더욱 명백하게 된다.
본 발명은 일반적으로 기판을 분리하는 방법에 대한 것이지만, 이후에는 기판(본 명세서에서 '기판'은, '기판', '웨이퍼' 또는 '도너 기판'을 포함할 수 있다.)에서 막을 이전시킴으로써 반도체 기판을 제조하는 것에 대해 기술된다. 그러나, 본 발명은 스마트컷™(SmartCut™) 프로세스에 한정되거나, 분리하여 다른 기판에 본딩하는 것을 필수적으로 수반하는 것은 아님을 이해하도록 해야 한다.
상기 스마트컷 프로세스에서는, 기판을 분리하기 전에 기판에 대해 다음의 단계가 수행된다.
a) 상기 리시버 기판으로 이전될 박막으로 정의되는, 연약대의 형성;
바람직하게는, 이 연약대는, 상기 기판 내부로 원자종, 예를 들어 수소 또는 헬륨 원자를 주입함으로써 형성된다. 상기 기판의 특성 및 바림직한 주입 깊이에 따라, 상기 주입 조건(주입량, 주입 에너지)은 발명이 속하는 기술분야의 당업자가 능숙하게 결정할 수 있다.
그리고, b) 본딩- 가령 상기 리시버 기판으로의 직접 본딩(분자 접착에 의해).
상기 본딩 에너지를 증가시키기 위해 본딩 전에 본 발명이 속하는 기술 분야의 당업자에게 잘 알려진 표면 처리가 상기 기판상에 수행될 수 있다.
다음으로, 상기 분리는 연약대를 따라 상기 박막이 상기 리시버 기판으로 이전되는 방식으로 수행되며, 상기 기판의 잔여부는 가령 재활용되어 회수되는 방식으로 수행된다
이러한 목적으로, 상기 어닐링 작업이 수행될 수 있거나 기계적인 힘이 연약대의 한 지점에 적용될 수 있다. 온도 또는 적용된 힘의 영향 하에서, 상기 분리는 상기 기판의 가장자리의 소정의 섹터에서 개시되어 분리파가 상기 기판의 나머지 부분으로 전파된다. 상기 분리파 개시 섹터는 분리 작업에 적용되는 방법에 따라 당업자에 의해서 제어된다.
힘의 적용에 의해서 상기 분리가 개시되는 상황
첫번째 가능성은 상기 연약대의 가장자리의 한 부분에 블레이드(blade)를 삽입하여 상기 분리를 개시하는 것이다. 따라서, 당업자는 상기 분리파 개시 섹터를 선택하고 직접 제어할 수 있다.
어닐링에 의해서 분리가 개시되는 상황
어닐링에 의한 분리의 경우, 도 2에 나타난 것과 같이, 노(furnace)에 삽입될 수 있는 보트(2)에 수직으로 기판(1)을 놓는다. 상기 기판을 고정시키는 방법은 당업자에게 공지된 것이므로 더 상세하게 기술하지 않는다.
일반적으로, 상기 노치(4)가 상기 수직에 대해 90°방향이 되도록 상기 기판(1)을 놓는다 (상기 조립(assembly)을 이해하기 쉽게 하기 위해서 도 2는 축척에 따라 작도되지 않았다).
상기 노치(4)의 방향이 절대적인 것은 아니지만, 상기 방법의 이전 단계, 즉 본딩 단계에서 상기 기판이 놓인 위치와 상응한다.
따라서, 상기 기판의 핸들링(handling)을 피하기 위해서, 분리 단계에 대해 동일한 방향이 유지된다. 상기 노(furnace) 함체(enclosure)는 히터(미도시)로 가열하여 분리 온도(일반적으로 300℃ 내지 600℃)까지 도달된다.
상기 히터는 상기 노(furnace)에 균일한 열을 전달한다. 그러나 상기 기판(1)에서 상기 보트(2)와 접촉한 부분은 상기 상부에 비해 질량(mass)이 커서 열을 흡수하므로 온도가 쉽게 올라가지 않는다.
따라서, 상기 기판(1)은 상기 보트에서 떨어져 위치하는, 대략 상기 기판의 상부에 상응하는 '핫존(hot zone)'(화살표 ZC로 표시된 부분)과, 상기 기판(1) 중 상기 보트(2)에 위치하는 부분에 상응하는 '쿨존(cool zone)'(화살표 ZF로 표시된 부분)을 갖는다. 이것은 수십 ℃의 온도 구배에 상응한다.
상기 분리는 상기 기판(1)의 최고 가열 영역(hottest zone)인, 상기 기판의 최상부 근처에 위치한 섹터(R)(도 2의 0°방향에 상응하는)에서 개시되며, 상기 기판 내로 파의 형태로 전파된다.
상기 '상기 최상부의 근처(near the top)'라는 표현은 이 문맥에서 상기 기판의 상기 최상부에 대해 -45°내지 +45°각도, 특히 -20°내지 +20°, 바람직하게는 -5°내지 +5°의 사이에 놓인 섹터(R)을 의미한다.
따라서, 이러한 경우, 상기 분리파 개시 섹터(R)은 상기 어닐링이 수행되는 조건에 의해 간접적으로 제어된다.
통계적인 연구로부터, 상기 분리파의 개시는 평균적으로 상기 기판의 상기 최상부, 즉, 상기 섹터(R)의 이등분선에서 일어난다.
본 출원인은 상기 보트(2)에 대해 상기 노치(4)의 방향을 달리하여 분리를 시도하였다. 상기 분리는 도 2를 참조하면, 상기 수직에 대해 0°방향을 중심으로 한 섹터(R)인 상기 기판의 핫존에서 항상 개시되었다.
본 출원인은 상기 노치(4)가 상기 수직(즉, 분리파가 개시되는 섹터(R)의 이등분선)을 기준으로 135°내지 225°방향에 위치할 때, 또는 상기 수직(즉, 분리파가 개시되는 섹터(R)의 이등분선)을 기준으로 315°(또는 -45°) 내지 45°의 방향에 위치할 때, 상기 노치(4)에 관련된 프로세스 라인의 형성이 방지되는 것을 관찰하였다. 실제로 상기 노치(4)가 상기 두 방향에 위치하는 것이 바람직하다.
도 5A는 노치(4)의 첫 번째 바람직한 위치로서, 상기 분리파가 개시되는 섹터(R)의 중심으로부터 정반대 부분인 사분면(S1)에 상기 노치(4)가 위치하는 것을 나타내는데(섹터(R)의 이등분선과 사분면(S1)의 이등분선은 이점쇄선으로, 분리파가 개시되는 섹터(R)의 경계선은 직선으로, 사분면(S1)의 경계선은 일점 쇄선으로 표시되었다.), 즉 상기 분리파의 대략적인 직선 경로(straight path)는 상기 노치(4)에 가깝게 종료된다.
도 5B는 노치(4)의 두 번째 바람직한 위치로서, 섹터(R)의 중심에 오는 사분면(S2)에 상기 노치(4)가 위치하는 것을 나타내는데(섹터(R)의 이등분선과 사분면(S1)의 이등분선은 일치하며, 이점쇄선으로 표시되었다.), 상기 분리파의 경로는 상기 노치(4)의 가까운 곳에서 개시된다. 도 5B에 도시된 것과 같이 섹터(R) 및 섹터(S2)가 동일한 하나의 사분면에 위치하게 되는 경우, 두 섹터들은 일치한다.
반면에, 통상적으로, 상기 노치(4)가 상기 개시 섹터(R)의 상기 이등분선에 대해 90°의 방향에 있을 때에는, 상기 분리파가 상기 후자(노치(4))에서 개시하거나 종료되지 않고 노치(4)를 지나 상기 기판을 가로질러 통과하여 프로세스 라인이 발생한다. 도 4는 이 구조를 도시한 것으로, 육안으로 확인할 수 있는 상기 프로세스 라인을 점선으로 표시하였다.
그러나, 상기 설명은 상기에서 설명한 바와 같이 분리파 개시의 0°방향에 대해 어떠한 제한을 두는 것은 아니다.
이것은 상기 기판(1)의 가장자리의 어느 부분에서라도 상기 분리파가 시작될 수 있기 때문이다(가령, 어닐링에 의한 분리인 경우, 분리를 개시하기 위해 선호되는 섹터를 국소적으로 가열함으로써).
결론적으로, 상기 노치(4)의 위치는 상기 기판(1)의 하부의 어떤 한 사분면 또는 상부의 어떤 한 사분면으로 제한되지 않는다.
또한, 상기 분리파의 전파 방향은 당업자에 의해 완전하게 제어되지 않는다.
이것은, 동일한 개시점으로부터 시작되어, 상기 분리파가 다른 방향(약 45°의 각진폭(angular amplitude)를 가지고)으로 전파될 수 있음을 관찰되었기 때문이다
이러한 관점에서, 본 출원인은 상기 주입 기계 (상기 연약대를 형성하기 위한)내에 있는 상기 기판의 방향이 상기 분리파 개시를 제어하는데 영향을 준다는 것을 관찰하였다.
'배치(batch)' 주입(즉, 휠(wheel) 상의 여러 기판에 일시적으로 주입함)의 경우, 상기 기판이 제자리에서 움직이지 않도록 하기 위해 체결 장치(fastening device)가 사용된다. 상기 체결 장치에 의해 고정된 상기 기판의 가장자리의 부분(5)은 일반적으로 약 90°의 각섹터(angular sector)이다.
상기 체결 장치는 일반적으로 상기 휠의 중심과 정 반대에 위치한다.
상기 장치는 상기 기판과 열적 접촉하도록 구성되어 있고 따라서, 그로부터 열을 제거할 수 있다.
이것은 또한 전기적인 접촉으로 이루어지며, 따라서 주입중 기판에 축적된 전기적 전하가 흘러간다.
각 α는 상기 체결 장치에 의해 고정된 기판의 가장자리의 부분(5)과 관련하여 상기 노치(4)의 위치를 정의한다. 여기서 각 α는 체결장치(fastening device)에 접촉하는 부분(5)으로부터 반시계방향으로 90°인 지점을 기준으로 시계방향으로 측정한 각도를 의미한다.
상기 기판의 가장자리 중 주입을 하는 동안 상기 체결 장치에 접촉하는 부분(5)은 반드시 분리 개시 섹터(R), 가령 열을 가하여 분리하는 경우 상기 노(furnace)의 핫존 에 있어야 한다.
이러한 구조에서, 상기 개시 섹터의 상기 분리파의 전파의 방향이 더 잘 제어되며, 따라서, 상기 파동의 경로가 상기 프로세스 라인의 형성을 막기 위해 상기 노치(4)의 근처에서 시작되거나 종료되도록 할 수 있다.
즉, 상기에서 언급된 필요사항(requirements)의 조합(즉, 상기 분리 개시 섹터와 관련된, 상기 체결 장치와 접촉하는 부분(5)의 위치 및 상기 분리 개시 섹터와 관련된 노치의 위치)을 달성하기 위해서는 상기 노치는 기판 중 상기 체결 장치와 접촉하는 부분(5) 또는 그 부분과 완전히 반대되는 섹터에 위치하여야 한다.
더욱 상세하게는, 상기 프로세스는 다음의 단계를 포함한다.
- 상기 노치가, 상기 체결 부분과 완전히 반대되는 사분면의 기판의 가장자리에 위치하도록, 또는 상기 체결 부분의 중앙에 오는 사분면의 기판의 가장자리에 위치하도록(즉, 노치(4)는 도6에서 도시된 바와 같이 각 α가 270°± 45° 또는 90°± 45°인 범위 내에서, 기판의 가장자리에 위치하게 된다.) 상기 기판을 주입 휠에 고정하는 단계;
- 주입을 수행하는 단계;
- 상기 기판에서 상기 체결 장치를 제거하는 단계;
- 상기 체결 장치로 고정된 상기 기판의 부분에 분리파를 개시하는 단계.
상기에서 정의된 방향을 준수함으로써, 노치가 상기 분리 개시자에 대해 우선적으로 섹터(S1) 또는 섹터(S2)에 위치하지 않는 방법과 비교하여, 적어도 5의 요소, 일반적으로는 7의 요소만큼 프로세스 라인이 발생하는 것을 줄일 수 있으며, 심지어는 그러한 선이 나타나는 것을 방지할 수 있다.
따라서, 본 발명은 상기 분리 단계의 수율을 비약적으로 증가시킨다.
도 7은 생산된 기판의 배치(batches)를 나타내는 것으로서, 상기 분리 개시자(시리즈 1)에 대해 상기 노치가 바람직하지 않은 방향으로 되어 있는 것과 상기 노치가 바람직한 방향으로 되어 있는 것(시리즈 2)인 것이다.
도 7의 도표는 배치의 상기 두 시리즈의 프로세스 라인에 대한 최소, 평균 및 최대 발생량(%로 표현)을 나타낸다. 상기 평균 발생량은 7에 가까운 요소로 감소되었다.
가장 영향을 많이 받은 배치는, 75%에 가까운 기판이 바람직하지 않은 방향의 경우 프로세스 라인을 가질 수 있으며, 반면에 본 발명에 따른 방향의 경우에는 반대로 최대 12%이다.
평균적으로, 본 발명에 따라 얻어진 상기 25 기판의 배치는 프로세스 라인을 갖는 기판이 대략 3개였다.
마지막으로, 노치와 관련되지 않은 프로세스 라인이 상기 기판의 가장자리에 남아있지만, 이러한 선들은 짧으며, 발생이 드물기 때문에 문제의 소지가 적다.

Claims (7)

  1. 기판의 가장자리에 식별 노치(4)를 갖는 반도체 기판을 분리하는 방법에 있어서,
    (a) 상기 기판 내에 연약대를 형성하는 단계; 및
    (b) 상기 기판 가장자리의 소정의 섹터(R)에서 분리파가 개시되어 상기 기판으로 상기 분리파가 전파되는 것을 포함하는, 상기 연약대를 따라 상기 기판이 분리되는 단계;
    를 포함하며,
    상기 (a)단계에서 형성된 상기 연약대는 상기 기판으로 원자종을 주입함으로써 획득되고,
    상기 기판은, 상기 주입 동안 상기 기판의 가장자리의 한 부분이 체결장치에 의해 고정되며,
    상기 분리되는 단계(b) 동안, 상기 고정된 부분을 상기 분리파가 개시되는 섹터(R)에 놓고,
    (b) 단계 동안, 상기 노치(4)가, 상기 분리파가 개시되는 섹터(R)의 중심으로부터 완전히 반대되는 사분면(S1)의 기판의 가장자리, 또는 상기 분리파가 개시되는 섹터(R)의 중심에 오는 사분면(S2)의 기판의 가장자리에 위치하는 것을 특징으로 하는, 반도체 기판의 분리 방법.
  2. 제1항에 있어서,
    상기 노치(4)가 위치하는 상기 사분면(S1, S2)는 상기 분리파가 개시되는 섹터(R)의 이등분선(bisector)에 대해서 135°내지 225°또는 315°내지 45°인 것을 특징으로 하는, 반도체 기판의 분리 방법.
  3. 제1항 또는 제2항에 있어서,
    (b) 단계동안, 상기 기판은 노(furnace)(3)에 삽입되는 보트(2)에 수직 위치에 놓여져 상기 분리파가 개시되는 섹터(R)가 상기 기판의 최상부의 중심이 되도록 위치하고, 상기 노치(4)는 상기 기판의 위쪽 사분면(upper quarter) 또는 아랫쪽 사분면(lower quarter)에 위치하는 것을 특징으로 하는, 반도체 기판의 분리 방법.
  4. 제1항 또는 제2항에 있어서,
    상기 (b) 단계 동안, 상기 분리파가 개시되는 섹터(R)에 가해진 기계적인 스트레스에 의해 분리파가 개시되는 것을 특징으로 하는 것인, 반도체 기판의 분리 방법.
  5. 제1항 또는 제2항에 있어서,
    상기 분리파가 개시되는 섹터(R)은 90°섹터인 것을 특징으로 하는 것인, 반도체 기판의 분리 방법.
  6. 제1항 또는 제2항에 있어서,
    상기 (a) 단계 및 (b) 단계 사이에 상기 기판을 리시버기판에 직접 본딩하여 (b) 단계 이후에 상기 연약대로 정의된 막이 상기 리시버 기판으로 이전되는 것을 포함하는 것을 특징으로 하는, 반도체 기판의 분리 방법.



  7. 삭제
KR1020107007333A 2007-10-23 2008-10-21 기판의 분리 방법 KR101490779B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0758502A FR2922681A1 (fr) 2007-10-23 2007-10-23 Procede de detachement d'un substrat.
FR0758502 2007-10-23
PCT/EP2008/064200 WO2009053355A1 (en) 2007-10-23 2008-10-21 Method of splitting a substrate

Publications (2)

Publication Number Publication Date
KR20100072010A KR20100072010A (ko) 2010-06-29
KR101490779B1 true KR101490779B1 (ko) 2015-02-09

Family

ID=39586966

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107007333A KR101490779B1 (ko) 2007-10-23 2008-10-21 기판의 분리 방법

Country Status (9)

Country Link
US (1) US8003493B2 (ko)
EP (1) EP2212910B1 (ko)
JP (1) JP5519516B2 (ko)
KR (1) KR101490779B1 (ko)
CN (1) CN101836287B (ko)
AT (1) ATE500611T1 (ko)
DE (1) DE602008005350D1 (ko)
FR (1) FR2922681A1 (ko)
WO (1) WO2009053355A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8570514B2 (en) * 2011-06-20 2013-10-29 Kla-Tencor Corporation Optical system polarizer calibration
JP6213046B2 (ja) * 2013-08-21 2017-10-18 信越半導体株式会社 貼り合わせウェーハの製造方法
FR3036845B1 (fr) * 2015-05-28 2017-05-26 Soitec Silicon On Insulator Procede de transfert d'une couche d'un substrat monocristallin

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5374564A (en) 1991-09-18 1994-12-20 Commissariat A L'energie Atomique Process for the production of thin semiconductor material films
JP2006518544A (ja) 2003-01-07 2006-08-10 エス．オー．アイ．テック、シリコン、オン、インシュレター、テクノロジーズ 薄層を除去した後の多層構造を備えるウェハのリサイクル
JP2007503126A (ja) 2003-08-21 2007-02-15 マイクロン・テクノロジー・インコーポレーテッド 微細形状ワークピース上の材料のバッチ堆積のための微細形状ワークピース処理装置及び方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3901423A (en) 1973-11-26 1975-08-26 Purdue Research Foundation Method for fracturing crystalline materials
FR2725074B1 (fr) 1994-09-22 1996-12-20 Commissariat Energie Atomique Procede de fabrication d'une structure comportant une couche mince semi-conductrice sur un substrat
CN1132223C (zh) 1995-10-06 2003-12-24 佳能株式会社 半导体衬底及其制造方法
FR2748851B1 (fr) 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
CA2233127C (en) * 1997-03-27 2004-07-06 Canon Kabushiki Kaisha Method and apparatus for separating composite member using fluid
US6159824A (en) 1997-05-12 2000-12-12 Silicon Genesis Corporation Silicon-on-silicon wafer bonding process using a thin film blister-separation method
JP2003163335A (ja) 2001-11-27 2003-06-06 Shin Etsu Handotai Co Ltd 貼り合わせウェーハの製造方法
FR2834820B1 (fr) * 2002-01-16 2005-03-18 Procede de clivage de couches d'une tranche de materiau
US20050217560A1 (en) * 2004-03-31 2005-10-06 Tolchinsky Peter G Semiconductor wafers with non-standard crystal orientations and methods of manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5374564A (en) 1991-09-18 1994-12-20 Commissariat A L'energie Atomique Process for the production of thin semiconductor material films
JP2006518544A (ja) 2003-01-07 2006-08-10 エス．オー．アイ．テック、シリコン、オン、インシュレター、テクノロジーズ 薄層を除去した後の多層構造を備えるウェハのリサイクル
JP2007503126A (ja) 2003-08-21 2007-02-15 マイクロン・テクノロジー・インコーポレーテッド 微細形状ワークピース上の材料のバッチ堆積のための微細形状ワークピース処理装置及び方法

Also Published As

Publication number Publication date
US20100176493A1 (en) 2010-07-15
ATE500611T1 (de) 2011-03-15
JP5519516B2 (ja) 2014-06-11
EP2212910A1 (en) 2010-08-04
FR2922681A1 (fr) 2009-04-24
US8003493B2 (en) 2011-08-23
CN101836287B (zh) 2012-12-05
KR20100072010A (ko) 2010-06-29
EP2212910B1 (en) 2011-03-02
CN101836287A (zh) 2010-09-15
DE602008005350D1 (de) 2011-04-14
JP2011501452A (ja) 2011-01-06
WO2009053355A1 (en) 2009-04-30

Similar Documents

Publication Publication Date Title
EP1429381B1 (en) A method for manufacturing a material compound
US7615463B2 (en) Method for making thin layers containing microcomponents
JP2001512906A (ja) 固体材料からなる薄膜の作製方法
JPH1041242A (ja) 特に電子構成品を含む半導体材料薄膜の製法
JP2004503111A (ja) 材料ブロックを切り取るための方法ならびに薄膜の形成方法
US9922867B2 (en) Method for transferring a useful layer
TWI489566B (zh) 以暫時性連結製造半導體結構之製程
JP5007179B2 (ja) 半導体装置の製造方法
KR101490779B1 (ko) 기판의 분리 방법
EP3583620B1 (en) Masking a zone at the edge of a donor substrate during an ion implantation step
US20110165758A1 (en) Method for making a structure comprising a step for implanting ions in order to stabilize the adhesive bonding interface
US11744154B2 (en) Use of an electric field for detaching a piezoelectric layer from a donor substrate
KR101302071B1 (ko) 제공 기판의 인장 응력 조건을 감소시키기 위한 이종 구조체의 제조 방법
CN111477543A (zh) 一种键合衬底晶圆与单晶压电晶圆的方法及复合单晶压电晶圆基板
TW201729339A (zh) 絕緣體上半導體型基板
JP5703853B2 (ja) 貼り合わせウェーハの製造方法
TWI828893B (zh) 絕緣體上半導體型基材之製造方法
US8841202B2 (en) Method of producing a hybrid substrate by partial recrystallization of a mixed layer
US20220172983A1 (en) Method for transferring a useful layer onto a support substrate
JP2004200682A (ja) 材料複合体の製造方法
JP2008071907A (ja) 半導体チップの製造方法、及び半導体チップ
JPH04268716A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant