JP5519516B2 - 基板を分割する方法 - Google Patents

基板を分割する方法 Download PDF

Info

Publication number
JP5519516B2
JP5519516B2 JP2010530427A JP2010530427A JP5519516B2 JP 5519516 B2 JP5519516 B2 JP 5519516B2 JP 2010530427 A JP2010530427 A JP 2010530427A JP 2010530427 A JP2010530427 A JP 2010530427A JP 5519516 B2 JP5519516 B2 JP 5519516B2
Authority
JP
Japan
Prior art keywords
substrate
region
wave
split
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010530427A
Other languages
English (en)
Other versions
JP2011501452A (ja
Inventor
ベン モハメド ナディア
ケルディルス セバスチアン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of JP2011501452A publication Critical patent/JP2011501452A/ja
Application granted granted Critical
Publication of JP5519516B2 publication Critical patent/JP5519516B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185Joining of semiconductor bodies for junction formation
    • H01L21/187Joining of semiconductor bodies for junction formation by direct bonding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Recrystallisation Techniques (AREA)
  • Dicing (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

本発明は基板を分割する方法に関し、特に、SmartCut(登録商標)のフィルム転写プロセスによるSOI(semiconductor−on−insulator)構造の製造において応用できる方法に関する。
半導体の加工において、薄膜の接合に基づくプロセスに続き基板上へのフィルム転写をしばしば行う状況が生じる。
とくに、SmartCut(登録商標)プロセスは、第1のステップ中に、いわゆるレシーバー基板上に転写する薄膜との境界を定義する脆弱な区域をいわゆるドナー基板中に形成することを含んでいる。
ドナー基板がレシーバー基板に接合された後、レシーバー基板上に薄膜を転写するために、ドナー基板は分割される。
一般的に、分割は、ドナー基板の外周上の前もって決定された地点から開始され、次に基板の残りの部分に続く分割する波状曲線の形状で伝播する。分割は、例えば機械的圧力の方法、局部的な加熱などによって開始される。
円形ウェハの形状の基板を分割した場合、しばしば、ウェハの端に位置する切り込みの周囲から始まっている「プロセスライン」または「ストレスライン」と呼ばれる欠損が見つかる。
通常三角形であり(ウェハの直径に沿って)約2mmの長さで入っているこの切り込みによって、ウェハの方向を、プロセスの様々なステップの間、識別することができる。ウェハがインゴットから切り出される前にウェハ製造者によって作られる切り込みによって、基板の結晶の配向を識別できる。
切り込みに付随するこのようなラインの写真を図1に示す。切り込みは参照符号4によって識別され、プロセスラインは点線で囲まれている。
出願者によって行われた解析によると、局所的な応力によって切り込みの周囲から始まっているこのラインは、薄い横方向のフィルムの裂け目に対応している。
これは、これ自身のすべての長さにわたり高い粗度によって特長付けられる長く延びた欠損であり、通常これ自身の最も顕著な中心部(これ自身の厚みすべてにわたって裂けて転移したフィルム)中の貫通した欠損であって、この結果このラインの上に組み立てられたチップは作動しないだろう。
したがってこのラインは容認できない欠損であり、この長さが数ミクロン以上長い場合は、この欠損によりウェハは廃棄される。
本発明の第1の目的は、したがって、最終的な構造における切り込みの周囲のこのようなラインの形成を防ぐために、フィルム転写構造を加工するプロセスを向上することである。
本発明のほかの目的は、切り込みに関係するラインの発現を減少させるような、基板を分割する方法を定義することである。
この目的のために、本発明は、外周に識別用切り込みを有する半導体基板を分割するプロセスを提供することであり、このプロセスは、
(a)基板中に脆弱な区域を作成するステップと、
(b)脆弱な領域に沿って基板を分割するステップであって、分割するステップは基板の外周の前もって決定されている領域内で分割波を開始し、次に波が基板内部へ伝播するステップを含む、分割するステップと
を含み、プロセスは、
ステップ(a)において作成された脆弱な領域は原子種を基板内部に埋め込むことによって得られ、埋め込む間、締結装置によって、基板は基板自身の外周のある部分上の定位置に留まっていることと、
分割するステップ(b)の間、前記のある部分は、分割波が開始する領域内にあることと
を特徴とし、ステップ(b)の間、切り込みは、分割波を開始する領域の直径方向に対して反対側の基板の外周の4分の1内か、または前記開始する領域上の中心の基板の外周の4分の1内にあるような位置にある。
切込みが中に存在する前記領域は、したがって、分割波開始領域の2等分線にたいして135°と225°の間または315°と45°の間にある。
本発明の第1の実施形態によると、ステップ(b)の間、分割波開始領域が基板の上部の中心に位置し、切り込みが基板の下部4分の1かまたは上部4分の1内に位置するように、基板は炉の中で垂直方向に位置する。
第2の実施形態によると、ステップ(b)の間、分割波は開始領域内に印加された機械的な応力によって開始される。
分割波開始領域は90°の領域であることが望ましい。
本発明の望ましい実施形態によると、プロセスは、ステップ(b)のあとに脆弱な領域によって定義されたフィルムがレシーバー基板に移動するように、ステップ(a)とステップ(b)の間に前記基板をレシーバー基板に直接接着するステップをさらに含む。
本発明のほかの主題は、同一の切り込みを有する分割した基板のバッチに関しており、前記バッチは上に記載されたプロセスによって得られ、切り込みに付随したプロセスラインを有する基板の割合は12%以下であることを特徴とする。
本発明のほかの特徴および利点は、添付されている図を参照しながら、以下の詳細な記述によって明らかになるであろう。
切れ込みに付随したプロセスラインの写真の図である。 分割装置の概略図である。 切り込みとは直径方向に対して反対側の領域内で開始される分割波の前面の写真の図である。 切り込みから90°傾いた領域内で開始される分割波の前面の写真の図である。 分割波開始領域と関連のあるウェハ上の切り込みの方向の概略図である。 分割波開始領域と関連のあるウェハ上の切り込みの方向の概略図である。 インプランテーションの間、適所にウェハを固定するための固定式の拘束装置の概略図である。 分割波開始領域に関して好ましくない位置および好ましい位置にある切り込みそれぞれが作成されているウェハのバッチ上のプロセスラインの発生を示す図である。
本発明は一般的な基板の分割のプロセスに関するが、以下ではフィルムを基板(以下の場合では、「ドナー基板」とも呼ばれる)からレシーバー基板に移動させることにより半導体構造を作成する場合を参照して記述する。
しかし、本発明はSmartCut(登録商標)プロセスに限定されず、他の基板へ分割される基板の接合に必ずしも関与する必要もない。
分割に先立ち、SmartCut(登録商標)プロセスでは、ドナー基板は以下のステップを経る:
a)レシーバー基板に移動させられる薄膜を定義する脆弱な領域を作成する。この脆弱な領域は原子種、たとえば水素原子またはヘリウム原子、をウェハに埋め込むことによって形成されるのが望ましい。基板の性質および所望の埋め込みの深さによる、埋め込み条件(ドーズ、エネルギー)の決定は、当業者の権限内にある。
b)レシーバー基板に接合、例えば(分子付着による)直接接合、を行う。接合エネルギーを増加させるために、当業者に良く知られている、表面処理が接合の前に基板上で行われることもある。
次に、薄膜がレシーバー基板上に移動させられるという方法で、脆弱な領域に沿って分割が行われ、ドナー基板の残りは回収され、例えば再利用される。
この目的で、アニーリング工程が行われることもあり、または脆弱な領域内の地点に機械的な圧力が加えられることもある。
温度の効果または加えられた圧力によって、分割が、ウェハの外周上の前もって決められた領域内で開始され、分割波がウェハの残りの内部へ伝播する。
分割波開始領域は、分割操作に用いる手段に応じて当業者によって制御される。
<分割が圧力を加えることによって開始される状況>
第1の可能性としては、分割が、脆弱な領域の外周の1点にブレードを挿入することによって開始されることである。よって当業者はこれを選択し、分割開始領域を直接制御する。
<分割がアニーリングによって開始される状況>
アニーリングによって分割する場合、図2に示すように、ウェハ1は、炉3の中に入れることができるボート2内に垂直位置に置かれる。ウェハを適所に保持する手段は当業者に良く知られており、よって詳細は述べない。
通常ウェハ1は切り込み4を垂直方向に対し90°回転させる方法で置かれる(組立部を簡単に理解するために、図2は原寸に比例しては示されていない)。
切り込み4のこの方向は必須ではないが、これはウェハがプロセスの以前のステップの期間に置かれていた位置に対応している。ウェハを手で触れることを避けるために、この同じ方向が分割ステップにおいて維持されている。
炉内部は、ヒーターによって(図示されていない)分割温度(通常300°と600°の間)に達せられる。これらのヒーターは炉の内部に均一な熱を送る。
しかし、ウェハ1のボート2に接している部分は、質量がより大きく、熱を吸収するために、温度が上部よりも容易に上がらない。
ウェハ1はしたがって、大体ウェハの上部半分に対応し、ボートから離れて位置しているいわゆる「ホット」ゾーン(矢印ZCによって示されている)、およびボート2内に位置しているウェハの部分に対応している「クール」ゾーン(矢印ZFによって示されている)を有している。
分割はウェハ1の最も温度の高い地帯、したがってウェハの上部近くに位置する領域R(図2において0°の方向に対応する)から開始し、ウェハの内部を波状に伝播する。
表現「上部近く」は本文においては、ウェハの上部に対して、−45°と45°との間、特に−20°と20°との間、望ましくは−5°と5°との間にわたる角度領域Rを意味している。
この場合、分割波開始領域Rは、アニーリングが行われる条件によって間接的に制御される。
統計学より、分割波の開始は平均してウェハの最上部、すなわち領域Rの2等分線上で生じている。
出願者は、ボート2に対する切り込み4の方向を変えて分割試験を実施したところ、分割は常にウェハのホットゾーン内、すなわち図2を参照すると、垂直方向に対して0°の方向上に中心をとる領域R内で開始した。
出願者は、切り込み4が垂直方向、すなわち分割開始領域Rの2等分線に対して135°と225°との間を向くか、または分割開始領域の2等分線に対して315°(または−45°)と45°との間を向く場合、切り込み4に関係するプロセスラインの形成は抑えられることを観察した。
この有利な方向は、事実上切り込み4の位置取りに対する2つの選択的な領域に対応している。
図5Aは、切り込み波開始領域Rの直径方向に対して反対側にある領域S1(領域S1およびRの2等分線は1つの直線を形成し、2点鎖線で表されている)内の切り込み4の第1の有利な位置を示しており、すなわち分割波の大体直線的な経路は切り込み4の付近で終了する。
図5Bは、領域R上に中心をとる領域S2(領域S2およびRの2等分線は一致する)内の切り込み4の第2の有利な位置を示しており、すなわち分割波の筋は切り込み4の付近で開始する。
図5Bに示されている場合では、領域Rおよび領域S2はそれぞれ4分円に対応していて、これらの2つの領域は一致している。
対照的に、通常の慣例の、切り込み4が開始領域Rの2等分線から90°傾いている場合、分割波はウェハを横断し、切り込み4を超えるが、この付近で終了も、開始もしない。
図4はこの構造を示しており、目視できるプロセスラインは点線で囲まれている。
しかし、いずれにしても、上述したような、分割波開始の0°方向という内容は限定されるものではない。
これは、分割波は(たとえば、アニーリングによる分割の場合、分割を開始したい領域の局所的な加熱によって)ウェハ1の外周上のどの地点からも開始できるからである。
したがって、切り込み4の位置はウェハ1の下部4分の1にも上部4分の1にも限定されない。
さらに、分割波の伝播の方向は当業者によっても完全には制御されない。
これは、同じ開始地点から開始しても、分割波は異なる方向(角度振幅は約45°)に伝播することがあることが観測されているからである。
これに関し、出願者は、(脆弱な領域を形成するための)埋め込み装置内のウェハの方向は分割波開始の制御に影響を与えることを観測した。
「バッチ」埋め込みの場合(すなわちホイール上の複数のウェハの同時埋め込み)、図6に示すように、ウェハを適所で支えるために締結装置5が使用される。
締結装置によって固定されている基板の外周の部分は通常約90°の角度領域である。
締結装置は通常ホイールの中心に対して直径方向に沿って反対側に位置する。
この装置は基板と熱的な接触を構成しており、よって基板から熱を吸収することができる。
これは電気的な接触も構成しており、よって埋め込みの間、基板に蓄積される電荷を流出させることができる。
角度αは締結装置5に対する切り込み4の位置を定義する。
埋め込みの間締結装置5に接しているウェハの外周の部分は分割開始領域R、たとえば熱的分割の場合では2等分線のホットゾーン、の中になければならない。
この構成では、開始領域内の分割波の伝播の方向はより良く制御され、よって、プロセスラインの形成を防ぐために、波の経路が切り込みの近傍で開始または終端するのを確実にすることができる。
いいかえると、上に述べた要求(すなわち、分割開始領域に対する締結装置と接触している部分の位置、および分割開始領域に対する切り込みの位置)の組み合わせを得るには、切り込みは締結装置と接触しているウェハの部分内またはこの部分と直径方向に対して反対側の領域内になければならない。
より正確には、プロセスは以下のステップを含む:
−切り込みが、固定されている部分とは直径方向に対して反対側の基板の外周の円の4分の1の中か、または固定されている部分上の中心の基板の外周の円の4分の1の中に位置する(図6に示されている実施例では、切り込みが270°±45°または90°±45°の角度αにそれぞれ位置する)ように、埋め込みホイールに基板を固定すること、
−埋め込みを行うこと、
−締結装置から基板を取り除くこと、
−締結装置によって固定されていたウェハの部分中で分割波を開始すること。
以上で定義した方向を満たすことによって、分割の開始に関して切り込みが優先的な領域S1またはS2内にない方法と比較して、プロセスラインの発生を少なくとも5分の1、典型的には7分の1に減少させる、またはこのようなラインの発生を防ぐことさえできる。
よって本発明は、分割のステップにおける生産性を著しく増大させる。図7は製造されたウェハのバッチを示しており、分割の開始に対して切り込みの好ましくない方向のもの(組1)および切り込みの好ましい方向のもの(組2)である。
図7中のグラフは、バッチの2つの組内部のプロセスラインの発生の最小値、平均値、および最大値(パーセンテージで表現されている)を示している。
発生の平均値は7分の1近くに減少している。
最も影響を受けたバッチでは、本発明に基づく方向の場合では多くて12%であるのに対して、好ましくない方向の場合ではウェハの75%近くがプロセスラインを有することがあった。
平均すると、本発明によって得られた25のウェハの1つのバッチは多くて3のプロセスラインが生じたウェハを有する。
最後に、切り込みに関係しないプロセスラインはウェハの外周に残る事があるが、これらラインはより短く、差し迫ったものになることはめったになく、よって問題になることは少なくなることを指摘しておく。

Claims (6)

  1. 半導体基板の外周上に識別用切り込み(4)を有する、前記半導体基板を分割するためのプロセスであって、
    (a)脆弱な領域を前記基板内に作成するステップと、
    (b)前記脆弱な領域に沿って前記基板を分割するステップであって、前記分割するステップは、前記基板の前記外周上の前もって決定した領域(R)内で、分割波を開始し、前記波は前記基板内部に伝播するステップを含む、分割するステップと
    を含み、
    テップ(a)において作成された前記脆弱な領域は前記基板の内部への原子種の埋め込みによって得られ、前記埋め込みの間、締結装置(5)によって、前記基板は前記基板自身の外周の部分で固定されていて、
    の場合、前記分割ステップ(b)の間、前記部分は前記分割波開始領域(R)内に位置している
    ことを特徴とし、ステップ(b)の間、前記分割波の開始のため前記領域(R)に対して直径方向に反対側の前記基板の外周の4分の1(S1)内か、または前記領域(R)上の中心の前記基板の前記外周の4分の1(S2)内にあるように、前記切り込み(4)は位置することを特徴とするプロセス。
  2. 前記切り込み(4)がある前記領域(S1、S2)は、前記分割波開始領域(R)の2等分線に対して135°と225°との間、または315°と45°との間であることを特徴とする請求項1に記載のプロセス。
  3. ステップ(b)の間、前記基板は炉(3)の中で垂直方向に置かれ、前記分割波開始領域(R)は前記基板の最上部を中心とし、この場合、前記切り込み(4)は、前記基板の前記下部の4分の1または前記上部の4分の1内にあることを特徴とする請求項1または2のどちらかに記載のプロセス。
  4. ステップ(b)の間、分割波が前記領域(R)に機械的に印加された応力によって開始されることを特徴とする請求項1または2のどちらかに記載のプロセス。
  5. 前記分割波開始領域(R)は90°領域であることを特徴とする請求項1乃至4のいずれかに記載のプロセス。
  6. ステップ(a)とステップ(b)との間に、前記基板をレシーバー基板に直接接着するステップが含まれ、ステップ(b)のあと、前記脆弱な領域によって定義されるフィルムは前記レシーバー基板に転写されることを特徴とする請求項1乃至5のいずれかに記載のプロセス。
JP2010530427A 2007-10-23 2008-10-21 基板を分割する方法 Active JP5519516B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0758502A FR2922681A1 (fr) 2007-10-23 2007-10-23 Procede de detachement d'un substrat.
FR0758502 2007-10-23
PCT/EP2008/064200 WO2009053355A1 (en) 2007-10-23 2008-10-21 Method of splitting a substrate

Publications (2)

Publication Number Publication Date
JP2011501452A JP2011501452A (ja) 2011-01-06
JP5519516B2 true JP5519516B2 (ja) 2014-06-11

Family

ID=39586966

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010530427A Active JP5519516B2 (ja) 2007-10-23 2008-10-21 基板を分割する方法

Country Status (9)

Country Link
US (1) US8003493B2 (ja)
EP (1) EP2212910B1 (ja)
JP (1) JP5519516B2 (ja)
KR (1) KR101490779B1 (ja)
CN (1) CN101836287B (ja)
AT (1) ATE500611T1 (ja)
DE (1) DE602008005350D1 (ja)
FR (1) FR2922681A1 (ja)
WO (1) WO2009053355A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8570514B2 (en) * 2011-06-20 2013-10-29 Kla-Tencor Corporation Optical system polarizer calibration
JP6213046B2 (ja) * 2013-08-21 2017-10-18 信越半導体株式会社 貼り合わせウェーハの製造方法
FR3036845B1 (fr) * 2015-05-28 2017-05-26 Soitec Silicon On Insulator Procede de transfert d'une couche d'un substrat monocristallin

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3901423A (en) 1973-11-26 1975-08-26 Purdue Research Foundation Method for fracturing crystalline materials
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
FR2725074B1 (fr) 1994-09-22 1996-12-20 Commissariat Energie Atomique Procede de fabrication d'une structure comportant une couche mince semi-conductrice sur un substrat
CN1132223C (zh) 1995-10-06 2003-12-24 佳能株式会社 半导体衬底及其制造方法
FR2748851B1 (fr) 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
CA2233127C (en) * 1997-03-27 2004-07-06 Canon Kabushiki Kaisha Method and apparatus for separating composite member using fluid
US6159824A (en) 1997-05-12 2000-12-12 Silicon Genesis Corporation Silicon-on-silicon wafer bonding process using a thin film blister-separation method
JP2003163335A (ja) 2001-11-27 2003-06-06 Shin Etsu Handotai Co Ltd 貼り合わせウェーハの製造方法
FR2834820B1 (fr) * 2002-01-16 2005-03-18 Procede de clivage de couches d'une tranche de materiau
JP4949014B2 (ja) 2003-01-07 2012-06-06 ソワテク 薄層を除去した後の多層構造を備えるウェハのリサイクル
US7235138B2 (en) 2003-08-21 2007-06-26 Micron Technology, Inc. Microfeature workpiece processing apparatus and methods for batch deposition of materials on microfeature workpieces
US20050217560A1 (en) * 2004-03-31 2005-10-06 Tolchinsky Peter G Semiconductor wafers with non-standard crystal orientations and methods of manufacturing the same

Also Published As

Publication number Publication date
US20100176493A1 (en) 2010-07-15
ATE500611T1 (de) 2011-03-15
EP2212910A1 (en) 2010-08-04
FR2922681A1 (fr) 2009-04-24
US8003493B2 (en) 2011-08-23
KR101490779B1 (ko) 2015-02-09
CN101836287B (zh) 2012-12-05
KR20100072010A (ko) 2010-06-29
EP2212910B1 (en) 2011-03-02
CN101836287A (zh) 2010-09-15
DE602008005350D1 (de) 2011-04-14
JP2011501452A (ja) 2011-01-06
WO2009053355A1 (en) 2009-04-30

Similar Documents

Publication Publication Date Title
JP6454606B2 (ja) 酸化物単結晶薄膜を備えた複合ウェーハの製造方法
TWI240965B (en) Semiconductor wafer dividing method and apparatus
US8574962B2 (en) Method of manufacturing semiconductor device
US20110223742A1 (en) Process of forming ultra thin wafers having an edge support ring
JPH1041242A (ja) 特に電子構成品を含む半導体材料薄膜の製法
JP6606705B2 (ja) 有用層を移動する方法
JP6008541B2 (ja) ウェーハの加工方法
JP5519516B2 (ja) 基板を分割する方法
JP5471064B2 (ja) 半導体装置の製造方法
JP2011530182A (ja) 接着接合界面を安定するためにイオンを注入する工程を備える構造物製造方法
US8956885B2 (en) Method and process to reduce stress based overlay error
JP2009016602A (ja) 炭化珪素半導体装置の製造方法
JP5493343B2 (ja) 貼り合わせウェーハの製造方法
TWI828893B (zh) 絕緣體上半導體型基材之製造方法
JP5703853B2 (ja) 貼り合わせウェーハの製造方法
JP2007036185A (ja) 複合ウエハ構造の製造方法
JP2009170652A (ja) 貼り合わせウェーハの製造方法
JP2009016534A (ja) 貼り合せ方法及び貼り合せ用基板
JP7371257B2 (ja) 電気接点を形成するための方法および半導体デバイスを形成するための方法
JP2005085964A (ja) 貼り合わせ基板の製造方法
KR101936183B1 (ko) 플랙서블 기판의 제조 방법 및 플랙서블 소자 제조 장치
JP4949021B2 (ja) 改良された安定化アニール方法
TW202201478A (zh) 製備薄層的方法
JPH04268716A (ja) 半導体装置の製造方法
TW202347430A (zh) 絕緣體上半導體型多層結構之製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111020

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130905

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130906

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131004

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140304

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140403

R150 Certificate of patent or registration of utility model

Ref document number: 5519516

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250