JP5519516B2 - 基板を分割する方法 - Google Patents
基板を分割する方法 Download PDFInfo
- Publication number
- JP5519516B2 JP5519516B2 JP2010530427A JP2010530427A JP5519516B2 JP 5519516 B2 JP5519516 B2 JP 5519516B2 JP 2010530427 A JP2010530427 A JP 2010530427A JP 2010530427 A JP2010530427 A JP 2010530427A JP 5519516 B2 JP5519516 B2 JP 5519516B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- region
- wave
- split
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 claims abstract description 76
- 238000000034 method Methods 0.000 claims abstract description 43
- 239000004065 semiconductor Substances 0.000 claims abstract description 6
- 230000000977 initiatory effect Effects 0.000 claims abstract 5
- 230000001902 propagating effect Effects 0.000 claims description 2
- 235000012431 wafers Nutrition 0.000 description 43
- 239000010408 film Substances 0.000 description 7
- 238000000137 annealing Methods 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- 230000007547 defect Effects 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000011218 segmentation Effects 0.000 description 2
- 101100008048 Caenorhabditis elegans cut-4 gene Proteins 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical group [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000010070 molecular adhesion Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000000452 restraining effect Effects 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/185—Joining of semiconductor bodies for junction formation
- H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Recrystallisation Techniques (AREA)
- Dicing (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
(a)基板中に脆弱な区域を作成するステップと、
(b)脆弱な領域に沿って基板を分割するステップであって、分割するステップは基板の外周の前もって決定されている領域内で分割波を開始し、次に波が基板内部へ伝播するステップを含む、分割するステップと
を含み、プロセスは、
ステップ(a)において作成された脆弱な領域は原子種を基板内部に埋め込むことによって得られ、埋め込む間、締結装置によって、基板は基板自身の外周のある部分上の定位置に留まっていることと、
分割するステップ(b)の間、前記のある部分は、分割波が開始する領域内にあることと
を特徴とし、ステップ(b)の間、切り込みは、分割波を開始する領域の直径方向に対して反対側の基板の外周の4分の1内か、または前記開始する領域上の中心の基板の外周の4分の1内にあるような位置にある。
a)レシーバー基板に移動させられる薄膜を定義する脆弱な領域を作成する。この脆弱な領域は原子種、たとえば水素原子またはヘリウム原子、をウェハに埋め込むことによって形成されるのが望ましい。基板の性質および所望の埋め込みの深さによる、埋め込み条件(ドーズ、エネルギー)の決定は、当業者の権限内にある。
第1の可能性としては、分割が、脆弱な領域の外周の1点にブレードを挿入することによって開始されることである。よって当業者はこれを選択し、分割開始領域を直接制御する。
アニーリングによって分割する場合、図2に示すように、ウェハ1は、炉3の中に入れることができるボート2内に垂直位置に置かれる。ウェハを適所に保持する手段は当業者に良く知られており、よって詳細は述べない。
−切り込みが、固定されている部分とは直径方向に対して反対側の基板の外周の円の4分の1の中か、または固定されている部分上の中心の基板の外周の円の4分の1の中に位置する(図6に示されている実施例では、切り込みが270°±45°または90°±45°の角度αにそれぞれ位置する)ように、埋め込みホイールに基板を固定すること、
−埋め込みを行うこと、
−締結装置から基板を取り除くこと、
−締結装置によって固定されていたウェハの部分中で分割波を開始すること。
Claims (6)
- 半導体基板の外周上に識別用切り込み(4)を有する、前記半導体基板を分割するためのプロセスであって、
(a)脆弱な領域を前記基板内に作成するステップと、
(b)前記脆弱な領域に沿って前記基板を分割するステップであって、前記分割するステップは、前記基板の前記外周上の前もって決定した領域(R)内で、分割波を開始し、前記波は前記基板内部に伝播するステップを含む、分割するステップと
を含み、
ステップ(a)において作成された前記脆弱な領域は前記基板の内部への原子種の埋め込みによって得られ、前記埋め込みの間、締結装置(5)によって、前記基板は前記基板自身の外周の部分で固定されていて、
この場合、前記分割ステップ(b)の間、前記部分は前記分割波開始領域(R)内に位置している
ことを特徴とし、ステップ(b)の間、前記分割波の開始のため前記領域(R)に対して直径方向に反対側の前記基板の外周の4分の1(S1)内か、または前記領域(R)上の中心の前記基板の前記外周の4分の1(S2)内にあるように、前記切り込み(4)は位置することを特徴とするプロセス。 - 前記切り込み(4)がある前記領域(S1、S2)は、前記分割波開始領域(R)の2等分線に対して135°と225°との間、または315°と45°との間であることを特徴とする請求項1に記載のプロセス。
- ステップ(b)の間、前記基板は炉(3)の中で垂直方向に置かれ、前記分割波開始領域(R)は前記基板の最上部を中心とし、この場合、前記切り込み(4)は、前記基板の前記下部の4分の1または前記上部の4分の1内にあることを特徴とする請求項1または2のどちらかに記載のプロセス。
- ステップ(b)の間、分割波が前記領域(R)に機械的に印加された応力によって開始されることを特徴とする請求項1または2のどちらかに記載のプロセス。
- 前記分割波開始領域(R)は90°領域であることを特徴とする請求項1乃至4のいずれかに記載のプロセス。
- ステップ(a)とステップ(b)との間に、前記基板をレシーバー基板に直接接着するステップが含まれ、ステップ(b)のあと、前記脆弱な領域によって定義されるフィルムは前記レシーバー基板に転写されることを特徴とする請求項1乃至5のいずれかに記載のプロセス。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR0758502A FR2922681A1 (fr) | 2007-10-23 | 2007-10-23 | Procede de detachement d'un substrat. |
FR0758502 | 2007-10-23 | ||
PCT/EP2008/064200 WO2009053355A1 (en) | 2007-10-23 | 2008-10-21 | Method of splitting a substrate |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011501452A JP2011501452A (ja) | 2011-01-06 |
JP5519516B2 true JP5519516B2 (ja) | 2014-06-11 |
Family
ID=39586966
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010530427A Active JP5519516B2 (ja) | 2007-10-23 | 2008-10-21 | 基板を分割する方法 |
Country Status (9)
Country | Link |
---|---|
US (1) | US8003493B2 (ja) |
EP (1) | EP2212910B1 (ja) |
JP (1) | JP5519516B2 (ja) |
KR (1) | KR101490779B1 (ja) |
CN (1) | CN101836287B (ja) |
AT (1) | ATE500611T1 (ja) |
DE (1) | DE602008005350D1 (ja) |
FR (1) | FR2922681A1 (ja) |
WO (1) | WO2009053355A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8570514B2 (en) * | 2011-06-20 | 2013-10-29 | Kla-Tencor Corporation | Optical system polarizer calibration |
JP6213046B2 (ja) * | 2013-08-21 | 2017-10-18 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法 |
FR3036845B1 (fr) * | 2015-05-28 | 2017-05-26 | Soitec Silicon On Insulator | Procede de transfert d'une couche d'un substrat monocristallin |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3901423A (en) | 1973-11-26 | 1975-08-26 | Purdue Research Foundation | Method for fracturing crystalline materials |
FR2681472B1 (fr) | 1991-09-18 | 1993-10-29 | Commissariat Energie Atomique | Procede de fabrication de films minces de materiau semiconducteur. |
FR2725074B1 (fr) | 1994-09-22 | 1996-12-20 | Commissariat Energie Atomique | Procede de fabrication d'une structure comportant une couche mince semi-conductrice sur un substrat |
CN1132223C (zh) | 1995-10-06 | 2003-12-24 | 佳能株式会社 | 半导体衬底及其制造方法 |
FR2748851B1 (fr) | 1996-05-15 | 1998-08-07 | Commissariat Energie Atomique | Procede de realisation d'une couche mince de materiau semiconducteur |
CA2233127C (en) * | 1997-03-27 | 2004-07-06 | Canon Kabushiki Kaisha | Method and apparatus for separating composite member using fluid |
US6159824A (en) | 1997-05-12 | 2000-12-12 | Silicon Genesis Corporation | Silicon-on-silicon wafer bonding process using a thin film blister-separation method |
JP2003163335A (ja) | 2001-11-27 | 2003-06-06 | Shin Etsu Handotai Co Ltd | 貼り合わせウェーハの製造方法 |
FR2834820B1 (fr) * | 2002-01-16 | 2005-03-18 | Procede de clivage de couches d'une tranche de materiau | |
JP4949014B2 (ja) | 2003-01-07 | 2012-06-06 | ソワテク | 薄層を除去した後の多層構造を備えるウェハのリサイクル |
US7235138B2 (en) | 2003-08-21 | 2007-06-26 | Micron Technology, Inc. | Microfeature workpiece processing apparatus and methods for batch deposition of materials on microfeature workpieces |
US20050217560A1 (en) * | 2004-03-31 | 2005-10-06 | Tolchinsky Peter G | Semiconductor wafers with non-standard crystal orientations and methods of manufacturing the same |
-
2007
- 2007-10-23 FR FR0758502A patent/FR2922681A1/fr not_active Withdrawn
-
2008
- 2008-10-21 US US12/676,320 patent/US8003493B2/en active Active
- 2008-10-21 KR KR1020107007333A patent/KR101490779B1/ko active IP Right Grant
- 2008-10-21 DE DE602008005350T patent/DE602008005350D1/de active Active
- 2008-10-21 AT AT08843202T patent/ATE500611T1/de not_active IP Right Cessation
- 2008-10-21 WO PCT/EP2008/064200 patent/WO2009053355A1/en active Application Filing
- 2008-10-21 JP JP2010530427A patent/JP5519516B2/ja active Active
- 2008-10-21 CN CN200880112472.9A patent/CN101836287B/zh active Active
- 2008-10-21 EP EP08843202A patent/EP2212910B1/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20100176493A1 (en) | 2010-07-15 |
ATE500611T1 (de) | 2011-03-15 |
EP2212910A1 (en) | 2010-08-04 |
FR2922681A1 (fr) | 2009-04-24 |
US8003493B2 (en) | 2011-08-23 |
KR101490779B1 (ko) | 2015-02-09 |
CN101836287B (zh) | 2012-12-05 |
KR20100072010A (ko) | 2010-06-29 |
EP2212910B1 (en) | 2011-03-02 |
CN101836287A (zh) | 2010-09-15 |
DE602008005350D1 (de) | 2011-04-14 |
JP2011501452A (ja) | 2011-01-06 |
WO2009053355A1 (en) | 2009-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6454606B2 (ja) | 酸化物単結晶薄膜を備えた複合ウェーハの製造方法 | |
TWI240965B (en) | Semiconductor wafer dividing method and apparatus | |
US8574962B2 (en) | Method of manufacturing semiconductor device | |
US20110223742A1 (en) | Process of forming ultra thin wafers having an edge support ring | |
JPH1041242A (ja) | 特に電子構成品を含む半導体材料薄膜の製法 | |
JP6606705B2 (ja) | 有用層を移動する方法 | |
JP6008541B2 (ja) | ウェーハの加工方法 | |
JP5519516B2 (ja) | 基板を分割する方法 | |
JP5471064B2 (ja) | 半導体装置の製造方法 | |
JP2011530182A (ja) | 接着接合界面を安定するためにイオンを注入する工程を備える構造物製造方法 | |
US8956885B2 (en) | Method and process to reduce stress based overlay error | |
JP2009016602A (ja) | 炭化珪素半導体装置の製造方法 | |
JP5493343B2 (ja) | 貼り合わせウェーハの製造方法 | |
TWI828893B (zh) | 絕緣體上半導體型基材之製造方法 | |
JP5703853B2 (ja) | 貼り合わせウェーハの製造方法 | |
JP2007036185A (ja) | 複合ウエハ構造の製造方法 | |
JP2009170652A (ja) | 貼り合わせウェーハの製造方法 | |
JP2009016534A (ja) | 貼り合せ方法及び貼り合せ用基板 | |
JP7371257B2 (ja) | 電気接点を形成するための方法および半導体デバイスを形成するための方法 | |
JP2005085964A (ja) | 貼り合わせ基板の製造方法 | |
KR101936183B1 (ko) | 플랙서블 기판의 제조 방법 및 플랙서블 소자 제조 장치 | |
JP4949021B2 (ja) | 改良された安定化アニール方法 | |
TW202201478A (zh) | 製備薄層的方法 | |
JPH04268716A (ja) | 半導体装置の製造方法 | |
TW202347430A (zh) | 絕緣體上半導體型多層結構之製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111020 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130905 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130906 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131004 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140304 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140403 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5519516 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |