TW202201478A - 製備薄層的方法 - Google Patents

製備薄層的方法 Download PDF

Info

Publication number
TW202201478A
TW202201478A TW110109430A TW110109430A TW202201478A TW 202201478 A TW202201478 A TW 202201478A TW 110109430 A TW110109430 A TW 110109430A TW 110109430 A TW110109430 A TW 110109430A TW 202201478 A TW202201478 A TW 202201478A
Authority
TW
Taiwan
Prior art keywords
donor substrate
thin layer
substrate
producing
peripheral portion
Prior art date
Application number
TW110109430A
Other languages
English (en)
Inventor
穆罕默德 納迪亞 本
奧列格 孔農楚克
迪迪爾 蘭德魯
瑪麗安 柯伊格
海倫 格拉佩克斯
弗雷德里克 馬贊
弗朗索瓦 里埃托
Original Assignee
法商梭意泰科公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 法商梭意泰科公司 filed Critical 法商梭意泰科公司
Publication of TW202201478A publication Critical patent/TW202201478A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Micromachines (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本發明係關於一種用於製備薄層(1)之方法，該方法包括：弱化步驟(S2)，其旨在於供體基板(2)之中央部分(2c)中形成弱化區(3)，該弱化區(3)未延伸至該供體基板(2)之周邊部分(2p)中；接合步驟(S3)，其將該供體基板(2)之主面(2a)接合至受體基板(5)以形成待分裂總成；及分離步驟(S4)，其分離該待分裂總成，該分離步驟包括導致僅在該供體基板(2)之該中央部分(2c)處自該供體基板(2)釋放該薄層(1)之熱處理。該方法亦包括在該分離步驟之後之拆離步驟(S6)，該拆離步驟(S6)包括處理該待分裂總成以自該受體基板(5)拆離該供體基板(2)之該周邊部分。

Description

製備薄層的方法
本發明係關於一種用於透過應用Smart CutTM 技術製備轉移至載體基板之薄層的方法。
在Smart CutTM 技術之一些實施方案中，藉由透過供體基板之主面引入輕質物種以形成埋藏弱化區而製備薄層。以此方式，在此供體基板中，薄層界定於埋藏弱化區與基板之主面之間。接著，將供體基板接合至第二基板，該第二基板稱為「受體」基板，且在潛在地受機械應力輔助之情況下將分離熱處理應用於此總成，以引起分裂波在埋藏弱化區處起始及傳播以釋放薄層，該薄層因此轉移至該受體基板。
分離熱處理之效應係促成微腔之生長及加壓，其之發展係歸因於弱化區中存在輕質物種。此效應係分裂波之起始及傳播(其導致薄層之釋放)之原因。
轉移至受體基板之薄層之曝露表面之狀態係不規則的，其一般並不完全令人滿意。因此，實施智慧型切割(Smart Cut)技術之方法通常設想額外修整步驟以減少此等表面不規則性。此可意謂在此修整步驟內，藉由化學機械拋光或藉由在通常為約1100°C之高溫下退火，同時將薄層之曝露表面曝露於還原或中性氣氛來處理該曝露表面。
文件FR3061988提出一種用於修整使用如上文所闡述之智慧型切割技術製備之薄層的方法。此文件提出，直接在已將薄層自供體基板釋放之後，在低於950度下且在還原或中性氣氛中將中等幅度之熱處理應用於薄層。由於薄層之釋放表面尚未曝露於環境氣氛，故其未被氧化，且形成其之原子高度遷移以重新組織自身且使表面平滑。因此，甚至在相對較低溫度下，此熱處理對於平滑化薄層之經釋放表面仍為尤其有效的。應注意，在FR3061988中所提出之方法中，必須在兩個步驟之間，即，在相同裝置中，在未與環境氣氛接觸之情況下實行分裂及平滑化處理。此在熱容量及裝置中氣氛純度之控制方面施加極大約束。
文件FR2876307直接在已自供體基板釋放薄層之後提供類似熱處理。
文件EP2933828指示表面不規則性係不同性質之數種現象組合之結果。此等不規則性可對應於導致供體基板之分裂之微腔之痕跡。其等有助於在薄層之表面處形成粗糙度，該粗糙度之幅度及波長係約1 nm或數十nm。
不規則性亦可能起源於分裂波之傳播與在分裂時刻待分裂總成中所遇到之聲振動之間的相互作用。此等振動係因薄層分裂時能量之突然釋放而引起。接著，取決於分裂波移動通過之材料之瞬時應力狀態，分裂波易於從其行進平面垂直偏轉。對於此機制之詳細分析，可參考文章「Crack Front Interaction with Self-Emitted Acoustic Waves」(美國物理學會之Physical Review Letters，2018年，121. (19)，第195501頁)。由此現象引起之不規則性之大小相對較大，且構成薄層之厚度之不均勻性，該不均勻性之幅度可為約1奈米且該不均勻性之波長係約1毫米，或甚至1釐米。
另外，且如Massy等人之出版物「Fracture dynamics in implanted silicon」(Applied Physics Letters 107.9 (2015))中所記載，能量之突然釋放、在分裂期間引起之兩個基板之振盪及撞擊亦可能導致損壞分離表面。特定言之，此損壞可能因此兩個表面之間之碰撞或其等相對移動引起。
更一般而言，在弱化步驟之後且在承載薄層之載體基板及供體基板之剩餘部分已彼此分離之後，此兩個部分之處理亦可能引起薄層之經釋放表面上之損壞，例如刮痕或顆粒。
除呈粗糙度之形式之不規則性之外，僅使用熱處理難以自薄層移除表面不規則性。明確言之，此等不規則性之尺寸可超過在熱處理之效應下形成此表面之原子的平均遷移距離。在由上文所引用之文件FR3061988提出之平滑化方法中，情況尤其如此。
因此，使用先前技術之方法製備之薄層可能具有受損或不完美表面狀態，因此尚不可能自該薄層移除所有不規則性。
本發明尋求至少部分克服先前技術之上述限制。
為了達成此目的，本發明之標的係關於一種用於製備薄層的方法，該方法包括以下步驟： -  弱化步驟，其包括透過供體基板之主面引入輕質物種，該步驟旨在於該供體基板之中央部分中形成弱化區以與該供體基板之該主面一起界定該薄層，該弱化區未延伸至該供體基板之周邊部分中； -  接合步驟，其將該供體基板之該主面至受體基板以形成待分裂總成，該供體基板之該主面之該中央部分及該周邊部分與該受體基板之面接觸； 根據本發明，該方法亦包括： -  分離步驟，其分離該待分裂總成，該分離步驟包括導致分裂波在該弱化區中起始及傳播以僅在該供體基板之該中央部分處自該供體基板釋放該薄層的熱處理，該分裂波未完全傳播通過該周邊部分，使得該供體基板及該受體基板在該供體基板之該周邊部分處保持彼此附接； -  拆離步驟，其不同於該分離步驟且在此步驟之後應用，該拆離步驟包括處理該待分裂總成以自該受體基板拆離該供體基板之該周邊部分且因此將該薄層轉移至該受體基板。
藉由將該弱化區僅局部化至該供體基板之該中央部分，可在未引起該供體基板及該受體基板之完全拆離之情況下釋放該薄層，此可改良此薄層之表面狀態。
根據獨自或以任何技術上可行之組合取得之本發明之其他有利及非限制性特徵： -  該方法包括修整步驟，此步驟包括旨在使該待分裂總成達到高於該分離步驟之該熱處理之溫度之溫度，以平滑化該薄層之經釋放表面的熱處理； -  在該分離步驟與該拆離步驟之間應用該修整步驟； -  該修整步驟實施將該供體基板曝露於低於1000°C、低於950°C、低於900°C或低於600°C之溫度的熱處理； -  在同一個裝置中實行該分離步驟及該修整步驟； -  在相異裝置中實行該分離步驟及該修整步驟； -  在該拆離步驟之後應用該修整步驟； -  該供體基板係圓形形狀之晶圓且該周邊部分係環形部分，從該基板之邊緣截取之該周邊部分之寬度在1 mm與5 cm之間； -  該供體基板在其主面側上包括周邊倒角，且該周邊部分自該倒角延伸於介於1 mm至5 cm之間之寬度上方； -  該等輕質物種係選自由氫及氦形成之清單； -  該供體基板係由單晶矽製成； -  該分離步驟實施將該供體基板曝露於介於250°C與500°C之間之溫度的熱處理； -  藉由化學蝕刻或藉由施加機械力以分離該載體基板及該供體基板而執行該拆離步驟。
參考圖1，現提出根據本描述之用於製備薄層1的方法。
此方法包括在預備步驟(preliminary step) S1中提供供體基板2，此基板具有主面2a。供體基板2可由單晶矽晶圓組成，尤其是在用於製備薄層之方法旨在產生絕緣體上矽基板(silicon-on-insulator substrate)之情況中。此晶圓可能已經歷先前處理，諸如氧化，藉由磊晶或藉由沈積或任何其他表面製備步驟來形成表面層。
然而，本發明絕不限於由矽晶圓組成之供體基板2，且可根據目標應用自由地選取此基板之性質及形狀。因此，其可為包括任何單晶半導體材料(例如碳化矽或鍺)之基板。其亦可為絕緣材料，諸如壓電材料，諸如鉭酸鋰或鈮酸鋰。因此，供體基板可呈具任何直徑(自幾十毫米至300 mm或450 mm或更大)之圓形晶圓之形狀。其可呈另一形狀，諸如方形或矩形。如上文所指定，供體基板2可能已經歷拋光、沈積、氧化等之先前步驟，且因此係由異質層之堆疊形成。
供體基板2可具有倒角邊緣2b，如半導體晶圓領域中之常見做法，以防止其在處理期間之剝離(chipping)。倒角2b可延伸於基板之周邊處之幾毫米上方。
如圖2中所展示，在根據本描述之供體基板2中之兩個部分(中央部分2c與周邊部分2p)之間作出區別。此等部分2c、2p自基板之一個面延伸至另一面且以任何形狀突出至基板之主面2a上，只要周邊部分2p完全包圍中央部分2c即可。因此，如圖2中所展示，中央部分2c可突出至供體基板2之主面2a上(此處，呈圓形晶圓之形狀)以形成以此面為中心之圓盤，且周邊部分2p形成與界定中央部分2c之圓盤同心且延伸直至基板2之邊緣的環形表面。意欲使中央部分2c及周邊部分2p與受體基板接觸，以將兩個基板彼此接合。當供體基板2具有倒角2b時，周邊部分2p因此自基板之邊緣朝向其中心徑向延伸超過此倒角，以允許此接觸。
例如，供體基板2之周邊部分2p之寬度可具有在存在倒角時從倒角之邊緣截取或否則從基板之邊緣截取之介於1 mm與幾釐米(例如5 cm)之間的寬度。因此，在圖2中所展示之實例之情況中，其中供體基板2係在其外邊緣處具有具大約1 mm之寬度之倒角的圓形晶圓，周邊部分2p被界定為環形部分，從倒角之內邊緣截取之周邊部分2p之寬度在1 mm與5 cm之間，使得此周邊區可與具有至少相同大小之受體基板接觸。配置於環形部分內部之部分形成供體基板2之中央部分2c。
依據圖1之描述，根據本描述之方法包括弱化步驟S2，弱化步驟S2包括透過供體基板2之主面2a引入輕質物種。此步驟旨在形成埋藏於供體基板2中之弱化區3。弱化區3在供體基板2之平面中延伸，該平面基本上平行於此基板2之主面2a。弱化區3與供體基板2之主面2a一起界定尋求製備之薄層1之至少部分。如本身眾所周知，輕質物種通常選自由氫及氦形成之清單，但不限於此。一般藉由離子植入將此等輕質物種引入至供體基板2中，但其他引入方法亦為可行的(藉由電漿，藉由擴散)。在植入之情況中，植入能量界定離子穿透至供體基板2之材料中之深度，及因此其中定位弱化區3之埋藏平面之深度。
當藉由離子植入執行引入時，可設想在單一步驟中執行此引入，以例如植入單劑量之氫或單劑量之氦，或在複數個連續步驟中執行，以例如植入一定劑量之氫，其後接著另一劑量之氦。無論將物種引入至供體基板中之性質及方式為何，術語「劑量」皆將指代引入至供體基板之單位面積中之物種之總數量，例如每cm^2植入之輕質物種之數量。
在本描述之內容背景中，實行弱化步驟S2使得在完成此步驟之後，弱化區3局部化至供體基板2之中央部分2c且未延伸至周邊部分2p中。如在本描述之其餘部分中將清楚，藉由將弱化區僅局部化至中央部分2c，將可在未引起供體基板及供體基板將接合至之受體基板之完全拆離之情況下釋放薄層，此可改良此薄層之表面狀態。
用於將弱化區3僅局部化至中央部分2c之若干方法係可行的。因此，且根據第一方法，藉由區分引入至中央部分2c之劑量與引入至周邊部分2p中之劑量來實行弱化步驟S2。在此方面，可參考申請案FR3063176。
因此，弱化步驟S2可包括將第一劑量之輕質物種引入至供體基板2之中央部分2c中及將低於第一劑量之第二劑量之輕質物種引入至此基板2之周邊部分2p中。
選取第一劑量之輕質物種使得在稍後分離步驟S4中，其足以在配置於中央部分2c中之弱化區處自供體基板2釋放薄層1。因此，此劑量導致在中央區2c中形成弱化區3。接著，選取引入至周邊部分2p中之第二劑量之輕質物種，使得不允許在周邊部分2p中發生此拆離。因此，在本描述之意義上，此劑量未導致弱化區之形成。為了完全清楚，供體基板2之周邊部分2p可包括以任何其他方式植入或引入之輕質物種，但在本申請案之意義上，此等物種未以足以形成弱化區之濃度存在於此部分2p中，且特定言之，其可能未引起此部分2p處之供體基板2之分離。
例如，且根據圖1中所展示之一項較佳實施方案，第二劑量之輕質物種可為零，且在此情況中，僅將輕質物種引入至供體基板2之中央部分2c中且未引入至周邊部分2p中。
為了達成此，當藉由離子植入執行此等物種之引入時，可使用對輕質物種之穿透形成阻障之屏蔽材料來遮蔽周邊部分2p。此遮罩可由鐵氟龍(Teflon)、鋁或碳製成。其亦可由至少配置於供體基板2之主面2a之周邊部分2p處之由樹脂、硬質氧化物或氮化物製成的犧牲遮罩4形成，應理解，將在完成此弱化步驟S2之後移除此遮罩。
當弱化步驟S2設想離子植入之複數個連續階段時，如同氫及氦之共植入之情況，可僅在植入之一些階段期間存在遮罩。
根據此第一方法之一個變體，可藉由用包括此等輕質物種之射束在供體基板2之主面2a上方掃描而執行將輕質物種引入至供體基板2中。在弱化步驟S2之此實施方案中，可控制射束之運動使得從任何植入排除供體基板2之周邊部分2p，或引入至此部分2p中之物種之劑量小於引入至中央部分2c中之物種之劑量。因此，在此變體中，可省略遮罩，此係有利的。
根據供體基板之性質且根據稍後分離步驟S4之特徵來選取物種之性質以及引入至中央部分2c及周邊部分2p中之此等物種之確切劑量。
例如，當供體基板2係由單晶矽製成，且分離步驟實施將供體基板2曝露於介於250°C與500°C之間之溫度的熱處理時，可設想以下條件： 僅氫 中央部分：在4E16 at/cm2 與1E17 at/cm2 之間 周邊部分：在0 at/cm2 與3E16 at/cm2 之間 氫及氦 中央部分：H：在0.5E16 at/cm2 與2E16 at/cm2 之間；He在0.5E16 at/cm2 與2E16 at/cm2 之間。 周邊部分：H：在0 at/cm2 與1E16 at/cm2 之間；He在0.5E16 at/cm2 與2E16 at/cm2 之間。
根據替代方法，弱化步驟S2可包括在第一子步驟期間將同一劑量之輕質物種引入至供體基板2之中央部分2c及此基板2之周邊部分2p中。當供體基板2係由矽製成時，此習知劑量(例如約5E16 at/cm^2之氫)足以形成在中央區2c中延伸且至周邊區2p中之弱化區3。在第二子步驟中，處理供體基板2之周邊部分2p以致使引入至周邊部分2p中之輕質物種無效。此可涉及例如使用雷射來處理此周邊部分，以使先前引入至此區中之輕質物種擴散，且有效地自此周邊部分2p移除弱化區3。替代地，可例如藉由植入相對重之物種(諸如矽物種)來處理周邊部分，以破壞存在於此部分中之弱化區。在完成於此第二子步驟中執行之處理之後，弱化區3僅局部化至供體基板2之中央區2c，且不再延伸至周邊區2p中。
不管已實施此弱化步驟S2之方式為何，由此得到的是供體基板2，其包括局部化至供體基板2之中央部分2c之埋藏弱化區3，弱化區3與供體基板2之主面2a一起界定薄層1，且弱化區3未延伸至周邊部分2p中。
在根據本描述之方法之後續接合步驟S3中，藉由使供體基板2之主面2a與受體基板5之面接觸，而將因此製備之供體基板接合至受體基板5。受體基板5可具有所需之任何性質及任何形狀，只要其具有具足以與供體基板2之中央部分2c及周邊部分2p之至少部分接觸之大小的面即可。
此接合操作可藉由任何方法來執行，例如藉由分子附著，藉由將黏著材料施覆至待接合面之至少一者，或在待接合面已經預先製備以具有金屬表面時藉由共晶結合。接合步驟S3亦可設想藉由清潔、活化或任何其他製備步驟來調節兩個基板之面，以促進此接合操作且以足夠附著能將兩個基板彼此固定。
替代地，接合操作可在於藉由在中等溫度下在供體基板2之主面2a上沈積受體基板5之構成材料而逐漸形成所述基板5。
在本描述之其餘部分中，將使用術語「待分裂總成」來指代在完成此步驟S3之後由供體基板2及受體基板5形成之總成。
在根據本描述之方法之下一步驟中，在分離步驟S4期間熱處理待分裂總成。熱處理引起微腔之發展、此等微腔在其等數目足夠及其等經由可用輕質物種加壓時之合併(coalescence)，如智慧型切割技術之實施方案中所習知。然而，如先前所提及，埋藏弱化區3未在供體基板2之整個範圍內延伸。因此，熱處理導致僅在供體基板2之中央區2c處而未在周邊區2p處自供體基板2釋放薄層1。
可藉由將待分裂總成放置於習知烘箱中達可介於幾分鐘與幾小時之間之持續時間而應用當供體基板2係由矽製成時，通常在200°C與500°C之間之分離步驟S4的熱處理。實務上且出於生產率原因，通常將大量待分裂總成配置於匣中，且將此匣放置於大容量烘箱或爐中，以在經選取溫度下及在經選取持續時間內共同應用熱處理於待分裂總成。
在此分離步驟S4中起始之分裂波未從供體基板2之一個端傳播至另一端，且供體基板之剩餘部分(即，已自其取出薄層之供體基板)不會如同先前技術之分離步驟之情況自受體基板突然釋放。特定言之，分裂波未完全傳播至供體基板2之周邊部分2p中，因此該供體基板2在此部分2p處保持牢固地接合至受體基板5。因此，在由圖1所描述之方法之內容背景中，在完成分離步驟S4之後，即使已有效地釋放薄層1，受體基板5及供體基板2仍保持彼此接合。因此，在本描述之方法中，限制聲波、此等基板之振盪及撞擊之產生。減少或消除分裂波與聲波之間之不利相互作用，且亦防止基板之衝擊或滑動，此在先前技術之方法中導致在薄層之表面處產生難以僅藉由應用熱處理而減少的不規則性或損壞。
應注意，分裂波未完全傳播至供體基板2之周邊部分2p中(且因此載體基板及受體基板保持彼此接合)所依據之方法之特徵係完全可驗證的，因為在此情況中，不可能自受體基板移除供體基板之剩餘部分，即，將其等彼此分離。此特徵之此完全可驗證特性允許熟習此項技術者使用一些簡單實驗且連同本描述中所提供之實例來判定方法步驟之參數，特定言之，周邊區之範圍、分別引入至中央區及周邊區中之輕質物種之劑量、分離步驟S4中之熱處理之強度等。
薄層1與供體基板2之經釋放表面之間的空間6填充有導致薄層1之釋放之輕質物種。此等物種侷限在此封閉且密封空間6，此係因為分裂未傳播至供體基板2之周邊部分2p中，因此該供體基板2保持牢固地接合至受體基板5。因此，此封閉且密封空間6亦藉由供體基板2之周邊部分2p與周圍氣氛隔離。因此，防止例如氧之外部污染物穿透至此空間6中且使薄層1之經釋放表面鈍化，此將使其更難以平滑化。在此方面，應注意，在弱化步驟S2期間引入之允許供體基板2之分裂的輕質物種(通常為氫或氦)係極純的，且其等不與形成薄層之經釋放表面之原子相互作用以使其鈍化且限制原子之表面遷移率，此產生尤其適合於熱平滑化之氣氛。
為了利用在分離步驟S4之後待分裂總成之此非常特定狀態，根據本描述之方法之一項較佳實施方案設想在修整步驟S5期間應用旨在使待分裂總成達到高於分離步驟S4之熱處理之溫度之溫度，以平滑化薄層1之經釋放表面的熱處理。
在此較佳實施方案中，當供體基板係由矽製成時，分離步驟S4之熱處理將待分裂總成曝露於高於介於200°C與500°C之間之溫度的平線區溫度(plateau temperature)。有利地，此熱處理保持適中，低於1000°C或950°C，或甚至低於900°C或600°C。其可持續達在經選取平線區溫度下之幾秒鐘與在此平線區溫度下之幾小時之間的持續時間。
修整步驟S5之此熱處理引起使待分裂總成達到處理溫度，包含侷限在由薄層1及供體基板2之經釋放表面定界之封閉空間6之輕質物種。例如，未被來自外部氣氛之反應性物種污染之此等表面係由溫度增加使其高度遷移之原子組成，此使可以高效方式平滑化所述表面，特定言之，薄層1之釋放表面，即使在低於或等於1000°C或950°C之低溫下仍如此。應注意，可在包括任何氣氛之裝置中實施待分裂總成之此處理，因為有助於薄層1之表面之平滑化的並非此氣氛。此裝置(例如爐)僅旨在提高待分裂總成之溫度。
因此，由本申請人進行之實驗已表明，可在修整步驟S5之熱處理(其在於將待分裂總成曝露於950°C達2分鐘)之後獲得具有表面之矽薄層1，該表面之粗糙度係約1.6 nm RMS。在缺少任何修整步驟且因此缺少高於分離步驟S4期間所達到之溫度之溫度的任何熱處理之情況下，薄層之粗糙度被量測為在5.5 nm RMS下。剛剛已描述之修整步驟之有效性係顯而易見的。
可在相同於用於分離步驟S4之裝置之裝置(例如相同烘箱或相同爐)中實行修整步驟S5。然而，與本申請案之介紹中所概述之先前技術之解決方案相反，亦可在不同於用於實行分離步驟S4之裝置之另一裝置中執行修整步驟S5。明確言之，形成待分裂總成之兩個基板仍彼此附接，且在處理此總成以儲存其或將其移動至另一裝置期間損壞薄層1之風險降低。另外，由於薄層1之釋放表面完全被侷限，故其在此裝置改變期間無法曝露於環境氣氛。因此，其不會氧化或鈍化，且即使在低溫下，在於除分離步驟中所使用之環境以外的環境中實行修整步驟時，仍保留所有其平滑化潛力。此外，如先前所提及，在此實施方案中，可非常自由地選取在其中實行修整步驟S5之裝置。
在後續步驟中，待分裂總成經歷拆離步驟S6，拆離步驟S6旨在自受體基板5拆離供體基板2 (或更精確而言，在已自其移除薄層1之後此供體基板2之剩餘部分)且因此完成薄層1至受體基板5之轉移。應注意，此拆離步驟S6明顯不同於分離步驟S4。實際上，本描述之方法之一個高度有利特徵係明顯區分在分離步驟S4中引起且導致薄層1之釋放的分裂波之傳播與導致自受體基板完全拆離供體基板之此拆離步驟S6。在先前技術之習知分裂步驟中，分裂波之傳播完全傳播通過供體基板之平面，而在此單一步驟中將供體基板自受體基板拆離。
經實施以在步驟S6期間獲得拆離之處理可變化：其可涉及化學刻蝕(例如濕式刻蝕)待分裂總成之邊緣以將兩個基板在其等接合界面處拆離。為此，可垂直地定位待分裂總成以將其邊緣之部分浸漬至KOH或TMAH溶液中(當供體基板係由矽製成時)，或至包括HF之溶液中(當氧化矽層存在於供體基板2與受體基板5之間之界面處時)。藉由旋轉總成，一直對其進行連續處理以將兩個基板彼此拆離。替代地且如圖1中示意性地展示，此處理可包括在接合界面處應用刀片，且將該刀片插入於兩個基板之間以引起總成之分離。更一般而言，其可涉及應用導致載體基板5及供體基板2在其等接觸面處拆離之任何手段或任何力。
在任何情況中，不同於先前技術之方法之分裂步驟，可完美地控制此拆離步驟S6，使得可最小化損壞薄層1之風險。
根據另一實施方案，修整步驟並非直接在分離步驟S4之後在此步驟S4與拆離步驟S6之間實行，而是在拆離步驟S6之後實行。
此實施方案之修整步驟S5可為習知修整步驟，例如，當薄層1係由矽製成時，將其之經釋放表面在介於950°C或1000°C與1100°C之間之溫度下曝露於還原或中性氣氛。更一般而言，薄層之曝露表面將經受達到高於分離步驟之熱處理之溫度之溫度的中性或還原氣氛。
在此實施方案中，利用在薄層1之表面處缺少或很少存在大尺寸之不規則性或損壞。可經由上文所描述之熱處理來有效地平滑化由此薄層1展現之粗糙度。
在完成此等處理之後，無論選取哪種實施方案，且如圖1之最後步驟S7所展示，結果係轉移至載體基板5之薄層1。薄層1展現相對於使用先前技術之方法直接在分裂之後所獲得之薄層1改良的表面狀態。特定言之，其藉由修整步驟S5之平滑化作用而展現相對較低粗糙度。其亦在受體基板5及供體基板2藉由分裂波之傳播而彼此完全拆離時，展現較少或不展現歸因於分裂波與傳播通過受體基板5及供體基板2之聲波之相互作用的不均勻性。亦限制因兩個基板之間之衝擊或其等在彼此上方之相對滑動引起之對薄層1的損壞。
當然，本發明不限於所描述實施方案，且其等變體可落在如由發明申請專利範圍定義之本發明之範疇內。
特定言之，除所描述步驟之外亦可設想其他步驟。特定言之，此等可涉及將額外修整處理應用於薄層(例如犧牲氧化步驟或拋光)以增強此層之品質或調整其厚度。
亦可組合所提出之兩種實施方案，且經由第一熱處理在分離步驟S4與拆離步驟S6之間在第一階段中執行修整步驟S5，且用在拆離步驟S6之後應用於薄層1之第二階段(例如第二熱處理)補充此處理。
1:薄層 2:供體基板 2a:主面 2b:倒角邊緣/倒角 2c:中央部分/中央區 2p:周邊部分/周邊區 3:弱化區 4:犧牲遮罩 5:受體基板/載體基板 6:空間 S1:預備步驟 S2:弱化步驟 S3:接合步驟 S4:分離步驟 S5:修整步驟 S6:拆離步驟 S7:最後步驟
自本發明之以下詳細描述，參考附圖，本發明之進一步特徵及優點將變得顯而易見，其中： 圖1展示根據本發明之方法之步驟； 圖2展示供體基板之中央部分及周邊部分。
1:薄層
2:供體基板
2a:主面
2b:倒角邊緣/倒角
2c:中央部分/中央區
2p:周邊部分/周邊區
3:弱化區
4:犧牲遮罩
5:受體基板/載體基板
6:空間
S1:預備步驟
S2:弱化步驟
S3:接合步驟
S4:分離步驟
S5:修整步驟
S6:拆離步驟
S7:最後步驟

Claims (13)

  1. 一種用於製備薄層(1)的方法，其包括以下步驟： 弱化步驟(S2)，其包括透過供體基板(2)之主面(2a)引入輕質物種，該步驟旨在於該供體基板(2)之中央部分(2c)中形成弱化區(3)以與該供體基板(2)之該主面(2a)一起界定該薄層(1)，該弱化區(3)未延伸至該供體基板(2)之周邊部分(2p)中； 接合步驟(S3)，其將該供體基板(2)之該主面(2a)接合至受體基板(5)以形成待分裂總成，使該供體基板(2)之該主面(2a)之該中央部分(2c)及該周邊部分(2p)與該受體基板(5)之面接觸； 該方法之特徵在於其亦包括： 分離步驟(S4)，其分離該待分裂總成，該分離步驟包括導致分裂波在該弱化區中起始及傳播以僅在該供體基板(2)之該中央部分(2c)處自該供體基板(2)釋放該薄層(1)的熱處理，該分裂波未完全傳播通過該周邊部分(2p)，使得該供體基板(2)及該受體基板(5)在該供體基板(2)之該周邊部分(2p)處保持彼此附接； 拆離步驟(S6)，其不同於該分離步驟(S4)且係在此步驟之後應用，該拆離步驟包括處理該待分裂總成以自該受體基板(5)拆離該供體基板(2)之該周邊部分，且因此將該薄層(1)轉移至該受體基板(5)。
  2. 如請求項1之用於製備薄層(1)的方法，其包括修整步驟(S5)，此步驟包括旨在使該待分裂總成達到高於該分離步驟(S4)之該熱處理之溫度的溫度，以平滑化該薄層(1)之經釋放表面的熱處理。
  3. 如請求項2之用於製備薄層(1)的方法，其中在該分離步驟(S4)與該拆離步驟(S6)之間應用該修整步驟(S5)。
  4. 如請求項3之用於製備薄層(1)的方法，其中該修整步驟(S5)實施將該供體基板(2)曝露於低於1000°C、低於950°C、低於900°C或低於600°C之溫度之熱處理。
  5. 如請求項2至4中任一項之用於製備薄層(1)的方法，其中在同一裝置中實行該分離步驟(S4)及該修整步驟(S5)。
  6. 如請求項2至4中任一項之用於製備薄層(1)的方法，其中在相異裝置中實行該分離步驟(S4)及該修整步驟(S5)。
  7. 如請求項1及2中任一項之用於製備薄層(1)的方法，其中在該拆離步驟(S6)之後應用該修整步驟(S5)。
  8. 如請求項1至4中任一項之用於製備薄層(1)的方法，其中該供體基板(2)係圓形形狀之晶圓且該周邊部分(2p)係環形部分，從該基板之邊緣截取之該周邊部分(2p)之寬度在1 mm與5 cm之間。
  9. 如請求項1至4中任一項之用於製備薄層(1)的方法，其中該供體基板(2)在其主面(2a)側上包括周邊倒角(2b)，且該周邊部分(2p)自該倒角延伸介於1 mm至5 cm之間之寬度範圍。
  10. 如請求項1至4中任一項之用於製備薄層(1)的方法，其中該等輕質物種係選自由氫及氦形成之清單。
  11. 如請求項1至4中任一項之用於製備薄層(1)的方法，其中該供體基板(2)係由單晶矽製成。
  12. 如請求項1至4中任一項之用於製備薄層(1)的方法，其中該分離步驟(S4)實施將該供體基板(2)曝露於介於250°C與500°C之間之溫度的熱處理。
  13. 如請求項1至4中任一項之用於製備薄層(1)的方法，其中藉由化學蝕刻或藉由施加機械力以分離載體基板(5)及該供體基板(2)來執行該拆離步驟。
TW110109430A 2020-03-23 2021-03-16 製備薄層的方法 TW202201478A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR2002811A FR3108440A1 (fr) 2020-03-23 2020-03-23 Procédé de préparation d’une couche mince
FR2002811 2020-03-23

Publications (1)

Publication Number Publication Date
TW202201478A true TW202201478A (zh) 2022-01-01

Family

ID=70295545

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110109430A TW202201478A (zh) 2020-03-23 2021-03-16 製備薄層的方法

Country Status (8)

Country Link
US (1) US20240030060A1 (zh)
EP (1) EP4128322A1 (zh)
JP (1) JP2023519226A (zh)
KR (1) KR20220157416A (zh)
CN (1) CN115668444A (zh)
FR (1) FR3108440A1 (zh)
TW (1) TW202201478A (zh)
WO (1) WO2021191513A1 (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2839385B1 (fr) * 2002-05-02 2004-07-23 Soitec Silicon On Insulator Procede de decollement de couches de materiau
FR2867307B1 (fr) * 2004-03-05 2006-05-26 Soitec Silicon On Insulator Traitement thermique apres detachement smart-cut
FR2876307B1 (fr) 2004-10-11 2008-07-25 Peguform France Sa Piece de vehicule presentant un materiau non fluable
JP5703853B2 (ja) * 2011-03-04 2015-04-22 信越半導体株式会社 貼り合わせウェーハの製造方法
FR3020175B1 (fr) 2014-04-16 2016-05-13 Soitec Silicon On Insulator Procede de transfert d'une couche utile
FR3061988B1 (fr) 2017-01-13 2019-11-01 Soitec Procede de lissage de surface d'un substrat semiconducteur sur isolant
FR3063176A1 (fr) 2017-02-17 2018-08-24 Soitec Masquage d'une zone au bord d'un substrat donneur lors d'une etape d'implantation ionique

Also Published As

Publication number Publication date
US20240030060A1 (en) 2024-01-25
JP2023519226A (ja) 2023-05-10
KR20220157416A (ko) 2022-11-29
WO2021191513A1 (fr) 2021-09-30
EP4128322A1 (fr) 2023-02-08
CN115668444A (zh) 2023-01-31
FR3108440A1 (fr) 2021-09-24

Similar Documents

Publication Publication Date Title
US6013563A (en) Controlled cleaning process
US9837301B2 (en) Method for producing hybrid substrates, and hybrid substrate
EP0995227A1 (en) A controlled cleavage process
US7776717B2 (en) Controlled process and resulting device
JP5888842B2 (ja) 埋め込み型脆化層が分割によって暴露された表面から基板を超音波平坦化する方法
TW201246343A (en) Method for recycling a source substrate
TW202201478A (zh) 製備薄層的方法
JP2024509614A (ja) ヘテロ構造から層を転写するための方法
TWI824112B (zh) 用於將有用層移轉至支撐底材上之方法
US9159605B2 (en) Controlled process and resulting device