KR20220157416A - 박층 마련 프로세스 - Google Patents
박층 마련 프로세스 Download PDFInfo
- Publication number
- KR20220157416A KR20220157416A KR1020227035516A KR20227035516A KR20220157416A KR 20220157416 A KR20220157416 A KR 20220157416A KR 1020227035516 A KR1020227035516 A KR 1020227035516A KR 20227035516 A KR20227035516 A KR 20227035516A KR 20220157416 A KR20220157416 A KR 20220157416A
- Authority
- KR
- South Korea
- Prior art keywords
- donor substrate
- substrate
- thin layer
- peripheral portion
- heat treatment
- Prior art date
Links
- 238000002360 preparation method Methods 0.000 title claims description 4
- 239000000758 substrate Substances 0.000 claims abstract description 192
- 230000002093 peripheral effect Effects 0.000 claims abstract description 55
- 238000000034 method Methods 0.000 claims abstract description 38
- 238000010438 heat treatment Methods 0.000 claims abstract description 36
- 230000008569 process Effects 0.000 claims abstract description 34
- 238000000926 separation method Methods 0.000 claims abstract description 32
- 230000003313 weakening effect Effects 0.000 claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 claims abstract description 6
- 241000894007 species Species 0.000 claims description 39
- 238000009499 grossing Methods 0.000 claims description 11
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 9
- 239000001257 hydrogen Substances 0.000 claims description 9
- 229910052739 hydrogen Inorganic materials 0.000 claims description 9
- 229910052734 helium Inorganic materials 0.000 claims description 8
- 239000001307 helium Substances 0.000 claims description 8
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 8
- 230000000977 initiatory effect Effects 0.000 claims description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 4
- 238000003486 chemical etching Methods 0.000 claims description 3
- 238000012545 processing Methods 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 66
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 235000012431 wafers Nutrition 0.000 description 8
- 239000000463 material Substances 0.000 description 7
- 125000004429 atom Chemical group 0.000 description 5
- 238000002513 implantation Methods 0.000 description 5
- 238000013459 approach Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 230000003993 interaction Effects 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 230000007935 neutral effect Effects 0.000 description 4
- 238000011282 treatment Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 230000000712 assembly Effects 0.000 description 2
- 238000000429 assembly Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 230000033001 locomotion Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 2
- WSMQKESQZFQMFW-UHFFFAOYSA-N 5-methyl-pyrazole-3-carboxylic acid Chemical compound CC1=CC(C(O)=O)=NN1 WSMQKESQZFQMFW-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 241000446313 Lamella Species 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 239000004809 Teflon Substances 0.000 description 1
- 229920006362 Teflon® Polymers 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000004581 coalescence Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 230000001976 improved effect Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- GQYHUHYESMUTHG-UHFFFAOYSA-N lithium niobate Chemical compound [Li+].[O-][Nb](=O)=O GQYHUHYESMUTHG-UHFFFAOYSA-N 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000010070 molecular adhesion Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 230000008093 supporting effect Effects 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 238000007669 thermal treatment Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
- H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Micromachines (AREA)
- Recrystallisation Techniques (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
본 발명은 박층(1) 마련 프로세스에 관한 것이며, 이 프로세스는, 도너 기판(2)의 중앙부(2c)에 약화 영역(3)을 형성하는 것을 목적으로 하는 약화 단계(S2) - 약화 영역(3)은 도너 기판(2)의 주변 부분(2p) 내로 연장되지 않음 -; 분할될 어셈블리를 형성하기 위해 도너 기판(2)의 주 면(2a)을 리시버 기판(5)에 접합하는 접합 단계(S3); 및 분할될 어셈블리를 분리하는 분리 단계(S4) - 이 분리 단계는 도너 기판(1)의 중앙 부분(2c)으로부터만 박층(1)이 자유롭게 되는 열 처리를 포함함 - 를 포함한다. 이 프로세스는 또한 분리 단계 이 후에, 도너 기판(2)의 주변 부분을 리시버 기판(5)으로부터 디태칭하도록 분할될 어셈블리를 처리하는 것으르 포함 디태칭 단계(S6)를 포함한다.
Description
본 발명은 Smart CutTM 기술을 적용하여 캐리어 기판에 전사되는 박층을 마련하기 위한 프로세스에 관한 것이다.
Smart CutTM 기술의 일부 구현에서는, 매립된 약화 영역(weakened zone)을 형성하기 위해 도너 기판의 주 면(main face)을 통해 가벼운 종(light species)을 도입함으로써 박층이 마련된다. 이러한 방식으로, 이 도너 기판에서 매립된 약화 영역과 기판의 주 면 사이에 박층이 형성된다. 그 후에, 도너 기판은 "리시버(receiver)" 기판이라고 하는 제 2 기판에 접합(join)되며, 잠재적으로 기계적 응력의 도움을 받아 이 어셈블리에 분리 열 처리(separating heat treatment)가 적용됨으로써 매립된 약화 영역에서 분할파(splitting wave)의 개시 및 전파를 일으켜 박층을 자유롭게 하고, 이에 따라 리시버 기판으로 전사되도록 한다.
분리 열 처리의 효과는 미세 공동들의 성장 및 가압을 촉진하는 것이며, 이러한 전개는 약화 영역에 있는 가벼운 종들의 존재로 인한 것이다. 이것의 결과로 분할파의 개시 및 전파에 따라 박층이 자유롭게 된다.
리시버 기판에 전사되는 박층의 노출된 표면의 상태는 불규칙하며, 일반적으로 이것은 완전히 만족스럽지가 않다. 따라서 Smart Cut 기술을 구현하는 프로세스는 일반적으로 이러한 표면 요철을 줄이기 위한 추가 마무리 단계를 상정한다. 이것은 이 마무리 단계에서 박층의 노출된 표면을 화학적 기계적 연마 또는 일반적으로 1100℃ 정도의 고온에서 어닐링하여 처리하는 동시에 환원성 또는 중성 분위기에 노출시키는 것을 의미할 수 있다.
문헌 FR3061988은 위에 설명된 Smart Cut 기술을 사용하여 마련되는 박층을 마무리하는 프로세스를 제안한다. 이 문헌은 박층이 도너 기판으로부터 자유롭게 된 직후에, 환원성 또는 중성 분위기에서 950도 미만의 박층에 적당한 진폭의 열 처리를 적용하는 것을 제안한다. 박층의 자유면(free surface)은 주변 대기에 노출되지 않았기 때문에, 산화되어 있지 않으며 이것을 형성하는 원자는 고이동성을 가지므로 자체 재구성되어 표면을 평활화한다. 따라서, 이러한 열 처리는 비교적 낮은 온도에서도 박층의 자유면을 평활화하는데 특히 효과적이다. FR3061988에 제시된 프로세스에서 분할 및 평활화 처리들은 두 단계들 사이의 주변 분위기와 접촉 없이, 즉 동일한 장치에서 수행되어야 함에 유의해야 한다. 이것은 열용량 및 장치의 분위기의 순도 제어 측면에서 극도의 제약을 부과한다.
문헌 FR2876307은 도너 기판으로부터 박층이 자유롭게 된 직후에 유사한 열 처리를 제공한다.
문헌 EP2933828은 표면 요철이 상이한 성질들의 여러 현상이 결합된 결과임을 나타낸다. 이러한 요철은 도너 기판의 분할을 초래한 미세 공동들의 흔적들에 대응할 수 있다. 이들은 진폭 및 파장이 수 nm 또는 수십 nm 정도인 박층의 표면에 러프니스를 형성하는데 기여한다.
요철은 또한 분할파의 전파와, 분할 시점에 분할될 어셈블리에서 마주하게 되는 음향 진동 사이의 상호 작용에 기인할 수 있다. 이러한 진동들은 박층의 분할 시에 에너지가 급작스럽게 방출되어 발생한다. 분할파는 이동하는 재료의 순간 응력 상태에 따라 진행 평면으로부터 수직으로 편향되기 쉽다. 이 메커니즘에 대한 자세한 분석은 "Crack Front Interaction with Self-Emitted Acoustic Waves", Physical Review Letters, American Physical Society, 2018, 121. (19), pp.195501을 참조할 수 있다. 이 현상으로 발생하는 요철은 상대적으로 크기가 크고, 불균일한 박층 두께로 되며, 그 진폭은 나노미터 정도일 수 있고 파장은 밀리미터 또는 센티미터 정도일 수 있다.
또한, Massy 외 공저의 간행물 "Fracture dynamics in implanted silicon", Applied Physics Letters 107.9 (2015)에 설명된 바와 같이, 에너지의 급작스러운 방출, 분할 중에 발생하는 두 기판의 진동 및 타격의 결과로 분리된 표면들이 손상될 수도 있다. 이러한 손상은 특히 이 두 표면들 사이의 충격이나 상대적 움직임들로 인해 발생할 수도 있다.
보다 일반적으로, 약화 단계 이후 및 이들 두 부분이 서로 분리된 이후, 박층 및 나머지 도너 기판을 지지하는 캐리어 기판의 처리가 또한 박층의 자유면에 손상(예를 들어, 흠집이나 파티클)을 일으킬 수 있다.
열 처리만으로는 러프니스 형태의 것들 외에, 박층에서 표면 요철을 제거하는 것이 어렵다. 특히, 이러한 요철의 치수는 열 처리의 영향으로 이 표면을 형성하는 원자의 평균 이동 거리를 초과할 수도 있다. 이것은 특히 위에서 인용된 문헌 FR3061988에 의해 제안된 평활화 프로세스의 경우이다.
결과적으로, 종래 기술의 프로세스를 사용하여 마련되는 박층은 손상되거나 불완전한 표면 상태를 가질 수 있으며, 박층에서 모든 요철을 제거하는 것이 불가능하다.
본 발명은 전술한 종래 기술의 한계를 적어도 부분적으로 극복하기 위한 것이다.
이러한 목적을 달성하기 위한 관점에서, 본 발명의 주제는 다음의 단계들을 포함하는 박층 마련 프로세스에 관한 것이다:
- 도너 기판의 주 면(main face)을 통해 가벼운 종들(light specie)의 도입을 포함하는 약화 단계(weakening step) - 이 약화 단계는 도너 기판의 중앙 부분에 약화 영역(weakened zone)을 형성함으로써 도너 기판의 주 면에 박층을 형성하는 것을 목적으로 하며, 약화 영역은 도너 기판의 주변 부분으로 연장되지 않음 -;
- 도너 기판의 주 면을 리시버 기판(receiver substrate)에 접합함으로써 분할될 어셈블리(assembly to be split)를 형성하는 접합 단계 - 도너 기판의 주 면의 중앙 부분 및 주변 부분이 리시버 기판의 면과 접촉하게 됨 -.
본 발명에 따르면, 이 프로세스는 또한 다음과 같은 단계들을 포함한다:
- 분할될 어셈블리를 분리하는 분리 단계 - 분리 단계는 도너 기판의 중앙 부분으로부터만 박층이 자유롭게 되도록 약화 구역에서 분할파(splitting wave)의 개시 및 전파를 초래하는 열 처리를 포함하며, 분할파는, 도너 기판과 리시버 기판이 도너 기판의 주변 부분에서 서로 부착된 상태를 유지하도록 주변 부분을 통해 완전히 전파되지 않음 -;
- 분리 단계 이후에 적용되는 분리 단계(S6)와의 별개의 디태칭 단계(detaching step)로서, 디태칭 단계는 분할될 어셈블리를 처리하여 리시버 기판(5)으로부터 도너 기판(2)의 주변 부분을 디태치함으로써 박층(1)을 리시버 기판(5)에 전사하는, 상기 디태칭 단계.
약화 영역을 도너 기판의 중앙 부분에만 국한시킴으로써, 도너 기판과 리시버 기판의 완전한 디태치를 일으키지 않으면서 박층을 자유롭게 할 수 있으며, 이에 따라 이 박층의 표면 상태를 개선할 수 있다 .
단독으로 또는 기술적으로 실현 가능한 조합으로 취해진 본 발명의 다른 유리하고 비제한적인 특징에 따르면:
- 이 프로세스는 마무리 단계를 포함하며, 이 마무리 단계는 분할될 어셈블리가 분리 단계)의 열 처리 온도보다 높은 온도로 되게 함으로써 박층의 자유면(freed surface)을 평활화하는 것을 목적으로 하는 열 처리를 포함하고;
- 마무리 단계는 분리 단계(S4)와 디태칭 단계 사이에 적용되고;
- 마무리 단계는 도너 기판을 1000℃ 미만, 950℃ 미만, 900℃ 미만, 또는 600℃ 미만의 온도에 노출시키는 열 처리를 구현하고;
- 분리 단계와 마무리 단계는 하나의 동일한 장치에서 수행되고;
- 분리 단계와 마무리 단계는 별개의 장치에서 수행되고;
- 마무리 단계는 디태칭 단계 이후에 적용되고;
- 도너 기판은 원형 모양의 웨이퍼이고, 주변 부분은 환형 부분이며, 주변 부분의 폭은 기판의 에지로부터 1 mm 내지 5 cm로 취해지고;
- 도너 기판은 그 주 면 측에 주변 챔퍼(peripheral chamfer)를 포함하며, 주변 부분은 챔퍼로부터 1 mm 내지 5 cm의 폭에 걸쳐 연장되고;
- 가벼운 종들은 수소와 헬륨으로 구성된 목록에서 선택되고;
- 도너 기판은 단결정 실리콘으로 만들어지고;
- 분리 단계는 도너 기판을 250℃와 500℃ 사이의 온도에 노출시키는 열 처리를 구현하고;
- 디태칭 단계는 화학적 에칭에 의해 또는 기계적 힘을 가하여 캐리어 기판과 도너 기판을 분리하는 것에 의해 수행된다.
본 발명의 추가 특징 및 이점은 첨부된 도면들을 참조하여 본 발명에 대한 다음의 상세한 설명으로부터 명백해질 것이며, 여기서:
도 1은 본 발명에 따른 프로세스의 단계를 나타낸다.
도 2는 도너 기판의 중앙 부분 및 주변 부분을 나타낸다.
도 1은 본 발명에 따른 프로세스의 단계를 나타낸다.
도 2는 도너 기판의 중앙 부분 및 주변 부분을 나타낸다.
도 1을 참조하여, 본 설명에 따른 박층(1)을 마련하기 위한 프로세스에 대하여 이제 설명한다.
이 프로세스는 예비 단계(S1)에서 도너 기판(2)을 제공하는 것을 포함하며, 이 기판은 주 면(main face)(2a)을 갖는다. 도너 기판(2)은 단결정 실리콘의 웨이퍼로 구성될 수 있으며, 특히 박층을 마련하는 프로세스가 실리콘-온-인슐레이터 기판(silicon-on-insulator substrate)을 생성하는 것을 목적으로 하는 경우에 그러하다. 이 웨이퍼는 산화, 에피택시에 의한 표면층 형성, 또는 증착 또는 임의의 다른 표면 마련 단계와 같은 사전 처리들을 거칠 수 있다.
그러나, 본 발명은 실리콘 웨이퍼로 구성되는 도너 기판(2)에 결코 제한되지 않으며, 이 기판의 성질 및 형상은 대상 응용에 따라 자유롭게 선택될 수 있다. 따라서, 이것은 임의의 단결정 반도체 재료, 예를 들어 탄화규소 또는 게르마늄을 포함하는 기판일 수 있다. 또한 이것은 탄탈산리튬 또는 니오브산리튬과 같은 압전 물질과 같은 절연 물질일 수도 있다. 따라서, 도너 기판은 수십 밀리미터 내지 300 mm 또는 450 mm 이상의 임의의 직경의 원형 웨이퍼 형상을 취할 수 있다. 도너 기판은 정사각형이나 직사각형과 같은 다른 모양을 취할 수도 있다. 위에서 설명한 바와 같이, 도너 기판(2)은 연마, 증착, 산화 등의 이전 단계들을 거쳤을 수 있으며, 따라서 이종 층(heterogeneous layer)들의 스택으로 형성될 수 있다.
도너 기판(2)은 처리 동안의 치핑(chipping)을 방지하기 위해 반도체 웨이퍼 분야에서의 일반적인 관행인 챔퍼된 에지(chamfered edge)(2b)를 가질 수 있다. 챔퍼(2b)는 기판의 주변에서 수 밀리미터에 걸쳐 연장될 수 있다.
도 2에 도시된 바와 같이, 본 설명에 따른 도너 기판(2)은 중앙 부분(2c)과 주변 부분(2p)의 두 부분으로 구별된다. 이들 부분들(2c, 2p)은 기판의 한 면에서 다른 면으로 연장되고, 주변 부분(2p)이 중앙 부분(2c)을 완전히 둘러싸는 한, 임의의 형상으로 기판의 주 면(2a) 상에 프로젝션된다. 따라서 중앙 부분(2c)은 도 2에 도시된 바와 같이 도너 기판(2)의 주 면(2a) 상에 프로젝션되어, 이 면에 중심이 맞춰진 디스크를 형성할 수 있으며(여기서는 원형 웨이퍼 형상), 주변 부분(2p)은, 중심 부분(2c)을 형성하는 디스크와 동심이고 기판(2)의 에지까지 연장되는 환형 표면을 형성할 수 있다. 중앙 부분(2c) 및 주변 부분(2p)은 리시버 기판과 접촉하여 두 기판들을 서로 접합하도록 의도된다. 도너 기판(2)이 챔퍼(2b)를 가질 경우, 주변 부분(2p)은 이러한 접촉을 허용하기 위해, 이 챔퍼를 넘어, 기판의 에지로부터 그 중심을 향해 방사상으로 연장된다.
예를 들어, 도너 기판(2)의 주변 부분(2p)은, 이 챔퍼가 존재할 때 챔퍼의 에지로부터 취해지며 그렇지 않은 경우에는 기판의 에지로부터 취해지는 1mm 내지 수 센티미터, 예를 들어 5 cm의 폭을 가질 수 있다. 따라서, 도너 기판(2)이 그 바깥쪽 에지에 약 1 mm의 폭을 갖는 챔퍼를 갖는 원형 웨이퍼인 도 2에 나타나 있는 예의 경우, 주변 부분(2p)은 환형 부분으로 형성되며, 이 주변 영역이 적어도 동일한 크기를 갖는 리시버 기판과 접촉할 수 있도록 챔퍼의 내부 에지에서 취한 폭은 1 mm 내지 5 cm이다. 환형 부분 내부에 배열되는 부분은 도너 기판(2)의 중앙 부분(2c)을 형성한다.
도 1의 설명에 따르면, 본 설명에 따른 프로세스는 도너 기판(2)의 주 면(2a)을 통한 가벼운 종들의 도입을 포함하는 약화 단계(S2)를 포함한다. 이 단계는 도너 기판(2)에 매립된 약화 영역(3)을 형성하는 것을 목적으로 한다. 약화 영역(3)은 도너 기판(2)의 주 면(2a)에 본질적으로 평행한 도너 기판(2)의 평면에서 연장된다. 약화 영역(3)은 도너 기판(2)의 주 면(2a)과 함께, 마련하고자 하는 박층(1)의 적어도 일부를 형성한다. 그 자체로 잘 알려진 바와 같이, 가벼운 종들은 일반적으로 수소와 헬륨으로 구성된 목록에서 선택되지만 이에 제한되지 않는다. 이러한 가벼운 종들은 일반적으로 이온 주입에 의해 도너 기판(2)에 도입되지만, 다른 도입 방법도 가능하다(플라즈마에 의해, 확산에 의해). 주입의 경우, 주입 에너지는 이온이 도너 기판(2)의 재료로 침투하는 깊이, 즉 약화 영역(3)이 위치하는 매립 평면의 깊이를 형성한다.
이온 주입에 의해서 도입이 수행되는 경우, 예를 들어 단일 도즈의 수소 또는 단일 도즈의 헬륨을 주입하기 위한 단일 단계에서, 또는 예를 들어 일정 도즈의 수소를 주입한 후 다른 도즈의 헬륨을 주입하기 위한 다수의 연속적인 단계들에서 이러한 도입이 수행되는 것을 상정하는 것이 가능하다. 종들이 도너 기판에 도입된 성질과 방식이 무엇이든, "도즈(dose)"라는 용어는 도너 기판의 유닛 영역에 도입된 종의 총량, 예를 들어 cm2당 주입되는 가벼운 종의 수를 나타낸다.
본 설명의 맥락에서, 약화 단계(S2)는 이 단계의 완료 시에 약화 영역(3)이 도너 기판(2)의 중앙 부분(2c)에 국한되고 주변 부분(2p)으로 연장되지 않도록 수행된다. 이 설명의 나머지 부분에서 명확히 하는 바와 같이, 약화 영역을 중앙 부분(2p)에만 국한함으로써, 도너 기판 및 도너 기판이 접합될 리시버 기판의 디태치(detachment)를 발생시키지 않으면서 박층을 자유롭게 하는 것이 가능하게 되며, 이를 통해 이 박층의 표면 상태를 개선하는 것이 가능하게 된다.
약화 영역(3)을 중앙 부분(2c)에만 국한시키기 위한 다수의 접근법들이 가능하다. 따라서, 제 1 접근법에 따르면, 약화 단계(S2)는 중앙 부분(2c)에 도입되는 도즈를, 주변 부분(2p)에 도입되는 도즈와 차등화함으로써 수행된다. 이와 관련하여 출원 FR3063176을 참조할 수 있다.
따라서 약화 단계(S2)는 도너 기판(2)의 중앙 부분(2c) 내로 제 1 가벼운 종의 도즈의 도입, 및 이 기판(2)의 주변 부분(2p) 내로 제 1 도즈보다 낮은 제 2 가벼운 종의 도즈의 도입을 포함할 수 있다.
제 1 가벼운 종의 도즈는 나중의 분리 단계(S4)에 있어서, 중앙 부분(2c)에 배열되는 약화 영역에서 도너 기판(1)으로부터 박층(1)을 자유롭게 하기에 충분하도록 선택된다. 따라서 이러한 도즈는 중앙 영역(2c)에 약화 영역(3)의 형성을 초래한다. 주변 부분(2p)에 도입되는 제 2 가벼운 종의 도즈는 주변 부분(2p)에서 이러한 디태치를 허용하지 않도록 선택된다. 따라서 이 도즈는 본 설명의 의미에서 약화 영역의 형성을 초래하지 않는다. 완전히 명확하게 하려면, 도너 기판(2)의 주변 부분(2p)은 임의의 다른 방식으로 주입되거나 도입되는 가벼운 종들을 포함할 수 있지만, 이러한 종들은 본 출원의 의미에서 약화 영역을 형성하기에 충분한 농도로 이 부분(2p)에 존재하지 않으며, 이것은 특히 이 부분(2p)에서 도너 기판(2)의 분리를 야기하지 않을 수 있다.
예를 들어, 그리고 도 1에 나타나 있는 바람직한 일 구현에 따르면, 제 2 가벼운 종의 도즈는 0일 수도 있고, 이 경우에는 가벼운 종들이 도너 기판(2)의 중앙 부분(2c)에만 도입되고, 주변 부분(2p)에는 도입되지 않는다.
이를 달성하기 위해, 이온 주입에 의해 이들 종의 도입이 수행될 때, 가벼운 종의 침투에 대한 장벽을 형성하는 차폐 재료(shielding material)를 사용하여 주변 부분(2p)을 마스킹하는 것이 가능하다. 이 마스크는 테프론, 알루미늄 또는 탄소로 만들어질 있다. 이것은 또한 적어도 도너 기판(2)의 주 면(2a)의 주변 부분(2p)에 배열되는 수지, 경질 산화물 또는 질화물로 만들어진 희생 마스크(4)로 형성될 수도 있으며, 이러한 약화 단계(S2)가 완료되면 이 마스크가 제거된다는 것을 이해해야 한다.
약화 단계(S2)가 수소 및 헬륨의 공동 주입의 경우와 같이 이온 주입의 복수의 연속적인 단계를 상정하는 경우, 마스크는 주입의 일부 단계들 동안에만 존재할 수도 있다.
이러한 제 1 접근법의 하나의 변형에 따르면, 도너 기판(2) 내로의 가벼운 종들의 도입은 도너 기판(2)의 주 면(2a) 상에 그러한 가벼운 종들을 포함하는 빔을 스캐닝함으로써 수행될 수 있다. 이러한 약화 단계(S2)의 구현에서, 빔의 움직임은, 도너 기판(2)의 주변 부분(2p)이 임의의 주입으로부터 배제되거나 이 부분(2p)에 도입되는 종들의 도즈가 중앙 부분(2c)에 도입되는 종들의 도즈보다 작게 되도록 제어될 수 있다. 따라서, 이 변형에서는 마스크가 생략될 수 있어 유리하다.
종들의 특성 및 중앙 부분(2c) 및 주변 부분(2p)에 도입되는 이러한 종들의 정확한 도즈들은 도너 기판의 특성 및 나중의 분리 단계(S4)의 특징에 따라 선택된다.
예를 들어, 도너 기판(2)이 단결정 실리콘으로 이루어진 것이고, 분리 단계가 도너 기판(2)을 250℃ 내지 500℃의 온도에 노출시키는 열 처리를 실행하는 것인 경우, 다음과 같은 조건들을 상정할 수 있다:
수소 단독
중앙 부분: 4E16 내지 1E17 at/cm2
주변 부분: 0 내지 3E16 at/cm2
수소 및 헬륨
중앙 부분: H: 0.5E16 내지 2E16 at/cm2; He 0.5E16 내지 2E16 at/cm2
주변 부분: H: 0 내지 1E16 at/cm2; He 0.5E16 내지 2E16 at/cm2
대안적인 접근법에 따르면, 약화 단계(S2)는, 도너 기판(2)의 중앙 부분(2c) 및 이 기판(2)의 주변 부분(2p)에 하나의 동일한 도즈의 가벼운 종들을 제 1 하위-단계 동안 도입하는 것을 포함할 수 있다. 도너 기판(2)이 실리콘으로 이루어진 경우, 예를 들어 수소의 5E16 at/cm2 정도의 이러한 통상적인 도즈가 중앙 영역(2c)에서 그리고 주변 영역(2p)으로 연장되는 약화 영역(3)을 형성하기에 충분하다. 제 2 하위-단계에서, 도너 기판(2)의 주변 부분(2p)은 주변 부분(2p)에 도입되는 가벼운 종들을 무효화하도록 처리된다. 이것은 이전에 이 영역에 도입된 가벼운 종들을 확산시키고 이 주변 부분(2p)으로부터 약화 영역(3)을 효과적으로 제거하기 위해 예를 들어 레이저를 사용하여 이 주변 부분을 처리하는 것을 포함할 수 있다. 대안적으로, 주변 부분은 예를 들어 실리콘 종들과 같은 상대적으로 무거운 종들을 주입함으로써 이 부분에 존재하는 약화 영역을 손상시키도록 처리될 수 있다. 이 제 2 하위-단계에서 수행되는 처리가 완료되면, 약화 영역(3)은 도너 기판(2)의 중앙 영역(2c)에만 국한되고 더 이상 주변 영역(2p)으로 연장되지 않는다.
이 약화 단계(S2)가 구현된 방식이 무엇이든, 그로 인한 결과는 도너 기판(2)이 도너 기판의 중앙 부분(2c)에 국한된 매립된 약화 영역(3)을 포함하는 것이며, 약화 영역(3)은 도너 기판(2)의 주 면(2a)과 함께 박층(1)을 형성하고, 약화 영역(3)은 주변 부분(2p) 내로 연장되지 않는다.
본 설명에 따른 프로세스의 후속 접합 단계(S3)에서, 이렇게 마련되는 도너 기판은 도너 기판(2)의 주 면(2a)을 리시버 기판(5)의 면과 접촉시킴으로써 리시버 기판(5)에 접합된다. 리시버 기판(5)은 도너 기판(2)의 중앙 부분(2c) 및 주변 부분(2p)의 적어도 일부와 접촉하기에 충분한 크기의 면을 갖는 한 필요로 하는 임의의 성질 및 임의의 형상일 수 있다.
이러한 접합 작업은 임의의 방법, 예를 들어 분자 접착에 의해, 접합될 면들 중 적어도 하나에 접착 재료를 적용함으로써, 또는 접합될 면이 금속 표면을 갖도록 미리 마련된 경우 공융 본딩(eutectic bonding)에 의해 수행될 수 있다. 접합 단계(S3)는 또한 이 접합 작업을 용이하게 하고 충분한 접착 에너지로 2개의 기판을 서로 고정하기 위해 세정, 활성화 또는 임의의 다른 마련 단계에 의해 2개의 기판의 면들을 개질화하는 것을 상정할 수 있다.
대안적으로, 접합 작업은 적당한 온도에서 도너 기판(2)의 주 면(2a) 상에 상기 기판(5)의 구성 재료를 증착함으로써 리시버 기판(5)을 점진적으로 형성하는 것으로 구성될 수 있다.
"분할될 어셈블리(assembly to be split)"라는 용어는 이 단계(S3)의 완료 시에 도너 기판(2) 및 리시버 기판(5)으로 형성되는 어셈블리를 지칭하기 위해 이 설명의 나머지 부분에서 사용될 것이다.
본 설명에 따른 프로세스의 다음 단계에서, 분할될 어셈블리는 분리 단계(S4) 동안 열 처리된다. 열 처리는 Smart Cut 기술의 구현에서 통상적인, 미세 공동들의 발달, 이들의 수가 충분할 때 이러한 미세 공동들의 합체, 및 가용 가벼운 종들을 통한 이들의 가압을 유발한다. 그러나 앞서 언급한 바와 같이, 매립된 약화 영역(3)은 도너 기판(2)의 전체 범위에 걸쳐 연장되지 않는다. 따라서, 열 처리에 의해 주변 영역(2p)이 아닌 중심 영역(2c)에서만 박층(1)이 도너 기판(2)으로부터 자유롭게 된다.
도너 기판(2)이 실리콘으로 이루어진 것인 경우, 일반적으로 200℃ 내지 500℃의 분리 단계(S4)의 열 처리가 분할될 어셈블리를 기존 오븐에 수 분 내지 수 시간 동안 두는 것에 의해 적용될 수 있다. 실질적으로, 그리고 생산성 이유로, 분할될 다수의 어셈블리는 일반적으로 카세트에 배열되며, 이 카세트는 선택된 온도와 선택된 기간 동안 분할될 어셈블리들에 열 처리를 집합적으로 적용하기 위해 고용량 오븐 또는 스토브에 배치된다.
이 분리 단계(S4)에서 개시되는 분할파는 도너 기판(2)의 일 단부에서 타 단부로 전파되지 않으며, 도너 기판의 나머지 부분(즉, 박층이 제거된 도너 기판)이 종래 기술의 분리 단계들의 경우와 같이 리시버 기판으로부터 급작스럽게 자유롭게 되지 않는다. 특히, 분할파는 도너 기판(2)의 주변 부분(2p)으로 완전히 전파되지 않으며, 따라서 도너 기판(2)은 이 부분(2p)에서 리시버 기판(5)에 단단히 접합된 상태로 유지된다. 도 1에 의해 설명된 프로세스의 맥락에서, 박층(1)이 유효하게 자유롭게 되었음에도 불구하고, 리시버 기판(5) 및 도너 기판(2)은 이에 따라 분리 단계(S4)의 완료 시에 서로 접합된 상태로 유지된다. 따라서 본 설명의 프로세스에서는, 음향파의 생성, 진동 및 이러한 기판의 타격이 제한된다. 분할파(splitting wave)와 음향파(acoustic wave)들 사이의 역 상호 작용이 감소 또는 제거되며, 기판들의 충격이나 미끄러짐도 방지된다(종래 기술의 프로세스들에서는, 이러한 원인들에 따라 박층 표면에서의 요철 또는 손상이 발생하였으며, 열 처리를 가하는 것만으로는 이들을 감소시키기 어려웠다).
분할파가 도너 기판(2)의 주변 부분(2p)으로 완전히 전파되지 않는(따라서 캐리어 기판 및 리시버 기판이 서로 접합된 상태로 유지됨) 프로세스의 특징은, 이러한 경우에 있어서는 리시버 기판으로부터 도너 기판의 나머지 부분이 제거(즉 이들이 서로 분리)될 수 없기 때문에 완전히 검증 가능한 것임에 유의해야 한다. 이러한 특징의 완전히 검증 가능한 특성에 따라서 당업자는 몇 가지 간단한 실험을 사용하여 본 설명에 제공된 예와 함께 프로세스 단계들의 파라미터들, 특히 주변 영역의 범위, 중앙 영역 및 주변 영역에 각각 도입될 가벼운 종의 도즈들, 분리 단계(S4)에서의 열 처리 강도 등을 결정할 수 있다.
박층(1)의 자유면(freed surface)들과 도너 기판(2) 사이의 공간(6)이 가벼운 종들에 의해 채워지게 되며 이에 따라 박층(1)이 자유롭게 된다. 분할이 도너 기판(2)의 주변 부분(2p)으로 전파되지 않아 도너 기판(2)이 리시버 기판(5)에 단단히 접합된 상태로 유지되기 때문에, 이러한 종들은 밀폐되고 밀봉된 공간(6)에 가두어진다. 따라서, 이 밀폐되고 밀봉된 공간(6)은 또한 도너 기판(2)의 주변 부분(2p)에 의해 주변 분위기로부터 격리된다. 따라서, 외부 오염 물질, 예를 들어 산소가 이 공간(6)으로 침투하여 박층(1)의 자유면을 부동태화함으로써 평활화를 더 어렵게 만드는 것이 방지된다. 이와 관련하여, 도너 기판(2)(전형적으로 수소 또는 헬륨)의 분할을 허용하는 약화 단계(S2) 동안 도입되는 가벼운 종들은 극도로 순수하며, 이들은 박층의 자유면을 형성하는 원자들과 상호 작용하여 박층을 부동태화하고 원자들의 표면 이동성을 제한하는 것을 행하지 않으므로, 열 평활화에 특히 적합한 분위기를 생성함에 유의해야 한다.
분리 단계(S4) 이후에 분할될 어셈블리의 매우 특정한 상태를 이용하기 위해, 본 설명에 따른 프로세스의 바람직한 구현은 마무리 단계(S5) 동안, 분할될 어셈블리가 분리 단계(S4)의 열 처리 온도보다 더 높은 온도로 되게 하여, 박층(1)의 자유면을 평활화하는 것을 목적으로 하는 열 처리를 적용하는 것을 상정한다.
이 바람직한 구현에서, 열 처리는 분리 단계(S4)의, 도너 기판이 실리콘으로 이루어진 경우 200℃ 내지 500℃의 온도보다 더 높은 플래토 온도(plateau temperature)로 분할될 어셈블리를 노출시킨다. 유리하게는, 이러한 열 처리는 1000℃ 또는 950℃ 미만, 또는 심지어 900℃ 또는 600℃ 미만으로 중간 수준으로 유지된다. 이러한 열 처리는 선택된 플래토 온도에서 수 초 내지 수 시간의 지속 기간 동안 계속될 수 있다.
마무리 단계(S5)의 이러한 열 처리는 박층(1)의 자유면들 및 도너 기판(2)에 의해 획정되는 밀폐된 공간(6)에 가두어지는 가벼운 종들을 포함하여, 분할될 어셈블리가 처리 온도가 되게 한다. 예를 들어 외부 분위기로부터의 반응성 종으로 오염되지 않은 이러한 표면은 원자로 구성되어 있어 온도 상승으로 인해 이동성이 높으며, 이것은 매우 효과적인 방식으로, 1000℃ 또는 950℃ 이하의 저온에서도, 상기 표면들, 특히 박층(1)의 자유면을 평활화하는 것을 가능하게 한다. 분할될 어셈블리의 이러한 처리는 임의의 분위기를 포함하는 장치에서 구현될 수도 있으며, 그 이유는 박층(10)의 표면의 평활화에 기여하는 것은 이러한 분위기가 아니기 때문이다. 예를 들어 스토브와 같은 이러한 장치는 분리될 어셈블리의 온도를 높이는 것만을 목적으로 한다.
따라서 본 출원인이 수행한 실험은, 2분 동안 분할될 어셈블리를 950℃에 노출시키는 것으로 구성된 마무리 단계(S5)의 열 처리 이후에, 표면 러프니스가 1.6 nm RMS 정도인 실리콘의 박층(1)을 얻는 것이 가능하다는 것을 보여준다. 마무리 단계 없이 따라서 분리 단계(S4) 동안 도달한 온도보다 더 높은 온도의 열 처리 없이, 박층의 러프니스가 5.5 nm RMS에서 측정되었다. 방금 설명한 마무리 단계의 효과는 명백하다.
마무리 단계(S5)는 분리 단계(S4)에 사용된 것과 동일한 장치, 예를 들어 동일한 오븐 또는 동일한 스토브에서 수행될 수 있다. 그러나, 본 출원의 도입부에 요약된 종래 기술의 해결책과는 대조적으로, 분리 단계(S4)를 수행하는데 사용되는 장치와는 별개의 다른 장치에서 마무리 단계(S5)를 수행하는 것도 가능하다. 구체적으로, 분할될 어셈블리를 형성하는 두 개의 기판들이 계속해서 서로 부착되어 있으며, 이 어셈블리를 저장하거나 다른 장치로 이동시키기 위해 이 어셈블리를 처리하는 동안 박층(1)을 손상시킬 위험이 감소된다. 또한, 박층(1)의 자유면은 완전히 가두어져 있기 때문에, 이러한 장치 변경 동안 주변 분위기에 노출될 수 없다. 따라서 산화되거나 부동태화되지 않으며, 분리 단계에서 사용되는 환경이 아닌 다른 환경에서 마무리 단계를 수행할 때 낮은 온도에서도 모든 평활화 가능성이 유지된다. 또한, 앞서 언급한 바와 같이, 이 구현에서 마무리 단계(S5)가 수행되는 장치는 매우 자유롭게 선택될 수 있다.
후속 단계에서, 분할될 어셈블리는 도너 기판(2)(또는 보다 정확하게는 박층이 제거된 이후의 이 도너 기판(2)의 나머지 부분)을 리시버 기판(5)에서 디태치하여 리시버 기판(5)으로의 박층(1)의 전사를 완료하는 것을 목적으로 하는 디태칭 단계(detaching step)(S6)를 거친다. 이러한 디태칭 단계(S6)는 분리 단계(S4)와 명백히 구별된다는 점에 유의해야 한다. 실제로, 본 설명의 프로세스의 한 가지 매우 유리한 특징은, 박층(1)이 자유롭게 되는 것을 초래하는 분리 단계(S4)에서 발생되는 분할파의 전파와, 도너 기판이 리시버 기판으로부터 완전히 디태치되는 것을 초래하는 디태칭 단계(S5)로부터의 분할파의 전파를 명확히 구별한다는 것이다. 종래 기술의 통상적인 분할 단계에서는, 분할파의 전파가 도너 기판의 평면을 통해 완전히 전파되며, 이 단일 단계에서 도너 기판을 리시버 기판으로부터 디태치시킨다.
단계(S6) 동안 디태치를 획득하기 위해 구현되는 처리는 다양할 수 있다: 화학적 에칭, 예를 들어 습식 에칭, 접합 계면에서 두 기판들을 디태치하기 위해 분할될 어셈블리의 에지를 포함할 수 있다. 이를 위해, 분할될 어셈블리는 에지의 일부를 KOH 또는 TMAH 용액(도너 기판이 실리콘으로 만들어질 때)에 담그거나, 실리콘 산화물 층이 도너 기판(2)과 리시버 기판(5) 사이의 계면에 존재할 때 HF를 포함하는 용액에 담그기 위해 수직으로 위치할 수 있다. 어셈블리를 회전시키면서, 두 기판들을 서로 디태치하기 위해 연속적으로 처리된다. 대안적으로, 그리고 도 1에 개략적으로 나타나 있는 바와 같이, 이 처리는 접합 계면에 블레이드를 적용하고, 어셈블리의 분리를 야기하기 위해 두 개의 기판들 사이에 블레이드를 삽입하는 것을 포함할 수 있다. 보다 일반적으로, 이것은 접촉면들에서 캐리어 기판(5) 및 도너 기판(2)의 디태치를 초래하는 임의의 수단 또는 임의의 힘을 적용하는 것을 포함할 수 있다.
어떠한 경우에도 이러한 디태칭 단계(S6)는 종래 기술의 프로세스의 분리 단계와 달리 완벽하게 제어되며 이에 따라 박층(1)을 손상시킬 위험이 최소화될 수 있다.
다른 구현에 따르면, 마무리 단계는 분리 단계(S4) 직후에 수행되지 않으며, 이 단계(S4)와 디태칭 단계(S6) 사이, 디태칭 단계(S6) 이후에 수행된다.
이 구현의 마무리 단계(S5)는 통상적인 마무리 단계일 수 있으며, 예를 들어 박층(1)의 자유면이 실리콘으로 이루어진 경우 950℃ 또는 1000℃ 내지 1100℃의 온도에서 환원성 또는 중성 분위기에 노출된다. 보다 일반적으로, 박층의 노출된 표면은 분리 단계의 열 처리 온도보다 높은 온도가 되는 중성 또는 환원 분위기에 노출될 것이다.
이 구현에서는, 유리하게는 박층(1)의 표면에 큰 크기의 요철 또는 손상이 없거나 경미하게 존재하게 된다. 이 박층(1)에 의해 나타나는 러프니스는 전술한 열 처리를 통해 효과적으로 평활화될 수 있다.
이러한 처리가 완료되면, 선택된 구현이 무엇이든, 도 1의 최종 단계 S7에 의해 나타나 있는 바와 같이 결과적으로 박층(1)이 캐리어 기판(5)으로 전사된다. 박층(1)은 선행 기술의 프로세스를 사용하여 분할 직후에 얻어지는 박층(1)에 비해 개선된 표면 상태를 나타낸다. 특히, 마무리 단계(S5)의 평활화 효과로 인해 상대적으로 낮은 러프니스를 나타낸다. 또한, 분리파의 전파에 의해 서로 완전히 디태치될 경우 리시버 기판(5) 및 도너 기판(2)을 통해 전파하는 음향파와 분리파의 상호 작용으로 인한 불균일성이 거의 또는 전혀 나타나지 않는다. 두 개의 기판들 사이의 충격 또는 서로에 대한 상대적 슬라이딩으로 인한 박층(1)의 손상도 제한된다.
물론, 본 발명은 설명된 구현으로 제한되지 않으며 그 변형은 청구범위에 의해 형성된 바와 같은 본 발명의 범위에 속할 수 있다.
특히, 설명된 단계 외에 다른 단계들이 상정될 수 있다. 특히, 여기에는 희생 산화 단계와 같은 추가 마감 처리를 박층에 적용하거나 이 층의 품질을 향상시키거나 두께를 조정하기 위한 연마가 포함될 수 있다.
제시된 두 가지 구현을 결합하고, 제 1 열 처리를 통해 분리 단계(S4)와 디태칭 단계(S6) 사이의 제 1 단계에서 마무리 단계(S5)를 수행하고, 디태칭 단계(S6) 이후에 박층(1)에 적용되는 제 2 단계, 예를 들어 제 2 열 처리로 이 처리를 보완하는 것도 가능하다.
Claims (13)
- 박층(1)을 마련하는 프로세스로서,
- 도너 기판(2)의 주 면(main face)(2a)을 통한 가벼운 종들(light specie)의 도입을 포함하는 약화 단계(weakening step)(S2) - 상기 약화 단계(S2)는 상기 도너 기판의 중앙 부분(2c)에 약화 영역(weakened zone)(3)을 형성함으로써 상기 도너 기판(2)의 주 면(2a)에 상기 박층(1)을 형성하는 것을 목적으로 하며, 상기 약화 영역(3)은 상기 도너 기판(2)의 주변 부분(2p)으로 연장되지 않음 -;
- 상기 도너 기판(2)의 상기 주 면(2a)을 리시버 기판(receiver substrate)(5)에 접합함으로써 분할될 어셈블리(assembly to be split)를 형성하는 접합 단계(S3) - 상기 도너 기판(2)의 상기 주 면(2a)의 상기 중앙 부분(2c) 및 상기 주변 부분(2p)이 상기 리시버 기판(5)의 면과 접촉하게 됨 - 을 포함하며,
또한, 상기 프로세스는,
- 상기 분할될 어셈블리를 분리하는 분리 단계(S4) - 상기 분리 단계(S4)는 상기 도너 기판(2)의 상기 중앙 부분(2c)으로부터만 상기 박층(1)이 자유롭게 되도록 상기 약화 구역에서 분할파(splitting wave)의 개시 및 전파를 초래하는 열 처리를 포함하며, 상기 분할파는, 상기 도너 기판(2)과 상기 리시버 기판(5)이 상기 도너 기판(2)의 상기 주변 부분(2p)에서 서로 부착된 상태를 유지하도록 상기 주변 부분(2p)을 통해 완전히 전파되지 않음 -;
- 상기 분리 단계(S4) 이후에 적용되는 상기 분리 단계(S4)와는 별개의 디태칭 단계(detaching step)(S6)로서, 상기 디태칭 단계(S6)는 상기 분할될 어셈블리를 처리하여 상기 리시버 기판(5)으로부터 상기 도너 기판(2)의 상기 주변 부분을 디태치함으로써 상기 박층(1)을 상기 리시버 기판(5)에 전사하는, 상기 디태칭 단계(S6)를 포함하는 것을 특징으로 하는, 박층(1) 마련 프로세스. - 제 1 항에 있어서,
마무리 단계(S5)를 포함하며, 상기 마무리 단계(S5)는 상기 분할될 어셈블리가 상기 분리 단계(S4)의 열 처리 온도보다 높은 온도로 되게 함으로써 상기 박층(1)의 자유면(freed surface)을 평활화하는 것을 목적으로 하는 열 처리를 포함하는, 박층(1) 마련 프로세스. - 제 1 항 또는 제 2 항에 있어서,
상기 마무리 단계(S5)는 상기 분리 단계(S4)와 상기 디태칭 단계(S6) 사이에 적용되는, 박층(1) 마련 프로세스. - 제 3 항에 있어서,
상기 마무리 단계(S5)는 상기 도너 기판(2)을 1000℃ 미만, 950℃ 미만, 900℃ 미만 또는 600℃ 미만의 온도에 노출시키는 열처리를 구현하는, 박층(1) 마련 프로세스. - 제 2 항 내지 제 4 항 중 어느 한 항에 있어서,
상기 분리 단계(S4) 및 상기 마무리 단계(S5)는 하나의 동일한 장치에서 수행되는, 박층(1) 마련 프로세스. - 제 2 항 내지 제 4 항 중 어느 한 항에 있어서,
상기 분리 단계(S4) 및 상기 마무리 단계(S5)는 별개의 장치에서 수행되는, 박층(1) 마련 프로세스. - 제 1 항 또는 제 2 항에 있어서,
상기 마무리 단계(S5)는 상기 디태칭 단계(S6) 이후에 적용되는, 박층(1) 마련 프로세스. - 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
상기 도너 기판(2)은 원형 형상의 웨이퍼이고, 상기 주변 부분(2p)은 환형 부분이며, 상기 주변 부분(2p)의 폭은 상기 기판의 에지로부터 1 mm 내지 5 cm로 취해지는, 박층(1) 마련 프로세스. - 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
상기 도너 기판(2)은 상기 주 면(2a) 측에 주변 챔퍼(peripheral chamfer)(2b)를 포함하며, 상기 주변 부분(2p)은 상기 챔퍼로부터 1 mm 내지 5 cm의 폭에 걸쳐 연장되는, 박층(1) 마련 프로세스. - 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
상기 가벼운 종들은 수소 및 헬륨으로 이루어진 목록으로부터 선택되는, 박층(1) 마련 프로세스. - 제 1 항 내지 제 10 항 중 어느 한 항에 있어서,
상기 도너 기판(2)은 단결정 실리콘으로 이루어지는, 박층(1) 마련 프로세스. - 제 1 항 내지 제 11 항 중 어느 한 항에 있어서,
상기 분리 단계(S4)는 상기 도너 기판(2)을 250℃ 내지 500℃의 온도에 노출시키는 열 처리를 구현하는 것인, 박층(1) 마련 프로세스. - 제 1 항 내지 제 12 항 중 어느 한 항에 있어서,
상기 디태칭 단계는 화학적 에칭에 의해 또는 기계적 힘을 가하여 상기 캐리어 기판(5)과 상기 도너 기판(2)을 분리하는 것에 의해 수행되는, 박층(1) 마련 프로세스.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR2002811A FR3108440A1 (fr) | 2020-03-23 | 2020-03-23 | Procédé de préparation d’une couche mince |
| FRFR2002811 | 2020-03-23 | ||
| PCT/FR2021/050089 WO2021191513A1 (fr) | 2020-03-23 | 2021-01-19 | Procede de preparation d'une couche mince |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20220157416A true KR20220157416A (ko) | 2022-11-29 |
Family
ID=70295545
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020227035516A KR20220157416A (ko) | 2020-03-23 | 2021-01-19 | 박층 마련 프로세스 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US20240030060A1 (ko) |
| EP (1) | EP4128322A1 (ko) |
| JP (1) | JP2023519226A (ko) |
| KR (1) | KR20220157416A (ko) |
| CN (1) | CN115668444A (ko) |
| FR (1) | FR3108440A1 (ko) |
| TW (1) | TW202201478A (ko) |
| WO (1) | WO2021191513A1 (ko) |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2839385B1 (fr) * | 2002-05-02 | 2004-07-23 | Soitec Silicon On Insulator | Procede de decollement de couches de materiau |
| FR2867307B1 (fr) * | 2004-03-05 | 2006-05-26 | Soitec Silicon On Insulator | Traitement thermique apres detachement smart-cut |
| FR2876307B1 (fr) | 2004-10-11 | 2008-07-25 | Peguform France Sa | Piece de vehicule presentant un materiau non fluable |
| JP5703853B2 (ja) * | 2011-03-04 | 2015-04-22 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法 |
| FR3020175B1 (fr) | 2014-04-16 | 2016-05-13 | Soitec Silicon On Insulator | Procede de transfert d'une couche utile |
| FR3061988B1 (fr) * | 2017-01-13 | 2019-11-01 | Soitec | Procede de lissage de surface d'un substrat semiconducteur sur isolant |
| FR3063176A1 (fr) | 2017-02-17 | 2018-08-24 | Soitec | Masquage d'une zone au bord d'un substrat donneur lors d'une etape d'implantation ionique |
-
2020
- 2020-03-23 FR FR2002811A patent/FR3108440A1/fr active Pending
-
2021
- 2021-01-19 US US17/907,243 patent/US20240030060A1/en active Pending
- 2021-01-19 JP JP2022557659A patent/JP2023519226A/ja active Pending
- 2021-01-19 KR KR1020227035516A patent/KR20220157416A/ko unknown
- 2021-01-19 CN CN202180022608.2A patent/CN115668444A/zh active Pending
- 2021-01-19 WO PCT/FR2021/050089 patent/WO2021191513A1/fr active Application Filing
- 2021-01-19 EP EP21704872.7A patent/EP4128322A1/fr active Pending
- 2021-03-16 TW TW110109430A patent/TW202201478A/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| WO2021191513A1 (fr) | 2021-09-30 |
| CN115668444A (zh) | 2023-01-31 |
| FR3108440A1 (fr) | 2021-09-24 |
| TW202201478A (zh) | 2022-01-01 |
| US20240030060A1 (en) | 2024-01-25 |
| EP4128322A1 (fr) | 2023-02-08 |
| JP2023519226A (ja) | 2023-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102599962B1 (ko) | 산화물 단결정 박막을 구비한 복합 웨이퍼의 제조 방법 | |
| US6632724B2 (en) | Controlled cleaving process | |
| JP6160617B2 (ja) | ハイブリッド基板の製造方法及びハイブリッド基板 | |
| KR102658526B1 (ko) | 산화물 단결정 박막을 구비한 복합 웨이퍼의 제조 방법 | |
| KR102371887B1 (ko) | 산화물 단결정 박막을 구비한 복합 웨이퍼의 제조 방법 | |
| JP5926527B2 (ja) | 透明ｓｏｉウェーハの製造方法 | |
| JP6396854B2 (ja) | 酸化物単結晶薄膜を備えた複合ウェーハの製造方法 | |
| KR20180014701A (ko) | 산화물 단결정 박막을 구비한 복합 웨이퍼의 제조 방법 | |
| US7776717B2 (en) | Controlled process and resulting device | |
| JP6160616B2 (ja) | Ｓｏｓ基板の製造方法及びｓｏｓ基板 | |
| JP2007502533A (ja) | 両面を有するドナーウェハから半導体材料の薄層を形成するための方法 | |
| KR20120090775A (ko) | 공급 기판의 재생 방법 | |
| KR20220157416A (ko) | 박층 마련 프로세스 | |
| KR20230155584A (ko) | 헤테로 구조체로부터 층을 전달하는 방법 | |
| US9159605B2 (en) | Controlled process and resulting device | |
| JP2008263010A (ja) | Ｓｏｉ基板の製造方法 |