JP2007502533A - 両面を有するドナーウェハから半導体材料の薄層を形成するための方法 - Google Patents
両面を有するドナーウェハから半導体材料の薄層を形成するための方法 Download PDFInfo
- Publication number
- JP2007502533A JP2007502533A JP2006523083A JP2006523083A JP2007502533A JP 2007502533 A JP2007502533 A JP 2007502533A JP 2006523083 A JP2006523083 A JP 2006523083A JP 2006523083 A JP2006523083 A JP 2006523083A JP 2007502533 A JP2007502533 A JP 2007502533A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- thin layer
- weakened region
- layer
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 94
- 239000000463 material Substances 0.000 title claims abstract description 16
- 239000004065 semiconductor Substances 0.000 title claims abstract description 12
- 238000004064 recycling Methods 0.000 claims abstract description 26
- 239000012212 insulator Substances 0.000 claims abstract description 5
- 239000010410 layer Substances 0.000 claims description 131
- 238000005498 polishing Methods 0.000 claims description 45
- 230000015572 biosynthetic process Effects 0.000 claims description 15
- 238000003486 chemical etching Methods 0.000 claims description 14
- 230000003647 oxidation Effects 0.000 claims description 14
- 238000007254 oxidation reaction Methods 0.000 claims description 14
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- 239000000126 substance Substances 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 8
- 230000008021 deposition Effects 0.000 claims description 7
- 238000000137 annealing Methods 0.000 claims description 6
- 239000002344 surface layer Substances 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 9
- 235000012431 wafers Nutrition 0.000 description 103
- 230000008439 repair process Effects 0.000 description 13
- 238000002513 implantation Methods 0.000 description 7
- 230000003746 surface roughness Effects 0.000 description 7
- 230000007547 defect Effects 0.000 description 5
- 238000007730 finishing process Methods 0.000 description 5
- 239000013626 chemical specie Substances 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 229910052739 hydrogen Inorganic materials 0.000 description 4
- 239000001257 hydrogen Substances 0.000 description 4
- 239000007788 liquid Substances 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 238000009499 grossing Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 239000000356 contaminant Substances 0.000 description 2
- 230000032798 delamination Effects 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000004439 roughness measurement Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000003082 abrasive agent Substances 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000001680 brushing effect Effects 0.000 description 1
- 239000003518 caustics Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 239000002178 crystalline material Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- -1 hydrogen ions Chemical class 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000010849 ion bombardment Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02032—Preparing bulk and homogeneous wafers by reclaiming or re-processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
半導体材料の間で選択された材料の薄層をドナーウェハから形成するための方法は、連続的に、以下の工程、（ａ）第１のウェハ面の下のウェハ中に実質的に薄層の厚みに対応する深さに第１の脆弱化領域を形成する工程と、（ｂ）第１の面の直近の第１の脆弱化領域の側に存在するウェハの部分である第１の薄層を第１の脆弱化領域のレベルでウェハから剥離する工程と、（ｃ）第２のウェハ面の下のウェハ中に実質的に薄層の厚みに対応する深さに第２の脆弱化領域を形成する工程と、（ｄ）第２の面の直近の第１の脆弱化領域の側に存在するウェハの部分である第２の薄層を第２の脆弱化領域のレベルでウェハから剥離する工程とを備える。これらの工程は、中間のリサイクル工程なしに順に行われて、これらのリサイクリング操作を省いている。特に、セミコンダクタ・オン・インシュレータ構造の製造に適用される。
Description
本発明は、いわゆるドナーウェハから半導体材料の薄層を形成するための方法に関する。
とりわけ（特に文献仏国特許第２６８１４７２号に説明されているように）Ｓｍａｒｔ−ｃｕｔ（登録商標）タイプなどの知られている諸方法は、ドナーウェハから半導体薄層を取得することを可能にしている。
これらの方法は、原理的に２つの工程、すなわち、１）ウェハの１つの面の下の意図された薄層の厚みに実質的に対応する深さに脆弱化領域を形成する工程と、２）剥離側の面の直近の側に存在する脆弱化領域側に横たわるこのウェハの一部分である薄層をこの脆弱化領域のレベルにおいてこのウェハから剥離する工程の使用に基づいている。
これらの２工程の方法は、一般に、表面粗さの修復を実現して、このウェハの少なくとも剥離側上の面の平坦度を改善することが意図された、このウェハを形成又はリサイクルする工程によって先行される。
しかし、これらのあらかじめ必要な粗さの仕様が、支持物又は別の層上へのこの剥離された薄層の良好な後工程の接合を確実にするために、且つ／又は特に従来の（「シリコン・オン・インシュレータ」の略語である）ＳＯＩ構造中など非常に薄い層の場合には高品質の構造を提供するのに十分に一様な厚みを有する層を最終的に得るために、薄層製造業者にとって予め必要な粗さの仕様が規定されるものと仮定すると、上記リサイクリング操作は一般に薄層製造業者の仕様を達成するのに十分には粗さを修復することはない。
従って、粗さの修復のための仕上げ工程が通常、このドナーウェハの剥離側の面上で実行されて、このリサイクル工程の後に残っている過剰な粗さを修復して、前記仕様を満たすようになる。
一方では、オプションとして支持物上に接合される薄層を、他方では、この薄層の厚みだけ薄くされたドナーウェハをもたらすためこの仕上げ工程中に、その粗さが修復された面でこの２工程の剥離方法が実行される。
ドナーウェハにさらなるリサイクリング及び表面修復工程を実行後に、このドナーウェハは第２の薄層の製造のために再使用することができる。
このタイプの方法は、薄層の製造において、とりわけＳＯＩ構造の製造において真の発展を提供してきているが、特に効率、速度、及び製造コストの観点から、またとりわけ製造工程数を低減させるためにこの方法を改善することが依然として望ましい。
それ故に必要なリサイクル工程数を大幅に低減させることは有用なはずである。
例えば文献欧州特許第０９６１３１２号及び米国特許第５８５６２２９号において提案されているように、例えばドナーウェハの各面上に脆弱化領域を形成し、次いで２つの薄層を同時に剥離し、それによって二剥離間の中間のリサイクリングを回避することが考えられるはずである。
しかし、かかる２重の剥離がその後で行われる、かかる２重の注入は、第２の脆弱化領域を形成するためにこのドナーウェハをひっくり返す必要性など、余分な技術的作業の困難さを含み、それによって汚染、電気的ダメージ、及び機械的ダメージのリスクと、このドナーウェハのこれらの２面上に２枚のレセプタウェハを同時に接合する大規模な高価な装置についての必要性と、ハンドリング・タスクと処理タスクの両方が同時に増大されるので、様々な作業工程のより困難な調整とを増大させてしまう。
これらの理由のために、これらの後者の方法は、前者の方法に対して、技術的な進歩をもたらすものではなく、余分な技術的な困難さをもたらすものである。
本発明の目的は、半導体材料の間で選択された材料の薄層をドナーウェハから形成するための方法であって、中間のリサイクル工程なしに順に行われる以下の連続的な工程、すなわち、（ａ）第１のウェハ面の下の前記ウェハ中に実質的に薄層の厚みに対応する深さに第１の脆弱化領域を形成する工程と、（ｂ）前記第１の面の直近の前記第１の脆弱化領域の側に存在する前記ウェハの部分である第１の薄層を前記第１の脆弱化領域のレベルで前記ウェハから剥離する工程と、（ｃ）第２のウェハ面の下の前記ウェハ中に実質的に薄層の厚みに対応する深さに第２の脆弱化領域を形成する工程と、（ｄ）前記第２の面の直近の前記第１の脆弱化領域の側に存在する前記ウェハの部分である第２の薄層を前記第２の脆弱化領域のレベルで前記ウェハから剥離する工程とを備えることを特徴とする方法を提供することにより上記の状況を改善するものである。
本発明のいくつかの好ましいが限定されない態様は以下の通りである。
工程（ａ）の前の前記ドナーウェハが、以前の薄層形成中に使用された後にリサイクルされたウェハであり、前記方法が、工程（ａ）の前に、このリサイクルされたドナーウェハの表面状態を仕上げる少なくとも１つの工程をさらに備える。
薄層の後続の形成中に再使用されるようにするために、工程（ｄ）の後に前記ドナーウェハをリサイクルする工程と、これに続き、このリサイクルされたドナーウェハの表面状態を仕上げる工程とをさらに備える。
前記リサイクル工程が両側の研磨の使用を備える。
前記仕上げ工程が、機械研磨、化学的機械研磨、犠牲酸化、化学エッチング、プラズマ支援化学エッチング、及び不活性雰囲気中のアニーリングから選択される少なくとも１つの技法の使用を備える。
前記方法は、さらに、工程（ａ）と（ｂ）の間に、そして、工程（ｃ）と（ｄ）の間に、前記ドナーウェハを、この第１の面及び第２の面において、２つの各ターゲット基板上に接合する２つの各工程をさらに備える。
工程（ｂ）の前に、前記ウェハ上に絶縁層を形成する工程をさらに備える。
前記絶縁層が、シリコン表面の熱酸化により、又はＳｉＯ２の堆積により形成されるＳｉＯ２の層である。
少なくとも１つの脆弱化領域の前記形成が、前記ウェハの各面を介して前記脆弱化領域の深さに、原子化学種の注入によって実行される。
少なくとも１つの脆弱化領域の前記形成が前記ドナーウェハの前記材料の表面層の多孔質化によって実行され、前記関連する薄層が前記多孔質化された層上の半導体材料の堆積によって形成される。
前記薄層を剥離する工程の少なくとも１つが、エネルギーの入力によって実行される。
工程（ｄ）の前に、以下の工程、すなわち、前記ウェハの前記第２の面の品質を検査する工程と、前記ウェハの前記第２の面の検査された品質が最小の許容可能品質値よりも小さい場合に、前記第２の面の品質を修復する工程を実行する工程とをさらに備える。
接合界面層が絶縁層であり、そして、仕上げ工程が、実行され、前記絶縁層の単なる除去と、前記第２の面の厚み修復が後で行われる前記絶縁層の除去から選択される。
前記仕上げ工程の後に、前記ウェハ上に前記絶縁層を再形成する工程が行われる。
前記再形成された絶縁層は、シリコン表面の熱酸化により、又はＳｉＯ２の堆積によって形成されるＳｉＯ２の層である。
前記仕上げ工程は、機械研磨、化学的機械研磨、犠牲酸化、化学エッチング、プラズマ支援化学エッチング、及び不活性雰囲気中のアニーリングを備える群から選択される技法の使用を備える。
工程（ｄ）の後に実行される前記ウェハをリサイクルする工程をさらに備える。
本発明は、さらに、セミコンダクタ・オン・インシュレータの形成に対する前記方法の適用に関する。
本発明の他の態様、目的、及び利点については、非限定的な例を介して、添付図面を参照して提供される、本発明の好ましい実施形態の以下の詳細な説明を読むとすぐにより簡単に明らかになろう。
図１ａから１ｉによって示される図面は、概略的なものであり、これらの図面は、本発明による方法の原理を最適に説明するというただ１つの目的でしか作成されていないので、空間的縮尺の観点からは真の状況を反映していないことがここでは注目されよう。
図１ａを参照すると、単結晶シリコンなどの半導体材料のドナーウェハ１０は、以下で説明されるように、そこから薄層が交互に得られる面１１及び１２を有する。
ウェハ１０は、数十ミクロンから数ミリメートルの間の典型的な厚みを有する。
ウェハ１０の面１１及び１２は、「真新しい」又は生の状態にあるウェハ、換言すればその製造以来、使用されていないウェハの典型的な特性を有する。
図１ａは、この生の状態におけるウェハ１０を表し、このウェハは、製造後に通常生じる諸特性、すなわちその前面（図１ａ中の面１１）上における低い平均粗さと、その裏面（図１ａ中の面１２）上における大きな平均粗さとを有する。
ここで、（例えば、３００ｍｍの直径を有する）より大きなサイズのウェハの場合よりも、（例えば２００ｍｍの直径を有する）中間サイズのウェハの場合において、この平均の裏面の粗さが大きくなることが多いことを指摘しておくべきである。
しかしウェハ１０の特定の一構成（図示せず）においては、このウェハは、各面が（例えば、研磨操作及びラッピング操作を受けた後の）大きな平均粗さを有する２つの面１１や１２などの他の特性を有していてもよい。これら２つの面１１及び１２は、この場合に、例えば両面研磨を同時に実行することにより、リサイクル工程中に調整されてもよい。
ウェハ１０の他の特定の構成（図示せず）においては、このウェハは、（すなわち、良好な接合のために必要な仕様に近い）低い平均粗さを有する２つの面１１及び１２を有する。
次いで、ドナーウェハ１０の面１１は、表面状態の観点から慣例的な仕様を満たすのに十分に平坦になるようにすることができ、その結果、このウェハから取得される薄層は、次いで支持物などの上に適切に接合することができ、且つ／又は最終的には十分に一様な厚みを有する薄層を有することができる。これらの仕様は、とりわけこの表面粗さに関連し、通常は、形成すべき薄層の厚みに依存する。
例えば、これらの仕様は、一般に表面粗さの最大許容値を規定しており、以下で説明されるように、薄層を形成するプロセスを開始することができるようになるためには、これらの面１１及び１２の表面状態は、この許容値以下でなければならない。
この最大表面粗さ値は、通常は、原子間力、又は（「原子間力顕微鏡」）の略語である）ＡＦＭ顕微鏡を使用して、測定される粗さ測定値に基づいて決定される粗さの標準偏差値、又は（「２乗平均平方根」の略語である）「ＲＭＳ」値によって定義される。
この粗さの最大許容値は、一般的に層の表面上の１ミクロン×１ミクロンの寸法の領域中で測定される約５オングストロームのＲＭＳ粗さである。
多くの場合は、また、とりわけ薄い層がウェハ１０からその後に形成される場合には、このウェハ１０の表面粗さはこの許容値に比べて依然としてあまりにも大きすぎるので、それ故にウェハ１０の面１１の表面状態を仕上げる工程を実行することは都合が良い。
微細な粗さの修復を使用して最終的に製造業者によって規定される仕様を満たすようにすることにより仕上げ工程が実行される。
この仕上げ工程のために使用することができるいくつかの技法については以下で説明される。
この仕上げ工程の後のウェハ１０が図１ｂに示されている。
図１ｃを参照すると、この第１の面１１の粗さは、ここで、薄層の形成が可能となっており、ドナーウェハ１０上に絶縁層１３を形成する工程が効果的に実行される。
例えば、ＳｉＯ２の絶縁層１３は、シリコン表面の熱酸化やＳｉＯ２の堆積などの従来技法によって形成されてもよい。
次いで、ＳｉＯ２の絶縁層１３で覆われたドナーウェハ１０が得られる。
この絶縁層１３は、ＳｉＯ２以外の材料、例えばＳｉ３Ｎ４（この場合には、絶縁層１３は、例えばドナーウェハ１０のシリコン表面を窒化させることにより形成される）又はＳｉＯｘＮｙから成ることもできる。
ドナーウェハ１０の第２の面１２のレベルにおける絶縁層１３の形成では、一般に、この基礎となる半導体材料を有する境界面１８のレベルにおいて、絶縁層１３下部の平均粗さが減衰されることに留意されたい。これは、絶縁層１３の形成が、一般に、平均表面粗さを平滑化する特性を有するからである。
例えば、形成される絶縁酸化物層１３の厚みが大きいときに、これに相応して第２の面１２の酸化がさらにその面の粗さを軽減させ、この特性は、さらにある用途ではただ単に「犠牲酸化」の技法と呼ばれる平滑化技法としても使用される。
図１ｄを参照すると、次いで、第１の面１１の下で取得すべきことが意図される薄層の厚みに実質的に対応する深さにウェハ１０の第１の脆弱化領域１４が形成される。
本発明による本方法を使用して形成される薄層の厚みは一般的に数百ナノメートルから数マイクロメートルの間である。
脆弱化領域は、ウェハ１０の残りの領域で見出されるよりも弱く、且つ／又は少ない原子間結合を有する領域として定義される。従って、この脆弱化領域は、外部エネルギーが加えられるときにウェハ１０の残りの領域より前に割れ易い傾向のある領域である。
脆弱化領域１４は、実質上、平坦であり、面１１によって定義される平面に対して平行であることが有利である。
脆弱化領域１４を形成する２つの好ましい方法が以下で説明される。
次に図１ｅを参照すると、面１１と脆弱化領域１４の間に存在するウェハの部分である第１の薄層２１が脆弱化領域１４のレベルにおいてウェハ１０から剥離される。
オプションとして（接合境界面を形成する）絶縁層１３が設けられた面１１とターゲット基板２４との間の接合を予め実行した後に、薄層２１の剥離が実施される。
接合境界面の絶縁層１３が第１の薄層２１上に存在し、且つ／又は絶縁層がターゲット基板２４上に存在する場合には、この接合を強化するために熱処理が有利に実行される。
次いでターゲット基板２４、絶縁層１３ａ、及び剥離された第１の薄層２１を備える構造２０ａが得られる。
この剥離された第１の薄層２１がシリコンから成る場合、また絶縁層１３が十分な電気絶縁を実現するに十分に厚い場合には、「シリコン・オン・インシュレータ」（ＳＯＩ）構造２０ａが得られる。
次いですべての場合において、剥離された第１の薄層２１は、本質的に既知の方法において、機械研磨、化学的機械平坦化（ＣＭＰ）、犠牲酸化、化学エッチング、プラズマ支援化学エッチング、不活性雰囲気中における（特に水素中における）アニーリングなど、１つ又は複数の処理を用いて厚み及び表面粗さについて修復されてもよい。
この第１の剥離後に残っているドナーウェハ１０は、この従来の剥離技法に従って、剥離された第１の薄層２１のネガ側の対応物を実質上構成するその第１の面１１上にリング１９ａを有する。
第２の脆弱化領域１７を形成する前に、図１ｆを参照して説明されるように、特に表面１２の完全性を確認するために表面１２の品質の測定又は評価から成る、面１２の表面状態を検査する操作が効果的に実行される。
例えば、粗さを測定し、引っかき傷、品質を下げしてしまう欠陥、汚染物質又は孤立粒子の有無を検出することが可能である。
この測定が、これらの仕様を満たす品質を提供し、それによってこの面１２と同じ側上にある第２の薄層を剥離することを可能にする場合には、次いでこの第２の薄層の形成が、図１ｆに示されるように実行される。
逆に、とりわけ第１の薄層２１の形成中に生じうる欠陥（粒子状汚染物質、小さな引っかき傷など）のために、又は第２の面１２上に最初から存在する粗さ（図１ａ参照）のために、この測定が仕様に関して不十分な品質を提供する場合には、第２の仕上げ工程が実行されて、面１２の表面状態を修復し、とりわけこの粗さ値がこれらの仕様内に入るようにする。
この第２の仕上げ工程は第１の仕上げ工程と同じ技法によって効果的に実行される。
依然としてこの第２の例示の場合の範囲において、また絶縁層１３がウェハ１０の表面上に存在する特定の場合においては、この粗さの修復は、絶縁層１３の除去、又は、絶縁層１３の除去、及び、これに続いて、この方法で露出された面１２の厚みの修復（これは、実際には図１ｅに示される境界面１８である）を備えていてもよい。
この選択は、前述の検査する操作によって明らかにされるような、面１２上の粗さ欠陥又は他の欠陥の程度に主として依存する。
絶縁層１３の除去は、化学手段によって、とりわけシリコンの薄層２１の場合においては、フッ化水素酸などの薬剤による腐食を使用して好ましく実行される。次いで、絶縁層１３が接合境界面を形成するために存在するように意図される場合には、ウェハ１０を表面再酸化する工程が仕上げ工程の後に実行されてもよい。
次いで、図１ｆに示されるように、高品質の第２の面１２が、とりわけほんの少ししか粗さを有さない面が得られる。
その後にドナーウェハ１０からの第２の層（図１ｇに関する薄層２２）の剥離を可能にする第２の面１２を仕上げるこの工程は、従来の技術の場合のような第２の層の剥離のために第１の面１１を準備するように実行され得る、前記第１の剥離の後に第１の面１１をリサイクルする標準的な工程に比べて実行することがより簡単である。
特にリサイクリングとは対照的に、この仕上げ工程は、表面１２の処理を行い、その中では、この粗さは、埋め込まれており（すなわち、境界面１８）、剥離後の面１１上におけるリング１９ａの不連続性のような、このエッジにおける不連続性は存在せず、この平面性は、絶縁層１３のレベルにおいては、その後の除去後においては、とりわけ（前述されるような）絶縁層１３を形成する操作によって実現される自然な平滑化のために、この第１の剥離後の表面１５の場合に比べてほとんどの場合により良好である。
しかし、面１２の表面状態が、仕上げ工程によって補償されるようにするために過剰な作業量、又は過剰に時間のかかる作業を必要とする極端な場合には、ウェハ１０はリサイクリングされる。それにもかかわらず、すべてのハンドリング対策が講じられている場合には、かかる極端な場合は、非常にまれにしか起こらないことになる。
図１ｆを参照すると、ウェハ１０の第２の面１２の下で、剥離される薄層の厚みに実質的に対応する深さで、ウェハ１０内において第２の脆弱化領域１７が形成される。
この第２の脆弱化領域１７が形成される方法は第１の脆弱化領域１４を形成するために使用される方法と同じであってもよい。
図１ｇを参照すると、第２の脆弱化領域１７のレベルにおいて、第２の薄層２２がウェハ１０から剥離され、この剥離される第２の薄層２２は、第２の面１２と第２の脆弱化領域１７との間に実質的に存在するウェハ１０の部分である。
この第２の薄層２２を剥離するために使用される１つ又は複数の技法は、第２のターゲット基板２６への取付けを伴う、第１の薄層２１を剥離するために使用される１つ又は複数の技法と同じであってもよい。
次いで、第２のターゲット基板２６、絶縁層１３ｂ、及び剥離された第２の薄層２２を備える第２の構造２０ｂが得られる。
第２の薄層２２の表面状態が処理される方法は第１の薄層２１の表面が処理される方法と同じでもよい。
従来の剥離技法に従って、第１の剥離後に残っているドナーウェハ１０は、剥離された第２の薄層２２のネガ側の対応物を実質的に構成する、ウェハ１０のその第２の面１２上にリング１９６ａを有する。
従って、本発明による方法は、ドナーウェハ１０を中間のリサイクル工程にかける必要なしに、このドナーウェハ１０から２つの薄層２１及び２２を形成することを可能にしており、これは、ウェハが、特に、これらの薄層が剥離されるサイトから地理的に離れていることもあるリサイクリング・サイトに移送される必要があるときに、かかるリサイクリングは、常に製造の速度を遅くするという仮定の基である。軽微な粗さの修復しか伴わない、ただ簡単な仕上げ工程しか、オプションとして実行されない。
図１ｈを参照すると、これらの薄層２１及び２２の厚みだけ薄くされたウェハ１０は、リサイクル工程にかけられ、このリサイクル工程中にその新しい面１５及び１６の粗さが修復され、その結果、この方法は、反復することができ、２つの新しい薄層を、次のリサイクリングの前に形成することができる。
とりわけ、次いで両面研磨（換言すれば、ドナーウェハ１０の面１５と１６の両方に同時に作用する研磨）を実行して、ドナーウェハ１０の迅速なリサイクリングを実行することができる。
次に、本発明による方法の技術的実施についての好ましい技法が説明される。
脆弱化領域１４及び１７を形成する第１の好ましい方法は、Ｓｍａｒｔ−ｃｕｔ（登録商標）タイプの方法を含んでおり、換言すれば、化学種が、ウェハ１０の面１１又は面１２を介してそれぞれ注入され、この脆弱化領域１４又は１７の深さは、ウェハ１０中の化学種の貫通深さに事実上対応している。
対象となる化学種は、イオン、とりわけ水素イオンであることが好ましく、これらのイオンは、イオン衝撃機器により、又はプラズマ機器によって注入される。
好ましい実施形態においては、前述のように、絶縁層１３は注入の前にウェハ１０の表面に形成される。
変形形態によれば、他の原子化学種の注入が脆弱化領域１４又は１７を形成する注入に先行する。この他の注入、好ましくは、例えば水素化学種、又は水素及びホウ素化学種のイオン注入の主要目的は、将来の脆弱化領域のレベルに欠陥を引き起こして、その後に注入される化学種を捕捉することである。
他の好ましい実施形態においては、熱処理が、これらの化学種の注入中及び／又は注入後に実行されて、その脆弱化領域１４又は１７のレベルにおけるドナーウェハ１０の脆弱化を際ださせる。
好ましくはシリコンの薄層２１又は２２の場合に一般的に３００°Ｃと５００°Ｃの間にある温度範囲の加熱処理により、熱的に生成されるエネルギー、及び／又は好ましくはウェハ１０上に及ぼされる機械力により機械的に生成されるエネルギーを入力することにより薄層２１又は２２の剥離が実行される。
脆弱化領域１４又は１７を形成する第２の方法は、例えば陽極酸化による、結晶材料の初期ウェハの各表面上における多孔質半導体層の形成を備える。
次いで、剥離される薄層２１及び２２を形成する半導体材料の層は、この多孔質層上のエピタキシにより、好ましくは（「化学気相成長」の略号である）「ＣＶＤ」技法によって形成されてもよい。
この多孔質層、及び堆積された層２１又は２２が設けられたウェハ１０は、その表面が酸化されて、絶縁層１３を形成することが好ましく、この絶縁層は、ターゲット基板に取り付ける間における接合境界面層を形成することになる。
薄層２１又は２２の剥離は、エネルギーの入力、好ましくはそれぞれ脆弱化領域１４又は１７のレベルにおいて加えられる液体のジェットを用い、とりわけ水などの液体のジェットを用いた機械的エネルギーの入力によって実行されることが好ましい。
図２を参照すると、ウェハ１０の面１１及び１２の粗さを修復することを意図された仕上げ工程又はリサイクル工程を実行するための装置が示されている。回転駆動シャフト６００に取り付けられた研磨ヘッド２００はウェハ１０を保持することができるキャビティを有する。やはり回転することができる研磨プレート１００は研磨ヘッド２００に対して押しつけられることによって研磨ヘッド２００のキャビティを閉じて、このプレートとこのヘッドの間でウェハ１０を収容する。
この研磨ヘッド２００は、有利にはファブリック（ｆａｂｒｉｃ）によりカバーされると効果的である。
シャフト６００に沿って研磨ヘッドに加えられる力１はヘッド２００のキャビティの内面及びプレート１００の上面とウェハ１０を接触させる。
ウェハ１０に関するヘッド２００及びプレート１００の各回転運動２及び４は、ウェハ１０の面１１及び１２上において摩擦を引き起こし、それによってこれらの面を同時に研磨する。
好ましい実施形態においては、研磨ヘッド２００は、ウェハ１０を伴って、特定の経路に沿って研磨プレート１００の上表面上で移動させられて、面１１及び１２の研磨を最適に均質化する。この移動は、例えば特定の軸に沿って往復平進移動する運動であってもよく、また回転運動及び並進運動の組み合わされた運動（螺旋状運動）でもよい。
他の好ましい変形例においては、機械研磨、（シリカ粒子などの）注入された研磨粒子による摩耗、及び（「化学的機械平坦化」の略号である）いわゆるＣＭＰ法による化学エッチングを組み合わせることも可能である。
さらに他の実施形態においては研磨装置は複数のウェハを保持する研磨ヘッド２００を備える。
この装置の特定の実施形態が図３を参照して示される。この装置は研磨ヘッド２００を有する図２の装置と同様であり、この研磨ヘッドは今回は３枚のウェハ１０ａ、１０ｂ及び１０ｃを保持する。
好ましい変形例においては、この研磨ヘッド２００は、往復並進運動３を行って直径軸６に沿って研磨プレート１００に関して移動させられ、この並進運動は、研磨ヘッド２００の回転運動と組み合わされて、この研磨プレート１００に関してこれらのウェハ１０ａ、１０ｂ及び１０ｃに対して各螺旋状運動を与え、それによって各ウェハの面１１及び１２をその表面において均質的に研磨する。
図４を参照すると、仕上げ工程を実行するための他の化学的機械平坦化装置が示されている。この装置は、３つの研磨プレート１００ａ、１００ｂ及び１００ｃと、３つの液体注入装置３００ａ、３００ｂ及び３００ｃを有する。互いに接続された３つの研磨ヘッド２００ａ、２００ｂ、２００ｃは、回転シャフト７００から等距離だけ切り離されており、この回転シャフトを基準にして移動することができる。
研磨プレート１００ａ、１００ｂ及び１００ｃは、それぞれ３つのブラッシング装置４００ａ、４００ｂ、４００ｃと接触しており、その結果、表面残留物がこれらのプレートから定期的に除去されることが好ましい。
この装置の１つの動作変形例においては、プレート１００ａ及びヘッド２００ａは、図２で説明された方法と同じ方法でウェハ１０の面１１及び１２を研磨する機能を有する。この機械研磨に追加して、注入装置１００ａは、化学エッチングを実行できるように腐食性薬剤を、又は代わりに機械エッチングを実行できるように研磨用薬剤を注入することができる。
研磨ヘッド１００ａは、シャフト７００の周りのヘッド１００ａの回転運動により、ウェハ１０を第２の研磨プレート１００ｂのレベルに、また最終的には第３の研磨プレート１００ｃのレベルに運んで、注入装置３００ｂ及び３００ｃを介して注入される洗浄液によるウェハ１０の表面の洗浄の各プロセスを実行する。
もちろん、他の機械研磨法、又は化学的機械研磨法を使用して、ウェハ１０の面１１及び１２の粗さの修復することもできる。とりわけ、犠牲酸化、化学エッチング、プラズマ支援化学エッチング、及び不活性雰囲気中のアニーリングについて言及することもできる。
とりわけ、以上で説明され言及された様々な方法をさらに入念なやり方で使用して、選択的な粗さの修復を、換言すれば、例えば事前にこれらの面上で実行されており、他の領域よりも粗い一部の領域を検出している粗さの測定値によって変わる異なる適切な粗さの修復を受けてもよいウェハ１０の面１１及び１２上の異なる粗さの修復を実行することもできる。
本発明は、もちろん、説明され示されてきたこれらの実施形態だけには決して限定されるものではなく、当業者なら、これらの実施形態に対する多数の変形形態及び修正形態を実施することができよう。
Claims (18)
- 半導体材料の間で選択された材料の薄層をドナーウェハから形成するための方法であって、中間のリサイクル工程なしに順に行われる以下の連続的な工程、すなわち
（ａ）第１のウェハ面の下の前記ウェハ中に実質的に薄層の厚みに対応する深さに第１の脆弱化領域を形成する工程と、
（ｂ）前記第１の面の直近の前記第１の脆弱化領域の側に存在する前記ウェハの部分である第１の薄層を前記第１の脆弱化領域のレベルで前記ウェハから剥離する工程と、
（ｃ）第２のウェハ面の下の前記ウェハ中に実質的に薄層の厚みに対応する深さに第２の脆弱化領域を形成する工程と、
（ｄ）前記第２の面の直近の前記第１の脆弱化領域の側に存在する前記ウェハの部分である第２の薄層を前記第２の脆弱化領域のレベルで前記ウェハから剥離する工程とを備えることを特徴とする方法。 - 工程（ａ）の前の前記ドナーウェハが、以前の薄層形成中に使用された後にリサイクルされたウェハであり、前記方法が、工程（ａ）の前に、このリサイクルされたドナーウェハの表面状態を仕上げる少なくとも１つの工程をさらに備えることを特徴とする請求項１に記載の方法。
- 薄層の後続の形成中に再使用されるようにするために、工程（ｄ）の後に前記ドナーウェハをリサイクルする工程と、これに続き、このリサイクルされたドナーウェハの表面状態を仕上げる工程とをさらに備えることを特徴とする請求項１に記載の方法。
- 前記リサイクル工程が両側の研磨の使用を備えることを特徴とする請求項３に記載の方法。
- 前記仕上げ工程が、機械研磨、化学的機械研磨、犠牲酸化、化学エッチング、プラズマ支援化学エッチング、及び不活性雰囲気中のアニーリングから選択される少なくとも１つの技法の使用を備えることを特徴とする請求項２から４のうちの一項に記載の方法。
- 工程（ａ）と（ｂ）の間に、そして、工程（ｃ）と（ｄ）の間に、前記ドナーウェハを、この第１の面及び第２の面において、２つの各ターゲット基板上に接合する２つの各工程をさらに備えることを特徴とする請求項１に記載の方法。
- 工程（ｂ）の前に、前記ウェハ上に絶縁層を形成する工程をさらに備えることを特徴とする前記請求項のうちの一項に記載の方法。
- 前記絶縁層が、シリコン表面の熱酸化により、又はＳｉＯ２の堆積により形成されるＳｉＯ２の層であることを特徴とする請求項７に記載の方法。
- 少なくとも１つの脆弱化領域の前記形成が、前記ウェハの各面を介して前記脆弱化領域の深さに、原子化学種の注入によって実行されることを特徴とする請求項１に記載の方法。
- 少なくとも１つの脆弱化領域の前記形成が前記ドナーウェハの前記材料の表面層の多孔質化によって実行され、前記関連する薄層が前記多孔質化された層上の半導体材料の堆積によって形成されることを特徴とする請求項１に記載の方法。
- 前記薄層を剥離する工程の少なくとも１つが、エネルギーの入力によって実行されることを特徴とする請求項１に記載の方法。
- 工程（ｄ）の前に、以下の工程、すなわち
前記ウェハの前記第２の面の品質を検査する工程と、
前記ウェハの前記第２の面の検査された品質が最小の許容可能品質値よりも小さい場合に、前記第２の面の品質を修復する工程を実行する工程とをさらに備えることを特徴とする請求項１から４のうちの一項に記載の方法。 - 仕上げ工程が、実行され、前記絶縁層の単なる除去と、前記第２の面の厚み修復が後で行われる前記絶縁層の除去から選択されることを特徴とする請求項７及び請求項１２を組み合わせた方法。
- 前記仕上げ工程の後に、前記ウェハ上に前記絶縁層を再形成する工程が行われることを特徴とする請求項１３に記載の方法。
- 前記再形成された絶縁層は、シリコン表面の熱酸化により、又はＳｉＯ２の堆積によって形成されるＳｉＯ２の層であることを特徴とする請求項１４に記載の方法。
- 前記仕上げ工程は、機械研磨、化学的機械研磨、犠牲酸化、化学エッチング、プラズマ支援化学エッチング、及び不活性雰囲気中のアニーリングを備える群から選択される技法の使用を備えることを特徴とする請求項１２から１４のうちの一項に記載の方法。
- 工程（ｄ）の後に実行される前記ウェハをリサイクルする工程をさらに備えることを特徴とする前記請求項のうちの一項に記載の方法。
- セミコンダクタ・オン・インシュレータの形成に対する請求項１から１７のうちの一項に記載の方法の適用。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0309885 | 2003-08-12 | ||
| FR0309885A FR2858875B1 (fr) | 2003-08-12 | 2003-08-12 | Procede de realisation de couches minces de materiau semi-conducteur a partir d'une plaquette donneuse |
| PCT/IB2004/002969 WO2005015631A1 (en) | 2003-08-12 | 2004-08-11 | Method for producing thin layers of semiconductor material from a double-sided donor wafer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007502533A true JP2007502533A (ja) | 2007-02-08 |
| JP4855254B2 JP4855254B2 (ja) | 2012-01-18 |
Family
ID=34112741
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006523083A Active JP4855254B2 (ja) | 2003-08-12 | 2004-08-11 | 両面を有するドナーウェハから半導体材料の薄層を形成するための方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US7297611B2 (ja) |
| EP (1) | EP1654758A1 (ja) |
| JP (1) | JP4855254B2 (ja) |
| KR (1) | KR100882380B1 (ja) |
| CN (1) | CN100440478C (ja) |
| FR (1) | FR2858875B1 (ja) |
| WO (1) | WO2005015631A1 (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090325362A1 (en) * | 2003-01-07 | 2009-12-31 | Nabil Chhaimi | Method of recycling an epitaxied donor wafer |
| JP5047609B2 (ja) * | 2003-01-07 | 2012-10-10 | ソワテク | 除去構造を含んでなるウェハーの、その薄層を除去した後の、機械的手段による循環使用 |
| US20070148917A1 (en) * | 2005-12-22 | 2007-06-28 | Sumco Corporation | Process for Regeneration of a Layer Transferred Wafer and Regenerated Layer Transferred Wafer |
| KR100839355B1 (ko) * | 2006-11-28 | 2008-06-19 | 삼성전자주식회사 | 기판의 재생 방법 |
| FR2929758B1 (fr) * | 2008-04-07 | 2011-02-11 | Commissariat Energie Atomique | Procede de transfert a l'aide d'un substrat ferroelectrique |
| US20100167454A1 (en) * | 2008-12-31 | 2010-07-01 | Twin Creeks Technologies, Inc. | Double-sided donor for preparing a pair of thin laminae |
| US7927975B2 (en) | 2009-02-04 | 2011-04-19 | Micron Technology, Inc. | Semiconductor material manufacture |
| US8198172B2 (en) * | 2009-02-25 | 2012-06-12 | Micron Technology, Inc. | Methods of forming integrated circuits using donor and acceptor substrates |
| US8871109B2 (en) * | 2009-04-28 | 2014-10-28 | Gtat Corporation | Method for preparing a donor surface for reuse |
| US8318588B2 (en) * | 2009-08-25 | 2012-11-27 | Semiconductor Energy Laboratory Co., Ltd. | Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate |
| WO2011043178A1 (en) | 2009-10-09 | 2011-04-14 | Semiconductor Energy Laboratory Co., Ltd. | Reprocessing method of semiconductor substrate, manufacturing method of reprocessed semiconductor substrate, and manufacturing method of soi substrate |
| SG173283A1 (en) * | 2010-01-26 | 2011-08-29 | Semiconductor Energy Lab | Method for manufacturing soi substrate |
| KR20120040791A (ko) * | 2010-10-20 | 2012-04-30 | 삼성엘이디 주식회사 | 웨이퍼 재생 방법 |
| US9123529B2 (en) | 2011-06-21 | 2015-09-01 | Semiconductor Energy Laboratory Co., Ltd. | Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate |
| JP5417399B2 (ja) * | 2011-09-15 | 2014-02-12 | 信越化学工業株式会社 | 複合ウェーハの製造方法 |
| US9808891B2 (en) * | 2014-01-16 | 2017-11-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Tool and method of reflow |
| DE102015003193A1 (de) * | 2015-03-12 | 2016-09-15 | Siltectra Gmbh | Vorrichtung und Verfahren zum kontinuierlichen Behandeln eines Festkörpers mittels Laserstrahlen |
| US20180033609A1 (en) * | 2016-07-28 | 2018-02-01 | QMAT, Inc. | Removal of non-cleaved/non-transferred material from donor substrate |
| FR3074608B1 (fr) * | 2017-12-05 | 2019-12-06 | Soitec | Procede de preparation d'un residu de substrat donneur, substrat obtenu a l'issu de ce procede, et utilisation d'un tel susbtrat |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11121310A (ja) * | 1997-10-09 | 1999-04-30 | Denso Corp | 半導体基板の製造方法 |
| JP2000036583A (ja) * | 1998-05-15 | 2000-02-02 | Canon Inc | 半導体基板、半導体薄膜の作製方法および多層構造体 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2681472B1 (fr) * | 1991-09-18 | 1993-10-29 | Commissariat Energie Atomique | Procede de fabrication de films minces de materiau semiconducteur. |
| JP3257580B2 (ja) * | 1994-03-10 | 2002-02-18 | キヤノン株式会社 | 半導体基板の作製方法 |
| CA2233096C (en) * | 1997-03-26 | 2003-01-07 | Canon Kabushiki Kaisha | Substrate and production method thereof |
| KR100742790B1 (ko) * | 2000-04-14 | 2007-07-25 | 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 | 특히 반도체 재료(들)로 제조된 기판 또는 잉곳에서 적어도 하나의 박층을 절단하는 방법 및 장치 |
| US6566158B2 (en) * | 2001-08-17 | 2003-05-20 | Rosemount Aerospace Inc. | Method of preparing a semiconductor using ion implantation in a SiC layer |
| FR2834123B1 (fr) * | 2001-12-21 | 2005-02-04 | Soitec Silicon On Insulator | Procede de report de couches minces semi-conductrices et procede d'obtention d'une plaquette donneuse pour un tel procede de report |
-
2003
- 2003-08-12 FR FR0309885A patent/FR2858875B1/fr not_active Expired - Lifetime
-
2004
- 2004-08-11 WO PCT/IB2004/002969 patent/WO2005015631A1/en active Application Filing
- 2004-08-11 JP JP2006523083A patent/JP4855254B2/ja active Active
- 2004-08-11 KR KR1020067002479A patent/KR100882380B1/ko active IP Right Grant
- 2004-08-11 EP EP04769359A patent/EP1654758A1/en not_active Withdrawn
- 2004-08-11 CN CNB2004800230633A patent/CN100440478C/zh active Active
-
2005
- 2005-03-21 US US11/084,748 patent/US7297611B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11121310A (ja) * | 1997-10-09 | 1999-04-30 | Denso Corp | 半導体基板の製造方法 |
| JP2000036583A (ja) * | 1998-05-15 | 2000-02-02 | Canon Inc | 半導体基板、半導体薄膜の作製方法および多層構造体 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100440478C (zh) | 2008-12-03 |
| FR2858875A1 (fr) | 2005-02-18 |
| US20050164471A1 (en) | 2005-07-28 |
| US7297611B2 (en) | 2007-11-20 |
| JP4855254B2 (ja) | 2012-01-18 |
| CN1836320A (zh) | 2006-09-20 |
| WO2005015631A1 (en) | 2005-02-17 |
| FR2858875B1 (fr) | 2006-02-10 |
| EP1654758A1 (en) | 2006-05-10 |
| KR100882380B1 (ko) | 2009-02-05 |
| KR20060039016A (ko) | 2006-05-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4855254B2 (ja) | 両面を有するドナーウェハから半導体材料の薄層を形成するための方法 | |
| CN101084577B (zh) | 修整通过组装两晶片构成的结构的方法 | |
| KR101828635B1 (ko) | 경화층을 갖는 유리-상-반도체 기판 및 이를 제조하는 방법 | |
| KR101469282B1 (ko) | Ｓｏｉ 웨이퍼의 제조 방법 | |
| KR20070116224A (ko) | 접합 웨이퍼의 제조방법 및 접합 웨이퍼 | |
| JP2010538459A (ja) | 熱処理を用いる剥離プロセスにおける半導体ウエハの再使用 | |
| US7276427B2 (en) | Method for manufacturing SOI wafer | |
| EP1134808A1 (en) | Method for producing bonded wafer and bonded wafer | |
| KR20110006653A (ko) | Ｓｏｉ 기판의 제조 방법 | |
| US8367519B2 (en) | Method for the preparation of a multi-layered crystalline structure | |
| KR20110115570A (ko) | 절연체-상-실리콘 구조의 가공 방법 | |
| JP2011071193A (ja) | 貼合せｓｏｉウェーハ及びその製造方法 | |
| TWI824112B (zh) | 用於將有用層移轉至支撐底材上之方法 | |
| KR20010054917A (ko) | 에스오아이 웨이퍼의 표면 정밀 가공 방법 | |
| JP5368000B2 (ja) | Ｓｏｉ基板の製造方法 | |
| TW202347608A (zh) | 用於製作雙重絕緣體上半導體結構之方法 | |
| KR20160052551A (ko) | 접합 웨이퍼의 제조방법 | |
| KR20070019697A (ko) | 반도체 층의 열처리 방법 | |
| JPH0964318A (ja) | 基板及びその製造方法 | |
| KR20080020389A (ko) | Ｓｏｉ 웨이퍼 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100727 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100730 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20101101 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20101109 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20101130 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20101207 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101220 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110422 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110707 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110930 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111026 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141104 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4855254 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |