KR101469282B1 - Ｓｏｉ 웨이퍼의 제조 방법 - Google Patents

Ｓｏｉ 웨이퍼의 제조 방법 Download PDF

Info

Publication number
KR101469282B1
KR101469282B1 KR1020080049695A KR20080049695A KR101469282B1 KR 101469282 B1 KR101469282 B1 KR 101469282B1 KR 1020080049695 A KR1020080049695 A KR 1020080049695A KR 20080049695 A KR20080049695 A KR 20080049695A KR 101469282 B1 KR101469282 B1 KR 101469282B1
Authority
KR
South Korea
Prior art keywords
etching
wafer
soi layer
soi
layer
Prior art date
Application number
KR1020080049695A
Other languages
English (en)
Other versions
KR20080106038A (ko
Inventor
쇼지 아키야마
요시히로 구보타
아츠오 이토
고이치 다나카
마코토 가와이
유우지 도비사카
Original Assignee
신에쓰 가가꾸 고교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쓰 가가꾸 고교 가부시끼가이샤 filed Critical 신에쓰 가가꾸 고교 가부시끼가이샤
Publication of KR20080106038A publication Critical patent/KR20080106038A/ko
Application granted granted Critical
Publication of KR101469282B1 publication Critical patent/KR101469282B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Abstract

본 발명은, 도너 웨이퍼에 수소 이온 또 희가스 이온 중 적어도 1종을 주입하여 이온 주입층을 형성하는 공정과, 상기 도너 웨이퍼의 이온 주입면과, 핸들 웨이퍼를 접합시키는 공정과, 상기 이온 주입층에서 상기 도너 웨이퍼를 박리함으로써 상기 도너 웨이퍼를 박막화하여 SOI층으로 하는 공정과, 상기 SOI층을 에칭하여 이 SOI층의 두께를 줄이는 공정을 포함하는 SOI 웨이퍼의 제조 방법에 있어서, 상기 에칭 공정을, 습식 에칭에 의해 조(粗)(rough) 에칭하는 단계와, 이 조 에칭 후의 상기 SOI층의 막 두께 분포를 측정하는 단계와, 이 측정된 SOI층의 막 두께 분포에 기초하여, 드라이 에칭에 의해 정밀(precise) 에칭하는 단계를 포함하는 것으로 하여 상기 SOI층을 에칭하는 SOI 웨이퍼의 제조 방법이다. 이것에 의해, SOI층의 막 두께 균일성이 높은 SOI 웨이퍼를 생산성 좋게 제조하는 방법이 제공된다.

Description

ＳＯＩ 웨이퍼의 제조 방법{METHOD FOR MANUFACTURING SOI WAFER}
본 발명은 SOI 웨이퍼의 제조 방법에 관한 것이며, 특히 2개의 웨이퍼를 접합시키고, 박리에 의해 박막의 SOI층을 형성한 후, 이 SOI층을 더 박막화하는 SOI 웨이퍼의 제조 방법에 관한 것이다.
기생 용량을 저감하고, 반도체 디바이스의 고성능화를 도모하기 위해, 절연체 상에 단결정 실리콘층을 형성한 Silicon on insulator(SOI) 웨이퍼가 널리 이용되고 있다. 최근에는 완전 공핍층형 SOI 디바이스를 제조하기 때문에, SOI층(절연체 상의 단결정 실리콘층)이 100 nm 이하인 것과 같은 박막 SOI의 수요가 높아지고 있다. 이것은 SOI층을 박막화함으로써, 디바이스의 고속화를 기대할 수 있기 때문이다.
SOI 웨이퍼를 제작하는 대표적인 방법 중 하나로서, 이온 주입 박리법이 있고, 그 중 하나로서, Smart cut법(등록 상표)을 들 수 있다. 이것은, 단결정 실리콘 웨이퍼 또는 표면에 산화막을 형성한 단결정 실리콘 웨이퍼(도너 웨이퍼)에 수소 이온을 주입하고, 지지 웨이퍼(핸들 웨이퍼)에 접합시킨 후에, 500℃ 근방까지 가열하고, 수소 이온 주입 계면을 따라서 도너 웨이퍼를 박리하고, 단결정 실리콘 박막을 핸들 웨이퍼에 전사하고, 그 후 열처리에 의해 거칠어진 표면을 연마하여 경면으로 하는 방법 또는 아르곤 등의 불활성가스 또는 수소를 첨가한 불활성 가스에 의해 고온(1100℃∼1200℃ 정도)으로 열처리를 행하여, 표면의 평활화를 행하는 방법이다{예컨대 일본 특허 제3048201호 공보, 일본 특허 공개 평11-145438호 공보나 A. J. Auberton-Herve et al., "SMART CUT TECHNOLOGY: INDUSTRIAL STATUS of SOI WAFER PRODUCTION and NEW MATERIAL DEVELOPMENTS"[Electrochemical Society Proceedings Volume 99-3(1999) p.93-106]. 참조}.
그러나 이 방법에는 몇개의 문제점이 있다. 도너 웨이퍼의 박리를, 마이크로 캐비티라고 불리는 미소한 공동(空洞)을 수소 이온 주입 계면에서 발생시키는 열처리로 행하기 때문에, 박리 후의 표면에 표면 거칠기가 발생한다. SOI의 과학 제2장, Realize사에 의하면, 1×1 μm의 매우 좁은 영역에서 조차, Peak to Valley(P-V)로 65 nm 정도의 고저차(高低差)가 발생한다. 웨이퍼 전 영역으로 생각하면, 100 nm 이상의 고저차가 발생하고 있는 것으로 생각된다. 이 때문에, 연마에 의해 SOI층 표면을 연마하고, SOI층 표면의 요철을 없애기 위해서는, 100 nm∼150 nm 이상의 연마가 필요하게 된다.
일반적으로 CMP(화학적 기계 연마)라고 불리는 연마 공정에서는, 면내를 균일하게 목적의 두께까지 정확히 연마하는 것은 어렵다. 이것은, 연마에 관한 각종 요인(압력, 슬러리의 공급량 등)의 면내의 밸런스나 연마 천의 조건을 항상 일정하게 해 두는 것이 어렵기 때문이다. 예로서 도너 웨이퍼 박리 직후의, 막 두께가 250 nm인 SOI층을 100 nm까지 연마하는 것을 생각하면, 임시로 연마값(polishing stock removal)의 면내 변동이 ±10%가 되어도, 얻어지는 SOI층의 막 두께는 85 nm∼115 nm가 되고, 30%의 막 두께 변동이 되어 버린다.
한편, 열처리에 의해서 SOI층 표면을 평탄화시키는 방법이지만, SOI층 표면의 요철을 열처리로 평탄화시키기 위해서는, 통상 1100℃ 이상의 장시간 열처리가 필요하게 된다. 열처리가 가해짐으로써, 고온 프로세스에 의한 오염의 관리나 비용 상승, 생산성 저하라고 하는 문제가 발생한다. 또한 단결정 실리콘 이외의 기판, 예컨대 석영 기판 등은 유리 전위 온도가 1050℃ 근방에 있고, 고온 열처리에 의한 표면 평탄화가 어려운 경우도 있어, 이 방법은 바람직하지 않다.
또한, SiGen법으로 불리는, 2장의 웨이퍼를 접합시킨 후, 박리를 실온에서 기계적으로 행하는 방법(예컨대 미국 특허 제6263941호 명세서, 미국 특허 제6513564호 명세서, 미국 특허 제6582999호 명세서 참조)에 있어서도, 문제는 상기한 Smart cut법의 경우 등과 마찬가지이고, 박리 후의 SOI층을 0.1 μm 정도 연마하여 제거해야 한다.
또한, 박막의 SOI층을 제조하는 방법으로서, 박리 후의 SOI층의 막 두께를 미리 측정하고, 그 막 두께 분포에 따라서, 보정을 가하면서 박막을 깎아, 균일한 박막 실리콘층을 제조하는 PACE(Plasma Assisted Chemical Etching: 플라즈마 어시스트 화학 에칭)법(일본 특허 공개 평5-160074호 공보 등 참조)이나 GCIB(Gas Cluster Ion Beam: 가스 클러스터 이온 빔)법(일본 특허 공개 평8-293483호 공보 등 참조) 등도 제안되어 있다. 이 양쪽 모두, 수 mm∼수 cm 직경의 플라즈마 또는 이온 빔을 웨이퍼 전체면에 주사시킴으로써, 막 두께의 변동을 보정하면서 에칭할 수 있기 때문에, 막 두께 균일성이 높은 SOI층을 얻는 목적에 적합하다고 할 수 있다.
그러나 이들의 방법에도 결점이 있다. CMP와 같이 웨이퍼 전체면을 한번에 연마해 가는 방법과는 달리, 작은 직경의 플라즈마 노즐이나 이온 빔을 웨이퍼 전체면에 주사하기 때문에, 처리 시간이 통상의 CMP와 비교하여 현저히 길어져, 생산성이 저하되는 것을 들 수 있다. 특히 최근에는, 요구되는 SOI 웨이퍼의 대구경화도 진행되고 있기 때문에, 문제는 더 심각하게 되어 있다.
본 발명은, 이러한 문제점을 해결하기 위해 이루어진 것으로, SOI층의 막 두께 균일성이 높은 SOI 웨이퍼를 생산성 좋게 제조하는 방법을 제공하는 것을 목적으로 한다.
본 발명은, 상기 과제를 해결하기 위해 이루어진 것으로, 적어도 핸들 웨이퍼와, 실리콘 기판으로 이루어지는 도너 웨이퍼를 준비하는 공정과, 상기 도너 웨이퍼의 내부에 수소 이온 또는 희가스 이온 중 적어도 1종을 주입하여 이온 주입층을 형성하는 이온 주입 공정과, 상기 도너 웨이퍼의 이온 주입한 면과, 상기 핸들 웨이퍼의 접합시키는 면을 접합시키는 접합 공정과, 상기 이온 주입층에서 상기 도너 웨이퍼를 박리함으로써 상기 도너 웨이퍼를 박막화하여 SOI층으로 하는 박리 공정과, 상기 SOI층을 에칭하여 이 SOI층의 두께를 줄이는 에칭 공정을 포함하는 SOI 웨이퍼의 제조 방법에 있어서, 상기 에칭 공정을, 습식 에칭에 의해 조(粗)(rough) 에칭하는 단계와, 이 조 에칭 후의 상기 SOI층의 막 두께 분포를 측정하는 단계와, 이 측정된 SOI층의 막 두께 분포에 기초하여, 드라이 에칭에 의해 정밀(precise) 에칭하는 단계를 포함하는 것으로서 상기 SOI층을 에칭하는 것을 특징으로 하는 SOI 웨이퍼의 제조 방법을 제공한다.
이와 같이, 에칭 공정을, 습식 에칭에 의해 조 에칭하는 단계와, 이 조 에칭 후의 SOI층의 막 두께 분포를 측정하는 단계와, 이 측정된 SOI층의 막 두께 분포에 기초하여, 드라이 에칭에 의해 정밀 에칭하는 단계를 포함하는 것으로서 SOI층을 에칭하는 SOI 웨이퍼의 제조 방법이면, 조 에칭 단계에서는 비교적 빠른 에칭 속도로 에칭할 수 있고, 정밀 에칭 단계에서는 SOI층의 막 두께 균일성을 높일 수 있다. 그 결과 SOI층의 에칭 공정 전체에서는 빠른 연마 속도와, 높은 막 두께 균일성을 얻을 수 있기 때문에, 막 두께가 얇고, 막 두께 균일성이 높은 SOI층을 포함하는 SOI 웨이퍼를 생산성 좋게 제조할 수 있다.
이 경우, 상기 정밀 에칭 단계에서의 에칭값(etching removal)을, 상기 조 에칭 단계에서의 에칭값보다 작게 할 수 있다.
이와 같이, 정밀 에칭 단계에서의 에칭값을, 조 에칭 단계에서의 에칭값보다 작게 하면, 막 두께 균일성이 높은 SOI층을 포함하는 SOI 웨이퍼를, 보다 효율적으로 제조할 수 있다.
또한, 상기 정밀 에칭 단계의 에칭 방법을, PACE법 또는 GCIB법으로 할 수 있다.
이와 같이, 정밀 에칭 단계의 에칭 방법을, PACE법 또는 GCIB법으로 하는 것으로 하면, 보다 고평탄한 SOI층 표면을 얻을 수 있다.
또한, 상기 도너 웨이퍼로서의 실리콘 기판을, 단결정 실리콘 웨이퍼 또는 표면 상에 실리콘 산화막이 형성된 단결정 실리콘 웨이퍼로 할 수 있다.
이와 같이, 도너 웨이퍼로서의 실리콘 기판은 단결정 실리콘 웨이퍼 또는 표면 상에 실리콘 산화막이 형성된 단결정 실리콘 웨이퍼를 사용할 수 있다.
또한, 상기 핸들 웨이퍼를, 단결정 실리콘 웨이퍼, 표면 상에 실리콘 산화막 이 형성된 단결정 실리콘 웨이퍼, 석영 웨이퍼, 유리 웨이퍼, 알루미나(사파이어) 웨이퍼, SiC 웨이퍼, 질화알루미늄 웨이퍼 중 어느 하나로 하는 것이 바람직하다.
본 발명에서 사용하는 핸들 웨이퍼는 제작하는 반도체 디바이스의 목적에 따라서, 이들 중에서 적절하게 선택할 수 있다.
또한, 상기 습식 에칭을 KOH, NH4OH, NH4OH+H2O2의 혼합 용액, NaOH, CsOH, EDP(에틸렌디아민-피로카테콜), TMAH(수산화테트라메틸암모늄), 히드라진 중 적어도 어느 1종을 포함하는 에칭 용액을 이용하여 행할 수 있다.
본 발명의 습식 에칭에서 사용하는 에칭 용액은, 이들 중에서 적절하게 선택할 수 있다.
또한, 상기 드라이 에칭을 SF6, NF3, CF4, CHF3, HBr, Cl2, O2, H2 중 적어도 어느 1종을 포함하는 가스를 이용하여 행할 수 있다.
본 발명의 드라이 에칭에서 사용하는 에칭 가스는, 이들 중에서 적절하게 선택할 수 있다.
본 발명에 따른 SOI 웨이퍼의 제조 방법에 의하면, 조 에칭 단계에서는 비교적 빠른 에칭 속도로 에칭할 수 있고, 정밀 에칭 단계에서는 SOI층의 막 두께 균일성을 높일 수 있다. 그 결과 SOI층의 에칭 공정 전체에서는 빠른 연마 속도와, 높은 막 두께 균일성을 얻을 수 있기 때문에, 예컨대 100 nm 이하와 같이 막 두께가 얇고, 막 두께 균일성이 높은 SOI층을 포함하는 SOI 웨이퍼를 생산성 좋게 제조할 수 있다.
이하, 본 발명에 대해서 상세히 설명한다.
전술과 같이, 도너 웨이퍼를 박리한 후, SOI층을 얇게 하는 경우, CMP 등의 방법으로는 막 두께 균일성이 악화되는 등의 문제가 있고, 한편 PACE법이나 GCIB법을 이용하여 드라이 에칭에 의해 막 두께 균일성이 높은 SOI층을 얻고자 하는 경우에는, 처리 시간이 길고 생산성이 현저히 낮은 등의 문제가 있었다.
본 발명자들은 이러한 문제를 해결하기 위해 검토를 행하였다. 원래 PACE법이나 GCIB법은 막 두께가 변동된 실리콘 박막을, 막 두께 균일성을 보정하면서 에칭하는 목적에는 적합하다. 그래서 도너 웨이퍼의 박리 후의 SOI 웨이퍼를, 에칭 용액에 침지하고, SOI층을 습식 에칭에 의해 어느 정도 에칭해 두며, 그 후 PACE법이나 GCIB법 등의 드라이 에칭에 의해 SOI층의 막 두께 균일성을 보정하면서 에칭하는 방법을 생각하였다. 이와 같이 하면, 막 두께를 균일하게 유지하는 것이 어려운 습식 에칭에 의해, 막 두께 균일성이 악화되어도, 그 후의 드라이 에칭에 의해 막 두께 균일성을 보정할 수 있고, 또한 드라이 에칭에 의한 에칭 시간을 짧게 하여도 충분하기 때문에 에칭 공정에 요하는 총합의 시간도 단축할 수 있는 것에 상도하여, 본 발명을 완성시켰다.
이하, 도면을 참조하여 본 발명의 실시형태를 설명하지만, 본 발명은 이에 한정되는 것이 아니다. 이하에서는, 우선 도너 웨이퍼의 박리를 열처리에 의해 행해지는 형태에 대해서 설명하지만, 후술하는 바와 같은 도너 웨이퍼의 박리를 기계적 외력을 가하여 행하는 형태 등이어도 좋다.
도 2는 본 발명을 적용할 수 있는 SOI 웨이퍼의 제조 방법의 일례이다.
우선, 도 2의 (1)에 도시하는 바와 같이, 실리콘 기판으로 이루어지는 도너 웨이퍼(10)와, 핸들 웨이퍼(20)를 준비한다(공정 1).
이 때, 도너 웨이퍼(10)는, 최종적으로 SOI층(단결정 실리콘층)으로 할 수 있는 실리콘 기판이면, 특별히 한정되지 않지만, 예컨대 단결정 실리콘 웨이퍼(단결정 실리콘만으로 이루어지는 단결정 실리콘 웨이퍼), 또는 표면 상에 실리콘 산화막이 형성된 단결정 실리콘 웨이퍼로 할 수 있다. 그 외, 표면 상에 실리콘 질화물이나 실리콘산 질화물이 형성된 단결정 실리콘 웨이퍼 등을 이용할 수 있다.
한편, 핸들 웨이퍼(20)로서는, 예컨대 단결정 실리콘 웨이퍼, 표면 상에 실리콘 산화막이 형성된 단결정 실리콘 웨이퍼, 석영 웨이퍼, 유리 웨이퍼, 알루미나(사파이어) 웨이퍼, SiC 웨이퍼, 질화알루미늄 웨이퍼 중 어느 하나로 할 수 있다. 핸들 웨이퍼(20)는 제작하는 반도체 디바이스의 목적에 따라서, 이들 중에서 적절하게 선택하도록 하면 좋다. 물론 이외의 재료를 이용할 수도 있다.
다만, 도너 웨이퍼(10)와 핸들 웨이퍼(20)의 조합은, 접합하여 최종적으로 SOI 구조(절연체 상에 SOI층이 형성된 구조)를 형성할 수 있는 조합으로 해야 한다.
도 2의 (1)에는 일례로서, 도너 웨이퍼(10)로서 단결정 실리콘 웨이퍼, 핸들 웨이퍼(20)로서 단결정 실리콘(20a)의 표면 상에 실리콘 산화막(20b)이 형성된 단결정 실리콘 웨이퍼(산화막 부착된 단결정 실리콘 웨이퍼)를 이용하는 경우를 도시하고 있다.
다음에, 도 2의 (2)에 도시하는 바와 같이, 도너 웨이퍼(10)의 표면(이온 주입면)(12)으로부터, 내부에 수소 이온을 주입하여 이온 주입층(11)을 형성한다(공정 2).
이 이온 주입층(11)의 형성에는 수소 이온뿐만 아니라, 희가스 이온 또는 수소 이온과 희가스 이온 양쪽 모두를 이온 주입하여도 좋다. 주입 에너지, 주입선량, 주입 온도 등 그 외의 이온 주입 조건도, 소정 두께의 박막을 얻을 수 있도록 적절하게 선택하면 좋다. 구체예로서는, 주입시의 웨이퍼의 온도를 250℃∼350℃로 하고, 이온 주입 깊이를 0.5 μm로 하며, 주입 에너지를 20 keV∼100 keV로 하고, 주입선량을 1×1016∼1×1017/cm2로 하는 것을 들 수 있지만, 이들에 한정되지 않는다.
또한, 도너 웨이퍼(10)로서 표면에 실리콘 산화막을 형성한 단결정 실리콘 웨이퍼를 이용하고, 실리콘 산화막을 통과하여 이온 주입을 행하면, 주입 이온의 채널링을 억제하는 효과를 얻을 수 있어, 이온의 주입 깊이의 변동을 보다 억제할 수 있다. 이것에 의해, 보다 막 두께 균일성이 높은 SOI층을 형성할 수도 있다.
다음에, 도 2의 (3)에 도시하는 바와 같이, 도너 웨이퍼(10)의 이온 주입한 면(12)과 핸들 웨이퍼(20)의 접합시키는 면(22)을 접합시킨다(공정 3).
예컨대, 상온의 청정한 분위기 하에서, 도너 웨이퍼(10)의 이온 주입면(12)과, 핸들 웨이퍼(20)의 접합시키는 면(22)을 접촉시킴으로써, 접착제 등을 이용하지 않고 웨이퍼끼리가 접착한다. 다음 공정 4에서 도너 웨이퍼(10)의 박리를 열처 리에 의해 행하는 경우에는, 이 접합 공정에서는 도너 웨이퍼(10)와 핸들 웨이퍼(20)를 밀착하는 것을 실온에서 행하면 충분하다.
다음에, 도 2의 (4)에 도시하는 바와 같이, 이온 주입층(11)에서 도너 웨이퍼(10)를 박리함으로써 도너 웨이퍼(10)를 박막화하여 SOI층(31)으로 한다(공정 4).
예컨대, 접합시킨 웨이퍼에 대하여, Ar 등의 불활성 가스 분위기 하 약 500℃ 이상의 온도, 30분 이상 열처리를 가하면, 결정의 재배열과 기포의 응집에 의해서 도너 웨이퍼(10)를 이온 주입층(11)에서 박리할 수 있다.
이와 같이 하여, 핸들 웨이퍼(20) 상에 SOI층(31)이 형성된 SOI 웨이퍼(30)로 할 수 있다.
다음에, 도너 웨이퍼(10)와 핸들 웨이퍼(20)의 결합력을 높이는 결합 열처리를 행한다. 예컨대 이 결합 열처리는 불활성 가스 분위기 하 또는 약간의 산화성의 가스 분위기 하, 1000℃∼1250℃에서 30분 내지 4시간의 범위로 행할 수 있다.
또한, 상기의 박리 열처리와 결합 열처리는 동시에 행할 수도 있다.
다음에, 도 2의 (5)에 도시하는 바와 같이, SOI층(31)을 에칭하여 SOI층(31)의 두께를 줄인다(공정 5). 그리고 본 발명에서는, 이 에칭 공정을, 이하에 설명하는 바와 같은 각 단계를 경유하도록 하는 것을 특징으로 한다.
도 1은 본 발명에 따른 SOI 웨이퍼의 제조 방법에서의 에칭 공정[도 2의 (5)] 중에 행해지는 각 단계를 도시하는 흐름도이다.
우선, 공정 4의 박리 공정 종료 직후는, 도 1의 (a)에 도시하는 바와 같이, 핸들 웨이퍼(20) 상에 단결정 실리콘으로 이루어지는 SOI층(31)이 형성되어 있다. 또한 SOI층(31)의 표면 부근(이온 주입층에 근접한 영역)에는 이온 주입 데미지층(31a)이 형성되어 있다. 이온 주입 데미지층(31a)의 두께는 통상 0.1 μm∼0.12 μm 정도이다. SOI층(31)을 에칭하여 두께를 줄이는 목적은 얇은 SOI층(31)을 얻는 것이고, 이 이온 주입 데미지층(31a)을 제거하는 것도 그 중 하나이다.
그리고 도 1(b)에 도시하는 바와 같이, SOI 웨이퍼(30)를 습식 에칭 장치에 투입하고, SOI층(31)을 습식 에칭에 의해 조 에칭한다(단계 b).
습식 에칭의 에칭 용액은 어느 정도의 막 두께 균일성을 얻을 수 있는 것이면, 특별히 한정되는 것이 아니고, 통상 이용되는 것을 이용할 수 있다. 예컨대 KOH, NH4OH, NH4OH+H2O2의 혼합 용액, NaOH, CsOH, EDP(에틸렌디아민-피로카테콜), TMAH(수산화테트라메틸암모늄), 히드라진 중 적어도 어느 1종을 포함하는 에칭 용액으로 할 수 있다.
또한, 이 조 에칭 단계에서의 에칭값은, 에칭 용액의 종류나 에칭 온도 등에 의해 정해지는 에칭 속도나, 에칭을 행하는 시간 등에 의해 제어할 수 있다.
이러한 습식 에칭에 의한 에칭에 의하면, 비교적 빠른 에칭 속도로 SOI층(31)의 막 두께를 줄일 수 있다.
그 한편으로, 이 습식 에칭에 의한 에칭은 웨이퍼 전체면을 균일하게 에칭하는 것은 어렵고, 통상 ±10% 정도의 에칭 불균일이 생긴다. 따라서 SOI층(31)의 막 두께 균일성이 비교적 나쁘고, 예컨대 ±10%∼30% 정도의 막 두께 분포가 생긴다. 이 때문에, 이 SOI층(31)의 막 두께 균일성은 도너 웨이퍼(10)의 박리 직후[도 1의 (a) 참조]보다 악화되어 있는 경우가 많다.
그러나 이러한 에칭 불균일에 의한 막 두께 균일성의 악화는 추후의 정밀 에칭 단계에 의해 보정하는 것이 가능하기 때문에, 본 발명에서는 특별히 문제가 되지 않는다.
다음에, 도 1의 (c)에 도시하는 바와 같이, 조 에칭 후의 SOI층(31)의 막 두께 분포를 측정한다(단계 c). 막 두께 분포는, 예컨대 광학 간섭법이나 정전 용량법에 의해 고정밀도로 측정할 수 있다.
이와 같이 하여 측정한 막 두께 분포의 데이터에 기초하여, 다음의 드라이 에칭에 의한 정밀 에칭 단계를 행한다.
다음에, 도 1의 (d)에 도시하는 바와 같이, SOI 웨이퍼(30)를 드라이 에칭 장치에 투입하고, 단계 c에서 측정된 SOI층의 막 두께 분포에 기초하여, 드라이 에칭에 의해 정밀 에칭한다(단계 d). 이 정밀 에칭 단계에서의 에칭 방법은 PACE법이나 GCIB법 등의 막 두께 균일성을 정밀히 보정할 수 있는 방법으로 한다.
PACE법은, 플라즈마 가스에 의해 웨이퍼 표면을 국소적으로 에칭하면서 웨이퍼의 두께(SOI층의 막 두께)를 균일화하는 방법이고, 웨이퍼의 두께 분포를 광학 간섭법이나 정전 용량법으로 측정한 후, 그 두께 분포에 따라서 플라즈마 가스에 의한 에칭 제거량을 제어함으로써, 웨이퍼 면내를 고평탄도화할 수 있다.
GCIB법은 상온 및 상압에서 기체 형상 물질의 덩어리형 원자 집단(가스 클러스터)을 형성하고, 이것에 전자를 노출시켜 생성시킨 가스 클러스터 이온을 가속 전압에 의해 가속하여 웨이퍼 표면에 조사하는 것이며, PACE법과 마찬가지로, 웨이퍼의 두께 분포를 광학 간섭법이나 정전 용량법으로 측정한 후, 그 두께 분포에 따라서 가스 클러스터 이온에 의한 에칭 제거량을 제어함으로써, 웨이퍼 면내를 고평탄도화할 수 있다.
이 PACE법이나 GCIB법 등의 구체적인 형태는 특별히 한정되는 것이 아니고, 공지의 장치 및 방법을 적절하게 이용할 수 있다.
또한, 상기 드라이 에칭에 의한 정밀 에칭 단계에서의 에칭용 가스는 특별히 한정되지 않지만, 예컨대 PACE법, GCIB법 모두, SF6, NF3, CF4, CHF3, HBr, Cl2, O2, H2 중 적어도 어느 1종을 포함하는 가스를 이용하여 행할 수 있다.
또한, 이 정밀 에칭 단계에서의 에칭값은, 에칭 가스의 종류나 에칭 가스의 농도, 압력 등의 각종 조건에 의해 정해지는 에칭 속도나, 에칭을 행하는 시간 등에 의해 제어할 수 있다.
또한, 이 정밀 에칭 단계에서의 에칭값의 범위는, 하한에 대해서는 SOI층(31)의 막 두께 균일성을 충분히 보정할 수 있는 이상으로 하면 좋고, 조 에칭 단계 종료 후의 SOI층의 막 두께 균일성의 정도에도 의하지만, 예컨대 10 nm 이상으로 할 수 있다. 또한 상한에 대해서는 에칭 공정 전체의 생산성을 향상시키기 위해서는 가능한 한 적게 하는 것이 바람직하고, 역시 조 에칭 단계 종료 후의 SOI층의 막 두께 균일성의 정도에도 의하지만, 예컨대 100 nm 이하로 할 수 있다.
그리고, 이 정밀 에칭 단계 종료 후에는 SOI층(31)의 막 두께 균일성이 조 에칭 단계 종료 후보다 개선되어 있다.
또한, 이 드라이 에칭에 의한 에칭은, 습식 에칭에 의한 에칭보다 에칭 속도가 느리지만, 본 발명에서는 정밀 에칭보다 이전에 조 에칭를 행하고 있고, 정밀 에칭 단계에서의 에칭값을 작게 설정할 수 있기 때문에, 생산성의 저하를 필요 최소한으로 억제할 수 있다.
이상과 같이, 조 에칭 단계와 정밀 에칭 단계를 순차 행함으로써, 조 에칭 단계에서는 비교적 빠른 에칭 속도로 에칭할 수 있고, 정밀 에칭 단계에서는 SOI층(31)의 막 두께 균일성을 높일 수 있다. 그 결과 SOI층의 에칭 공정 전체에서는 빠른 연마 속도와, 높은 막 두께 균일성을 얻을 수 있기 때문에, 막 두께 균일성이 높은 SOI층(31)을 갖는 SOI 웨이퍼(30)를 생산성 좋게(높은 작업 처리량으로) 제조할 수 있다.
또한, 단계 b의 조 에칭 단계와, 단계 d의 정밀 에칭 단계의 각각의 에칭값은 에칭 공정에 요하는 총합의 시간과, 최종적으로 얻어지는 SOI층의 막 두께 균일성 등으로부터 적절하게 최적화할 수 있다. 특히 정밀 에칭 단계에서의 에칭값을, 조 에칭 단계에서의 에칭값보다 작게 하면, 막 두께 균일성이 높은 SOI층을 갖는 SOI 웨이퍼를, 보다 효율적으로 제조할 수 있게 되어 바람직하다. 예컨대 에칭 공정 전체의 에칭값(총 에칭값)을 150 nm로 하는 경우에는, 조 에칭에 의한 에칭값을 총 에칭값의 8할인 120 nm, 정밀 에칭에 의한 에칭값을 총 에칭값의 2할인 30 nm로 할 수 있다.
또한, 조 에칭 단계에서, 배치 프로세스를 이용하면, 한번에 대량의 SOI 웨 이퍼의 에칭을 행할 수 있기 때문에, 생산성의 향상에 효과적이다.
한편, 배치 프로세스가 아닌, 매엽식(single-wafer processing type)의 스핀 세정기 등으로 SOI층의 에칭을 행하여도, 원래 습식 에칭에 의한 조 에칭의 에칭 속도는 빨라, 생산성의 저하에는 그 만큼 영향을 미치지 않는다. 또한 이와 같이 스핀 세정기 등으로 습식 에칭을 행한 경우에는, 배치식의 것보다 균일하게 에칭할 수 있기 때문에, 목적의 최종 막 두께에 가까운 에칭을 행할 수 있고, 정밀 에칭 단계의 에칭 시간의 단축이 된다고 하는 메리트도 있다.
그리고, 이상의 공정[도 2의 (1)∼(5) 및 도 1의 (a)∼(d)]을 경유하는 것에 의해 SOI층(31)의 막 두께가, 예컨대 100 nm 이하와 같이 매우 얇고, SOI층(31)의 막 두께 균일성이 높은 SOI 웨이퍼(30)를 생산성 좋게 제조할 수 있다.
또한, 에칭 공정보다 이전의 도너 웨이퍼(10)의 박리를, 이온 주입 박리법을 이용하여 행하고 있기 때문에, 박리 공정 종료 후, 에칭 공정 전의 SOI층을 미리 2 μm 정도 이하와 같은 막 두께로 할 수 있고, SOI층을 에칭에 의해 더 얇게 하는, 본 발명과 같은 경우라도, 에칭 공정에서의 에칭값을 최소한으로 할 수 있다. 이 때문에 에칭 공정에 요하는 시간도 짧아, 생산성을 높일 수 있다.
또한, 2개의 웨이퍼를 접합시키는 접합법이기 때문에, 소위 SIM0X법에 의한 경우에 비해, SOI층(31)의 막질은 고품질이다.
그런데, 전술과 같이, 도너 웨이퍼(10)의 박리를, 기계적 외력을 가하여 도너 웨이퍼(10)를 박리하는 것으로 하여도 좋다. 이하, 그 일례에 대해서 설명한다.
이온 주입 공정(공정 2)의 종료 후, 도너 웨이퍼(10)의 이온 주입한 면(12) 과, 핸들 웨이퍼(20)의 접합시키는 면(22)에 표면 활성화 처리를 실시한다.
물론, 도너 웨이퍼(10)의 이온 주입한 면(12)과 핸들 웨이퍼(20)의 접합시키는 면(22) 중 어느 한 쪽 면에만 표면 활성화 처리를 실시하여도 좋다.
이때, 표면 활성화 처리를, 플라즈마 처리, 오존 처리 중 적어도 어느 하나로 행하는 것이 바람직하다. 이와 같이, 표면 활성화 처리를, 플라즈마 처리, 오존 처리 중 적어도 어느 하나로 행하면, 웨이퍼의 표면 활성화 처리를 실시한 면은 OH기가 증가하는 등하여 활성화한다. 따라서, 이 상태로, 도너 웨이퍼의 이온 주입한 면(12)과 핸들 웨이퍼의 접합시키는 면(22)을 밀착시키면, 수소 결합 등에 의해 웨이퍼를 보다 강고히 접합시킬 수 있다.
플라즈마로 처리를 하는 경우는, 진공 챔버 내에 RCA 세정 등의 세정을 한 웨이퍼를 적재하고, 플라즈마용 가스를 도입한 후, 100 W 정도의 고주파 플라즈마에 5초∼30초 정도 노출시켜, 표면을 플라즈마 처리한다. 플라즈마용 가스로서는, 예컨대 표면에 산화막을 형성한 단결정 실리콘 웨이퍼를 처리하는 경우에는, 산소 가스의 플라즈마, 표면에 산화막을 형성하지 않는 단결정 실리콘 웨이퍼를 처리하는 경우에는 수소 가스, 아르곤 가스, 또는 이들의 혼합 가스 또는 수소 가스와 헬륨 가스의 혼합 가스를 이용할 수 있다. 또한 불활성 가스의 질소 가스를 이용하여도 좋다.
오존으로 처리를 하는 경우에는, 대기를 도입한 챔버 내에 RCA 세정 등의 세정을 한 웨이퍼를 적재하고, 질소 가스, 아르곤 가스 등의 플라즈마용 가스를 도입한 후, 고주파 플라즈마를 발생시켜, 대기 중의 산소를 오존으로 변환함으로써, 표 면을 오존 처리한다.
다음에 도너 웨이퍼의 이온 주입한 면(12)과 핸들 웨이퍼의 접합시키는 면(22)을 밀착시킨다(공정 3).
이와 같이, 표면 활성화 처리를 한 표면을 접합면으로 하여, 예컨대 감압 또는 상압 하, 실온에서 웨이퍼를 밀착시키면, 고온 처리를 실시하지 않아도, 양 웨이퍼를 추후의 기계적 박리에 견딜 수 있을 만큼 충분히 강고하게 접합시킬 수 있다.
또한, 이 도너 웨이퍼와 핸들 웨이퍼를 밀착시키는 공정 다음에, 이 밀착한 웨이퍼를 100℃∼400℃에서 열처리하는 열처리 공정을 행하여도 좋다.
이와 같이, 도너 웨이퍼와 핸들 웨이퍼를 밀착시킨 후, 이 밀착한 웨이퍼를, 100℃∼400℃에서 열처리함으로써, 도너 웨이퍼와 핸들 웨이퍼의 접합 강도를 높일 수 있다. 특히 열처리 온도가 100℃∼300℃이면, 이종 재료의 웨이퍼의 접합으로도 열팽창 계수의 차이에 의한 열 왜곡, 균열, 박리 등이 발생할 우려가 적다. 접합 강도를 높이면, 박리 공정에서의 불량의 발생을 감소시킬 수 있다.
다음에, 접합시킨 웨이퍼에 기계적 외력을 가함으로써, 도너 웨이퍼(10)의 박리를 행하고, 도너 웨이퍼(10)를 박막화하여 SOI층(31)으로 한다(공정 4).
예컨대 도너 웨이퍼(10)와 핸들 웨이퍼(20)의 이면(접합면과는 반대측의 면)을 유지 지그(holding jig)에 의해 유지하고, 양 유지 지그를 이격시키는 힘을 가하면서 이온 주입층(11) 부근에 쐐기형 부재, 또는 공기, 질소 가스, 순수 등의 고압 유체 등으로 외부 충격을 부여하여 도너 웨이퍼(10)의 박리를 시작하며, 양 유 지 지그를 상대적으로 분리해 감으로써, 도너 웨이퍼(10)와 핸들 웨이퍼(20)를 외부 충격을 부여한 일단부로부터 타단부를 향해 이온 주입층(11)에서 순차 이격시켜, 도너 웨이퍼(10)를 박리할 수 있다.
이와 같이 하여 도너 웨이퍼(10)의 박리 공정(공정 4)까지 행한 후에는, 전술의 열처리에 의해 박리를 행한 경우와 마찬가지로, 에칭 공정(공정 5)을, 습식 에칭과 드라이 에칭을 순차 실시함으로써 행한다.
이하, 본 발명을 실시예 및 비교예를 들어 구체적으로 설명하지만, 본 발명은 이에 한정되는 것이 아니다.
(실시예 1)
이하와 같이, 도 2 및 도 1에 도시한 바와 같은 본 발명에 따른 SOI 웨이퍼의 제조 방법에 따라서, 도너 웨이퍼의 박리를 열처리에 의해 행하는 방법으로 SOI 웨이퍼를 제조하였다.
우선, 공정 1로서, 도너 웨이퍼(10)로서, 경면 연마된 직경 200 mm의 단결정 실리콘 웨이퍼를 준비하였다. 그리고 도너 웨이퍼에는, 그 표면에 열산화에 의해 실리콘 산화막층을 100 nm 형성하였다.
또한 핸들 웨이퍼(20)로서, 직경 200 mm의 단결정 실리콘 웨이퍼를 준비하였다. 그리고 핸들 웨이퍼에는, 그 표면에 열산화에 의해 실리콘 산화막(20b)을 1 μm 형성하였다.
다음에, 도너 웨이퍼(10)에, 형성되어 있는 실리콘 산화막층을 통과하여 수소 이온을 주입하고, 이온의 평균 진행 깊이에 있어서 표면에 평행한 미소 기포층 (이온 주입층)(11)을 형성하였다(공정 2). 이온 주입 조건은 주입 에너지가 35 keV, 주입선량이 9×1016/cm2, 주입 깊이는 0.3 μm이다.
다음에, 상온의 청정한 분위기 하에서, 도너 웨이퍼(10)의 이온 주입면(12)과 핸들 웨이퍼(20)를, 실리콘 산화막(20b)을 통해 접촉시켜 접합시켰다(공정 3).
다음에, Ar 가스 분위기 하에서 500℃, 30분의 열처리를 가하고, 도너 웨이퍼(10)를 이온 주입층(11)에서 박리하였다(공정 4). 즉, 박리 공정을 열처리에 의해 행하였다.
다음에, 결합 열처리를 산소 1%를 포함하는 Ar 가스 분위기 하, 1000℃∼1250℃에서 1 시간 행하여, 도너 웨이퍼(10)와 핸들 웨이퍼(20)의 결합력을 높였다.
다음에, 공정 5의 에칭 공정을, 이하와 같은 단계를 경유하여 행하였다.
우선 KOH 용액을 이용한 습식 에칭에 의한 조 에칭 단계를 행하고, SOI층(31)을 120 nm 정도 에칭하였다(단계 a).
다음에 SOI층(31)의 막 두께 분포를 광학 간섭법에 의해 측정하였다(단계 b).
다음에 드라이 에칭에 의한 정밀 에칭 단계를, SF6 가스를 이용한 PACE법에 의해서, SOI층(31)을 30 nm 정도 에칭하였다(단계 c).
이와 같이 하여 SOI층을 합계 150 nm 정도 에칭하였다.
(실시예 2)
실시예 1과 마찬가지로, 공정 4의 박리 공정을 열처리에 의한 박리로 행하고, 단 공정 5의 에칭 공정 중, 단계 c의 드라이 에칭 공정을, GCIB법을 이용하여 행하며, SOI 웨이퍼의 제조를 행하였다.
(실시예 3)
실시예 1과 마찬가지로, 단 도너 웨이퍼(10)의 박리를, 이하와 같이 하여 기계적 외력을 가함으로써 행하였다.
공정 2의 이온 주입 후, 플라즈마 처리 장치 내에 이온 주입한 도너 웨이퍼(10)를 적재하고, 플라즈마용 가스로서 질소를 도입한 후, 2 Torr(270 Pa)의 감압 조건 하에서 13.56 MHz의 고주파를 직경 300 mm의 평행 평판 전극 사이에 고주파 파워 50 W의 조건으로 인가함으로써, 고주파 플라즈마 처리를 이온 주입한 면에 10초 행하였다. 이와 같이 하여, 도너 웨이퍼(10)의 이온 주입면에 표면 활성화 처리를 실시하였다.
한편, 핸들 웨이퍼(20)에 대해서는, 플라즈마 처리 장치 내에 적재하고, 좁은 전극 사이에 플라즈마용 가스로서 질소 가스를 도입한 후, 전극 사이에 고주파를 인가함으로써 플라즈마를 발생시켜, 고주파 플라즈마 처리를 10초 행하였다. 이와 같이 하여, 핸들 웨이퍼(20)의 접합시키는 면에도 표면 활성화 처리를 실시하였다.
이상과 같이 하여 표면 활성화 처리를 행한 도너 웨이퍼(10)와 핸들 웨이퍼(20)를, 표면 활성화 처리를 행한 면을 접합면으로 하여 실온에서 밀착시킨 후, 양 웨이퍼의 이면을 두께 방향으로 강하게 압박했다(공정 3).
다음에, 접합 강도를 높이기 위해, 도너 웨이퍼(10)와 핸들 웨이퍼(20)가 밀착된 웨이퍼를, 300℃에서 30분간 열처리하였다.
다음에, 도너 웨이퍼(10)와 핸들 웨이퍼(20)의 이면을 유지 지그에 의해 유지하고, 양 유지 지그를 이격시키는 힘을 가하면서 이온 주입층(11) 부근에 가스 유체에 의해 외부 충격을 부여하여 도너 웨이퍼(10)의 박리를 시작하며, 양 유지 지그를 상대적으로 분리해 감으로써, 도너 웨이퍼(10)와 핸들 웨이퍼(20)를 외부 충격을 부여한 일단부로부터 타단부를 향해 이온 주입층(11)에서 순차 이격시켜, 도너 웨이퍼(10)를 기계적 외력에 의해 박리하였다(공정 4).
다음에, 공정 5의 에칭 공정은 실시예 1과 마찬가지로, 습식 에칭 단계를 행한 후, SOI층의 막 두께 분포를 측정하고, 드라이 에칭 단계로서 PACE법을 이용하여 행하였다.
(실시예 4)
실시예 3과 마찬가지로, 공정 4의 박리 공정을 기계적 외력에 의한 박리로 행하고, 단 공정 5의 에칭 공정 중, 단계 c의 드라이 에칭 공정을, GCIB법을 이용하여 행하며, SOI 웨이퍼의 제조를 행하였다.
(비교예 1)
실시예 1과 마찬가지로, 공정 4의 박리 공정을 열처리에 의한 박리로 행하고, 단 공정 5의 에칭 공정을, 도 1에 도시한 바와 같은 단계를 경유하는 것으로 하지 않으며, KOH 용액에 의한 습식 에칭 1단에 의해서만 행하여 SOI 웨이퍼의 제조를 행하였다.
(비교예 2)
실시예 3과 마찬가지로, 공정 4의 박리 공정을 기계적 외력에 의한 박리로 행하고, 단 공정 5의 에칭 공정을, 도 1에 도시한 바와 같은 단계를 경유하는 것으로 하지 않으며, KOH 용액에 의한 습식 에칭 1단에 의해서만 행하여 SOI 웨이퍼의 제조를 행하였다.
(비교예 3, 4)
실시예 1과 마찬가지로, 공정 4의 박리 공정을 열처리에 의한 박리로 행하고, 단 공정 5의 에칭 공정을, 도 1에 도시한 바와 같은 단계를 경유하는 것으로 하지 않으며, SF6 가스를 이용한 PACE법(비교예 3) 또는 GCIB법(비교예 4)에 의한 드라이 에칭 1단에 의해서만 행하여 SOI 웨이퍼의 제조를 행하였다.
(비교예 5, 6)
실시예 3과 마찬가지로, 공정 4의 박리 공정을 기계적 외력에 의한 박리로 행하고, 단 공정 5의 에칭 공정을, 도 1에 도시한 바와 같은 단계를 경유하는 것으로 하지 않으며, SF6 가스를 이용한 PACE법(비교예 5) 또는 GCIB법(비교예 6)에 의한 드라이 에칭 1단에 의해서만 행하여 SOI 웨이퍼의 제조를 행하였다.
실시예 1∼4 및 비교예 1∼6에서의 SOI 웨이퍼의 제조 방법 및 공정 5의 에칭 공정에 요한 시간의 총합, SOI층의 막 두께 균일성을 하기의 표 1에 정리하였다.
또한, 에칭 공정에 요한 시간의 총합이란, 실시예 1∼4에서는, 습식 에칭 장 치에 SOI 웨이퍼를 투입한 순간부터, 드라이 에칭 장치로부터 SOI 웨이퍼를 반출한 순간까지로 하였다. 비교예 1∼6에서는, 각각의 에칭 장치에 SOI 웨이퍼를 투입한 순간부터, 에칭 장치로부터 SOI 웨이퍼를 반출한 순간까지로 하였다.
[표 1]
Figure 112008038208261-pat00001
실시예 1∼4는, 모두 에칭 공정을 습식 에칭과 드라이 에칭(PACE법 또는 GCIB법)의 2단계로 행한다고 하는 본 발명에 따르는 것으로, 모두 막 두께 균일성이 5% 전후로, 높은 것을 얻을 수 있었다. 또한 웨이퍼를 습식 에칭 장치로부터 드라이 에칭 장치로 교체해야 했지만, SOI층을 150 nm 에칭하는 에칭 공정에 요한 시간은 모두 15분 정도로 단시간이었다.
또한, 열처리에 의한 박리, 기계적 외력을 가하는 것에 의한 박리 중 어느 박리법을 이용한 경우라도 본 발명의 효과를 얻을 수 있었다.
비교예 1, 2는 에칭 공정을 습식 에칭만으로 행한 것으로, 에칭 공정에 요한 시간은 5분 정도로 실시예 1∼4보다 단시간이었지만, 막 두께 균일성이 30% 전후로 변동이 매우 큰 것밖에 얻을 수 없었다.
비교예 3∼6은 에칭 공정을 드라이 에칭(PACE법 또는 GCIB법)만으로 행한 것으로, 막 두께 균일성이 5% 전후로, 실시예 1∼4와 동등하지만, 에칭 공정에 걸린 시간이 60분 전후로 매우 시간이 걸려, 생산성이 좋지 않았다.
이상의 결과로부터, 본 발명에 따른 SOI 웨이퍼의 제조 방법에 의하면, PACE법 또는 GCIB법과 같은 드라이 에칭에 의해 에칭된 SOI층과 동등 정도의 높은 막 두께 균일성의 SOI층을 갖는 SOI 웨이퍼를, 종래보다 훨씬 생산성 좋게 제조할 수 있는 것이 명백해졌다.
또한, 본 발명은, 상기 실시형태에 한정되는 것이 아니다. 상기 실시형태는 예시이고, 본 발명의 특허청구 범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 가지며, 동일한 작용 효과를 나타낸 것은, 어떠한 것이어도 본 발명의 기술적 범위에 포함된다.
도 1은 본 발명의 SOI 웨이퍼의 제조 방법에서의 에칭 공정의 일례를 도시하는 흐름도.
도 2는 본 발명의 SOI 웨이퍼의 제조 방법이 적용되는 SOI 웨이퍼의 제조 방법의 일례를 도시하는 흐름도.

Claims (15)

  1. 적어도,
    석영 웨이퍼, 알루미나(사파이어) 웨이퍼, SiC 웨이퍼, 질화알루미늄 웨이퍼 중 어느 하나로 된 핸들 웨이퍼와, 실리콘 기판으로 이루어지는 도너 웨이퍼를 준비하는 공정과,
    상기 도너 웨이퍼의 내부에 수소 이온 또는 희가스 이온 중 적어도 1종을 주입하여 이온 주입층을 형성하는 이온 주입 공정과,
    상기 도너 웨이퍼의 이온 주입한 면과, 상기 핸들 웨이퍼의 접합시키는 면을 접합시키는 접합 공정과,
    상기 이온 주입층에서 상기 도너 웨이퍼를 박리함으로써 상기 도너 웨이퍼를 박막화하여 SOI층으로 하는 박리 공정과,
    상기 SOI층을 에칭하여 상기 SOI층의 두께를 줄이는 에칭 공정
    을 포함하는 SOI 웨이퍼의 제조 방법에 있어서, 상기 에칭 공정을,
    습식 에칭에 의해 조(粗)(rough) 에칭하는 단계와,
    상기 조 에칭 후의 상기 SOI층의 막 두께 분포를 측정하는 단계와,
    상기 측정된 SOI층의 막 두께 분포에 기초하여, PACE 법 또는 GCIB 법을 이용한 드라이 에칭에 의해 정밀(precise) 에칭하는 단계
    를 포함하고,
    상기 정밀 에칭 단계에서의 에칭값(etching removal)을, 상기 조 에칭 단계에서의 에칭값보다 작게 하고, 그 범위를 10 nm ~ 100 nm로 하는 것으로 하여 상기 SOI층을 에칭하는 것을 특징으로 하는 SOI 웨이퍼의 제조 방법.
  2. 제1항에 있어서, 상기 도너 웨이퍼로서의 실리콘 기판을, 단결정 실리콘 웨이퍼 또는 표면 상에 실리콘 산화막이 형성된 단결정 실리콘 웨이퍼로 하는 것을 특징으로 하는 SOI 웨이퍼의 제조 방법.
  3. 제1항 또는 제2항에 있어서, 상기 습식 에칭을 KOH, NH4OH, NH4OH+H2O2의 혼합 용액, NaOH, CsOH, EDP, TMAH, 히드라진 중 적어도 어느 1종을 포함하는 에칭 용액을 이용하여 행하는 것을 특징으로 하는 SOI 웨이퍼의 제조 방법.
  4. 제1항 또는 제2항에 있어서, 상기 드라이 에칭을 SF6, NF3, CF4, CHF3, HBr, Cl2, O2, H2 중 적어도 어느 1종을 포함하는 가스를 이용하여 행하는 것을 특징으로 하는 SOI 웨이퍼의 제조 방법.
  5. 제3항에 있어서, 상기 드라이 에칭을 SF6, NF3, CF4, CHF3, HBr, Cl2, O2, H2 중 적어도 어느 1종을 포함하는 가스를 이용하여 행하는 것을 특징으로 하는 SOI 웨이퍼의 제조 방법.
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
KR1020080049695A 2007-05-30 2008-05-28 Ｓｏｉ 웨이퍼의 제조 방법 KR101469282B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007144075A JP5415676B2 (ja) 2007-05-30 2007-05-30 Ｓｏｉウェーハの製造方法
JPJP-P-2007-00144075 2007-05-30

Publications (2)

Publication Number Publication Date
KR20080106038A KR20080106038A (ko) 2008-12-04
KR101469282B1 true KR101469282B1 (ko) 2014-12-04

Family

ID=39734966

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080049695A KR101469282B1 (ko) 2007-05-30 2008-05-28 Ｓｏｉ 웨이퍼의 제조 방법

Country Status (5)

Country Link
US (1) US9064929B2 (ko)
EP (1) EP1998367B1 (ko)
JP (1) JP5415676B2 (ko)
KR (1) KR101469282B1 (ko)
TW (1) TWI462221B (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5277975B2 (ja) * 2009-01-14 2013-08-28 株式会社村田製作所 複合基板の製造方法
SG178765A1 (en) * 2009-01-21 2012-03-29 Semiconductor Energy Lab Method for manufacturing soi substrate and semiconductor device
JP5643488B2 (ja) * 2009-04-28 2014-12-17 信越化学工業株式会社 低応力膜を備えたｓｏｉウェーハの製造方法
JP2010278341A (ja) * 2009-05-29 2010-12-09 Shin-Etsu Chemical Co Ltd 貼り合わせｓｏｓ基板
US20110269295A1 (en) * 2010-04-30 2011-11-03 Hopper Peter J Method of Forming a Semiconductor Wafer that Provides Galvanic Isolation
US20120129318A1 (en) * 2010-11-24 2012-05-24 Semiconductor Energy Laboratory Co., Ltd. Atmospheric pressure plasma etching apparatus and method for manufacturing soi substrate
FR2978605B1 (fr) * 2011-07-28 2015-10-16 Soitec Silicon On Insulator Procede de fabrication d'une structure semi-conductrice comprenant une couche fonctionnalisee sur un substrat support
JP5664592B2 (ja) * 2012-04-26 2015-02-04 信越半導体株式会社 貼り合わせウェーハの製造方法
CN102832105B (zh) * 2012-09-10 2015-08-19 豪威科技(上海)有限公司 晶圆减薄方法
TWI629753B (zh) * 2013-04-26 2018-07-11 日本碍子股份有限公司 半導體用複合基板之操作基板
JP6213046B2 (ja) 2013-08-21 2017-10-18 信越半導体株式会社 貼り合わせウェーハの製造方法
JP6152829B2 (ja) * 2014-06-17 2017-06-28 信越半導体株式会社 Ｓｏｉウェーハの製造方法
US9543440B2 (en) * 2014-06-20 2017-01-10 International Business Machines Corporation High density vertical nanowire stack for field effect transistor
DE102014114683B4 (de) * 2014-10-09 2016-08-04 Infineon Technologies Ag Verfahren zur herstellung eines halbleiter-wafers mit einer niedrigen konzentration von interstitiellem sauerstoff
CN112420509B (zh) * 2014-12-19 2024-03-19 环球晶圆股份有限公司 用于对半导体结构执行外延平滑工艺的系统和方法
JP6525046B1 (ja) * 2017-12-19 2019-06-05 株式会社Sumco 半導体ウェーハの製造方法
KR101969679B1 (ko) * 2018-07-27 2019-04-16 한양대학교 산학협력단 Soi 웨이퍼와 열처리 공정을 이용한 박막 형성 및 전사 방법
US10658474B2 (en) * 2018-08-14 2020-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming thin semiconductor-on-insulator (SOI) substrates

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09252100A (ja) * 1996-03-18 1997-09-22 Shin Etsu Handotai Co Ltd 結合ウェーハの製造方法及びこの方法により製造される結合ウェーハ
JPH09260620A (ja) * 1996-03-25 1997-10-03 Shin Etsu Handotai Co Ltd 結合ウエーハの製造方法およびこの方法で製造される結合ウエーハ
JP2005005674A (ja) * 2003-05-21 2005-01-06 Canon Inc 基板製造方法及び基板処理装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57149301A (en) 1981-03-11 1982-09-14 Daiichi Togyo Kk Novel polysaccharide having coagulating property
US5254830A (en) 1991-05-07 1993-10-19 Hughes Aircraft Company System for removing material from semiconductor wafers using a contained plasma
JP3731917B2 (ja) 1994-09-06 2006-01-05 三洋電機株式会社 ガスクラスターイオンビームによる固体表面の平坦化方法
KR20010029456A (ko) 1996-09-04 2001-04-06 시본드 엘.엘.씨 본딩된 반도체 기판에 대한 평탄화 공정
US6582999B2 (en) * 1997-05-12 2003-06-24 Silicon Genesis Corporation Controlled cleavage process using pressurized fluid
US5882987A (en) * 1997-08-26 1999-03-16 International Business Machines Corporation Smart-cut process for the production of thin semiconductor material films
JPH11145438A (ja) 1997-11-13 1999-05-28 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
US6263941B1 (en) * 1999-08-10 2001-07-24 Silicon Genesis Corporation Nozzle for cleaving substrates
WO2002005315A2 (en) * 2000-07-10 2002-01-17 Epion Corporation System and method for improving thin films by gas cluster ion be am processing
WO2004021420A2 (en) * 2002-08-29 2004-03-11 Massachusetts Institute Of Technology Fabrication method for a monocrystalline semiconductor layer on a substrate
JP4509488B2 (ja) 2003-04-02 2010-07-21 株式会社Ｓｕｍｃｏ 貼り合わせ基板の製造方法
FR2855908B1 (fr) 2003-06-06 2005-08-26 Soitec Silicon On Insulator Procede d'obtention d'une structure comprenant au moins un substrat et une couche ultramince
JP2007073878A (ja) * 2005-09-09 2007-03-22 Shin Etsu Chem Co Ltd Ｓｏｉウエーハおよびｓｏｉウエーハの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09252100A (ja) * 1996-03-18 1997-09-22 Shin Etsu Handotai Co Ltd 結合ウェーハの製造方法及びこの方法により製造される結合ウェーハ
JPH09260620A (ja) * 1996-03-25 1997-10-03 Shin Etsu Handotai Co Ltd 結合ウエーハの製造方法およびこの方法で製造される結合ウエーハ
JP2005005674A (ja) * 2003-05-21 2005-01-06 Canon Inc 基板製造方法及び基板処理装置

Also Published As

Publication number Publication date
US20080299742A1 (en) 2008-12-04
TWI462221B (zh) 2014-11-21
EP1998367B1 (en) 2015-04-15
KR20080106038A (ko) 2008-12-04
JP5415676B2 (ja) 2014-02-12
JP2008300571A (ja) 2008-12-11
TW200915480A (en) 2009-04-01
EP1998367A2 (en) 2008-12-03
US9064929B2 (en) 2015-06-23
EP1998367A3 (en) 2010-08-11

Similar Documents

Publication Publication Date Title
KR101469282B1 (ko) Ｓｏｉ 웨이퍼의 제조 방법
KR101482792B1 (ko) Ｓｏｉ 웨이퍼의 제조 방법
US8088670B2 (en) Method for manufacturing bonded substrate with sandblast treatment
US8138064B2 (en) Method for producing silicon film-transferred insulator wafer
KR100392980B1 (ko) 분리장치 및 분리방법과 기판의 제조방법
US7575988B2 (en) Method of fabricating a hybrid substrate
JP5274859B2 (ja) 貼り合わせ基板の製造方法
EP1635396A1 (en) Laminated semiconductor substrate and process for producing the same
KR101541940B1 (ko) Ｓｏｉ 기판의 제조 방법
KR101335713B1 (ko) 접합 기판의 제조방법 및 접합 기판
JP5065748B2 (ja) 貼り合わせウエーハの製造方法
US7776719B2 (en) Method for manufacturing bonded wafer
EP2256787B1 (en) Process for producing soi wafer
KR101672547B1 (ko) 샌드 블라스트 처리된 이면을 갖는 ｓｏｉ 기판의 제조 방법
WO2007074550A1 (ja) Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
JP2006210899A (ja) Ｓｏｉウエーハの製造方法及びｓｏｉウェーハ
JP2006210898A (ja) Ｓｏｉウエーハの製造方法及びｓｏｉウェーハ
KR20100080777A (ko) 열 처리를 사용하는 박리 과정에서 반도체 웨이퍼 재-사용
KR100882380B1 (ko) 도너웨이퍼 양면으로부터의 반도체 재료 박막 제조방법 및 이에 의한 반도체-온-절연체 구조체
EP2879177B1 (en) Method for producing sos substrates, and sos substrate
JP2004128389A (ja) 貼り合わせｓｏｉウエーハの製造方法
JP5368000B2 (ja) Ｓｏｉ基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20171030

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20181119

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20191118

Year of fee payment: 6