JP4855254B2 - 両面を有するドナーウェハから半導体材料の薄層を形成するための方法 - Google Patents
両面を有するドナーウェハから半導体材料の薄層を形成するための方法 Download PDFInfo
- Publication number
- JP4855254B2 JP4855254B2 JP2006523083A JP2006523083A JP4855254B2 JP 4855254 B2 JP4855254 B2 JP 4855254B2 JP 2006523083 A JP2006523083 A JP 2006523083A JP 2006523083 A JP2006523083 A JP 2006523083A JP 4855254 B2 JP4855254 B2 JP 4855254B2
- Authority
- JP
- Japan
- Prior art keywords
- donor wafer
- thin layer
- wafer
- forming
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 94
- 239000000463 material Substances 0.000 title claims description 13
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 239000010410 layer Substances 0.000 claims description 140
- 238000005498 polishing Methods 0.000 claims description 45
- 238000004064 recycling Methods 0.000 claims description 27
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 14
- 238000003486 chemical etching Methods 0.000 claims description 14
- 230000003647 oxidation Effects 0.000 claims description 14
- 238000007254 oxidation reaction Methods 0.000 claims description 14
- 230000008439 repair process Effects 0.000 claims description 14
- 229910052710 silicon Inorganic materials 0.000 claims description 14
- 239000010703 silicon Substances 0.000 claims description 14
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 12
- 239000000126 substance Substances 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 7
- 238000000137 annealing Methods 0.000 claims description 6
- 230000008021 deposition Effects 0.000 claims description 6
- 239000012212 insulator Substances 0.000 claims description 4
- 239000002344 surface layer Substances 0.000 claims description 3
- 238000002425 crystallisation Methods 0.000 claims 2
- 230000008025 crystallization Effects 0.000 claims 2
- 238000002407 reforming Methods 0.000 claims 1
- 235000012431 wafers Nutrition 0.000 description 103
- 230000015572 biosynthetic process Effects 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 8
- 238000002513 implantation Methods 0.000 description 7
- 230000003746 surface roughness Effects 0.000 description 7
- 230000007547 defect Effects 0.000 description 5
- 238000007730 finishing process Methods 0.000 description 5
- 239000013626 chemical specie Substances 0.000 description 4
- 229910052739 hydrogen Inorganic materials 0.000 description 4
- 239000001257 hydrogen Substances 0.000 description 4
- 239000007788 liquid Substances 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 238000009499 grossing Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 239000000356 contaminant Substances 0.000 description 2
- 230000032798 delamination Effects 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000004439 roughness measurement Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000003082 abrasive agent Substances 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000001680 brushing effect Effects 0.000 description 1
- 239000003518 caustics Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 239000002178 crystalline material Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- -1 hydrogen ions Chemical class 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000010849 ion bombardment Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02032—Preparing bulk and homogeneous wafers by reclaiming or re-processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Description
Claims (18)
- 半導体材料の薄層をドナーウェハから形成するための方法であって、
(a)前記ドナーウェハの第1の面の下の前記ドナーウェハ中に、実質的に薄層の厚みに対応する深さで、第1の脆弱化領域を形成する工程と、
(b)前記ドナーウェハから第1の薄層を前記第1の脆弱化領域のレベルで剥離する工程であって、前記第1の薄層は、前記第1の面に隣接する前記第1の脆弱化領域側に存在する前記ドナーウェハの部分である工程と、
(c)前記ドナーウェハの第2の面の下の前記ドナーウェハ中に、実質的に薄層の厚みに対応する深さで、第2の脆弱化領域を形成する工程と、
(d)前記ドナーウェハから第2の薄層を前記第2の脆弱化領域のレベルで剥離する工程であって、前記第2の薄層は、前記第2の面に隣接する前記第2の脆弱化領域側に存在する前記ドナーウェハの部分である工程と、
を順に行ない、前記ドナーウェハから前記第1の薄層を剥離した面の粗さを修復するリサイクルする工程は、これらの工程の間には介在しない、
ことを特徴とする方法。 - 工程(a)の前に、
以前の薄層を剥離した面の粗さを修復することにより、少なくとも以前の薄層を剥離した前記ドナーウェハをリサイクルする工程と、
前記リサイクルする工程の後、前記ドナーウェハの表面状態を仕上げる、仕上げ工程と、
をさらに備えることを特徴とする請求項1に記載の方法。 - 工程(d)の後に前記ドナーウェハをリサイクルする工程をさらに備えており、当該リサイクルする工程では、前記ドナーウェハの2つの新たな面の粗さが修復され、前記2つの新たな面は、前記ドナーウェハから前記第1の薄層と前記第2の薄層を剥離した面である、ことを特徴とする請求項1に記載の方法。
- 前記リサイクルする工程の後に、前記ドナーウェハの表面状態を仕上げる、仕上げ工程を、さらに備えることを特徴とする請求項3に記載の方法。
- 前記リサイクルする工程は、前記ドナーウェハの前記2つの新たな面を同時に研磨することにより、実行される、ことを特徴とする請求項3に記載の方法。
- 前記仕上げ工程が、機械研磨、化学的機械研磨、犠牲酸化、化学エッチング、プラズマ支援化学エッチング、及び不活性雰囲気中のアニーリングのうちの少なくとも1つの技法により実行される、ことを特徴とする請求項2または請求項4に記載の方法。
- 工程(a)と(b)の間に、そして、工程(c)と(d)の間に、前記ドナーウェハを、その第1の面及び第2の面において、2つの各ターゲット基板上に接合する2つの各工程をさらに備えることを特徴とする請求項1に記載の方法。
- 工程(b)の前に、前記ドナーウェハ上に絶縁層を形成する工程をさらに備えることを特徴とする請求項1乃至請求項7のうちの一項に記載の方法。
- 前記ドナーウェハがシリコン表面を備えており、
前記絶縁層が、前記ドナーウェハの前記シリコン表面の熱酸化により、又は、前記ドナーウェハの前記シリコン表面へのSiO2の堆積により形成されるSiO2の層であることを特徴とする請求項8に記載の方法。 - 前記第1の脆弱化領域を形成する工程、又は、前記第2の脆弱化領域を形成する工程は、前記ドナーウェハの第1の面又は第2の面を介して、前記ドナーウェハに、前記第1の脆弱化領域又は前記第2の脆弱化領域の深さで、原子化学種を注入することによって実行されることを特徴とする請求項1に記載の方法。
- 前記第1の脆弱化領域を形成する工程、又は、前記第2の脆弱化領域を形成する工程は、前記ドナーウェハの前記半導体材料の表面層の多孔質化によって実行され、
前記第1の薄層又は前記第2の薄層は、前記多孔質化された表面層に、半導体材料を堆積することによって形成される、
ことを特徴とする請求項1に記載の方法。 - 前記ドナーウェハから、前記第1の薄層を剥離する工程、又は、前記第2の薄層を剥離する工程は、エネルギーの入力によって実行されることを特徴とする請求項1に記載の方法。
- 工程(d)の前に、以下の工程、すなわち
前記ドナーウェハの前記第2の面の品質を検査する工程と、
前記ドナーウェハの前記第2の面の検査された品質が許容可能品質値よりも小さい場合に、前記第2の面の品質を修復する工程を実行する工程とをさらに備えることを特徴とする請求項1乃至請求項4のうちの一項に記載の方法。 - 工程(b)の前に、前記ドナーウェハ上に絶縁層を形成する工程を、さらに備えており、
工程(d)の前に、
前記ドナーウェハの前記第2の面の品質を検査する工程と、
前記ドナーウェハの前記第2の面の検査された品質が許容可能品質値よりも小さい場合に、前記第2の面の品質を修復する工程を実行する工程と、
を備えており、
前記絶縁層の単なる除去と、前記絶縁層を除去した後に前記第2の面の厚み修復が行われる除去とから選択される、第2の仕上げ工程を、
をさらに備えることを特徴とする請求項1乃至請求項4のいずれかに記載の方法。 - 前記第2の仕上げ工程の後に、前記ドナーウェハ上に前記絶縁層を再形成する工程が行われることを特徴とする請求項14に記載の方法。
- 前記ドナーウェハはシリコン表面を備えており、
前記再形成された絶縁層は、前記ドナーウェハの前記シリコン表面の熱酸化により、又は、前記ドナーウェハの前記シリコン表面へのSiO2の堆積によって形成されるSiO2の層であることを特徴とする請求項15に記載の方法。 - 前記第2の仕上げ工程は、機械研磨、化学的機械研磨、犠牲酸化、化学エッチング、プラズマ支援化学エッチング、及び不活性雰囲気中のアニーリングを備える群から選択される技法の使用を備えることを特徴とする請求項14乃至請求項16のうちの一項に記載の方法。
- 請求項1乃至請求項17のいずれかに記載された方法を用いて、前記ドナーウェハから剥離した前記第1の薄層又は前記第2の薄層により、セミコンダクタ・オン・インシュレータを形成する方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR0309885A FR2858875B1 (fr) | 2003-08-12 | 2003-08-12 | Procede de realisation de couches minces de materiau semi-conducteur a partir d'une plaquette donneuse |
FR0309885 | 2003-08-12 | ||
PCT/IB2004/002969 WO2005015631A1 (en) | 2003-08-12 | 2004-08-11 | Method for producing thin layers of semiconductor material from a double-sided donor wafer |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007502533A JP2007502533A (ja) | 2007-02-08 |
JP4855254B2 true JP4855254B2 (ja) | 2012-01-18 |
Family
ID=34112741
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006523083A Expired - Lifetime JP4855254B2 (ja) | 2003-08-12 | 2004-08-11 | 両面を有するドナーウェハから半導体材料の薄層を形成するための方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US7297611B2 (ja) |
EP (1) | EP1654758A1 (ja) |
JP (1) | JP4855254B2 (ja) |
KR (1) | KR100882380B1 (ja) |
CN (1) | CN100440478C (ja) |
FR (1) | FR2858875B1 (ja) |
WO (1) | WO2005015631A1 (ja) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100874788B1 (ko) * | 2003-01-07 | 2008-12-18 | 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 | 박층 박리 후에 박리 구조를 포함하는 웨이퍼의 기계적수단에 의한 재활용 방법 |
US20090325362A1 (en) * | 2003-01-07 | 2009-12-31 | Nabil Chhaimi | Method of recycling an epitaxied donor wafer |
US20070148917A1 (en) * | 2005-12-22 | 2007-06-28 | Sumco Corporation | Process for Regeneration of a Layer Transferred Wafer and Regenerated Layer Transferred Wafer |
KR100839355B1 (ko) * | 2006-11-28 | 2008-06-19 | 삼성전자주식회사 | 기판의 재생 방법 |
FR2929758B1 (fr) * | 2008-04-07 | 2011-02-11 | Commissariat Energie Atomique | Procede de transfert a l'aide d'un substrat ferroelectrique |
US20100167454A1 (en) * | 2008-12-31 | 2010-07-01 | Twin Creeks Technologies, Inc. | Double-sided donor for preparing a pair of thin laminae |
US7927975B2 (en) | 2009-02-04 | 2011-04-19 | Micron Technology, Inc. | Semiconductor material manufacture |
US8198172B2 (en) * | 2009-02-25 | 2012-06-12 | Micron Technology, Inc. | Methods of forming integrated circuits using donor and acceptor substrates |
US8871109B2 (en) * | 2009-04-28 | 2014-10-28 | Gtat Corporation | Method for preparing a donor surface for reuse |
US8318588B2 (en) * | 2009-08-25 | 2012-11-27 | Semiconductor Energy Laboratory Co., Ltd. | Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate |
WO2011043178A1 (en) | 2009-10-09 | 2011-04-14 | Semiconductor Energy Laboratory Co., Ltd. | Reprocessing method of semiconductor substrate, manufacturing method of reprocessed semiconductor substrate, and manufacturing method of soi substrate |
SG173283A1 (en) * | 2010-01-26 | 2011-08-29 | Semiconductor Energy Lab | Method for manufacturing soi substrate |
KR20120040791A (ko) * | 2010-10-20 | 2012-04-30 | 삼성엘이디 주식회사 | 웨이퍼 재생 방법 |
US9123529B2 (en) | 2011-06-21 | 2015-09-01 | Semiconductor Energy Laboratory Co., Ltd. | Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate |
JP5417399B2 (ja) * | 2011-09-15 | 2014-02-12 | 信越化学工業株式会社 | 複合ウェーハの製造方法 |
US9808891B2 (en) * | 2014-01-16 | 2017-11-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Tool and method of reflow |
DE102015003193A1 (de) * | 2015-03-12 | 2016-09-15 | Siltectra Gmbh | Vorrichtung und Verfahren zum kontinuierlichen Behandeln eines Festkörpers mittels Laserstrahlen |
US20180033609A1 (en) * | 2016-07-28 | 2018-02-01 | QMAT, Inc. | Removal of non-cleaved/non-transferred material from donor substrate |
FR3074608B1 (fr) * | 2017-12-05 | 2019-12-06 | Soitec | Procede de preparation d'un residu de substrat donneur, substrat obtenu a l'issu de ce procede, et utilisation d'un tel susbtrat |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11121310A (ja) * | 1997-10-09 | 1999-04-30 | Denso Corp | 半導体基板の製造方法 |
JP2000036583A (ja) * | 1998-05-15 | 2000-02-02 | Canon Inc | 半導体基板、半導体薄膜の作製方法および多層構造体 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2681472B1 (fr) * | 1991-09-18 | 1993-10-29 | Commissariat Energie Atomique | Procede de fabrication de films minces de materiau semiconducteur. |
JP3257580B2 (ja) * | 1994-03-10 | 2002-02-18 | キヤノン株式会社 | 半導体基板の作製方法 |
CA2233096C (en) | 1997-03-26 | 2003-01-07 | Canon Kabushiki Kaisha | Substrate and production method thereof |
AU2001254866A1 (en) * | 2000-04-14 | 2001-10-30 | S.O.I.Tec Silicon On Insulator Technologies | Method for cutting out at least a thin layer in a substrate or ingot, in particular made of semiconductor material(s) |
US6566158B2 (en) * | 2001-08-17 | 2003-05-20 | Rosemount Aerospace Inc. | Method of preparing a semiconductor using ion implantation in a SiC layer |
FR2834123B1 (fr) * | 2001-12-21 | 2005-02-04 | Soitec Silicon On Insulator | Procede de report de couches minces semi-conductrices et procede d'obtention d'une plaquette donneuse pour un tel procede de report |
-
2003
- 2003-08-12 FR FR0309885A patent/FR2858875B1/fr not_active Expired - Lifetime
-
2004
- 2004-08-11 KR KR1020067002479A patent/KR100882380B1/ko active IP Right Grant
- 2004-08-11 CN CNB2004800230633A patent/CN100440478C/zh not_active Expired - Lifetime
- 2004-08-11 WO PCT/IB2004/002969 patent/WO2005015631A1/en active Application Filing
- 2004-08-11 EP EP04769359A patent/EP1654758A1/en not_active Withdrawn
- 2004-08-11 JP JP2006523083A patent/JP4855254B2/ja not_active Expired - Lifetime
-
2005
- 2005-03-21 US US11/084,748 patent/US7297611B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11121310A (ja) * | 1997-10-09 | 1999-04-30 | Denso Corp | 半導体基板の製造方法 |
JP2000036583A (ja) * | 1998-05-15 | 2000-02-02 | Canon Inc | 半導体基板、半導体薄膜の作製方法および多層構造体 |
Also Published As
Publication number | Publication date |
---|---|
KR20060039016A (ko) | 2006-05-04 |
EP1654758A1 (en) | 2006-05-10 |
KR100882380B1 (ko) | 2009-02-05 |
FR2858875B1 (fr) | 2006-02-10 |
WO2005015631A1 (en) | 2005-02-17 |
FR2858875A1 (fr) | 2005-02-18 |
JP2007502533A (ja) | 2007-02-08 |
US20050164471A1 (en) | 2005-07-28 |
CN100440478C (zh) | 2008-12-03 |
US7297611B2 (en) | 2007-11-20 |
CN1836320A (zh) | 2006-09-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4855254B2 (ja) | 両面を有するドナーウェハから半導体材料の薄層を形成するための方法 | |
CN101084577B (zh) | 修整通过组装两晶片构成的结构的方法 | |
US8772875B2 (en) | Semiconductor on glass substrate with stiffening layer | |
KR101469282B1 (ko) | Soi 웨이퍼의 제조 방법 | |
US20060014363A1 (en) | Thermal treatment of a semiconductor layer | |
KR20070116224A (ko) | 접합 웨이퍼의 제조방법 및 접합 웨이퍼 | |
WO2007094233A1 (ja) | Soi基板およびsoi基板の製造方法 | |
JP2010538459A (ja) | 熱処理を用いる剥離プロセスにおける半導体ウエハの再使用 | |
EP2589067A1 (en) | Oxygen plasma conversion process for preparing a surface for bonding | |
US7276427B2 (en) | Method for manufacturing SOI wafer | |
US8367519B2 (en) | Method for the preparation of a multi-layered crystalline structure | |
KR20110115570A (ko) | 절연체-상-실리콘 구조의 가공 방법 | |
EP1548822A1 (en) | Method for manufacturing soi wafer | |
KR100549257B1 (ko) | 에스오아이 웨이퍼의 표면 정밀 가공 방법 | |
TW202347608A (zh) | 用於製作雙重絕緣體上半導體結構之方法 | |
TW202347607A (zh) | 用於製作雙重絕緣體上半導體結構之方法 | |
KR20160052551A (ko) | 접합 웨이퍼의 제조방법 | |
JP2023528784A (ja) | 非常に高い温度に対応する剥離可能な仮基板、及び前記基板から加工層を移動させるプロセス | |
KR20070019697A (ko) | 반도체 층의 열처리 방법 | |
JPH0964318A (ja) | 基板及びその製造方法 | |
KR20080020389A (ko) | Soi 웨이퍼 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100727 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100730 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20101101 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20101109 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20101130 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20101207 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110422 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110707 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110930 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111026 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141104 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4855254 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |