JP2007036185A - 複合ウエハ構造の製造方法 - Google Patents

複合ウエハ構造の製造方法 Download PDF

Info

Publication number
JP2007036185A
JP2007036185A JP2006062562A JP2006062562A JP2007036185A JP 2007036185 A JP2007036185 A JP 2007036185A JP 2006062562 A JP2006062562 A JP 2006062562A JP 2006062562 A JP2006062562 A JP 2006062562A JP 2007036185 A JP2007036185 A JP 2007036185A
Authority
JP
Japan
Prior art keywords
wafer
device wafer
bonding surface
base
base wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006062562A
Other languages
English (en)
Other versions
JP4611227B2 (ja
Inventor
Jer-Liang Yeh
ジャー−リアン イエー
Jing-Yi Huang
ジン−イィ ファン
Wen-Ching Hsu
ウェン−チン ス
Ya-Lan Ho
ヤー−ラン ホ
Sung-Lin Hsu
スン−リン ス
Jung-Tsung Wang
ジュン−ツン ワン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sino American Silicon Products Inc
Original Assignee
Sino American Silicon Products Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sino American Silicon Products Inc filed Critical Sino American Silicon Products Inc
Publication of JP2007036185A publication Critical patent/JP2007036185A/ja
Application granted granted Critical
Publication of JP4611227B2 publication Critical patent/JP4611227B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】複合ウエハ構造の製造方法を提供すること。
【解決手段】(a)第1の周縁、接合面、および底面を有するデバイス・ウエハを準備するステップと、(b)前記デバイス・ウエハの前記第1の周縁に沿って前記接合面上に溝を形成するステップであって、余白が、前記溝と前記デバイス・ウエハの前記第1の周縁との間に存在するステップと、(c)上面を有するベース・ウエハを準備するステップと、(d)前記ベース・ウエハの前記上面上へ前記デバイス・ウエハの前記接合面を接合するステップと、(e)前記複合ウエハ構造を完成させるために、前記デバイス・ウエハの最初の厚さが求める厚さに減少するまで、前記デバイス・ウエハの前記底面を研削および研磨するステップとを含み、前記デバイス・ウエハの前記底面の前記研削および研磨中に、前記溝の先端で誘発される亀裂によって前記余白が破断し、次いで取り除かれること。
【選択図】図1

Description

本発明は、複合ウエハ構造の製造方法に関し、より詳細には、複合ウエハ構造の製造中に誘発される割れを能動的に制御し、さらに望まれていない縁部損傷から複合ウエハを保護する複合ウエハ構造の製造方法に関する。
シリコン・オン・インシュレータ(SOI)構造などの複合ウエハ構造は、半導体プロセスまたは微小電気機械プロセスの基板となるように広範囲に使用されてきた。下記は、複合ウエハ構造の製造中にしばしば起こる縁部損傷を示す典型的なSOI構造の一例である。
図1を参照されたい。図1は、典型的なSOI構造1の断面図である。SOI構造1は、基本的にはデバイス・ウエハ12とベース・ウエハ14とを含む。
図1に示すように、デバイス・ウエハ12は、接合面122および底面124を有する。SOI構造1の製造方法によれば、デバイス・ウエハ12は、それ自体の接合面122で、ベース・ウエハ14の上面142に接合される。具体的には、酸化シリコン層16が、接合工程の前にデバイス・ウエハ12の接合面122上および/またはベース・ウエハ14の上面142上に形成される。図1は、ベース・ウエハ14の上面142上にのみ形成された酸化層16の一例である。さらに、デバイス・ウエハ12とベース・ウエハ14の間の接合強度を強化するために、接合されるデバイス・ウエハ12およびベース・ウエハ14にアニール処理が実行されることができる。通常、デバイス・ウエハ12の最初の厚さが求める厚さに減少されるまで、化学的機械的研磨(CMP)加工がデバイス・ウエハ12の底面124に実行される。
しかし、加工機械自体の位置合わせにおける限界により、デバイス・ウエハ12とベース・ウエハ14を接合した後、ベース・ウエハ14の上面142とデバイス・ウエハ12の接合面122とは、それらの縁部で互いに正確に接合することができず、それらの縁部間にずれが残る。デバイス・ウエハ12の厚さを減らすためにデバイス・ウエハ12の底面124に対して後続の研削加工をしている間に、上記のデバイス・ウエハ12の縁部は、研削機からの負荷に耐えることができず、さらに予想外の割れが生じ、その割れ(図1に126番として示される)は縁部損傷と呼ばれている。上記のSOI構造の縁部損傷は、SOI構造の利用できる領域を低減させ、その結果の半導体集積回路の製造プロセスでウエハの材料を浪費することになる。縁部損傷は、SOI構造に関する大量生産の歩留りさえも減少させる。上記の縁部損傷の問題は、他のタイプの複合ウエハ構造でも容易に生じることに留意されたい。
製造プロセス中のSOI構造の縁部損傷の確率を減らすことに関して多くの文献が開示されている(例えば、特許文献1〜3参照。)。
従来技術を理解してみると、それらすべては明らかに、割れの発生を防止するために、受動的な割れ制御の観点に基づいている。しかし、従来技術を適用することによる複合ウエハ構造に関する大量生産は、縁部損傷を防止することができない。さらに、一部の従来技術では、製造プロセスの複雑さも増加する。
従来技術と比較して、本発明に含まれる複合ウエハ構造の製造は、能動的な割れ制御の観点に基づいている。つまり、(縁部損傷を与えることがあり得る割れとは異なる)割れが確実に生じ、制御されるはずであり、それにより、複合ウエハ構造の製造方法を改善するということである。
米国特許第5823325号 米国特許第6541356号 米国特許第6717217号
したがって本発明の目的は、複合ウエハ構造の製造方法を提供することである。具体的には、本発明による方法は、複合ウエハ構造の製造中に誘発される割れを能動的に制御し、さらに、望まれていない縁部損傷を防止する破壊力学理論に基づいている。このことにより、本発明による方法は、複合ウエハ構造に関する産業的大量生産の歩留りを改善することができる。
本発明の第1の好ましい実施形態によれば、複合ウエハ構造の製造方法は、まずデバイス・ウエハを準備することである。このデバイス・ウエハは、第1の周縁、接合面、および底面を有する。結果として、溝がデバイス・ウエハの第1の周縁に沿って接合面上に形成され、溝とデバイス・ウエハの第1の周縁との間には余白が存在する。その後、ベース・ウエハが準備される。このベース・ウエハは、上面を有する。次いで、デバイス・ウエハの接合面が、ベース・ウエハの上面上へ接合される。最後に、デバイス・ウエハの最初の厚さが求める厚さに減少するまで、デバイス・ウエハの底面の研削および研磨加工が実行されて、複合ウエハ構造を完成させる。具体的には、デバイス・ウエハの底面の研削および研磨中に溝の先端で誘発される亀裂によって余白が破断し、次いで取り除かれる。
本発明の第2の好ましい実施形態によれば、複合ウエハ構造を製造する方法は、まずデバイス・ウエハを準備することである。デバイス・ウエハは、第1の周縁、接合面、および底面を有する。結果として、第1の周縁に沿い、かつ余白により第1の周縁から隔たった領域で、水素イオン注入処理がデバイス・ウエハの接合面に対して実行され、その結果その領域で、接合面付近から接合面下の所定の深さまでデバイス・ウエハ内に水素イオンが注入される。その後、ベース・ウエハが準備される。このベース・ウエハは、上面を有する。結果として、デバイス・ウエハの接合面が、ベース・ウエハの上面上へ接合される。次いで、接合面付近から接合面下の所定の深さまでデバイス・ウエハ内に分布するマイクロ・ボイドへと注入された水素イオンを集めるために、接合されたデバイス・ウエハおよびベース・ウエハにアニール処理が実行される。最後に、デバイス・ウエハの最初の厚さが求める厚さに減少するまで、デバイス・ウエハの底面の研削および研磨加工が実行されて、複合ウエハ構造を完成させる。具体的には、デバイス・ウエハの底面の研削および研磨中にマイクロ・ボイドによって余白が破断し、次いで取り除かれる。
本発明の効果および趣旨は、添付の図面と併せて、以下の詳述によって理解されることができる。
本発明は、複合ウエハ構造の製造方法を提供するものである。詳細には、本発明は、複合ウエハ構造の製造中に誘発される割れを能動的に制御し、さらに、望まれていない縁部損傷から複合ウエハを保護する複合ウエハ構造の製造方法に関する。
図2A〜図2Hを参照されたい。図2A〜図2Hは、本発明の第1の好ましい実施形態による複合ウエハ構造の製造方法を説明するための断面図である。
図2Aに示すように、まず第1にデバイス・ウエハ22が準備される。デバイス・ウエハ22は、第1の周縁221、接合面222、および底面224を有する。
結果として、図2Bに示すように、溝226がデバイス・ウエハ22の第1の周縁221に沿って接合面222上に形成される。溝226とデバイス・ウエハ22の第1の周縁221との間には余白228が存在することに留意されたい。余白228の太さは、d1である。
実際には、溝の断面は、先端の応力集中係数を改善することができるV形または他の形であり得る。
一実施形態では、溝226は、機械的加工、レーザー切断加工、エッチング加工、またはウォータージェット切断加工によって形成されることができる。
結果として、図2Cに示すように、ベース・ウエハ24が準備される。ベース・ウエハ24は、第2の周縁241および上面242を有する。
さらに、実際的な要件によれば、酸化層が、デバイス・ウエハ22の接合面222上および/またはベース・ウエハ24の上面242上に形成されることができる。図2Dに示すように、図2Dは、ベース・ウエハ24の上面242上にのみ形成された酸化層26の一例である。
その後、図2Eに示すように、デバイス・ウエハ22の接合面222は、ベース・ウエハ24の上面242上へ接合される。さらに、デバイス・ウエハ22とベース・ウエハ24の間の接合強度を強化するために、接合されたデバイス・ウエハ22およびベース・ウエハ24にアニール処理が実行されることができる。デバイス・ウエハ22の接合面222がベース・ウエハ24の上面242上へ接合される前に、デバイス・ウエハ22の接合面222とベース・ウエハ24の上面242にプラズマ処理が加えられる。これにより、デバイス・ウエハ22とベース・ウエハ24の間の接合強度は強化されることができ、その結果のアニール処理の温度はあまり高くなくなる。
加工機械自体の位置合わせにおける限界により、デバイス・ウエハとベース・ウエハを接合した後に、デバイス・ウエハ22の接合面222とベース・ウエハ24の上面242との間で接合されない領域が存在することに留意されたい。図2Eに示すように、ベース・ウエハ24の上面242と接合されていないデバイス22の接合面222上の最大半径距離は、不整合なずれd2として画定される。実用的な用途では、余白228の太さd1は、不整合なずれd2と等しい、またはそれよりも大きい。これは、余白の太さの設計は、関連する加工条件の下で加工機械によって生じる可能性のある不整合なずれの最大値に基づくということである。デバイス・ウエハとベース・ウエハを接合した後に、溝全体がベース・ウエハ上に位置することを保証するために、余白の太さは、不整合なずれと等しい、またはそれよりも大きくなければならない。
その後、デバイス・ウエハの最初の厚さが求める厚さに減少するまで、CMP加工などのデバイス・ウエハの底面の研削および研磨加工が実行されて、図2Hに示すように複合ウエハ構造を完成させる。
具体的には、図2Fに示すように、デバイス・ウエハ22の底面224の研削および研磨中、溝226の先端は応力集中係数を有するので、溝226の先端で亀裂が生じる。亀裂は、底面224に対して垂直な方向に沿って広範囲に成長し拡がって、さらに余白228上に割れを発生させる。このとき、デバイス・ウエハ22の残余厚Tは、最初の厚さTiniと求める厚さTexpの間である。図2Gに示すように、デバイス・ウエハ22の底面224を研削している間、デバイス・ウエハ22の厚さが求める厚さTexpへと減少する前に、破断した余白228はデバイス・ウエハ22から離れ、次いで取り除かれる。
さらに、本発明の第1の好ましい実施形態の方法によれば、ベース・ウエハ24の第2の周縁241は、ベース・ウエハ24の直径がデバイス・ウエハ22の直径と等しくなるように小さくされるまで、さらに研削またはレーザー切断されることができる。
一実施形態では、デバイス・ウエハ22およびベース・ウエハ24は、どちらも半導体材料から形成されてホモ接合構造を形成する。例えば、SOI構造を形成するために本発明の第1の好ましい実施形態の製造方法を適用する一方で、デバイス・ウエハおよびベース・ウエハはどちらもシリコン材料から形成される。
別の実施形態では、デバイス・ウエハ22は第1の半導体材料から形成され、ベース・ウエハ24は第1の半導体材料と異なる第2の半導体材料から形成されて、ヘテロ接合構造を形成する。例えば、第2の半導体材料はシリコン材料であり、第1の半導体材料は、SiGe材料、LiNbO材料、サファイヤ材料、および酸化物材料からなる群から選択される材料である。
図3A〜図3Iを参照されたい。これらの図は、本発明の第2の好ましい実施形態による複合ウエハ構造の製造方法を説明するための断面図である。
図3Aに示すように、まず第1に、デバイス・ウエハ32が準備される。デバイス・ウエハ32は、第1の周縁321、接合面322、および底面324を有する。
結果として、図3Bに示すように、第1の周縁321に沿い、かつ余白328により第1の周縁321から隔たった領域で、水素イオン注入処理がデバイス・ウエハ32の接合面322に対して実行され、その結果その領域で、接合面322付近から接合面322下の所定の深さdpreまでデバイス・ウエハ32内に水素イオンが注入される。余白328の太さは、d1である。
その後、図3Cに示すように、ベース・ウエハ34が準備される。ベース・ウエハ34は、第2の周縁341および上面342を有する。
さらに、実際的な要件によれば、酸化層が、デバイス・ウエハ32の接合面322上および/またはベース・ウエハ34の上面342上に形成されることができる。図3Dに示すように、図3Dは、ベース・ウエハ34の上面342上にのみ形成された酸化層36の一例である。
その後、図3Eに示すように、デバイス・ウエハ32の接合面322は、ベース・ウエハ34の上面342上へ接合される。
加工機械自体の位置合わせにおける限界により、デバイス・ウエハとベース・ウエハを接合した後に、デバイス・ウエハ32の接合面322とベース・ウエハ34の上面342との間で接合されない領域が存在することに留意されたい。図3Eに示すように、ベース・ウエハ34の上面342と接合されていないデバイス32の接合面322上の最大半径距離は、不整合なずれd2として画定される。実用的な用途では、余白328の太さd1は、不整合なずれd2と等しい、またはそれよりも大きい。これは、余白の太さの設計は、関連する加工条件の下で加工機械によって生じる可能性のある不整合なずれの最大値に基づくということである。デバイス・ウエハとベース・ウエハを接合した後に、デバイス・ウエハの水素イオンが注入された領域がベース・ウエハ上に位置することを保証するために、余白の太さは、不整合なずれと等しい、またはそれよりも大きくなければならない。
その後、図3Fに示すように、接合面322付近から接合面322下の所定の深さdpreまでデバイス・ウエハ32内に分布するマイクロ・ボイド326へと注入された水素イオンを集めるために、接合されたデバイス・ウエハ32およびベース・ウエハ34にアニール処理が実行される。このとき、デバイス・ウエハ32とベース・ウエハ34の間の接合強度は、温度を制御することによって強化されることができる。デバイス・ウエハ32の接合面322がベース・ウエハ34の上面342上へ接合される前に、デバイス・ウエハ32の接合面322とベース・ウエハ34の上面342にプラズマ処理が加えられる。これにより、デバイス・ウエハ32とベース・ウエハ34の間の接合強度は強化されることができ、その結果のアニール処理の温度はあまり高くなくなる。
結果として、図3Iに示すように、デバイス・ウエハ32の最初の厚さTiniが求める厚さTexpに減少するまで、CMP加工などのデバイス・ウエハ32の底面324の研削および研磨加工が実行されて、複合ウエハ構造3を完成させる。
具体的には、図3Gに示すように、デバイス・ウエハ32の底面324の研削および研磨中、マイクロ・ボイド326が研削機からの負荷に耐えることができず、マイクロ・ボイド326周辺に亀裂が生じる。マイクロ・ボイドの分布に基づいて亀裂が、底面324に対して垂直な方向に沿って広範囲に成長し拡がり、余白328上に割れを発生させる。このとき、デバイス・ウエハ32の残余厚Tは、最初の厚さTiniと求める厚さTexpの間である。図3Hに示すように、デバイス・ウエハ32の底面324を研削している間、デバイス・ウエハ32の厚さが求める厚さTexpへと減少する前に、破断した余白328はデバイス・ウエハ32から離れ、次いで取り除かれる。
さらに、本発明の第2の好ましい実施形態の方法によれば、ベース・ウエハ34の第2の周縁341は、ベース・ウエハ34の直径がデバイス・ウエハ32の直径と等しくなるように小さくされるまで、さらに研削またはレーザー切断されることができる。
一実施形態では、デバイス・ウエハ32およびベース・ウエハ34は、どちらも半導体材料から形成されてホモ接合構造を形成する。例えば、SOI構造を形成するために本発明の第2の好ましい実施形態の製造方法を適用する一方で、デバイス・ウエハおよびベース・ウエハはどちらもシリコン材料から形成される。
別の実施形態では、デバイス・ウエハ32は第1の半導体材料から形成され、ベース・ウエハ34は第1の半導体材料と異なる第2の半導体材料から形成されて、ヘテロ接合構造を形成する。例えば、第2の半導体材料はシリコン材料であり、第1の半導体材料は、SiGe材料、LiNbO材料、サファイヤ材料、および酸化物材料からなる群から選択される材料である。
明らかに、本発明による複合ウエハ構造の製造は、従来技術の複合ウエハ構造の製造と比較して、能動的かつ効果的に割れを制御し、さらに、望まれていない縁部損傷を防止するものである。これにより、本発明による複合ウエハ構造の製造は、複合ウエハ構造に関する産業的大量生産の歩留りを改善するために有用である。
上記の例および説明により、本発明の特徴および趣旨が十分に説明されるであろうことが期待される。当業者は、本発明の教示を保持しながら、デバイスの多数の修正および変更がなされることができることに容易に気付くであろう。したがって、上記の開示は、添付の特許請求の範囲の境界および範囲によってのみ限定されるものとして解釈されるべきである。
典型的SOI構造の断面図である。 本発明の第1の好ましい実施形態による複合ウエハ構造の製造方法を説明するための断面図である。 本発明の第1の好ましい実施形態による複合ウエハ構造の製造方法を説明するための断面図である。 本発明の第1の好ましい実施形態による複合ウエハ構造の製造方法を説明するための断面図である。 本発明の第1の好ましい実施形態による複合ウエハ構造の製造方法を説明するための断面図である。 本発明の第1の好ましい実施形態による複合ウエハ構造の製造方法を説明するための断面図である。 本発明の第1の好ましい実施形態による複合ウエハ構造の製造方法を説明するための断面図である。 本発明の第1の好ましい実施形態による複合ウエハ構造の製造方法を説明するための断面図である。 本発明の第1の好ましい実施形態による複合ウエハ構造の製造方法を説明するための断面図である。 本発明の第2の好ましい実施形態による複合ウエハ構造の製造方法を説明するための断面図である。 本発明の第2の好ましい実施形態による複合ウエハ構造の製造方法を説明するための断面図である。 本発明の第2の好ましい実施形態による複合ウエハ構造の製造方法を説明するための断面図である。 本発明の第2の好ましい実施形態による複合ウエハ構造の製造方法を説明するための断面図である。 本発明の第2の好ましい実施形態による複合ウエハ構造の製造方法を説明するための断面図である。 本発明の第2の好ましい実施形態による複合ウエハ構造の製造方法を説明するための断面図である。 本発明の第2の好ましい実施形態による複合ウエハ構造の製造方法を説明するための断面図である。 本発明の第2の好ましい実施形態による複合ウエハ構造の製造方法を説明するための断面図である。 本発明の第2の好ましい実施形態による複合ウエハ構造の製造方法を説明するための断面図である。
符号の説明
3 複合ウエハ構造
22、32 デバイス・ウエハ
221、321 第1の周縁
222、322 接合面
224、324 底面
226 溝
228、328 余白
24、34 ベース・ウエハ
241、341 第2の周縁
242、342 上面
26、36 酸化層
326 マイクロ・ボイド

Claims (20)

  1. 複合ウエハ構造の製造方法であって、
    (a)第1の周縁、接合面、および底面を有するデバイス・ウエハを準備するステップと、
    (b)前記デバイス・ウエハの前記第1の周縁に沿って前記接合面上に溝を形成するステップであって、余白が、前記溝と前記デバイス・ウエハの前記第1の周縁との間に存在するステップと、
    (c)上面を有するベース・ウエハを準備するステップと、
    (d)前記ベース・ウエハの前記上面上へ前記デバイス・ウエハの前記接合面を接合するステップと、
    (e)前記複合ウエハ構造を完成させるために、前記デバイス・ウエハの最初の厚さが求める厚さに減少するまで、前記デバイス・ウエハの前記底面を研削および研磨するステップとを含み、
    前記デバイス・ウエハの前記底面の前記研削および研磨中に、前記溝の先端で誘発される亀裂によって前記余白が破断し、次いで取り除かれることを特徴とする方法。
  2. 前記ベース・ウエハが第2の周縁を有し、ステップ(d)の後で、前記ベース・ウエハの前記上面と接合されていない前記デバイスの前記接合面上の最大半径距離が不整合なずれとして画定され、前記余白の太さが前記不整合なずれと等しい、またはそれよりも大きいことを特徴とする請求項1に記載の方法。
  3. 前記ベース・ウエハの直径が、前記デバイス・ウエハの直径と等しくなるように小さくされるまで、前記ベース・ウエハの前記第2の周縁を研削またはレーザー切断するステップをさらに含むことを特徴とする請求項2に記載の方法。
  4. ステップ(d)とステップ(e)の間に、
    前記デバイス・ウエハと前記ベース・ウエハの間の接合強度を強化するためにアニール処理を実行するステップをさらに含むことを特徴とする請求項1に記載の方法。
  5. ステップ(d)で、前記デバイス・ウエハの前記接合面が前記ベース・ウエハの前記上面上へ接合される前に、プラズマ処理が、前記デバイス・ウエハの前記接合面および前記ベース・ウエハの前記上面に加えられることを特徴とする請求項4に記載の方法。
  6. 前記溝が、機械的加工、レーザー切断加工、エッチング加工、またはウォータージェット切断加工によって形成されることを特徴とする請求項1に記載の方法。
  7. 前記デバイス・ウエハおよび前記ベース・ウエハが、どちらも半導体材料から形成されることを特徴とする請求項1に記載の方法。
  8. ステップ(c)とステップ(d)の間に、
    前記デバイス・ウエハの前記接合面および/または前記ベース・ウエハの前記上面上に酸化層を形成するステップをさらに含むことを特徴とする請求項7に記載の方法。
  9. 前記半導体材料がシリコン材料であることを特徴とする請求項8に記載の方法。
  10. 前記デバイス・ウエハが第1の半導体材料から形成され、前記ベース・ウエハが前記第1の半導体材料と異なる第2の半導体材料から形成されることを特徴とする請求項1に記載の方法。
  11. 前記第2の半導体材料がシリコン材料であり、前記第1の半導体材料が、SiGe材料、LiNbO材料、サファイヤ材料、および酸化物材料からなる群から選択される材料であることを特徴とする請求項10に記載の方法。
  12. 複合ウエハ構造の製造方法であって、
    (a)第1の周縁、接合面、および底面を有するデバイス・ウエハを準備するステップと、
    (b)前記第1の周縁に沿い、かつ余白により前記第1の周縁から隔たった領域で、水素イオン注入処理が前記デバイス・ウエハの前記接合面に対して実行されるステップであって、その結果前記領域で、前記接合面付近から前記接合面下の所定の深さまで前記デバイス・ウエハ内に水素イオンが注入されるステップと、
    (c)上面を有するベース・ウエハを準備するステップと、
    (d)前記ベース・ウエハの前記上面上へ前記デバイス・ウエハの前記接合面を接合するステップと、
    (e)前記接合面付近から前記接合面下の前記所定の深さまで、前記デバイス・ウエハ内に分布するマイクロ・ボイドへと注入された水素イオンを集めるためにアニール処理を実行するステップと、
    (f)前記複合ウエハ構造を完成させるために、前記デバイス・ウエハの最初の厚さが求める厚さに減少するまで、前記デバイス・ウエハの前記底面を研削および研磨するステップとを含み、
    前記デバイス・ウエハの前記底面の前記研削および研磨中に、前記マイクロ・ボイドによって前記余白が破断し、次いで取り除かれることを特徴とする方法。
  13. 前記ベース・ウエハが第2の周縁を有し、前記ベース・ウエハの前記上面上へ前記デバイス・ウエハの前記接合面を接合するステップの後で、前記ベース・ウエハの前記上面と接合されていない前記デバイスの前記接合面上の最大半径距離が不整合なずれとして画定され、前記余白の太さが前記不整合なずれと等しい、またはそれよりも大きいことを特徴とする請求項12に記載の方法。
  14. 前記ベース・ウエハの直径が、前記デバイス・ウエハの直径と等しくなるように小さくされるまで、前記ベース・ウエハの前記第2の周縁を研削またはレーザー切断するステップをさらに含むことを特徴とする請求項13に記載の方法。
  15. ステップ(d)で、前記デバイス・ウエハの前記接合面が前記ベース・ウエハの前記上面上へ接合される前に、プラズマ処理が、前記デバイス・ウエハの前記接合面および前記ベース・ウエハの前記上面に加えられることを特徴とする請求項12に記載の方法。
  16. 前記デバイス・ウエハおよび前記ベース・ウエハが、どちらも半導体材料から形成されることを特徴とする請求項12に記載の方法。
  17. ステップ(c)とステップ(d)の間に、
    前記デバイス・ウエハの前記接合面および/または前記ベース・ウエハの前記上面上に酸化層を形成するステップをさらに含むことを特徴とする請求項16に記載の方法。
  18. 前記半導体材料がシリコン材料であることを特徴とする請求項17に記載の方法。
  19. 前記デバイス・ウエハが第1の半導体材料から形成され、前記ベース・ウエハが前記第1の半導体材料と異なる第2の半導体材料から形成されることを特徴とする請求項12に記載の方法。
  20. 前記第2の半導体材料がシリコン材料であり、前記第1の半導体材料が、SiGe材料、LiNbO材料、サファイヤ材料、および酸化物材料からなる群から選択される材料であることを特徴とする請求項19に記載の方法。
JP2006062562A 2005-07-22 2006-03-08 複合ウエハ構造の製造方法 Expired - Fee Related JP4611227B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW094124815A TWI270928B (en) 2005-07-22 2005-07-22 Method of manufacturing composite wafer sructure

Publications (2)

Publication Number Publication Date
JP2007036185A true JP2007036185A (ja) 2007-02-08
JP4611227B2 JP4611227B2 (ja) 2011-01-12

Family

ID=37679611

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006062562A Expired - Fee Related JP4611227B2 (ja) 2005-07-22 2006-03-08 複合ウエハ構造の製造方法

Country Status (3)

Country Link
US (1) US7816233B2 (ja)
JP (1) JP4611227B2 (ja)
TW (1) TWI270928B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008008864A1 (de) 2007-02-16 2008-08-28 Exedy Corp., Neyagawa Überbrückungsvorrichtung und mit einer solchen ausgestattete hydraulische Drehmomentübertragungsvorrichtung
JP2016522584A (ja) * 2013-06-19 2016-07-28 ソイテック 回路の層を転写するための方法
WO2019208359A1 (ja) * 2018-04-27 2019-10-31 東京エレクトロン株式会社 基板処理システム及び基板処理方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4839818B2 (ja) * 2005-12-16 2011-12-21 信越半導体株式会社 貼り合わせ基板の製造方法
JP6396854B2 (ja) * 2015-06-02 2018-09-26 信越化学工業株式会社 酸化物単結晶薄膜を備えた複合ウェーハの製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0799295A (ja) * 1993-06-07 1995-04-11 Canon Inc 半導体基体の作成方法及び半導体基体
JPH10135147A (ja) * 1996-11-01 1998-05-22 Nippon Telegr & Teleph Corp <Ntt> 結晶薄膜の製造方法及び太陽電池の製造方法
JP2003234455A (ja) * 2002-02-07 2003-08-22 Matsushita Electric Ind Co Ltd 電子デバイスの製造方法、電子デバイスおよび電子デバイス装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0652400B1 (en) * 1993-11-05 2000-09-20 Vari-Lite, Inc. Light pattern generator (gobo) and laser ablation method and apparatus for making it
US6247820B1 (en) * 1995-02-13 2001-06-19 Johnson Controls Technology Company Electro-optic mirror with contrasting display
US6743723B2 (en) * 1995-09-14 2004-06-01 Canon Kabushiki Kaisha Method for fabricating semiconductor device
CN100342443C (zh) * 1995-10-09 2007-10-10 松下电器产业株式会社 光盘条形码形成方法和光盘重放装置
TW346213U (en) 1997-08-01 1998-11-21 Acer Peripherals Inc Improvement for multiple pushing key
JP3324469B2 (ja) * 1997-09-26 2002-09-17 信越半導体株式会社 Soiウエーハの製造方法ならびにこの方法で製造されるsoiウエーハ
WO2001093334A1 (fr) * 2000-05-30 2001-12-06 Shin-Etsu Handotai Co.,Ltd. Procede de fabrication d'une plaquette collee et cette derniere
US6808778B2 (en) * 2000-07-04 2004-10-26 Tdk Corporation Optical recording medium
JP2002353424A (ja) * 2001-03-23 2002-12-06 Seiko Epson Corp 基板装置の製造方法及び基板装置、電気光学装置の製造方法及び電気光学装置、並びに電子機器
US6541356B2 (en) 2001-05-21 2003-04-01 International Business Machines Corporation Ultimate SIMOX
US7129123B2 (en) * 2002-08-27 2006-10-31 Shin-Etsu Handotai Co., Ltd. SOI wafer and a method for producing an SOI wafer
JP2004087768A (ja) * 2002-08-27 2004-03-18 Shin Etsu Handotai Co Ltd Soiウエーハの製造方法
JP2004134672A (ja) * 2002-10-11 2004-04-30 Sony Corp 超薄型半導体装置の製造方法および製造装置、並びに超薄型の裏面照射型固体撮像装置の製造方法および製造装置
TW200520063A (en) * 2003-10-09 2005-06-16 Matsushita Electric Ind Co Ltd Junction-forming method and object to be processed and formed by using the same
US7271076B2 (en) * 2003-12-19 2007-09-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film integrated circuit device and manufacturing method of non-contact type thin film integrated circuit device
JP2005347301A (ja) * 2004-05-31 2005-12-15 Canon Inc 基板の作製方法
US7572738B2 (en) * 2005-05-23 2009-08-11 Sony Corporation Crack stop trenches in multi-layered low-k semiconductor devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0799295A (ja) * 1993-06-07 1995-04-11 Canon Inc 半導体基体の作成方法及び半導体基体
JPH10135147A (ja) * 1996-11-01 1998-05-22 Nippon Telegr & Teleph Corp <Ntt> 結晶薄膜の製造方法及び太陽電池の製造方法
JP2003234455A (ja) * 2002-02-07 2003-08-22 Matsushita Electric Ind Co Ltd 電子デバイスの製造方法、電子デバイスおよび電子デバイス装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008008864A1 (de) 2007-02-16 2008-08-28 Exedy Corp., Neyagawa Überbrückungsvorrichtung und mit einer solchen ausgestattete hydraulische Drehmomentübertragungsvorrichtung
JP2016522584A (ja) * 2013-06-19 2016-07-28 ソイテック 回路の層を転写するための方法
WO2019208359A1 (ja) * 2018-04-27 2019-10-31 東京エレクトロン株式会社 基板処理システム及び基板処理方法
CN112005341A (zh) * 2018-04-27 2020-11-27 东京毅力科创株式会社 基板处理系统和基板处理方法
JPWO2019208359A1 (ja) * 2018-04-27 2021-05-13 東京エレクトロン株式会社 基板処理システム及び基板処理方法
JP7109537B2 (ja) 2018-04-27 2022-07-29 東京エレクトロン株式会社 基板処理システム及び基板処理方法
US11450523B2 (en) 2018-04-27 2022-09-20 Tokyo Electron Limited Substrate processing system with eccentricity detection device and substrate processing method
CN112005341B (zh) * 2018-04-27 2024-01-09 东京毅力科创株式会社 基板处理系统和基板处理方法

Also Published As

Publication number Publication date
JP4611227B2 (ja) 2011-01-12
TWI270928B (en) 2007-01-11
US20070020873A1 (en) 2007-01-25
US7816233B2 (en) 2010-10-19
TW200705525A (en) 2007-02-01

Similar Documents

Publication Publication Date Title
US8628674B2 (en) Method for trimming a structure obtained by the assembly of two plates
KR101185426B1 (ko) 복합 트리밍 방법
JP4425631B2 (ja) 超小型構成部品を含む薄膜層を製造するための方法
US20050233544A1 (en) Method of smoothing the outline of a useful layer of material transferred onto a support substrate
JP4611227B2 (ja) 複合ウエハ構造の製造方法
KR102229397B1 (ko) 하이브리드 기판의 제조 방법 및 하이브리드 기판
US20100048000A1 (en) Method of manufacturing semiconductor chips
TWI668800B (zh) 脆性基板之分斷方法
CN102136448A (zh) 对结构进行退火的退火过程
CN100399540C (zh) 复合晶片结构的制造方法
JP2010232378A (ja) 半導体装置の製造方法
JP7206465B2 (ja) イオン注入ステップ中のドナー基板の縁部におけるゾーンのマスキング
KR101910100B1 (ko) Soi 웨이퍼의 제조방법
JP2007242699A (ja) 半導体素子の製造方法及び半導体基板
US7956441B2 (en) Method of increasing the area of a useful layer of material transferred onto a support
JP4531694B2 (ja) 支持体に転移する材料から成る有用な層の面積を拡大する方法
US9245942B2 (en) Composite substrate, electronic component, and method of manufacturing composite substrate and electronic component
EP1523773B1 (en) Method of smoothing the outline of a useful layer of material transferred onto a support substrate
JP2008034875A (ja) 半導体装置及びその製造方法
JP4652053B2 (ja) 支持基板へ転送される有用な材料層の面積を増加させる方法
JP2008071907A (ja) 半導体チップの製造方法、及び半導体チップ
CN114695078A (zh) 具有一个或多个支撑结构的半导体结构
JP2007227459A (ja) Soi基板の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100302

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100409

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101005

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101013

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131022

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4611227

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees