JP7206465B2 - イオン注入ステップ中のドナー基板の縁部におけるゾーンのマスキング - Google Patents

イオン注入ステップ中のドナー基板の縁部におけるゾーンのマスキング Download PDF

Info

Publication number
JP7206465B2
JP7206465B2 JP2019536174A JP2019536174A JP7206465B2 JP 7206465 B2 JP7206465 B2 JP 7206465B2 JP 2019536174 A JP2019536174 A JP 2019536174A JP 2019536174 A JP2019536174 A JP 2019536174A JP 7206465 B2 JP7206465 B2 JP 7206465B2
Authority
JP
Japan
Prior art keywords
donor substrate
zone
implantation
substrate
edge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019536174A
Other languages
English (en)
Other versions
JP2020507916A (ja
Inventor
セヴラン ルーシエ，
フレデリック マゼン，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Soitec SA
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA, Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Soitec SA
Publication of JP2020507916A publication Critical patent/JP2020507916A/ja
Application granted granted Critical
Publication of JP7206465B2 publication Critical patent/JP7206465B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/317—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
    • H01J37/3171—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation for ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01002—Helium [He]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Physical Vapour Deposition (AREA)
  • Element Separation (AREA)

Description

本発明は、半導体オンインシュレータ（ＳｅＯＩ：ｓｅｍｉｃｏｎｄｕｃｔｏｒ－ｏｎ－ｉｎｓｕｌａｔｏｒ）基板を製作する分野に関し、より詳細には、ドナー基板に対して実行されて前記ドナー基板の内部に所定の分離ゾーンを作り出すイオン注入ステップに関する。
半導体オンインシュレータ（ＳｅＯＩ）基板は、スマートカットプロセスを用いて取得できる。このタイプのプロセスでは、層は、ドナー基板のインターフェースに沿って破砕波を伝播することによって、ドナー基板からキャリア基板に移転され、インターフェースは、熱アニール作業中にイオン注入によって事前に脆化される。破砕中に、特に、ＳｅＯＩ基板の縁部に、マイクロメータサイズの粒子が作り出される。
こうしてその後に必要になるのは、ＳｅＯＩ基板及び／又はドナー基板の残部を、ＲＣＡクリーニングプロセスを用いてクリーニングすることである。従って、これは、時間と資源の損失を意味する。
従って、本発明の目的である上記欠点の克服のために提供するプロセスは、ドナー基板から層をキャリア基板上に移転するための所定の分離ゾーンを備えたドナー基板を製作することを可能にし、移転された層を備えたキャリア基板をドナー基板の残部から脱離するステップおいて発生する粒子のレベルを低下させることを可能にする。
本発明の目的は、キャリア基板上に層を移転するプロセスで特に使用されるべきドナー基板の内側の所定の分離ゾーンを形成するためのプロセスによって達成され、プロセスは、ドナー基板の縁部のゾーンの注入量がドナー基板の中央ゾーンの注入量より少ないように実行されるイオン注入ステップを含む、ことを特徴とする。こうして、ドナー基板の縁部のゾーンは、キャリア基板との結合が無いことがあるが、ドナー基板の中央ゾーンより、注入ステップによる損傷が少ない。
こうして、このゾーンでは、キャリア基板の存在に起因する硬直する効果は何らあり得ず、少なめの注入量は、熱結合解除処理中にブリスタや剥離の形成を減少させ、最終的に、粒子の生成を減少させる。
本発明の１つの変形形態によれば、注入ステップは、注入がドナー基板の中央ゾーンに限定されるように実行されることがある。こうして、イオンは、基板の縁部のゾーンに注入されず、したがって、このゾーンは、注入されたイオンがなく、以て、アニール中の粒子の生成を更に減少させる。
本発明の別の変形形態によれば、ドナー基板の縁部のゾーンは、ドナー基板の縁部の面取りゾーンを含むことがあり、或いは、それに限定されることがある。基板の面取りゾーンは、基板の縁部のゾーンに対応し、そこでは、縁部は、縁部の鋭角が壊れるように傾いている。基板の面取りゾーンの幅は、典型的には、０．５～３ｍｍのオーダである。ドナー基板をキャリア基板に結合するとき、面取りゾーンは、未結合のままであり、したがって、熱アニール中のブリスタの形成は、このゾーンに限定されるか又は不存在であることがある。
本発明の１つの変形形態によれば、基板の縁部のゾーンの幅は、１ｍｍ～５ｍｍで構成され、特に、１ｍｍ～２ｍｍで構成されることがある。こうして、基板の縁部のゾーンは、面取りゾーンより僅かに大きいように選択されることがある。
本発明の１つの変形形態によれば、イオンの注入は、マスクを使用して、基板の縁部のゾーンの上又は上方で実行されることがある。本発明の１つの代替形態によれば、イオンの注入は、ドナー基板の縁部のゾーンの注入量がドナー基板の中央ゾーンの注入量より少ないように、特に、注入がドナー基板の中央ゾーンに限定されるように、基板をイオンビームで走査することによって実行されることがある。それらの２つのプロセス変形形態は、簡単なやり方で実行されることがある。
本発明の１つの変形形態によれば、イオンの注入は、水素イオン（Ｈ）の注入、又は、ヘリウムイオン及び水素イオン（Ｈｅ－Ｈ）の同時注入、を含むことがある。
本発明の別の変形形態によれば、プロセスは、特に、第１の注入ステップより少ない注入量で基板の面全体の上に実行される、第２のイオン注入ステップを含むことがある。同時注入の低めの濃度のおかげで、熱アニール作業中の粒子の生成は、回避されるか又は少なくとも減少されることがある。
本発明の１つの変形形態によれば、第１の注入ステップは、ヘリウムイオンの注入であることがあり、第２の注入ステップは、水素イオンの注入であることがある。
本発明の１つの変形形態によれば、ドナー基板の縁部のゾーンの注入量は、１ｅ１６ａｔ／ｃｍ２より少なく、特に、０．５ｅ１６ａｔ／ｃｍ２～７ｅ１６ａｔ／ｃｍ２で構成されることがある。ドナー基板の縁部のゾーンのそういった注入量のために、熱アニール作業中の粒子の生成は、回避されるか又は少なくとも減少されることがある。
本発明の目的は、キャリア基板上に薄い層を移転するプロセスのためのドナー基板によっても達成され、所定の分離ゾーンを含み、ドナー基板の縁部のゾーンの注入量は、特に、上で説明されたプロセスによって生産される、ドナー基板の中央ゾーンの注入量より少ない。利点は、そういった基板の場合に、層移転プロセスの脱離ステップで生成される粒子のレベルの減少が得られるということである。
本発明の目的は、キャリア基板上にドナー基板の薄い層を移転するプロセスによっても達成されることがあり、（ａ）上で説明されたドナー基板をキャリア基板に取着するステップと、（ｂ）ドナー基板の残部をキャリア基板に移転された層から脱離するために、所定の分離ゾーンの部位で脱離作業を実行するステップと、を含む。本発明のドナー基板を使用するこのプロセスの場合、層は、少なめの粒子を生成しつつ移転されることがある。
本プロセスの１つの変形形態によれば、ステップ（ｂ）は、熱アニール作業を含むことがある。
本発明の目的は、注入領域をドナー基板、特に、上で説明されたようなドナー基板、の縁部のゾーンに限定するためのデバイスによっても達成されることがあり、デバイスは、ドナー基板の縁部のゾーンに向けた注入量がドナー基板の中央ゾーンの注入量より少ないように、注入を実行するのに適した手段を含む、ことを特徴とする。こうして、可能であるのは、基板上への注入ゾーンの着座を制御することであり、特に、注入ゾーンを基板の中央ゾーンに範囲決めすることであり、上で説明されたような層移転プロセスでの粒子の生成を減少させることができることである。
本発明の１つの変形形態によれば、注入領域をドナー基板の中央ゾーンに限定するための手段は、マスクを含むことがある。本発明の別の代替形態によれば、マスクは、ドナー基板の上又はその上方に位置決めされたリングであることがある。本発明の１つの代替形態によれば、マスクは、ドナー基板の縁部のゾーンを、１ｍｍ～５ｍｍで、特に、１～２ｍｍで構成される幅全体について、マスキングするように構成されることがある。こうして、基板内の注入プロファイルは、様々な用量を有する注入ゾーンを１つの同じ基板に得るために、簡単なやり方で修正されて予め決定されることがある。
１つの代替形態によれば、本発明の目的は、上で説明されたようなデバイスを含むドナー基板にイオンを注入するためのイオン注入装置によって達成されることもある。こうして、イオン注入装置は、基板上への注入ゾーンの着座を制御すること、特に、注入ゾーンを基板の中央ゾーンに範囲決めすることに関して、より大きな可能性を提供することがある。
本発明は、以下の説明を、参照数値が本発明の要素を識別する添付の図面と共に、参照することによって、理解することができる。
本発明に従ってドナー基板からキャリア基板に薄い層を移転するプロセスの様々なステップを概略示す図である。 本発明に従ってドナー基板からキャリア基板に薄い層を移転するプロセスの様々なステップを概略示す図である。 本発明に従ってドナー基板からキャリア基板に薄い層を移転するプロセスの様々なステップを概略示す図である。 本発明に従ってドナー基板からキャリア基板に薄い層を移転するプロセスの様々なステップを概略示す図である。 本発明に従ってドナー基板からキャリア基板に薄い層を移転するプロセスの様々なステップを概略示す図である。 本発明に従ってドナー基板からキャリア基板に薄い層を移転するプロセスの様々なステップを概略示す図である。 本発明の１つの変形形態に係る注入ステップでの基板の縁部をマスキングする図である。 本発明の１つの変形形態に係る注入作業中の基板の縁部のゾーンをマスキングするために使用されるマスクの上方からの概略図である。 本発明の１つの変形形態に係る注入ステップでの注入イオンビームで走査する作業を概略示す図である。 ドナー基板が２つの連続的な注入ステップに晒される本発明の別の実施形態を概略示す図である。 ドナー基板が２つの連続的な注入ステップに晒される本発明の別の実施形態を概略示す図である。 本発明の１つの変形形態に従って製作される所定の分離ゾーンを含むドナー基板の上方からの図である。 本発明の１つの変形形態に従って製作される所定の分離ゾーンを含むドナー基板のプロファイル図である。 本発明に係る例に従ったドナー基板の注入プロファイルを示す図である。
本発明に係る薄い層をドナー基板からキャリア基板上に移転するプロセスは、図１ａ～１ｆによって詳細に説明される。それは、所定の分離ゾーンをドナー基板に形成するステップ（図１ａ～１ｃ）と、ドナー基板をキャリア基板に取着するステップ（図１ｄ）と、薄い層をドナー基板からキャリア基板上に脱離及び移転するステップ（図１ｅ及び１ｆ）と、を含む。
図１ａは、表面酸化物などの他の層を有するか又は有しないドナー基板１、例えば、シリコン基板や任意の他の半導体基板を示す。ドナー基板１は、その主面３上に、面取りされた部分７を含む基板の縁部５のゾーンを有する。典型的には、面取りゾーンの幅は、０．５ｍｍ～３ｍｍに及ぶ。また、ドナー基板１は、縁部５のゾーン内に範囲決めされた中央ゾーン９を含む。
図１ｂは、主面１３を有するキャリア基板１１を示す。キャリア基板１１は、例えば、シリコン基板や任意の他の半導体基板であり、表面酸化物などの他の層を有するか又は有しない。ドナー基板１と同じように、キャリア基板１１は、面取りゾーン１５をその境界上に有することがある。
次に、図１ｃに例証されているように、ドナー基板１は、イオン種や原子種１７を注入するステップに晒される。この注入プロセスは、衝撃面３に対してドナー基板１の所定の深さｄに最大濃度で種１７をドナー基板１に導入して、弱化ゾーン１９をその中に作り出す。
イオン種や原子種１７の注入は、単一の注入作業、即ち、例えば、水素、ヘリウム、又は任意の他の貴ガスを注入する作業などの単一の原子種の注入であることがある。注入は、イオン種や原子種１７の同時注入、即ち、例えば、ヘリウム（９５ｋｅＶ及び２．５ｅ１６ａｔ／ｃｍ２）と水素（６５ｋｅＶ及び１．５ｅ１６ａｔ／ｃｍ２）との同時注入などの少なくとも２つの異なった種を注入する作業であることもある。
弱化ゾーン１９は、ドナー基板１の層２１と残部２３との間の境界を形成する。弱化ゾーン１９は、本明細書では、所定の分離ゾーンとも呼ばれる。
本発明によれば、注入作業１７は、ドナー基板１の縁部５のゾーンの部位における注入量２５が、ドナー基板１の中央ゾーン９の注入量２７よりも少ないように、実行され、それは図１ｃの概略拡大図に示される。
本発明の１つの変形形態によれば、ドナー基板１の縁部５のゾーンでの注入イオンの用量は、１ｅ１６ａｔ／ｃｍ２未満であるか、さもなければ、前記ゾーンでさえも注入イオンなしである。
図１ｄは、キャリア基板１１が、２つの基板を共に接合するように、その主面１３の一方を介して、ドナー基板１の主面３と接触するステップを示す。２つの基板１及び１１の間の結合は、スタック３１を形成するために結合インターフェース２９において分子接着によって形成される。ドナー基板１及びキャリア基板１１のそれぞれの面取りゾーン７及び１５の部位において、結合３３の無いゾーンが観察されることがある。
図１ｅは、半導体基板３５を作り出す目的で、層２１をキャリア基板１１上に移転するように、ドナー基板１の残部２３から弱化ゾーン１９に沿って脱離するステップを示す。
例として、脱離作業は、熱処理を用いて、図１ｄに例証する多層スタック３１を熱アニール作業に晒すことによって、実行されることがあり、その間において、ドナー基板１の残部２３からの自発的な脱離は、所定の分離ゾーン１９に沿って起こる。この熱脱離作業は、炉内で摂氏１００度～摂氏７００度、好ましくは、摂氏約５００度で典型的に実行される。代替形態として、熱脱離作業は、機械的な処理、例えば、所定の分離ゾーン１９に対するブレードの使用を伴うことがある。
図１ｆは、キャリア基板１１に移転層２１を有する最終の半導体基板３５を示す。従来技術の層移転プロセスと比較して、ドナー基板１の中央ゾーン９に対する縁部５のゾーンへの僅かなイオンの注入は、脱離作業中に半導体基板３５の面３７上とドナー基板１の残部２３の面上との両方で少なめの粒子が作り出されるという効果を有する。
具体的には、図１ｄに例証された多層スタック３１の結合２９の無いゾーンの理由から、このゾーンには、硬直する効果が存在せず、また、縁部５のゾーンへのイオンの大量注入は、従来技術で知られたプロセスに係る層移転プロセスの脱離ステップの熱処理中にブリスタや剥離の形成をもたらす。
粒子の生成を減少させる効果は、表面酸化物の無い半導体層の移転に関して特に目に見える。
図２ａは、マスクが図１ｃに示す注入ステップで使用されるときに、本発明に係るドナー基板１の縁部５のゾーンをマスキングする作業の１つの実施形態を示す。図２ｂは、本発明のこの変形形態に係る注入作業中のドナー基板１の縁部５のゾーンをマスキングするために使用されるマスクを示す。
上で説明したようなドナー基板１は、注入装置４１に配置され、また、上で説明したような原子種やイオン種の注入１７に晒される。従って、この注入プロセスは、所定の深さｄに最大濃度で注入種１７をドナー基板１に導入して、弱化ゾーン１９をその中に作り出す。
マスク４３は、ドナー基板１上に配置されて、縁部５のゾーンを注入作業１７からマスキングし、こうして、このゾーン５へのイオンの注入を回避する。本発明のこの変形形態によれば、マスク４３は、ドナー基板１の少なくとも面取りゾーン７をマスキングする。特に、マスク４３は、ドナー基板１の縁部５のゾーンを、１ｍｍ～５ｍｍ、特に、１～２ｍｍで構成される幅ｌ全体について、マスキングする。
本発明の別の変形形態によれば、マスク４３は、ドナー基板１の上方に配置されることもあり、直接接触することがなく、しかしながら、依然としてイオンビーム１７の経路中にある。
図２ｂは、上から見たマスク４３を概略示す。非限定の様式では、マスク４３は、リングの形状を採る。こうして、ドナー基板１の縁部５のゾーンは、図２ａに例証されているように、イオンが到達していない場合がある。具体的には、イオンは、マスク４３の中に止められる。
マスク４３は、テフロン（登録商標）、アルミニウム、又は任意の他の適切な材料で作製されることがある。１つの変形形態によれば、マスク４３は、ドナー基板１上のレジスト、硬質酸化物、又は窒化物で作られた犠牲マスクであることもあり、それはドナー基板をキャリア基板に取着するステップの前に除去されるであろう。
ドナー基板１の半径Ｒに関して、マスク４３は、ドナー基板１の少なくとも面取り領域７をカバーすることのできる、Ｒから１～５ｍｍを引いた内側半径ｒｍｉｎと、少なくともＲの外側半径ｒｍａｘと、を有する。
マスク４３を使用する代わりに、ドナー基板１は、図２ｃの矢印で例証されるように、ドナー基板１の面３上にイオンビーム４５を走査することによって、注入されることもある。イオンビーム４５の動きは、制御され、したがって、ドナー基板１の縁部５のゾーンは、イオン注入から除外され、或いは、ドナー基板１の中央ゾーン９よりも少ない注入量を含む。
図３ａ及び３ｂは、本発明の別の実施形態を例証している。ここで、ドナー基板１は、２つの連続的な注入ステップに晒され、したがって、ドナー基板の縁部のゾーンに向けた注入量は、ドナー基板の中央ゾーンでの注入量よりも少ない。上の図面と参照番号を共有するそれらの要素又は特徴については、再度詳細には説明されないが、参照は、それらに対して行われるであろう。
図３ａは、分離ゾーン５３をその中に作り出すための、マスク４３を使用する、ドナー基板１の中央領域９へのヘリウムイオンのイオン注入５１を示す（９５ｋｅＶ及び２．５ｅ１６ａｔ／ｃｍ２）。
図３ｂは、マスクを使用せずに水素イオンを使用する第２のイオン注入ステップ５５を例証する。水素注入量は、２ｅ１６ａｔ／ｃｍ２未満、好ましくは、０．５ｅ１６ａｔ／ｃｍ２～１．５ｅ１６ａｔ／ｃｍ２でなければならない。その結果、注入された水素イオン５７は、中央ゾーン９にも、ドナー基板１の縁部５のゾーンにも、ドナー基板１内のヘリウムイオン５３と実質上同じ深さに、存在する。
図４ａ及び４ｂは、上で説明したような本発明に係る製作されたドナー基板の、プロファイル図及び上からの図をそれぞれ示す。図４ｃは、本発明に係るドナー基板の様々な例のイオン注入プロファイルを示す。上の図面と参照番号を共有するそれらの要素又は特徴については、再度詳細には説明されないが、参照は、それらに対して行われるであろう。
ドナー基板１、例えば、シリコンウエハは、ドナー基板１の主面３から距離ｄに所定の分離ゾーン１９を含む。ドナー基板１の縁部５のゾーンは、面取り領域７を含み、その幅は、典型的には、０．５～３ｍｍである。
図４ａ及び４ｂは、起点０として主面３の中心からのドナー基板１の半径Ｒも示す。図４ａ及び４ｂの参照符号ｒ１は、中心０からの距離を表しており、そこにおいて、面取りゾーン７の開始部が、ドナー基板１の縁部から位置する。図４ａ及び図４ｂの参照符号ｒ２は、ドナー基板１の縁部５のゾーンを、したがって、ドナー基板１の中央ゾーン９に対して注入量が少なくなり始める領域を、範囲決めする半径を例証する。
所定の分離ゾーン１９の範囲決めは、図４ｃの例に係るドナー基板の注入プロファイルと相関することがある。
図４ｃでは、ドナー基板内の注入量ｃは、（対数）Ｙ軸上に示され、ドナー基板１の中心に起点０を有する半径方向ｒは、Ｘ軸上に示される。
実施例１
線８１は、本発明の第１の実施例に係るドナー基板１内の注入プロファイルを表す。ヘリウムイオンは、ドナー基板１の面取りゾーン７に対応するドナー基板１の縁部５のゾーンをマスキングするために、図２ｄに示すようなマスク４３を使用して、注入量ｃ１（９５ｋｅＶ及び２．５ｅ１６ａｔ／ｃｍ２）で注入される。
このケースでは、ｒ１＝ｒ２であり、注入量ｃ１で注入されるドナー基板１の中央ゾーン９は、中心Ｏからｒ１まで延びる。距離ｒ１から、注入量は、マスク４３がこの距離ｒ１から縁部５のゾーンをマスキングしたと仮定すると、急速にゼロになる。
実施例２
本発明に係る第２の実施例によれば、マスク４３は、選択されることがあり、したがって、ドナー基板１の縁部５のゾーンが、ドナー基板１の面取りゾーン７より広く、ヘリウムイオンの注入量が、中央ゾーン９の注入量よりも少ない。従って、ｒ２＜ｒ１である。
こうして、第２の実施例に用いられるべきマスク４３は、ｒ１より小さく、したがって、第１の実施例のそれよりも小さい内側半径ｒｍｉｎを有する。図４ｃは、点線８３で本実施例の注入プロファイルを表す。ｒ＜ｒ２まで、注入量は、第１の実施例におけると同じようにｃ１である。ｒ＞ｒ２の間、注入イオンの用量は、ゼロになる。
注入作業からマスキングされるドナー基板１の縁部５のゾーンの幅、即ち、Ｒ－ｒ２は、少なくとも面取りゾーン７（実施例１のように）をカバーするために、１ｍｍ～５ｍｍ、特に、１～２ｍｍで構成され、その結果、ドナー基板１に存在する所定の分離ゾーン１９は、縁部５のこのゾーンにイオンが注入されていない。
ドナー基板１が両実施例においてイオン注入されていないゾーンを有すると考えると、観察できるのは、図１（ａ）～１（ｆ）に説明されているような層移転プロセスにおける粒子の減少である。具体的には、脱離ステップの熱処理中に粒子を作り出すかもしれない、図１（ｄ）に示された結合２９の無い部分には、熱処理中に剥離ブリスタの形成がない。
実施例３
図３ａ及び３ｂを参照して説明されたような本発明の別の実施例によれば、第２の注入ステップは、第１の注入作業後にドナー基板に実行され、対応する注入プロファイルは、図３ｃの一点鎖線８５で示される。
第１の注入ステップは、実施例２に対応する基板の縁部５のゾーンをマスキングするために、マスク４３を使用して実行され、第２の注入ステップは、第１の注入ステップのそれよりも少ない水素イオンの注入量ｃ３で、ドナー基板の面３全体を通して実行される。例えば、水素イオンの注入のため、注入量ｃ３は、１ｅ１６ａｔ／ｃｍ２より少なく、典型的には、０．５ｅ１６ａｔ／ｃｍ２～１ｅ１６ａｔ／ｃｍ２で構成される。この例では、注入イオンが、基板の縁部まで、所定の分離ゾーン１９全体に存在する。
第２の注入作業が、基板の面取りゾーン７に対応するドナー基板の縁部５のゾーンで低い用量で実行されたと考えると、それも、図１（ａ）～１（ｆ）に示されるような層移転プロセスでの熱脱離処理中に剥離ブリスタを形成するリスクを減少させる。
本発明の特定の数の実施形態について説明してきた。しかしながら、理解されるであろうことは、様々な修正や改善が本発明の範囲から逸脱することなしに行えるということである。

Claims (16)

  1. ドナー基板（１）の内側の所定の分離ゾーン（１９）を形成するためのプロセスにおいて、
    前記ドナー基板（１）の縁部（５）のゾーンの注入量（２５）が前記ドナー基板（１）の中央ゾーン（９）の注入量（２７）より少ないように実行される第１の原子及び／又はイオン注入ステップ（１７）を含み、
    前記ドナー基板（１）の前記縁部（５）の前記ゾーンが、前記ドナー基板（１）の前記縁部の面取りゾーン（７）に限定され、
    前記第１の注入ステップより少ない注入量で前記ドナー基板（１）の面全体の上に実行される、第２の原子及び／又はイオン注入ステップ（１７）を含む、ことを特徴とするプロセス。
  2. 前記第１の注入ステップ（１７）が、前記注入（１７）が前記ドナー基板（１）の前記中央ゾーン（９）に限定されるように実行される、請求項１に記載のプロセス。
  3. 前記基板（１）の前記縁部（５）の前記ゾーンの幅が、１ｍｍ～５ｍｍで構成される、請求項１又は２に記載のプロセス。
  4. 前記第１の注入ステップの前記注入（１７）が、マスク（４３）を使用して、前記ドナー基板（１）の前記縁部（５）の前記ゾーンの上又は上方で実行される、請求項１～３のいずれか１項に記載のプロセス。
  5. 前記第１の注入ステップの前記注入（１７）が、前記ドナー基板（１）の前記縁部（５）の前記ゾーンに向けた注入量が前記ドナー基板（１）の前記中央ゾーン（９）の注入量より少ないように、前記ドナー基板をイオンビームで走査することによって実行される、請求項１～４のいずれか１項に記載のプロセス。
  6. 前記第１の注入ステップの前記注入（１７）が、ヘリウムイオン（Ｈｅ）の注入、又は、ヘリウムイオン及び水素イオン（Ｈｅ－Ｈ）の同時注入、を含む、ことを特徴とする請求項１～５のいずれか１項に記載のプロセス。
  7. 前記第１の注入ステップ（１７）が、ヘリウムイオンの注入であり、前記第２の注入ステップ（１７）が、水素イオンの注入である、請求項１に記載のプロセス。
  8. 前記ドナー基板の前記縁部（５）の前記ゾーンの前記注入量（２５）が、１ｅ１６ａｔ／ｃｍ２より少ない、請求項１～７のいずれか１項に記載のプロセス。
  9. キャリア基板上に層を移転するプロセスのためのドナー基板であって、所定の分離ゾーン（１９）を含み、前記ドナー基板の前記縁部（５）のゾーンの前記注入量（２５）が、請求項１～８のいずれか１項に記載の前記プロセスによって生産される、前記ドナー基板の中央ゾーン（９）の注入量（２７）より少ない、ドナー基板。
  10. キャリア基板上にドナー基板の層を移転するプロセスであって、
    （ａ）請求項９に係るドナー基板（１）をキャリア基板（１１）に取着するステップと、
    （ｂ）前記ドナー基板の残部（２３）を前記キャリア基板（１１）に移転された前記層（２１）から脱離するために、所定の分離ゾーン（１９）の部位で脱離作業を実行するステップと、を含む、プロセス。
  11. ステップ（ｂ）が、熱アニールステップを含む、請求項１０に記載のプロセス。
  12. 注入領域を請求項９に記載のドナー基板（１）、の前記縁部（５）のゾーンに限定するためのデバイスにおいて、前記デバイスが、前記ドナー基板（１）の前記縁部（５）のゾーンに向けた前記注入量（２５）が前記ドナー基板（１）の中央ゾーン（９）の前記注入量（２７）より少ないように、前記注入（１７）を実行するのに適した手段を含む、ことを特徴とするデバイス。
  13. 前記注入領域を前記ドナー基板（１）の前記中央ゾーン（９）に限定するための前記手段が、マスク（４３）を含むことがある、請求項１２に記載のデバイス。
  14. 前記マスク（４３）が、前記ドナー基板（１）の上又はその上方に位置決めされたリングである、請求項１３に記載のデバイス。
  15. 前記マスク（４３）が、ドナー基板（１）の前記縁部（５）の前記ゾーンを、１ｍｍ～５ｍｍで構成される幅全体について、マスキングするように構成される、ことを特徴とする請求項１３に記載のデバイス。
  16. 請求項１２～１５のいずれか１項に記載のデバイスを含む、ドナー基板（１）にイオンを注入するためのイオン注入装置。
JP2019536174A 2017-02-17 2018-02-15 イオン注入ステップ中のドナー基板の縁部におけるゾーンのマスキング Active JP7206465B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1751296 2017-02-17
FR1751296A FR3063176A1 (fr) 2017-02-17 2017-02-17 Masquage d'une zone au bord d'un substrat donneur lors d'une etape d'implantation ionique
PCT/EP2018/053755 WO2018149906A1 (en) 2017-02-17 2018-02-15 Masking a zone at the edge of a donor substrate during an ion implantation step

Publications (2)

Publication Number Publication Date
JP2020507916A JP2020507916A (ja) 2020-03-12
JP7206465B2 true JP7206465B2 (ja) 2023-01-18

Family

ID=59296931

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019536174A Active JP7206465B2 (ja) 2017-02-17 2018-02-15 イオン注入ステップ中のドナー基板の縁部におけるゾーンのマスキング

Country Status (8)

Country Link
US (1) US11189519B2 (ja)
EP (1) EP3583620A1 (ja)
JP (1) JP7206465B2 (ja)
KR (1) KR102537290B1 (ja)
CN (1) CN110291626B (ja)
FR (1) FR3063176A1 (ja)
TW (1) TWI748057B (ja)
WO (1) WO2018149906A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3091620B1 (fr) 2019-01-07 2021-01-29 Commissariat Energie Atomique Procédé de transfert de couche avec réduction localisée d’une capacité à initier une fracture
EP3965186A4 (en) 2019-09-24 2022-06-22 LG Energy Solution, Ltd. POSITIVE ELECTRODE FOR SECONDARY LITHIUM-SULFUR BATTERY WITH PATTERN, ASSOCIATED MANUFACTURING METHOD, AND SECONDARY LITHIUM-SULFUR BATTERY WITH SAID POSITIVE ELECTRODE
FR3108440A1 (fr) 2020-03-23 2021-09-24 Soitec Procédé de préparation d’une couche mince
FR3121281B1 (fr) * 2021-03-23 2023-11-24 Soitec Silicon On Insulator Procede de fabrication d’une structure composite comprenant une couche mince en semi-conducteur monocristallin sur un substrat support

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004535664A (ja) 2001-04-13 2004-11-25 コミサリヤ・ア・レネルジ・アトミク 剥離可能な基板または剥離可能な構造、およびそれらの製造方法
JP2005079393A (ja) 2003-09-01 2005-03-24 Sumitomo Mitsubishi Silicon Corp スマートカット法におけるイオン注入方法およびスマートカット法によるｓｏｉウェーハ
JP2009500839A (ja) 2005-07-08 2009-01-08 エス．オー．アイ．テック シリコン オン インシュレータ テクノロジーズ 被膜の生成方法
JP2016072267A (ja) 2014-09-26 2016-05-09 信越半導体株式会社 貼り合わせウェーハの製造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06260378A (ja) * 1993-03-03 1994-09-16 Toshiba Corp 半導体基板の製造方法
JP4304879B2 (ja) 2001-04-06 2009-07-29 信越半導体株式会社 水素イオンまたは希ガスイオンの注入量の決定方法
US7282449B2 (en) * 2004-03-05 2007-10-16 S.O.I.Tec Silicon On Insulator Technologies Thermal treatment of a semiconductor layer
US20070281440A1 (en) * 2006-05-31 2007-12-06 Jeffrey Scott Cites Producing SOI structure using ion shower
FR2912259B1 (fr) * 2007-02-01 2009-06-05 Soitec Silicon On Insulator Procede de fabrication d'un substrat du type "silicium sur isolant".
KR20070083580A (ko) * 2007-03-20 2007-08-24 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 블리스터 형성을 피하고 조도를 제한하는 조건에 따라 공동주입을 실행하는 박층 전달 방법
WO2009007003A1 (en) * 2007-07-11 2009-01-15 S.O.I. Tec Silicon On Insulator Technologies Method for recycling a substrate, laminated water fabricating method and suitable recycled donor substrate
EP2015354A1 (en) 2007-07-11 2009-01-14 S.O.I.Tec Silicon on Insulator Technologies Method for recycling a substrate, laminated wafer fabricating method and suitable recycled donor substrate
EP2161741B1 (en) * 2008-09-03 2014-06-11 Soitec Method for fabricating a semiconductor on insulator substrate with reduced SECCO defect density
WO2010087226A1 (ja) * 2009-01-29 2010-08-05 株式会社村田製作所 複合基板の製造方法
FR2953988B1 (fr) * 2009-12-11 2012-02-10 S O I Tec Silicon On Insulator Tech Procede de detourage d'un substrat chanfreine.
FR2971365B1 (fr) * 2011-02-08 2013-02-22 Soitec Silicon On Insulator Méthode de recyclage d'un substrat source
JP5802436B2 (ja) * 2011-05-30 2015-10-28 信越半導体株式会社 貼り合わせウェーハの製造方法
FR2978604B1 (fr) * 2011-07-28 2018-09-14 Soitec Procede de guerison de defauts dans une couche semi-conductrice
FR2988516B1 (fr) * 2012-03-23 2014-03-07 Soitec Silicon On Insulator Procede d'implantation de fragilisation de substrats ameliore
US9646873B2 (en) * 2012-07-25 2017-05-09 Shin-Etsu Chemical Co., Ltd. Method for producing SOS substrates, and SOS substrate
FR3032555B1 (fr) * 2015-02-10 2018-01-19 Soitec Procede de report d'une couche utile
FR3048548B1 (fr) * 2016-03-02 2018-03-02 Soitec Procede de determination d'une energie convenable d'implantation dans un substrat donneur et procede de fabrication d'une structure de type semi-conducteur sur isolant
US10186630B2 (en) * 2016-08-02 2019-01-22 QMAT, Inc. Seed wafer for GaN thickening using gas- or liquid-phase epitaxy
FR3073082B1 (fr) * 2017-10-31 2019-10-11 Soitec Procede de fabrication d'un film sur un support presentant une surface non plane
WO2019236320A1 (en) * 2018-06-08 2019-12-12 Globalwafers Co., Ltd. Method for transfer of a thin layer of silicon

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004535664A (ja) 2001-04-13 2004-11-25 コミサリヤ・ア・レネルジ・アトミク 剥離可能な基板または剥離可能な構造、およびそれらの製造方法
JP2005079393A (ja) 2003-09-01 2005-03-24 Sumitomo Mitsubishi Silicon Corp スマートカット法におけるイオン注入方法およびスマートカット法によるｓｏｉウェーハ
JP2009500839A (ja) 2005-07-08 2009-01-08 エス．オー．アイ．テック シリコン オン インシュレータ テクノロジーズ 被膜の生成方法
JP2016072267A (ja) 2014-09-26 2016-05-09 信越半導体株式会社 貼り合わせウェーハの製造方法

Also Published As

Publication number Publication date
CN110291626B (zh) 2023-05-05
CN110291626A (zh) 2019-09-27
KR20190117573A (ko) 2019-10-16
FR3063176A1 (fr) 2018-08-24
WO2018149906A1 (en) 2018-08-23
US11189519B2 (en) 2021-11-30
TWI748057B (zh) 2021-12-01
EP3583620A1 (en) 2019-12-25
KR102537290B1 (ko) 2023-05-30
JP2020507916A (ja) 2020-03-12
US20210143052A1 (en) 2021-05-13
TW201841302A (zh) 2018-11-16

Similar Documents

Publication Publication Date Title
JP7206465B2 (ja) イオン注入ステップ中のドナー基板の縁部におけるゾーンのマスキング
US8329048B2 (en) Method for trimming a structure obtained by the assembly of two plates
TWI240965B (en) Semiconductor wafer dividing method and apparatus
EP1872388B1 (en) A method of bonding two wafers made out of materials selected from semiconductor materials
JP5415129B2 (ja) 貼り合わせ基板の製造方法
KR101526245B1 (ko) 임시 접합을 채용하는 반도체 구조를 제조하기 위한 방법
JP6160617B2 (ja) ハイブリッド基板の製造方法及びハイブリッド基板
US7190029B2 (en) Preventive treatment method for a multilayer semiconductor wafer
CN108701627B (zh) 用于确定供体基板中的合适注入能量的方法和用于制造绝缘体上半导体结构的工艺
JP2007242699A (ja) 半導体素子の製造方法及び半導体基板
JPH11186187A (ja) Ｓｏｉ基板の製造方法
US7816233B2 (en) Method of manufacturing composite wafer structure
JP2006216662A (ja) 貼合せｓｏｉウェーハの製造方法及びｓｏｉウェーハ
JP2011120062A (ja) 圧電デバイスの製造方法
US20240030060A1 (en) Method for preparing a thin layer
JP2010021326A (ja) 貼り合わせウェーハの製造方法
JP2005086041A (ja) 半導体ウェーハのイオン注入方法
JP5535610B2 (ja) Ｓｏｉ半導体基板製造方法
WO2012059350A2 (en) A method of treating a multilayer structure
JP2009252948A (ja) 貼り合わせウェーハの製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20190920

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220628

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220825

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221209

R150 Certificate of patent or registration of utility model

Ref document number: 7206465

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150