JPH06260378A - 半導体基板の製造方法 - Google Patents
半導体基板の製造方法Info
- Publication number
- JPH06260378A JPH06260378A JP4277193A JP4277193A JPH06260378A JP H06260378 A JPH06260378 A JP H06260378A JP 4277193 A JP4277193 A JP 4277193A JP 4277193 A JP4277193 A JP 4277193A JP H06260378 A JPH06260378 A JP H06260378A
- Authority
- JP
- Japan
- Prior art keywords
- silicon wafer
- silicon
- etching
- layer
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Weting (AREA)
Abstract
(57)【要約】
【目的】 接着ウェーハの周辺部を削り取ることなく、
この未接着部をエッチングによって除去することがで
き、かつ大口径化が容易な半導体基板の製造方法を提供
する。 【構成】 第１のシリコンウェーハ１１の周縁部の第２
のシリコンウェーハ１２と未接着となる部分１１ａの内
側内部にボロンをイオン注入して高濃度ボロン層１５を
形成する工程と、この内部に高濃度ボロン層１５を形成
した第１のシリコンウェーハ１１と第２のシリコンウェ
ーハ１２とを誘電体膜１７を介在させつつ接着する工程
と、ボロン濃度が高いところでエッチング速度が小さく
なるエッチング方法を用いて前記接着後の第１のシリコ
ンウェーハ１１を高濃度ボロン層１５を残してエッチン
グ除去する工程とを経ることを特徴とする。
この未接着部をエッチングによって除去することがで
き、かつ大口径化が容易な半導体基板の製造方法を提供
する。 【構成】 第１のシリコンウェーハ１１の周縁部の第２
のシリコンウェーハ１２と未接着となる部分１１ａの内
側内部にボロンをイオン注入して高濃度ボロン層１５を
形成する工程と、この内部に高濃度ボロン層１５を形成
した第１のシリコンウェーハ１１と第２のシリコンウェ
ーハ１２とを誘電体膜１７を介在させつつ接着する工程
と、ボロン濃度が高いところでエッチング速度が小さく
なるエッチング方法を用いて前記接着後の第１のシリコ
ンウェーハ１１を高濃度ボロン層１５を残してエッチン
グ除去する工程とを経ることを特徴とする。
Description
【０００１】
【産業上の利用分野】この発明は、シリコンウェーハ上
に酸化膜等の誘電体層を介在させつつ半導体単結晶膜を
形成する誘電体分離型半導体基板の製造方法、特に２枚
のシリコンウェーハを誘電体膜を介在させて貼り合わ
せ、一方のシリコンウェーハを規定の厚さまで減らして
これで半導体単結晶膜を形成するようにした半導体基板
の製造方法に関する。
に酸化膜等の誘電体層を介在させつつ半導体単結晶膜を
形成する誘電体分離型半導体基板の製造方法、特に２枚
のシリコンウェーハを誘電体膜を介在させて貼り合わ
せ、一方のシリコンウェーハを規定の厚さまで減らして
これで半導体単結晶膜を形成するようにした半導体基板
の製造方法に関する。
【０００２】
【従来の技術】シリコンウェーハ上に酸化膜などの誘電
体層を介在させつつ半導体単結晶層を形成した誘電体分
離型半導体基板は、同質の材料のみでできているため
に、反りやストレスなどの問題が生ぜず、誘電体層の界
面特性が良好になるなどの優れた特性を有する。このよ
うな半導体基板の製造方法としては、酸化させたシリコ
ンウェーハ上に無定形シリコンや多結晶シリコンなどの
シリコン層を蒸着などの手段で形成し、レーザ、電子線
または加熱炉などを用いて前記シリコン層を再結晶させ
る方法が知られている。しかしながら、この方法では、
転位などが形成されてしまい、良好な単結晶を得ること
が難かしいという問題があった。
体層を介在させつつ半導体単結晶層を形成した誘電体分
離型半導体基板は、同質の材料のみでできているため
に、反りやストレスなどの問題が生ぜず、誘電体層の界
面特性が良好になるなどの優れた特性を有する。このよ
うな半導体基板の製造方法としては、酸化させたシリコ
ンウェーハ上に無定形シリコンや多結晶シリコンなどの
シリコン層を蒸着などの手段で形成し、レーザ、電子線
または加熱炉などを用いて前記シリコン層を再結晶させ
る方法が知られている。しかしながら、この方法では、
転位などが形成されてしまい、良好な単結晶を得ること
が難かしいという問題があった。
【０００３】また、単結晶シリコンウェーハに酸素をイ
オン注入し、熱処理してＳｉＯ2 膜を形成する方法も知
られているが、この方法の場合は、形成されるＳｉＯ2
膜（酸化膜）の厚さに限界があるので、耐電圧などの問
題がある。更に、陽極酸化により、単結晶層下部に多孔
質シリコンを形成し、熱酸化させて誘電体分離型半導体
基板を形成する方法も知られているが、この方法の場
合、工程が複雑で適正な条件を維持するのに高度の技術
を必要とするばかりでなく、広い単結晶層を形成するこ
とがかなり困難であった。そこで、２枚のシリコンウェ
ーハ同志を熱酸化膜等の誘電体層を介在させつつ直接接
着させて接着ウェーハを形成し、この一方のシリコンウ
ェーハをラッピングして目的の厚さの単結晶層とする方
法が知られている。この方法は、結晶の質が良好で絶縁
層の厚さも大きく取れ、しかも工程が比較的簡単である
という利点がある。
オン注入し、熱処理してＳｉＯ2 膜を形成する方法も知
られているが、この方法の場合は、形成されるＳｉＯ2
膜（酸化膜）の厚さに限界があるので、耐電圧などの問
題がある。更に、陽極酸化により、単結晶層下部に多孔
質シリコンを形成し、熱酸化させて誘電体分離型半導体
基板を形成する方法も知られているが、この方法の場
合、工程が複雑で適正な条件を維持するのに高度の技術
を必要とするばかりでなく、広い単結晶層を形成するこ
とがかなり困難であった。そこで、２枚のシリコンウェ
ーハ同志を熱酸化膜等の誘電体層を介在させつつ直接接
着させて接着ウェーハを形成し、この一方のシリコンウ
ェーハをラッピングして目的の厚さの単結晶層とする方
法が知られている。この方法は、結晶の質が良好で絶縁
層の厚さも大きく取れ、しかも工程が比較的簡単である
という利点がある。
【０００４】この方法の概要を図２を参照して説明する
と、先ず鏡面仕上げを施した２枚のシリコンウェーハ
１，２を用意し（同図（ａ））、このウェーハ１，２の
うちの少なくとも一方の外周面にＳｉＯ2 膜等の誘電体
層を形成した後、両者１，２をその鏡面１ａ，２ａ同志
を互いに接合させつつ接着して接着ウェーハ３を形成す
る（同図（ｂ））。ここに、互いに鏡面仕上げを施した
シリコンウェーハ１，２同志を接着させると、図３に示
すように、鏡面加工時に発生するダレによって、その周
縁部における両者１，２間に隙間４が発生して、幅Ｗ1
の未接着部１ｂ，２ｂが生じてしまう。この未接着部１
ｂ，２ｂの幅Ｗ1 は、例えば２〜５mm程度である。する
と、この隙間４にごみが溜まり、また一方のシリコンウ
ェーハ１を作成する半導体装置に合わせて数μｍ以下に
薄くする時に、このシリコンウェーハ１の未接着部１ｂ
が剥がれ落ちて発塵源となり、その残骸が表面に付着し
て加工時に傷を付けたりパターン切れの原因となってし
まうので、この未接着部１ｂ，２ｂを予め除去しておく
必要がある。そこで、接着後のシリコンウェーハ１，２
の周辺部を前記未接着部１ｂ，２ｂの幅Ｗ1 より大きな
幅Ｗ2 （Ｗ1 ＜Ｗ2 ）に亘って、例えば砥石を用いて削
り取っている（同図（ｃ））。そして、一方のシリコン
ウェーハ１のデバイス層研削を行い（同図（ｄ））、再
ベベル加工を施した後（同図（ｅ））、仕上げ研磨を行
って半導体基板を完成させている（同図（ｆ））。この
場合、シリコンウェーハの直径を減ずることになるが、
半導体基板は、一般に２５mm（１インチ）ステップで直
径が決まっている（１５０mmΦ以上は、５０mm（２イン
チ）ステップ）ので、例えば１２５mmΦ（５″Φ）の半
導体基板を得るためには、１５０mmΦ（６″Φ）のシリ
コンウェーハ２枚を接着一体化した後、外周を削って１
２５mmΦに形成することが一般に行われている。
と、先ず鏡面仕上げを施した２枚のシリコンウェーハ
１，２を用意し（同図（ａ））、このウェーハ１，２の
うちの少なくとも一方の外周面にＳｉＯ2 膜等の誘電体
層を形成した後、両者１，２をその鏡面１ａ，２ａ同志
を互いに接合させつつ接着して接着ウェーハ３を形成す
る（同図（ｂ））。ここに、互いに鏡面仕上げを施した
シリコンウェーハ１，２同志を接着させると、図３に示
すように、鏡面加工時に発生するダレによって、その周
縁部における両者１，２間に隙間４が発生して、幅Ｗ1
の未接着部１ｂ，２ｂが生じてしまう。この未接着部１
ｂ，２ｂの幅Ｗ1 は、例えば２〜５mm程度である。する
と、この隙間４にごみが溜まり、また一方のシリコンウ
ェーハ１を作成する半導体装置に合わせて数μｍ以下に
薄くする時に、このシリコンウェーハ１の未接着部１ｂ
が剥がれ落ちて発塵源となり、その残骸が表面に付着し
て加工時に傷を付けたりパターン切れの原因となってし
まうので、この未接着部１ｂ，２ｂを予め除去しておく
必要がある。そこで、接着後のシリコンウェーハ１，２
の周辺部を前記未接着部１ｂ，２ｂの幅Ｗ1 より大きな
幅Ｗ2 （Ｗ1 ＜Ｗ2 ）に亘って、例えば砥石を用いて削
り取っている（同図（ｃ））。そして、一方のシリコン
ウェーハ１のデバイス層研削を行い（同図（ｄ））、再
ベベル加工を施した後（同図（ｅ））、仕上げ研磨を行
って半導体基板を完成させている（同図（ｆ））。この
場合、シリコンウェーハの直径を減ずることになるが、
半導体基板は、一般に２５mm（１インチ）ステップで直
径が決まっている（１５０mmΦ以上は、５０mm（２イン
チ）ステップ）ので、例えば１２５mmΦ（５″Φ）の半
導体基板を得るためには、１５０mmΦ（６″Φ）のシリ
コンウェーハ２枚を接着一体化した後、外周を削って１
２５mmΦに形成することが一般に行われている。
【０００５】
【発明が解決しようとする課題】しかしながら、上記従
来例において、例えば１５０mmΦの接着ウェーハ（半導
体基板）を作製するには、２００mmΦのシリコンウェー
ハを接着させて、１５０mmΦに成形しなくてはならず、
しかも本来取り除かなければならない未接着部は、周辺
から３mm程度なので、接着部、即ち素子形成が可能な領
域をも大きく削り込んでいることになり、材料ロスが非
常に大きい（約４４％を削り落とすことになる）ばかり
でなく、１ランク大きなシリコンウェーハのラインを用
いる必要があって、大口径化が行ないにくく、更に未接
着部の除去作業がかなり面倒であるといった問題点があ
った。
来例において、例えば１５０mmΦの接着ウェーハ（半導
体基板）を作製するには、２００mmΦのシリコンウェー
ハを接着させて、１５０mmΦに成形しなくてはならず、
しかも本来取り除かなければならない未接着部は、周辺
から３mm程度なので、接着部、即ち素子形成が可能な領
域をも大きく削り込んでいることになり、材料ロスが非
常に大きい（約４４％を削り落とすことになる）ばかり
でなく、１ランク大きなシリコンウェーハのラインを用
いる必要があって、大口径化が行ないにくく、更に未接
着部の除去作業がかなり面倒であるといった問題点があ
った。
【０００６】なお、接着に用いる２枚のシリコンウェー
ハの口径を最終加工外径より未接着部分だけ大きく（例
えば、＋６〜１０mm程度）、例えば１２５mmΦの接着ウ
ェーハ作製のために、１３１〜１３５mmΦ程度の鏡面シ
リコンウェーハを用意することにより、材料のロスを極
力少なくすることができる。しかし、このような２５mm
ステップから外れるウェーハは、一般に入手できず、特
注で作製しようとすると、治具等も専用のものを使い、
また数量的にも少ないので、ウェーハのコストが高く、
かつウェーハ入手までの納期も長い等、生産性が良くな
いといった問題が多く、実用化されていないのが現状で
ある。本発明は上記に鑑み、接着ウェーハの周辺部を削
り取ることなく、この未接着部をエッチングによって除
去することができ、かつ大口径化が容易な半導体基板の
製造方法を提供することを目的とする。
ハの口径を最終加工外径より未接着部分だけ大きく（例
えば、＋６〜１０mm程度）、例えば１２５mmΦの接着ウ
ェーハ作製のために、１３１〜１３５mmΦ程度の鏡面シ
リコンウェーハを用意することにより、材料のロスを極
力少なくすることができる。しかし、このような２５mm
ステップから外れるウェーハは、一般に入手できず、特
注で作製しようとすると、治具等も専用のものを使い、
また数量的にも少ないので、ウェーハのコストが高く、
かつウェーハ入手までの納期も長い等、生産性が良くな
いといった問題が多く、実用化されていないのが現状で
ある。本発明は上記に鑑み、接着ウェーハの周辺部を削
り取ることなく、この未接着部をエッチングによって除
去することができ、かつ大口径化が容易な半導体基板の
製造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】上記目的を達成するため
本発明に係る半導体基板の製造方法は、第１のシリコン
ウェーハと第２のシリコンウェーハとを誘電体層を介在
させつつ接着させた後、前記第１のシリコンウェーハの
肉厚を所定の厚さまで減らすようにした半導体基板の製
造方法において、第１のシリコンウェーハの周縁部の第
２のシリコンウェーハと未接着となる部分の内側内部に
ボロンをイオン注入して高濃度ボロン層を形成する工程
と、この内部に高濃度ボロン層を形成した第１のシリコ
ンウェーハと第２のシリコンウェーハとを誘電体膜を介
在させつつ接着する工程と、ボロン濃度が高いところで
エッチング速度が小さくなるエッチング方法を用いて前
記接着後の第１のシリコンウェーハを高濃度ボロン層を
残してエッチング除去する工程とを経ることを特徴とす
るものである。
本発明に係る半導体基板の製造方法は、第１のシリコン
ウェーハと第２のシリコンウェーハとを誘電体層を介在
させつつ接着させた後、前記第１のシリコンウェーハの
肉厚を所定の厚さまで減らすようにした半導体基板の製
造方法において、第１のシリコンウェーハの周縁部の第
２のシリコンウェーハと未接着となる部分の内側内部に
ボロンをイオン注入して高濃度ボロン層を形成する工程
と、この内部に高濃度ボロン層を形成した第１のシリコ
ンウェーハと第２のシリコンウェーハとを誘電体膜を介
在させつつ接着する工程と、ボロン濃度が高いところで
エッチング速度が小さくなるエッチング方法を用いて前
記接着後の第１のシリコンウェーハを高濃度ボロン層を
残してエッチング除去する工程とを経ることを特徴とす
るものである。
【０００８】また、他の製造方法は、第１のシリコンウ
ェーハと第２のシリコンウェーハとを誘電体層を介在さ
せつつ接着させた後、前記第１のシリコンウェーハの肉
厚を所定の厚さまで減らすようにした半導体基板の製造
方法において、第１のシリコンウェーハの周縁部の第２
のシリコンウェーハと未接着となる部分の内側内部にシ
リコンとの化合物を生成する元素をイオン注入する工程
と、このイオン注入後の第１のシリコンウェーハと第２
のシリコンウェーハとを誘電体膜を介在させつつ接着す
る工程と、前記イオン注入元素とシリコンとの化合物に
対するエッチング速度がシリコンのエッチング速度より
小さくなるエッチング方法を用いて前記接着後の第１の
シリコンウェーハをエッチングする工程とを経ることを
特徴とするものである。
ェーハと第２のシリコンウェーハとを誘電体層を介在さ
せつつ接着させた後、前記第１のシリコンウェーハの肉
厚を所定の厚さまで減らすようにした半導体基板の製造
方法において、第１のシリコンウェーハの周縁部の第２
のシリコンウェーハと未接着となる部分の内側内部にシ
リコンとの化合物を生成する元素をイオン注入する工程
と、このイオン注入後の第１のシリコンウェーハと第２
のシリコンウェーハとを誘電体膜を介在させつつ接着す
る工程と、前記イオン注入元素とシリコンとの化合物に
対するエッチング速度がシリコンのエッチング速度より
小さくなるエッチング方法を用いて前記接着後の第１の
シリコンウェーハをエッチングする工程とを経ることを
特徴とするものである。
【０００９】
【作用】上記のように構成した本発明によれば、素子形
成側の第１のシリコンウェーハの厚さをエッチングによ
って減少させる時、このエッチングを高濃度ボロン層形
成領域またはシリコンとの化合物生成領域で止め、かつ
この領域を第２のシリコンウェハと互いに接合する部分
のみに形成することにより、この外方に位置する未接着
部となるシリコンをこのエッチングによって除去するこ
とができる。
成側の第１のシリコンウェーハの厚さをエッチングによ
って減少させる時、このエッチングを高濃度ボロン層形
成領域またはシリコンとの化合物生成領域で止め、かつ
この領域を第２のシリコンウェハと互いに接合する部分
のみに形成することにより、この外方に位置する未接着
部となるシリコンをこのエッチングによって除去するこ
とができる。
【００１０】
【実施例】次に本発明の実施例を図１を参照して説明す
る。この実施例は、例えばＰ型、面方位〈１００〉、比
抵抗〜５Ωcm、厚さ６２５μｍの直径６インチのシリコ
ンウェーハ１１，１２を使用して接着ウェーハ１３を作
製し半導体基板とする例を示すものである。先ず、両シ
リコンウェーハ１１，１２に鏡面仕上げを施した後、素
子形成側となる第１のシリコンウェーハ１１の内部にボ
ロンをイオン注入して高濃度ボロン層１４を形成する。
この時に、同図（ａ）に示すように、シリコンウェーハ
１１の周辺部を幅約５mm（Ｗ3 ＝５mm）にわたりイオン
遮蔽マスク１６でマスクして、例えば１ＭｅＶのエネル
ギで３×１０15atoms ／cm2 のボロンを打ち込む。この
周囲約５ｍｍは、隙間１４によって発生する未接着部１
１ｂ，１２ｂの幅Ｗ1 （＝２〜５mm) に対応させて設定
したものである。即ち、第１のシリコンウェーハ１１の
周縁部の第２のシリコンウェーハ１２と未接着となる部
分１１ｂをイオン遮蔽マスク１６でマスクし、この内側
内部にのみ高濃度ボロン層１５を形成する。
る。この実施例は、例えばＰ型、面方位〈１００〉、比
抵抗〜５Ωcm、厚さ６２５μｍの直径６インチのシリコ
ンウェーハ１１，１２を使用して接着ウェーハ１３を作
製し半導体基板とする例を示すものである。先ず、両シ
リコンウェーハ１１，１２に鏡面仕上げを施した後、素
子形成側となる第１のシリコンウェーハ１１の内部にボ
ロンをイオン注入して高濃度ボロン層１４を形成する。
この時に、同図（ａ）に示すように、シリコンウェーハ
１１の周辺部を幅約５mm（Ｗ3 ＝５mm）にわたりイオン
遮蔽マスク１６でマスクして、例えば１ＭｅＶのエネル
ギで３×１０15atoms ／cm2 のボロンを打ち込む。この
周囲約５ｍｍは、隙間１４によって発生する未接着部１
１ｂ，１２ｂの幅Ｗ1 （＝２〜５mm) に対応させて設定
したものである。即ち、第１のシリコンウェーハ１１の
周縁部の第２のシリコンウェーハ１２と未接着となる部
分１１ｂをイオン遮蔽マスク１６でマスクし、この内側
内部にのみ高濃度ボロン層１５を形成する。
【００１１】これにより、周囲約５mmを除いた直径約１
４０mmΦの領域に高濃度ボロン層１５を形成することが
でき、この時の高濃度ボロン層１５の濃度がピークとな
る位置は、第２のシリコンウェーハ１２との接合面から
約１．７μｍで、ピーク濃度は、約１．５×１０20atom
s ／cm3 であった。次に、同図（ｂ）に示すように、前
記第１のシリコンウェーハ１１を保持する台となる第２
のシリコンウェーハ１２の全外周面に、誘電体層となる
約１．０μｍのＳｉＯ2 膜（酸化膜）１７を形成し、こ
のＳｉＯ2 膜１７を介在させつつ両者１１，１２を貼り
合わせて接着ウェーハ１３を形成する。ここに、第１の
シリコンウェーハ１１の第２のシリコンウェーハ１２と
の接合面側にＳｉＯ2 膜を形成しておいても良い。
４０mmΦの領域に高濃度ボロン層１５を形成することが
でき、この時の高濃度ボロン層１５の濃度がピークとな
る位置は、第２のシリコンウェーハ１２との接合面から
約１．７μｍで、ピーク濃度は、約１．５×１０20atom
s ／cm3 であった。次に、同図（ｂ）に示すように、前
記第１のシリコンウェーハ１１を保持する台となる第２
のシリコンウェーハ１２の全外周面に、誘電体層となる
約１．０μｍのＳｉＯ2 膜（酸化膜）１７を形成し、こ
のＳｉＯ2 膜１７を介在させつつ両者１１，１２を貼り
合わせて接着ウェーハ１３を形成する。ここに、第１の
シリコンウェーハ１１の第２のシリコンウェーハ１２と
の接合面側にＳｉＯ2 膜を形成しておいても良い。
【００１２】そして、例えば１１００℃で酸素と窒素が
１：１の混合気体雰囲気中で２時間に亙る熱処理を施す
ことにより、両者１１，１２を接着させて接着ウェーハ
１３の一体化を図った後、同図（ｃ）に示すように、第
１のシリコンウェハ１１をその接着面の反対側からグラ
インダ等により約５５０μｍ程研削する。その後、ボロ
ン濃度が高いところでエッチング速度が小さくなくエッ
チング方法、例えばエチレンジアミン７５０ml、ピロカ
テコール１２０ｇ、水１００mlの組成比のエッチング液
を用い、温度１１５℃で前記第１のシリコンウェーハ１
１をエッチングする。このエッチング液によるエッチン
グ速度は、シリコンウェーハで〜０．８μｍ／min 、高
濃度ボロン層では、この濃度が７×１０19atoms ／cm3
以上であれば、その約１／５０であることが知られてい
る。
１：１の混合気体雰囲気中で２時間に亙る熱処理を施す
ことにより、両者１１，１２を接着させて接着ウェーハ
１３の一体化を図った後、同図（ｃ）に示すように、第
１のシリコンウェハ１１をその接着面の反対側からグラ
インダ等により約５５０μｍ程研削する。その後、ボロ
ン濃度が高いところでエッチング速度が小さくなくエッ
チング方法、例えばエチレンジアミン７５０ml、ピロカ
テコール１２０ｇ、水１００mlの組成比のエッチング液
を用い、温度１１５℃で前記第１のシリコンウェーハ１
１をエッチングする。このエッチング液によるエッチン
グ速度は、シリコンウェーハで〜０．８μｍ／min 、高
濃度ボロン層では、この濃度が７×１０19atoms ／cm3
以上であれば、その約１／５０であることが知られてい
る。
【００１３】一方、ＳｉＯ2 のエッチング速度は、約２
オングストローム／min とシリコンのそれに比べて遥か
に小さい。このエッチングを行うと、同図（ｄ）に示す
ように、最初のうちは第１のシリコンウェーハ１１の表
面がほぼ均一な速度でエッチングされるが、高濃度ボロ
ン層１５が形成された約１４０mmΦの領域に達してこの
高濃度ボロン層１５が表面に現れると、ここでのエッチ
ング速度は低下するが、外周部の約５mmの領域には高濃
度ボロン層が存在しないので、ここでのエッチング速度
はそのまま低下せず、従って同図（ｅ）に示すように、
約１分半で接着界面に達することになる。接着界面には
ＳｉＯ2 があるので、これ以上は殆どエッチングされな
い。
オングストローム／min とシリコンのそれに比べて遥か
に小さい。このエッチングを行うと、同図（ｄ）に示す
ように、最初のうちは第１のシリコンウェーハ１１の表
面がほぼ均一な速度でエッチングされるが、高濃度ボロ
ン層１５が形成された約１４０mmΦの領域に達してこの
高濃度ボロン層１５が表面に現れると、ここでのエッチ
ング速度は低下するが、外周部の約５mmの領域には高濃
度ボロン層が存在しないので、ここでのエッチング速度
はそのまま低下せず、従って同図（ｅ）に示すように、
約１分半で接着界面に達することになる。接着界面には
ＳｉＯ2 があるので、これ以上は殆どエッチングされな
い。
【００１４】次に、同図（ｅ）に示すように、高濃度ボ
ロン層１５を先のエッチング液とは逆の高濃度ボロンで
のエッチング速度が大きいエッチング液、例えばＨＦ１
０ml、ＨＮＯ3 ３０ml、ＣＨ3 ＣＯＯＨ８０mlの組成比
のエッチング液を用いてエッチング除去し、同時に後の
半導体装置作製工程で不必要な素子形成層以外のところ
のＳｉＯ2 膜１７も除去する。なお、研磨によって高濃
度ボロン層１５を除去したり、ボロンを飛ばして高濃度
ボロン層１５が存在しないようすることもできる。そし
て、必要に応じて仕上げ加工を施して、半導体基板を完
成させる。
ロン層１５を先のエッチング液とは逆の高濃度ボロンで
のエッチング速度が大きいエッチング液、例えばＨＦ１
０ml、ＨＮＯ3 ３０ml、ＣＨ3 ＣＯＯＨ８０mlの組成比
のエッチング液を用いてエッチング除去し、同時に後の
半導体装置作製工程で不必要な素子形成層以外のところ
のＳｉＯ2 膜１７も除去する。なお、研磨によって高濃
度ボロン層１５を除去したり、ボロンを飛ばして高濃度
ボロン層１５が存在しないようすることもできる。そし
て、必要に応じて仕上げ加工を施して、半導体基板を完
成させる。
【００１５】ここで、第２のシリコンウェーハ１２の外
周部約５mmの領域の面状態は、接着前のシリコンウェー
ハ１２の表面と同等、即ち鏡面である。従って、例え
ば、外周部の未接着部を研削等の機械的加工によって削
り取った場合、外周部には加工時のダメージが残るため
後にこれを除去するためのエッチング或いは研磨が必要
となるばかりでなく、未接着部を除去するには、接着界
面まで切削して除去するする必要があるが、装置の加工
精度により接着界面より１０μｍ程度は下まで研削する
必要があり、その後のダメージ除去を合わせると、２０
μｍ程度の段差ができるが、本実施例による方法では、
段差が最小（即ち、素子形成層厚）となり、後の半導体
装置製造に及ぼす悪影響を少なくすることができる。な
お、イオン注入種として、酸素、炭素または窒素等のシ
リコンと化合物を生成する元素も用いて、第１のシリコ
ンウェーハ内部の所定の位置に酸化シリコン層、炭化シ
リコン層または窒化シリコン層等のシリコン化合物を形
成し、このウェーハを第２のシリコンウェーハに貼り合
わせて接合ウェーハを形成した後、前記シリコン化合物
とのエッチング速度がシリコンでのエッチング速度より
も小さい薬品、例えばフッ硝酸等で第１のシリコンウェ
ーハをエッチングすることにより、先に述べたものと同
様の半導体基板を製造することもできる。また、ウェッ
トエッチングに限らず、選択性の有るドライエッチング
でも良いことは勿論である。
周部約５mmの領域の面状態は、接着前のシリコンウェー
ハ１２の表面と同等、即ち鏡面である。従って、例え
ば、外周部の未接着部を研削等の機械的加工によって削
り取った場合、外周部には加工時のダメージが残るため
後にこれを除去するためのエッチング或いは研磨が必要
となるばかりでなく、未接着部を除去するには、接着界
面まで切削して除去するする必要があるが、装置の加工
精度により接着界面より１０μｍ程度は下まで研削する
必要があり、その後のダメージ除去を合わせると、２０
μｍ程度の段差ができるが、本実施例による方法では、
段差が最小（即ち、素子形成層厚）となり、後の半導体
装置製造に及ぼす悪影響を少なくすることができる。な
お、イオン注入種として、酸素、炭素または窒素等のシ
リコンと化合物を生成する元素も用いて、第１のシリコ
ンウェーハ内部の所定の位置に酸化シリコン層、炭化シ
リコン層または窒化シリコン層等のシリコン化合物を形
成し、このウェーハを第２のシリコンウェーハに貼り合
わせて接合ウェーハを形成した後、前記シリコン化合物
とのエッチング速度がシリコンでのエッチング速度より
も小さい薬品、例えばフッ硝酸等で第１のシリコンウェ
ーハをエッチングすることにより、先に述べたものと同
様の半導体基板を製造することもできる。また、ウェッ
トエッチングに限らず、選択性の有るドライエッチング
でも良いことは勿論である。
【００１６】
【発明の効果】以上詳細に述べたように、本発明によれ
ば、接着ウェーハの外周部にできる未接着部を研削等の
機械的加工を用いずに除去することができるので、機械
的加工により入る破砕層を除去する工程を省くことがで
き、しかも外周部と素子形成層との段差を小さくすると
ともに、大口径化を容易となすことができる。これによ
り、ＩＣ，ＬＳＩ等に用いる半導体基板をより高品質、
かつより安価に供給することができる。
ば、接着ウェーハの外周部にできる未接着部を研削等の
機械的加工を用いずに除去することができるので、機械
的加工により入る破砕層を除去する工程を省くことがで
き、しかも外周部と素子形成層との段差を小さくすると
ともに、大口径化を容易となすことができる。これによ
り、ＩＣ，ＬＳＩ等に用いる半導体基板をより高品質、
かつより安価に供給することができる。
【図１】本発明の一実施例を工程順に示す図。
【図２】従来例を工程順に示す図。
【図３】図２の一部拡大図。
１１，１２ シリコンウェーハ １１ｂ，１２ｂ 未接着部 １３ 接着ウェーハ １４ 隙間 １５ 高濃度ボロン層 １６ イオン遮蔽マスク １７ ＳｉＯ2 膜（誘電体層）
Claims (2)
- 【請求項１】第１のシリコンウェーハと第２のシリコン
ウェーハとを誘電体層を介在させつつ接着させた後、前
記第１のシリコンウェーハの肉厚を所定の厚さまで減ら
すようにした半導体基板の製造方法において、第１のシ
リコンウェーハの周縁部の第２のシリコンウェーハと未
接着となる部分の内側内部にボロンをイオン注入して高
濃度ボロン層を形成する工程と、この内部に高濃度ボロ
ン層を形成した第１のシリコンウェーハと第２のシリコ
ンウェーハとを誘電体膜を介在させつつ接着する工程
と、ボロン濃度が高いところでエッチング速度が小さく
なるエッチング方法を用いて前記接着後の第１のシリコ
ンウェーハを高濃度ボロン層を残してエッチング除去す
る工程とを経ることを特徴とする半導体基板の製造方
法。 - 【請求項２】第１のシリコンウェーハと第２のシリコン
ウェーハとを誘電体層を介在させつつ接着させた後、前
記第１のシリコンウェーハの肉厚を所定の厚さまで減ら
すようにした半導体基板の製造方法において、第１のシ
リコンウェーハの周縁部の第２のシリコンウェーハと未
接着となる部分の内側内部にシリコンとの化合物を生成
する元素をイオン注入する工程と、このイオン注入後の
第１のシリコンウェーハと第２のシリコンウェーハとを
誘電体膜を介在させつつ接着する工程と、前記イオン注
入元素とシリコンとの化合物に対するエッチング速度が
シリコンのエッチング速度より小さくなるエッチング方
法を用いて前記接着後の第１のシリコンウェーハをエッ
チングする工程とを経ることを特徴とする半導体基板の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4277193A JPH06260378A (ja) | 1993-03-03 | 1993-03-03 | 半導体基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4277193A JPH06260378A (ja) | 1993-03-03 | 1993-03-03 | 半導体基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06260378A true JPH06260378A (ja) | 1994-09-16 |
Family
ID=12645240
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4277193A Pending JPH06260378A (ja) | 1993-03-03 | 1993-03-03 | 半導体基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06260378A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8205233B2 (en) | 1995-11-17 | 2012-06-19 | Thomson Licensing | Scheduler apparatus employing a gopher recording agent for use in a television receiver |
| JP2020507916A (ja) * | 2017-02-17 | 2020-03-12 | ソイテックＳｏｉｔｅｃ | イオン注入ステップ中のドナー基板の縁部におけるゾーンのマスキング |
-
1993
- 1993-03-03 JP JP4277193A patent/JPH06260378A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8205233B2 (en) | 1995-11-17 | 2012-06-19 | Thomson Licensing | Scheduler apparatus employing a gopher recording agent for use in a television receiver |
| US9118972B2 (en) | 1995-11-17 | 2015-08-25 | Thomson Licensing | Scheduler apparatus employing a gopher agent for use in a television receiver |
| JP2020507916A (ja) * | 2017-02-17 | 2020-03-12 | ソイテックＳｏｉｔｅｃ | イオン注入ステップ中のドナー基板の縁部におけるゾーンのマスキング |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1189266B1 (en) | Production method for silicon wafer and soi wafer, and soi wafer | |
| KR101307929B1 (ko) | 접합기판의 제조방법 | |
| US20030008478A1 (en) | Production method for silicon wafer and soi wafer, and soi wafer | |
| EP0854500B1 (en) | Method of manufacturing a bonded substrate | |
| KR950003227B1 (ko) | 반도체기판의 제조방법 및 그 기판으로 구성된 반도체장치의 제조방법 | |
| WO1995001650A1 (en) | Soi substrate fabrication | |
| US5918139A (en) | Method of manufacturing a bonding substrate | |
| JP3352129B2 (ja) | 半導体基板の製造方法 | |
| JPH0917984A (ja) | 貼り合わせｓｏｉ基板の製造方法 | |
| JP2662495B2 (ja) | 接着半導体基板の製造方法 | |
| JP3496508B2 (ja) | 張り合わせシリコンウェーハおよびその製造方法 | |
| JPH0567598A (ja) | 半導体基板の製造方法 | |
| JP2535957B2 (ja) | 半導体基板 | |
| JP2001144274A (ja) | 半導体基板の製造方法 | |
| JPH06260378A (ja) | 半導体基板の製造方法 | |
| JP2961522B2 (ja) | 半導体電子素子用基板およびその製造方法 | |
| JPH044742B2 (ja) | ||
| JPH10242439A (ja) | 張り合わせシリコンウェーハおよびその製造方法 | |
| JPH04162630A (ja) | 半導体基板 | |
| JPH04226031A (ja) | 半導体ウエハの製造方法および該ウエハから成る半導体装置の製造方法 | |
| JPH05109677A (ja) | Ｓｏｉ基板の製造方法 | |
| JPH1126336A (ja) | 貼り合わせ半導体基板及びその製造方法 | |
| JPS63127531A (ja) | 半導体装置の製造方法 | |
| JPS62128112A (ja) | 半導体基板の製造方法 | |
| JP2002043257A (ja) | ワークの研磨方法 |