JP7371257B2 - 電気接点を形成するための方法および半導体デバイスを形成するための方法 - Google Patents
電気接点を形成するための方法および半導体デバイスを形成するための方法 Download PDFInfo
- Publication number
- JP7371257B2 JP7371257B2 JP2022533115A JP2022533115A JP7371257B2 JP 7371257 B2 JP7371257 B2 JP 7371257B2 JP 2022533115 A JP2022533115 A JP 2022533115A JP 2022533115 A JP2022533115 A JP 2022533115A JP 7371257 B2 JP7371257 B2 JP 7371257B2
- Authority
- JP
- Japan
- Prior art keywords
- nickel
- silicon carbide
- forming
- grinding
- methods
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 52
- 239000004065 semiconductor Substances 0.000 title claims description 30
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 62
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 41
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 37
- 229910052759 nickel Inorganic materials 0.000 claims description 31
- 239000000758 substrate Substances 0.000 claims description 30
- 238000000137 annealing Methods 0.000 claims description 12
- 239000002245 particle Substances 0.000 claims description 12
- 150000002816 nickel compounds Chemical class 0.000 claims description 9
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 claims description 9
- 229910021334 nickel silicide Inorganic materials 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- 239000002344 surface layer Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 11
- 239000013078 crystal Substances 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 238000005224 laser annealing Methods 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 229910010293 ceramic material Inorganic materials 0.000 description 2
- 229940125797 compound 12 Drugs 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- -1 nickel alloys Chemical class 0.000 description 2
- 238000007788 roughening Methods 0.000 description 2
- 229910000990 Ni alloy Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002923 metal particle Substances 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/048—Making electrodes
- H01L21/0485—Ohmic electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- High Energy & Nuclear Physics (AREA)
- Ceramic Engineering (AREA)
- Optics & Photonics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Electromagnetism (AREA)
- Electrodes Of Semiconductors (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Description
本発明は、電気接点を形成するための方法および半導体デバイスを形成するための方法に関する。
炭化ケイ素は、特に近年、半導体産業でますます使用されている半導体材料である。
米国特許第８２１６９２９号明細書において、炭化ケイ素基板に（半導体デバイスの）電気接点を形成するための方法が開示されており、その方法では、まず、炭化ケイ素基板の表面が、その平均粗さ値が１０ｎｍ未満になるように処理される。次いで、プラズマにより表面が損傷され、その後、次のプロセスにおいて、損傷された表面に薄い金属層が堆積される。最後に、薄い金属層にレーザ光が照射される。
米国特許第８２１６９２９号明細書において、炭化ケイ素基板に（半導体デバイスの）電気接点を形成するための方法が開示されており、その方法では、まず、炭化ケイ素基板の表面が、その平均粗さ値が１０ｎｍ未満になるように処理される。次いで、プラズマにより表面が損傷され、その後、次のプロセスにおいて、損傷された表面に薄い金属層が堆積される。最後に、薄い金属層にレーザ光が照射される。
本発明の課題は、より少ないプロセスステップ数で炭化ケイ素表面に電気接点を形成するための方法を提供することである。
様々な例示的実施形態において、電気接点を形成するための方法が提供される。この方法は、ニッケルまたはニッケル化合物を含む研削面を有する研削盤により炭化ケイ素表面を研削するステップを有してもよい。ここで、研削するステップは、研削盤からのニッケルまたはニッケル化合物の粒子が、研削された炭化ケイ素表面に挿入されるように行ってもよい。さらに、この方法は、研削された炭化ケイ素表面をレーザによりアニーリングするステップを有してもよく、このステップは、挿入されたニッケル粒子の少なくとも一部と炭化ケイ素のシリコンとがニッケルシリサイドを生成するように行ってもよい。
様々な例示的実施形態において、炭化ケイ素半導体デバイス、例えばトランジスタ、例えばＭＯＳＦＥＴ、例えばパワーＭＯＳＦＥＴを形成するために上述した方法を利用することができる。
上述した方法は、炭化ケイ素（ＳｉＣ）基板にオーミック接点を形成することを容易にし得る。電気（オーミック）接点は、炭化ケイ素とニッケルシリサイドとの間に形成され得る。
様々な例示的実施形態において、炭化ケイ素表面の損傷／粗面化と、損傷／粗面化された表面上または表面内での金属の配置とを、１つのプロセスに統合することができる。ここで、表面を処理するために使用される研削機は、炭化ケイ素表面を処理する際に、損傷／粗面化された表面に挿入される金属粒子を放出するように設計されていてもよい。
以下では、研削機に関して「研削盤」という用語を使用する。しかし、研削機は、一般に使用されるのとは異なる円盤形状を有してもよいことを理解されたい。研削機は、例えば砥石車、帯状もしくは円筒形であってもよく、または別の適切な形状を有してもよい。
様々な例示的実施形態において、炭化ケイ素に電気接点を製造するための方法であって、一方として表面を準備するためのプロセスと、他方として表面に金属を堆積／または挿入するためのプロセスとの２つの別々のプロセスの提供を省略できる、方法が提供される。
表面の粗面化／損傷と表面へのニッケルの挿入との複合、言い換えると、金属に対する別々の堆積プロセスの省略は、導電接続を形成するための製造コストが削減されているまたは削減されることを意味し得る。
様々な例示的実施形態において、炭化ケイ素に導電接続を形成するために、ニッケルを含む研削盤による炭化ケイ素表面の研削と、レーザアニーリングとを十分なものにすることができるようにして、導電接続の製造が簡略化されていてもよい。
研削は、炭化ケイ素基板が約５０μｍ～２００μｍの厚さまで薄くされるように行うことができ、研削された表面が、１０ｎｍを超える平均粗さ値を有することができ、研削された表面の下に少なくとも約１０ｎｍおよび最大で約５００ｎｍの深さまで、結晶欠陥と、研削盤により導入されたニッケル粒子とが存在し得る。
さらに、アニーリングは、表面の下の層での結晶欠陥が減少されるように、挿入されたニッケルの少なくとも一部が炭化ケイ素のシリコンと反応する（例えばニッケルシリサイドになる）ように、および１ｍΩｃｍ２未満の接触抵抗を有するオーミック接点が形成されるように行われてもよい。
上記態様の発展形態は、従属請求項および本明細書に記載されている。本発明の実施形態を図面に示し、以下の説明でより詳細に述べる。
図１Ａ～図１Ｃは、様々な例示的実施形態による電気接点１６を形成するための方法の概略図を示す。
図１Ａは、表面１０１を有する炭化ケイ素基板（簡単に「基板」と呼ぶ）１０を示す。炭化ケイ素基板１０は、例えばＳｉＣウェハであり得る。基板１０は、厚さＴ、例えば約２５０μｍ～約４３０μｍ以上の厚さを有することができる。表面１０１は、炭化ケイ素基板１０の第１の主表面１０１であり得る。炭化ケイ素基板１０は、第１の主表面１０１の反対側にある第２の主表面１０２を有することができる。表面１０１全体での電気接点１６の形成を以下に述べる。様々な例示的実施形態において、電気接点１６の形成は、表面１０１の１つの部分領域で、または互いに接続されたもしくは互いに分離された複数の部分領域で行われる。様々な例示的実施形態において、電気接点１６の形成は、代替または追加として第２の主表面１０２で行うことができ、例えば第２の主表面１０２全体で、または第２の主表面１０２の１つの部分領域で、もしくは互いに接続されたもしくは互いに分離された複数の部分領域で行われる。
様々な例示的実施形態によれば、基板１０に電子半導体素子１１を形成していてもよい（図１Ａに概略的に示唆されている、図４も参照）。半導体素子１１は、例えば縦型素子として基板１０に形成されていてもよく、そのため第２の主表面１０２から基板１０内へ、第１の主表面１０１に構成すべき電極まで延びている。例えば、電子半導体素子１１は縦型トランジスタであってもよく、第１の主表面１０１の電気接点１６は、ドレイン電極またはドレイン電極用の接点層であってもよい。トランジスタは、例えば（パワー）ＭＯＳＦＥＴ、または別の適切な縦型素子であり得る。様々な実施形態において、電気接点１６を形成するための方法は、横型電子半導体素子用の少なくとも１つの電気接点１６、例えば少なくとも１つの電極を形成するために使用することができる。
図１Ｂは、その表面１０１が研削された後の基板１０を示す。したがって、研削された表面には参照符号１０１ｇが付されている。
研削により、基板１０の厚さＴを、より薄い厚さＴｇまで減少することができる。様々な例示的実施形態において、研削は、基板１０を薄くするために大体のところ通常でも行われる研削プロセスを有してもよい。ここで、炭化ケイ素基板１０は、約５０μｍ～約２００μｍのより薄い厚さＴｇまで薄くすることができる。様々な例示的実施形態において、研削は、例えば、電子素子を有する主表面１０１または１０２に電気接点１６が形成される場合に、電気接点１６を形成するために使用されるプロセスであり得る。
研削は、研削盤またはその他の適切な研削機により行ってもよい。研削盤は、その研削面にニッケルおよび／またはニッケル化合物、例えばニッケル合金を有してもよい。研削盤のニッケル含有量は、約０．１重量％～１００重量％であってもよい。言い換えると、研削盤は、完全に、または部分的にのみニッケルからなり得る。例えば、部分的にのみニッケルからなる研削盤は、ガラスまたはセラミック材料、例えばＳｉＯ２、ＺｎＯ、および／またはＣａＯをさらに有してもよい。ニッケルは、例えばニッケル粒子として、ガラスまたはセラミック材料に埋め込まれていてもよい。
ニッケルを含む研削面は、例えば、その粗さに関して、研削により表面１０１が粗面化され、炭化ケイ素の結晶構造が損傷されるように設計されていてもよい。さらに、研削中にニッケル粒子１２を表面１０１または１０１ｇに導入することができる。言い換えると、研削により、窪み１３および結晶格子損傷１４（例えば、微小亀裂、ずれ、および／または細孔）を表面１０１ｇに形成することができ、さらに、ニッケル粒子１２を、基板１０の表面１０１ｇ上および／または表面１０１ｇ内に導入することができる。例えば、ニッケル粒子１２を窪み１３に、および結晶格子損傷１４が存在する位置に配置されていてもよい。研削は、窪み１３、結晶格子損傷１４、およびニッケル粒子１２が、約１０ｎｍ～約５００ｎｍの深さｄまで基板１０内に延びるように行ってもよい。結晶格子損傷１４、窪み１３、および挿入されたニッケル１２が存在する表面付近の領域は、損傷領域とも呼ばれる。
損傷領域の所定の深さおよびそこに挿入されるニッケル１２の所望の量を達成するために、研削プロセスに関連するパラメータ、例えばニッケル含有量および研削盤の粗さ、研削時間、研削プロセス中の接触圧力などを適合させることができる。様々な例示的実施形態において、例えば、形成された電気接点１６を電極として直接利用することが意図されているとき、および／または電気接点１６が半導体部品の裏面電極を形成するとき、損傷領域のより大きい深さ（例えば２００ｎｍ～５００ｎｍ）が求められていることがある。逆に、形成された電気接点１６が、さらなる導電層を堆積するためのシード層としてのみ使用されることが意図されているとき、および／または電気接点１６が少なくとも１つの表面電極を形成するとき、損傷領域のより小さい深さ（例えば１０ｎｍ～２００ｎｍ）が求められていることがある。
研削された表面１０１ｇの平均粗さ値Ｒａは、約１０ｎｍ～約５００ｎｍ、例えば約１０ｎｍ～約５０ｎｍであり得る。
様々な例示的実施形態において、基板１０は、研削後、上述した全ての特性、すなわち約５０μｍ＜Ｔｇ＜２００μｍの基板１０の厚さＴｇ、約１０ｎｍ＜Ｒａ＜５００ｎｍの平均粗さ値Ｒａ、約１０ｎｍ～約５００ｎｍの厚さを有する損傷領域、ならびに研削された表面１０１ｇおよび／または損傷領域内に配置されたニッケルおよび／またはニッケル化合物１２を同時に有することができる。
図１Ｃに、アニーリングプロセス中の、研削された表面１０１ｇを有する炭化ケイ素基板１０が示されている。アニーリングはレーザにより行うことができ、レーザのレーザ光１８が研削された表面１０１ｇに照射される。レーザ光１８による照射（アニーリング）は、欠陥（窪み１３および結晶格子損傷１４）が減少または低減されるように、ニッケルまたはニッケル化合物１２の少なくとも一部が炭化ケイ素基板１０のシリコンと反応する（例えばニッケルシリサイドになる）ように、およびオーミック接点１６が表面１０１ｇに形成され、接点１６が１ｍΩｃｍ２未満の接触抵抗を有することができるように行うことができる。アニーリング後に得られた、オーミック接点１６を有する表面は、図１Ｃでは参照符号１０１ｇｔで表されている。
図１Ｃの左側に示されるように、研削された表面１０１ｇにレーザ光１８を照射した後、欠陥は低減または排除されていることがある。様々な例示的実施形態において、レーザ光１８は、４００ｎｍ未満の波長、および２Ｊｃｍ－２を超えるエネルギー密度を有してもよい。
レーザアニーリング中に再結晶が生じることがある。これにより、表面粗さが変化（減少）することがある。例えば、アニーリング後の平均粗さ値Ｒａは、アニーリング前の平均粗さ値Ｒａの半分未満であり得る。
さらに、レーザアニーリングにより、表面付近の層内に存在するニッケル１２がシリコンと化学的に結合し（および例えばニッケルシリサイドを生成し）、さらにシリコンの一部が蒸発することがある。レーザアニーリングにより生成されたニッケルシリサイド化合物は、導電層、したがって電気接続（接点）１６を形成することができる。導電接続１６の厚さは、約１０ｎｍ～約５００ｎｍの範囲内、例えば約１０ｎｍ～約５０ｎｍであり得る。
上述したように電気接続が基板１０の表面の部分領域にのみ形成される限り、これは、表面１０１の部分領域のみが研削され、次いでレーザ光１８で照射されることにより、および／または確かに表面１０１全体が研削されるが、アニーリングは表面１０１の部分領域上のみで行われることにより達成することができる。表面１０１全体が研削されたが、表面１０１の部分領域内のみに電気接続が形成される／形成された限り、研削され、照射されていない領域上に保護層を配置することができる（図示せず）。
様々な例示的実施形態において、導電接点１６は、電子半導体部品の電極を直接形成することができる。様々な例示的実施形態において、導電接点１６は、電極を形成する積層体の最下層であり得る。言い換えると、導電接点１６は、少なくとも１つのさらなる導電層を（例えばガルバニック）堆積するためのベースまたはシード層として利用することができる。
図２は、様々な例示的実施形態による電気接点を形成するための方法２００のフローチャートを示す。
この方法は、研削盤からのニッケルまたはニッケル化合物の粒子が、研削された炭化ケイ素表面に挿入されるように（２１０）ニッケルまたはニッケル化合物を含む研削面を有する研削盤により炭化ケイ素表面を研削するステップ、および、挿入されたニッケル粒子の少なくとも一部と炭化ケイ素のシリコンとがニッケルシリサイドを生成するように（２２０）研削された炭化ケイ素表面をレーザによりアニーリングするステップを有してもよい。
図３は、様々な例示的実施形態による半導体デバイスを形成するための方法３００のフローチャートを示す。
この方法は、炭化ケイ素基板に半導体素子を形成するステップを有してもよく（３１０）、半導体素子の電極の形成が、上述した例示的実施形態のいずれか１つによる電気接点を形成するための方法を有する（３２０）。
この方法は、ウェハ平面上で行われてもよい。これは、同様に様々な例示的実施形態による電気接点を形成するための方法にも当てはまる。
様々な例示的実施形態において、半導体素子はトランジスタであり得る。
様々な例示的実施形態において、半導体素子はトランジスタであり得る。
図４は、例えば詳細に上述したような様々な例示的実施形態による半導体デバイスを形成するための方法により製造された半導体デバイス４００を示す。
半導体デバイス４００は、電気接点１６がその上に形成された炭化ケイ素基板１０を備え、電気接点１６が半導体デバイス４００の表面１０１ｇｔを形成する。
半導体デバイス４００は、基板１０に形成された半導体素子１１をさらに備え、半導体素子１１は、例えば第２の表面１０２から基板１０内に延びる。電気接点１６は、例えば半導体素子１１の裏面電極であり得る。
Claims (9)
- 電気接点（１６）を形成するための方法であって、
－ 研削盤からのニッケルまたはニッケル化合物の粒子（１２）が、研削された炭化ケイ素表面に挿入されるように（２１０）前記ニッケルまたは前記ニッケル化合物を含む研削面を有する前記研削盤により炭化ケイ素表面（１０１）を研削するステップ、および、
－ 前記挿入されたニッケル粒子（１２）の少なくとも一部と前記炭化ケイ素のシリコンとがニッケルシリサイドを生成するように（２２０）前記研削された炭化ケイ素表面（１０１ｇ）をレーザによりアニーリングするステップ
を有する、方法。 - 前記ニッケルシリサイドが、任意選択で１０ｎｍ＜Ｒａ＜５００ｎｍの平均粗さ値を有する表面層（１０１ｇｔ）を形成する、
請求項１に記載の方法。 - 前記炭化ケイ素表面を研削する前記ステップが、５０μｍ～２００μｍの厚さの間の炭化ケイ素基板（１０）の薄さにすることを含む、
請求項１または２に記載の方法。 - 前記研削された炭化ケイ素表面（１０１ｇ）が、１０ｎｍ＜Ｒａ＜５００ｎｍの平均粗さ値Ｒａを有する、
請求項１から３のいずれか１項に記載の方法。 - 前記研削盤が、０．１重量％～１００重量％のニッケルを含む、
請求項１から４のいずれか１項に記載の方法。 - アニーリングする前記ステップが、４００ｎｍ未満の波長を有するレーザ光（１８）による照射を有する、
請求項１から５のいずれか１項に記載の方法。 - アニーリングする前記ステップが、２Ｊｃｍ－２よりも大きいエネルギー密度を有するレーザ光（１８）による照射を有する、
請求項１から６のいずれか１項に記載の方法。 - 半導体デバイス（４００）を形成するための方法であって、
－ 半導体素子（１１）、任意選択でトランジスタを炭化ケイ素基板（３１０）に形成するステップであり、
－ 前記半導体素子（１１）の電極（１６）を、請求項１から７のいずれか１項に記載の電気接点を形成するための方法（３２０）により形成することを有する、ステップ
を有する方法。 - ウェハ平面上で行われる、請求項１から８のいずれか１項に記載の方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102019218725.0 | 2019-12-03 | ||
| DE102019218725.0A DE102019218725A1 (de) | 2019-12-03 | 2019-12-03 | Verfahren zum Bilden eines elektrischen Kontakts und Verfahren zum Bilden einer Halbleitervorrichtung |
| PCT/EP2020/081084 WO2021110348A1 (de) | 2019-12-03 | 2020-11-05 | Verfahren zum bilden eines elektrischen kontakts und verfahren zum bilden einer halbleitervorrichtung |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2023504651A JP2023504651A (ja) | 2023-02-06 |
| JP7371257B2 true JP7371257B2 (ja) | 2023-10-30 |
Family
ID=73172680
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2022533115A Active JP7371257B2 (ja) | 2019-12-03 | 2020-11-05 | 電気接点を形成するための方法および半導体デバイスを形成するための方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20230005747A1 (ja) |
| EP (1) | EP4070363B1 (ja) |
| JP (1) | JP7371257B2 (ja) |
| CN (1) | CN114746983A (ja) |
| DE (1) | DE102019218725A1 (ja) |
| WO (1) | WO2021110348A1 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006041248A (ja) | 2004-07-28 | 2006-02-09 | Shindengen Electric Mfg Co Ltd | 半導体装置および半導体装置の製造方法 |
| JP2008135611A (ja) | 2006-11-29 | 2008-06-12 | Denso Corp | 半導体装置の製造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5921856A (en) * | 1997-07-10 | 1999-07-13 | Sp3, Inc. | CVD diamond coated substrate for polishing pad conditioning head and method for making same |
| JP4924690B2 (ja) * | 2009-10-20 | 2012-04-25 | 株式会社デンソー | 炭化珪素半導体装置の製造方法 |
| JP5482107B2 (ja) * | 2009-10-30 | 2014-04-23 | 株式会社デンソー | 炭化珪素半導体装置の製造方法 |
| JP2012004185A (ja) * | 2010-06-14 | 2012-01-05 | Denso Corp | 炭化珪素半導体装置の製造方法 |
| US8962468B1 (en) * | 2014-04-23 | 2015-02-24 | United Silicon Carbide, Inc. | Formation of ohmic contacts on wide band gap semiconductors |
| EP3131112A1 (en) * | 2015-08-12 | 2017-02-15 | Laser Systems and Solutions of Europe | Method for forming an ohmic contact on a back-side surface of a silicon carbide substrate |
-
2019
- 2019-12-03 DE DE102019218725.0A patent/DE102019218725A1/de active Pending
-
2020
- 2020-11-05 EP EP20803488.4A patent/EP4070363B1/de active Active
- 2020-11-05 CN CN202080084003.1A patent/CN114746983A/zh active Pending
- 2020-11-05 US US17/774,063 patent/US20230005747A1/en active Pending
- 2020-11-05 WO PCT/EP2020/081084 patent/WO2021110348A1/de unknown
- 2020-11-05 JP JP2022533115A patent/JP7371257B2/ja active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006041248A (ja) | 2004-07-28 | 2006-02-09 | Shindengen Electric Mfg Co Ltd | 半導体装置および半導体装置の製造方法 |
| JP2008135611A (ja) | 2006-11-29 | 2008-06-12 | Denso Corp | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20230005747A1 (en) | 2023-01-05 |
| DE102019218725A1 (de) | 2021-06-10 |
| CN114746983A (zh) | 2022-07-12 |
| WO2021110348A1 (de) | 2021-06-10 |
| EP4070363B1 (de) | 2024-05-15 |
| EP4070363A1 (de) | 2022-10-12 |
| JP2023504651A (ja) | 2023-02-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7605022B2 (en) | Methods of manufacturing a three-dimensional semiconductor device and semiconductor devices fabricated thereby | |
| KR101145074B1 (ko) | 반도체 기판의 제조 방법 및 이를 이용한 반도체 장치의 제조 방법 | |
| JP5599342B2 (ja) | 半導体装置の製造方法 | |
| JP4841021B2 (ja) | メサ構造を持つ半導体チップの製造方法 | |
| JP3900741B2 (ja) | Ｓｏｉウェーハの製造方法 | |
| JP5664592B2 (ja) | 貼り合わせウェーハの製造方法 | |
| JP2008166774A (ja) | 半導体ダイピックアップ装置と半導体ダイピックアップ方法 | |
| JP5610328B1 (ja) | 半導体デバイスの製造方法 | |
| JP2005072236A5 (ja) | ||
| JP2006196710A (ja) | 半導体素子の製造方法 | |
| JP2003243356A5 (ja) | ||
| JP4665429B2 (ja) | 半導体素子の製造方法 | |
| JP7371257B2 (ja) | 電気接点を形成するための方法および半導体デバイスを形成するための方法 | |
| JP2011009341A (ja) | 半導体装置の製造方法 | |
| JP5493343B2 (ja) | 貼り合わせウェーハの製造方法 | |
| JP2007242699A (ja) | 半導体素子の製造方法及び半導体基板 | |
| JP2009253240A5 (ja) | ||
| WO2007072624A1 (ja) | Ｓｏｉ基板の製造方法およびｓｏｉ基板 | |
| JP2009283582A (ja) | 貼り合わせウェーハの製造方法及び貼り合わせウェーハ | |
| CN113517183B (zh) | 一种基于薄片碳化硅晶圆的器件制备方法 | |
| JP2010166371A (ja) | 圧電デバイスの製造方法 | |
| JP2008251579A (ja) | 静電チャックおよび半導体装置の製造方法 | |
| JP2020177963A (ja) | 半導体チップの製造方法 | |
| CN104022042B (zh) | 低温多晶硅薄膜晶体管的制作方法和阵列基板的制作方法 | |
| JP2008294397A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220602 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230531 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230601 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230831 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230929 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20231018 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7371257 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |