JP2021519537A - 高周波デバイス用の基板を製造するための方法 - Google Patents

高周波デバイス用の基板を製造するための方法 Download PDF

Info

Publication number
JP2021519537A
JP2021519537A JP2020551935A JP2020551935A JP2021519537A JP 2021519537 A JP2021519537 A JP 2021519537A JP 2020551935 A JP2020551935 A JP 2020551935A JP 2020551935 A JP2020551935 A JP 2020551935A JP 2021519537 A JP2021519537 A JP 2021519537A
Authority
JP
Japan
Prior art keywords
layer
substrate
piezoelectric
adhesive layer
carrier substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020551935A
Other languages
English (en)
Other versions
JPWO2019186053A5 (ja
Inventor
ベルハケミ ジャメル
ベルハケミ ジャメル
バルジュ ティエリー
バルジュ ティエリー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of JP2021519537A publication Critical patent/JP2021519537A/ja
Publication of JPWO2019186053A5 publication Critical patent/JPWO2019186053A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/07Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/072Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
    • H10N30/073Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies by fusion of metals or by adhesives
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • H03H3/10Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves for obtaining desired frequency or temperature coefficient
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09JADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00Adhesives in the form of films or foils
    • C09J7/30Adhesives in the form of films or foils characterised by the adhesive composition
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • H03H9/02535Details of surface acoustic wave devices
    • H03H9/02543Characteristics of substrate, e.g. cutting angles
    • H03H9/02574Characteristics of substrate, e.g. cutting angles of combined substrates, multilayered substrates, piezoelectrical layers on not-piezoelectrical substrate
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • H03H9/02535Details of surface acoustic wave devices
    • H03H9/02818Means for compensation or elimination of undesirable effects
    • H03H9/02834Means for compensation or elimination of undesirable effects of temperature influence
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • H03H9/02535Details of surface acoustic wave devices
    • H03H9/02818Means for compensation or elimination of undesirable effects
    • H03H9/02897Means for compensation or elimination of undesirable effects of strain or mechanical damage, e.g. strain due to bending influence
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/25Constructional features of resonators using surface acoustic waves
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46Filters
    • H03H9/64Filters using surface acoustic waves
    • H03H9/6489Compensation of undesirable effects
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/08Shaping or machining of piezoelectric or electrostrictive bodies
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/08Shaping or machining of piezoelectric or electrostrictive bodies
    • H10N30/082Shaping or machining of piezoelectric or electrostrictive bodies by etching, e.g. lithography
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/08Shaping or machining of piezoelectric or electrostrictive bodies
    • H10N30/085Shaping or machining of piezoelectric or electrostrictive bodies by machining
    • H10N30/086Shaping or machining of piezoelectric or electrostrictive bodies by machining by polishing or grinding

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

本発明は、電気絶縁層を介して圧電層(3)をキャリア基板(1)に接合することによって高周波デバイス用の基板(7)を製作するための方法であって、圧電層(3)は、電気絶縁層との界接面において粗面(30)を有し、方法は、以下のステップ:− 高周波を反射するのに適した粗面(30)を有する圧電基板(3)を用意するステップと、− 誘電層(4)を圧電基板(3)の粗面(30)上に堆積するステップと、− キャリア基板(1)を用意するステップと、− 光重合性接着層(2)をキャリア基板上に堆積するステップと、− 誘電層(4)および接着層(2)を介して圧電基板(3)をキャリア基板(1)に結合して、組み立てられた基板(5)を形成するステップと、組み立てられた基板(5)を光束(6)で照射して、接着層(2)を重合するステップであって、接着層(2)および誘電層(4)は、一緒になって電気絶縁層を形成する、ステップとを含むことを特徴とする、方法に関する。

Description

本発明は、高周波デバイス用の基板を製作するための方法に関する。
全体的にケイ素などの半導体材料製であるキャリア基板と、電気絶縁層と、圧電層とをそのベースから表面にかけて連続して含む基板上に、共振器またはフィルタなどの高周波(RF)デバイスを生み出すことは、知られている慣習である。
表面弾性波(SAW)フィルタは、通常、厚い圧電層(すなわち全体的に数10μmの厚さを有する)と、圧電層の表面上に堆積された2つの交互嵌合型金属コームの形態の2つの電極とを備える。電極にかけられた電気信号、通常電圧変動は、弾性波に変換され、この弾性波は、圧電層の表面において伝播する。この弾性波の伝播は、波の周波数がフィルタの周波数帯域に対応する場合、促進される。この波は、これが他方の電極に到達すると再度電気信号に変換される。
しかし、波には寄生モードの伝播が存在し、この伝播は、圧電層の厚さ内に延び、下方のキャリア基板との界接面において反射されやすい。この影響は「ラトル(rattle)」と呼ばれる。
これらの寄生モードを回避するために、電気絶縁層との界接面に位置する圧電層の表面を、寄生波を全方向に反射させ(散乱効果)、基板へのその伝達を防止できるように十分に粗くすることが、知られている慣習である。
対象の波長の条件では、圧電層の表面の粗さは非常に大きく、数μm程度となる。
基板を生み出すことは、任意選択により電気絶縁層によって覆われる圧電層の粗い表面をキャリア基板に結合することを伴う。
しかし、そのような粗さにも関わらず圧電層とキャリア基板との間の良好な接着を確実にするために、現在の方法は、多くの連続的ステップを必要とし、それによってこの方法は長くなり、費用のかかるものになる。
したがって、方法は、以下のステップを含むことができる:
− 酸化ケイ素(SiO2)の層をプラズマ増強化学蒸着(PECVD)によって、圧電層の粗い表面上に約2μmの厚さで堆積するステップ、
− 圧電層の粗い表面とは反対側の表面上にSiO2の第1の層を約0.5μmの厚さで堆積するステップ、
− 粗い表面上に堆積されたSiO2層の第1の化学機械研磨(CMP)を実施するステップであって、この研磨後に得られる粗さは大きすぎるため結合の品質は良くない、ステップ、
− 圧電層の粗い表面とは反対側の表面上にSiO2の第2の層を約0.5μmの厚さで堆積するステップ、
− SiO2層によって覆われた圧電層とキャリア基板との良好な品質の結合を可能にするのに十分な粗さが得られるまで、粗い表面上に堆積されたSiO2層の第2の化学機械研磨(CMP)を実施するステップであって、キャリア基板自体は、機械化学研磨(CMP)を必要とするSiO2層によって覆われている、ステップ。
前述のステップをキャリア基板上および圧電層上に実施することによって生じるコスト以外に、この方法は、基板の大きな湾曲または撓みを生成するという欠点を有し、この撓みは、圧電基板上のSiO2層の堆積が高温で実施されるという事実によるものである。この撓みは、フィルタを製作するために基板上に続いて実施される、平坦な基板上で実施されるべきものである作業を妨げる。
本発明の1つの目的は、前述の欠点を解決し、特に、従来技術の方法と比べてコストが低く、および/または撓みが小さい高周波デバイス用の基板を製作するための方法を提供することである。
この目的を達成するために、本発明は、電気絶縁層を介して圧電層をキャリア基板に接合することによって高周波デバイス用の基板を製作するための方法であって、圧電層は、電気絶縁層とのその界接面において粗面を有し、前記方法は主に以下のステップ:
− 高周波を反射するのに適した粗面を有する圧電基板を用意するステップと、
− 誘電層を圧電基板の粗面上に堆積するステップと、
− キャリア基板を用意するステップと、
− 光重合性接着層をキャリア基板上に堆積するステップと、
− 誘電層および接着層を介して圧電基板をキャリア基板に結合して、組み立てられた基板を形成するステップと、
− 組み立てられた基板を光束で照射して接着層を重合するステップであって、前記接着層および誘電層は、一緒になって電気絶縁層を形成する、ステップと
を含むことを特徴とする、方法を提供する。
本文書で意味する「粗面」とは、フィルタの圧電層を通って伝播するよう意図されたRF波の波長とほぼ同じ大きさのものである粗さを有する表面であり、それによって前記表面からの寄生波の反射を可能にする。本発明の文脈では、そのような表面の粗さは、0.3から5μmRMSの間、好ましくは1.5から2.2μmRMSの間に含まれる。
高周波デバイスは、1つまたは複数の共振器またはフィルタを含むことができる。所与の使用周波数fに合わせて、当業者は、圧電層、特に、これが作製される材料の特性を選択することができる。対象のRF波の波長λに合わせた材料およびその切断の選択は、波の伝播速度υが周波数fおよび波長λに以下の関係式(1)によって関連付けられる条件で、前記速度υに影響を与える:
Figure 2021519537
加えて、周波数fは、デバイスの電極の形状p(通常、圧電層の表面上に堆積された交互嵌合型金属コームの形態をとり、このときpは、コーム間の周期的距離である)に、以下の関係式(2)を関係式(1)に挿入することによって関連付けられる:
Figure 2021519537
したがって、対象の動作周波数に応じて、当業者が、交互嵌合型コームの形状pによってデバイスの電気機械的結合の強度を調整し、圧電層の材料の特性によって波の伝播速度υを調整することが可能になる。
接着層と誘電層を組み合わせる結合の実施により、十分に平滑なSiO2層を粗面上に形成するのに必要とされるステップをなくし、基板の大きな撓みを引き起こしやすい高温堆積の必要性を回避することが可能になる。さらに、誘電層が圧電層に接触することにより、良好な音響性能を基板で達成することが可能になる。
他の態様によれば、提案する方法は、以下のさまざまな特徴を有し、これらの特徴は、単独でまたは技術的に実行可能なその組合せで実施され得る。
− 誘電層は、プラズマ増強化学蒸着によって圧電基板上に堆積される、酸化ケイ素の層、窒化ケイ素の層、窒化ケイ素と酸化ケイ素の組合せを含む層、および/または少なくとも酸化ケイ素の層および窒化ケイ素の層の重層を含む。
− 誘電層は、圧電基板上にスピンコーティングすることによって堆積されたガラス層である。
− 光重合性接着層の厚さは、2μmから8μmの間に含まれる。
− 光重合性接着層は、スピンコーティングによって堆積される。
− 結合ステップは、20から50℃の間、好ましくは20℃から30℃の間に含まれる温度で実施される。
− 光束は、圧電基板を通してかけられる。
− 照射はパルス式である。
− 光束は、320nmから365nmの間に含まれる波長を有する。
− キャリア基板は、圧電基板が作製される材料のものより低い熱膨張係数を有する材料で作製される。
− キャリア基板は、ケイ素、サファイア、多結晶窒化アルミニウム(AlN)、またはヒ化ガリウム(GaAs)から作製される。
− 方法は、接着層の重合後、圧電基板を薄くして、規定された厚さの圧電層をキャリア基板に移すステップをさらに含む。 − 薄くするステップは、エッチングおよび/または化学機械研磨を含む。
− 方法は、薄くするステップ後、焼き戻しを実施して圧電層を平滑化するステップを含む。 − 結合するステップに続く各ステップは、300℃以下の温度で実施される。
本発明の別の主題は、高周波フィルタを製作するための方法であって、
− 先述の製作方法を使用して基板を製作するステップと、
− 前記基板の圧電層の表面上に交互嵌合型電極の対を形成するステップと
を含む、方法に関する。
本発明はまた、上記で説明した方法を使用して得ることができる高周波デバイス基板であって、連続的に、キャリア基板と、電気絶縁層と、圧電層とを含み、圧電層は、電気絶縁層との界接面において、高周波を反射するのに適した粗面を有し、電気絶縁層は、キャリア基板から圧電層にかけて連続的に、重合された接着層と、誘電層とを含む、高周波デバイス基板に関する。
本発明の別の主題は、高周波フィルタであって、上記で説明したような基板と、圧電層の表面上を延びる交互嵌合型電極の対とを備える、高周波フィルタである。
本発明の他の特徴および利点は、付属の図を参照して後続の詳細な説明から明らかになるであろう。
光重合性接着層をキャリア基板上に堆積するステップの概略図である。 誘電層を圧電基板上に堆積するステップの概略図である。 接着層および誘電層が結合界接面に位置している、キャリア基板を圧電基板に結合することによって得られる組み立てられた基板の概略図である。 圧電基板とキャリア基板の結合後に接着層を重合して、本発明による高周波デバイス基板を形成するステップの概略図である。 圧電基板を薄くした後の高周波デバイス基板の断面図である。 本発明の1つの実施形態による表面弾性波フィルタの概略図である。
図を読みやすくするために、図示する要素は、必ずしも原寸比で示されない。さらに、さまざまな図において同じ参照記号によって示す要素は、同一であるか、または同じ機能を実行する。
本発明の第1の主題は、圧電層をキャリア基板に接合し、結合することによって、最終基板と呼ばれる高周波デバイス基板を製作するための方法に関する。
キャリア基板1は、圧電基板3が作製される材料のものよりも低い熱膨張係数を有する材料で作製される。したがって、キャリア基板は、圧電基板の、これがさらされる温度の変動中の膨張を抑える補強材の役割を果たし、これによって、圧電基板の熱周波数係数、すなわち圧電基板を通って伝播する波の周波数が温度と共に変動する程度を小さくする。適切な材料は、たとえば、ケイ素、サファイア、多結晶窒化アルミニウム(AlN)、または実際にはヒ化ガリウム(GaAs)である。ケイ素は、これがケイ素用に設定されたマイクロ電子生産ライン上で方法を実行することを可能にするので特に好ましい。
本発明では、それは、対象のものである基板の主要表面に平行な平面内の熱膨張係数である。
図1に示す第1のステップでは、光重合性接着層2が、キャリア基板1の露出面上に堆積される。
光重合性接着層は、有利には、スピンコーティングによって堆積される。この技術は、光重合層を堆積すべき基板をそれ自体の周りで、実質的に一定に比較的高速で回転させ、それによって光重合層を基板の全面にわたって均一に遠心力によって広げるものである。この目的を達成するために、基板は、通常、ターンテーブル上に置かれ、真空チャックによって保持される。
当業者は、基板の表面上に堆積される接着剤の量、基板の回転速度、および接着層の所望の厚さにしたがった最小堆積時間などの作業条件を決定することができる。
光重合性接着層2の厚さは、通常、2μm(ミクロン)から8μmの間に含まれる。
1つの非限定的な例によれば、NORLAND PRODUCTSによって「NOA 61」の名の下で販売される光重合性接着層が、本発明に使用され得る。
第2のステップでは、誘電層4が、圧電基板3の粗い主要面30上に形成される。図2は、誘電層4がその上に堆積されている圧電基板3を示す。この第2のステップは、光重合性接着層を堆積する第1のステップの前、これと並行して、またはこの後に続いて実施され得ることが理解されよう。
1つの実施形態によれば、誘電層4は、酸化ケイ素の層、または窒化ケイ素の層、または窒化ケイ素と酸化ケイ素の組合せを含む層、または少なくとも酸化ケイ素の層および窒化ケイ素の層の重層である。たとえば、酸化ケイ素SiO2の層、または窒化物Si34の層、窒化ケイ素および酸化ケイ素の組合せSiOxyを含む層、または酸化ケイ素SiO2の層および窒化ケイ素Si34の層の重層が、形成されることが可能である。詳細には、これらの材料は、従来、表面弾性波を導くために、特にSiO2/Si34スタックの形態で高周波デバイスに使用されている。酸化ケイ素および/または窒化ケイ素の1つまたは複数の層は、好ましくは、プラズマ増強化学蒸着(PECVD)によって堆積される。
1つの好ましい実施形態によれば、誘電層4は、圧電基板上にスピンコーティングすることによって堆積されたガラス層である(すなわち、これは、スピンオンガラス(SOG))の層である)。この技術は、層の堆積が室温で実施され、その後約250℃の温度で高密化焼き戻しが行われるため、これが、誘電層がその上に形成される基板を変形させない点において有利である。
酸化物またはSOGで作製された誘電層は、圧電基板からその後得られる高周波デバイスの音響性能を最適レベルに保つことを可能にする。
平滑効果を有するそのような酸化物またはSOGの誘電層、すなわち圧電基板の粗面には適合しないが、実質的に平滑なままであるか、または最低でも圧電基板のものよりも粗さがかなり小さい自由面を有する層が、好ましくは選択される。したがって、誘電層の自由面は、キャリア基板との良好な品質の結合を可能にするのに十分平滑である。
圧電基板3は、次いで、誘電層4および接着層2を介してキャリア基板1に結合され、それによって組み立てられた基板5を形成し、この1つの実施形態が図3に示される。
組み立てられた基板5は、したがって、キャリア基板1、接着層2、誘電層4、および圧電基板3の重層によって形成され、接着層2および誘電層4は、キャリア基板1と圧電基板3との間の界接面に位置する。圧電層3の粗面30は、したがって、圧電層3と誘電層4との間の界接面に位置しており、圧電層を通って進行する高周波を反射するのに適している。
結合は、好ましくは、室温、すなわち約20℃で実施される。しかし、20℃から50℃の間、より好ましくは20℃から30℃の間に含まれる温度で熱結合を実施することが可能である。
加えて、結合ステップは、有利には、低圧で、すなわち5ミリトル以下の圧力で実施され、これによって、結合界接面を形成する表面、すなわち接着層の表面および圧電基板の粗面から水分を放出することを可能にする。真空下で結合ステップを実施することにより、結合界接面における水分の放出をさらに(further still)改良することが可能になる。
一方でポリマー層2を結合層として使用することは、特に、圧電基板の表面30が粗いとき、圧電基板3をキャリア基板1上に効果的に結合することを可能にする(ポリマーは、僅かな粗面により容易に接着することが広く認められている)。他方で、接着層2の堆積、基板1および3の組み立て、および組み立てられた基板5の照射は、従来技術よりもすばやく簡単に実施される。従来技術では、圧電層の粗面上および粗面とは反対側の表面上にSiO2層を連続的に堆積することは、実施するのに時間がかかり、面倒である。
加えて、提案する方法は、接着層の堆積およびUV照射がSiO2の連続的堆積よりもかなり費用が抑えられ、機械化学研磨(CMP)を実施する必要がないため、コストを大きく低下させる。
提案するようなポリマー層を使用して結合することはまた、SiO2層の連続堆積中に発生する別の主要問題、すなわち基板内にかなり望ましくない撓みを作り出し、それによって基板からの高周波デバイスの製作を阻害する問題を、SiO2のそのような堆積物を回避することによって解決することを可能にする。本発明の方法は、こうして、誘電層および接着層それぞれの堆積中の圧電基板およびキャリア基板の変形、ならびに結合および照射後に得られる最終基板の変形を回避するか、または最低でも小さくすることを可能にする。
組み立てられた基板5は、次いで、光束6によって照射にかけられ、それによって接着層2を重合する。組み立てられた基板5の照射は、図4に示される。
光源は、好ましくはレーザである。
光放射5または光束は、好ましくは紫外線(UV)放射である。接着層2の組成に応じて、320nm(ナノメートル)から365nmの間の波長を有するUV放射が、好ましくは選択される。
照射は、圧電基板の自由面31を入射光放射6にさらすことによって実施される。したがって、光放射は、圧電基板3の自由面31から、組み立てられた基板5に貫入し、圧電基板を通過し、誘電層4を通過し、その後接着層2に到達し、こうして接着層の重合を引き起こす。
接着層の重合により、ポリマー層20を形成することが可能であり、このポリマー層は、一緒になって最終基板7を形成するキャリア基板1および圧電基板3を互いに結合された状態で保つことによって、組み立てられた基板の機械的密着性を確実にする。
組み立てられた基板5の照射は、熱プロセスを引き起こし、この熱プロセスを介して、放射が通過する圧電層3は、放射のエネルギーを部分的に吸収し、温度上昇することができる。過度の温度上昇は、圧電層の構造を不安定化しやすく、それによって圧電層の物理的および化学的特性の劣化を招き得る。さらに、過度の温度上昇は、圧電層およびキャリア基板を、熱膨張係数のそれらの相違の結果変形させ、その結果、組み立てられた基板、したがって結果として生じる最終基板が全体的に変形する(撓む)。
圧電層3の過剰な温度上昇を回避するために、照射は、有利にはパルス化され、すなわち組み立てられた基板は、光線の複数のパルスにさらされる。各パルスは、設定された照射時間の間続き、この設定時間は、パルスごとに等しくても異なっていてもよい。パルスは、設定された静止時間によって時間的に離間され、この静止時間の間、組み立てられた基板は光線にはさらされない。
当業者は、各パルスの照射時間、各パルス間の静止時間、および接着層を完全に重合するためにかけられるパルス数を設定することができる。
したがって、たとえば、それぞれが10秒続き、これもまたそれぞれ10秒続く静止時間によって隔てられる、約10パルスが使用されることが可能である。
照射後、重合された接着層によって組み立てられた基板からなる最終基板が、得られる。
重合された接着層20の厚さは、好ましくは、2μm(ミクロン)から8μmの間に含まれる。この厚さは、特に、結合前に堆積される光重合性接着層が作製される材料、光重合性接着層の厚さ、および実験的照射条件に応じて決まる。
任意選択により、接着層の重合後、圧電基板3は、露出面31から材料を除去することによって薄くされる。この薄くするステップにより、圧電層の厚さを小さくし、したがって、キャリア基板1上に、決められた厚さの圧電層3を得ることが可能になる。薄くされた圧電層3を有する最終基板7は、図5に示される。薄くするステップは、特に、圧電層をエッチングすることによって、および/または化学機械研磨することによって実施され得る。
薄くした後、好ましくは焼き戻しが実施されて、薄くされた圧電層を平滑にする。平滑にすることは、圧電層の露出面を平坦にし、その粗さを小さくすることを目的として表面処理を行うものである。
圧電基板3をキャリア基板1上に結合させた後に続く方法のステップは、300℃以下の温度で実施され、そのためこれらの構造、特に接着層2、20の構造を劣化させず、または基板の変形を引き起こさない。
本発明の第2の手段は、本発明の第1の主題による、上記で説明した製作方法を実施することによって得られる最終基板から、共振器またはフィルタなどの高周波デバイスを製作するための方法、および高周波デバイスである。詳細には、そのような高周波デバイスの製作は、300℃を超えない温度で可能である。
生産可能な高周波デバイスの中でも、説明した方法は、表面弾性波フィルタの製作に最も特化する。後者の場合、これは、第一に、先述の方法を使用して最終基板を製作し、次いで、最終基板の圧電層の表面上に交互嵌合型電極の対を形成することを対象とする。
図6は、上記で説明したような最終基板7を使用して製作された、1つの実施形態による表面弾性波フィルタ10の概略図である。フィルタは、圧電層3と、圧電層の表面31上に堆積された2つの交互嵌合型金属コームの形態をとる2つの電極11、12とを備える。電極の反対側では、圧電層3は、その粗面30によって誘電層4、重合された接着層20、およびキャリア基板1上に載置する。表面波の減衰を生成しないようにするには優れた結晶品質が必要とされるため、圧電層3は単結晶である。
重合された接着層を使用した圧電層およびキャリア基板の結合に比べ、そのような表面弾性波フィルタの性能は改良される。その理由は、圧電層上の誘電層が、粗く、音響インピーダンスにコントラストをもたらす界接面を有するためである。重合された接着層が圧電層と接触すると、無視できない悪影響が性能に及ぼされる。

Claims (18)

  1. 電気絶縁層を介して圧電層(3)をキャリア基板(1)に接合することによって高周波デバイス用の基板(7)を製作するための方法であって、前記圧電層(3)は、前記電気絶縁層との界接面において粗面(30)を有し、前記方法は、以下のステップ:
    高周波を反射するのに適した粗面(30)を有する圧電基板(3)を用意するステップと、
    誘電層(4)を前記圧電基板(3)の前記粗面(30)上に堆積するステップと、
    キャリア基板(1)を用意するステップと、
    光重合性接着層(2)を前記キャリア基板上に堆積するステップと、
    前記誘電層(4)および前記接着層(2)を介して前記圧電基板(3)を前記キャリア基板(1)に結合して、組み立てられた基板(5)を形成するステップと、
    前記組み立てられた基板(5)を光束(6)で照射して前記接着層(2)を重合するステップであって、前記接着層(2)および前記誘電層(4)は、一緒になって前記電気絶縁層を形成する、ステップと
    を含むことを特徴とする方法。
  2. 前記誘電層(4)は、プラズマ増強化学蒸着によって前記圧電基板(3)上に堆積される、酸化ケイ素の層、窒化ケイ素の層、窒化ケイ素と酸化ケイ素の組合せを含む層、および/または少なくとも酸化ケイ素の層および窒化ケイ素の層の重層を含む請求項1に記載の方法。
  3. 前記誘電層(4)は、前記圧電基板(3)上にスピンコーティングすることによって堆積されたガラス層である請求項1に記載の方法。
  4. 前記光重合性接着層(2)の厚さは、2μmから8μmの間に含まれる請求項1乃至3のいずれか一項に記載の方法。
  5. 前記光重合性接着層(2)は、スピンコーティングによって堆積される請求項1乃至4のいずれか一項に記載の方法。
  6. 前記結合するステップは、20から50℃の間、好ましくは20℃から30℃の間に含まれる温度で実施される請求項1乃至5のいずれか一項に記載の方法。
  7. 前記光束(6)は、前記圧電基板(3)を通してかけられる請求項1乃至6のいずれか一項に記載の方法。
  8. 前記照射は、パルス化される請求項1乃至7のいずれか一項に記載の方法。
  9. 前記光束(6)は、320nmから365nmの間に含まれる波長を有する請求項1乃至8のいずれか一項に記載の方法。
  10. 前記キャリア基板(1)は、前記圧電基板(3)が作製される材料のものより低い熱膨張係数を有する材料で作製される請求項1乃至9のいずれか一項に記載の方法。
  11. 前記キャリア基板(1)は、ケイ素、サファイア、多結晶窒化アルミニウム(AlN)、またはヒ化ガリウム(GaAs)で作製される請求項1乃至10のいずれか一項に記載の方法。
  12. 前記接着層(2)の重合後、前記圧電基板(3)を薄くして、規定された厚さの圧電層(3)を前記キャリア基板(1)に移すステップをさらに含む請求項1乃至11のいずれか一項に記載の方法。
  13. 前記薄くするステップは、エッチングおよび/または化学機械研磨を含む請求項12に記載の方法。
  14. 前記薄くするステップ後、焼き戻しを実施して、前記圧電層を平滑にするステップを含む請求項12または13に記載の方法。
  15. 前記結合するステップに続く各ステップは、300℃以下の温度で実施される請求項1乃至14のいずれか一項に記載の方法。
  16. 高周波フィルタ(10)を製作するための方法であって:
    請求項1乃至15のいずれか一項に記載の方法を使用して基板(7)を製作するステップと、
    前記基板の前記圧電層の前記表面(31)上に交互嵌合型電極の対(11、12)を形成するステップと
    を含む方法。
  17. 請求項1乃至15のいずれか一項に記載の方法を使用して得ることができる高周波デバイス基板(7)であって、連続的に、キャリア基板(1)と、電気絶縁層(2、4)と、圧電層(3)とを含み、前記圧電層は、前記電気絶縁層との界接面において、高周波を反射するのに適した粗面(30)を有し、前記電気絶縁層は、前記キャリア基板(1)から前記圧電層(3)にかけて連続的に、重合された接着層(2)と、誘電層(4)とを含む高周波デバイス基板(7)。
  18. 請求項17に記載の基板と、前記圧電層(3)の前記表面(31)上を延びる交互嵌合型電極の対(11、12)とを備える高周波フィルタ(10)。
JP2020551935A 2018-03-26 2019-03-26 高周波デバイス用の基板を製造するための方法 Pending JP2021519537A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1852574 2018-03-26
FR1852574A FR3079345B1 (fr) 2018-03-26 2018-03-26 Procede de fabrication d'un substrat pour dispositif radiofrequence
PCT/FR2019/050685 WO2019186053A1 (fr) 2018-03-26 2019-03-26 Procede de fabrication d'un substrat pour dispositif radiofrequence

Publications (2)

Publication Number Publication Date
JP2021519537A true JP2021519537A (ja) 2021-08-10
JPWO2019186053A5 JPWO2019186053A5 (ja) 2022-02-21

Family

ID=62751059

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020551935A Pending JP2021519537A (ja) 2018-03-26 2019-03-26 高周波デバイス用の基板を製造するための方法

Country Status (8)

Country Link
US (2) US11870411B2 (ja)
EP (1) EP3776632A1 (ja)
JP (1) JP2021519537A (ja)
KR (1) KR20200136427A (ja)
CN (1) CN111919285B (ja)
FR (1) FR3079345B1 (ja)
SG (1) SG11202009404SA (ja)
WO (1) WO2019186053A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG10201905013VA (en) 2018-06-11 2020-01-30 Skyworks Solutions Inc Acoustic wave device with spinel layer
US11621690B2 (en) 2019-02-26 2023-04-04 Skyworks Solutions, Inc. Method of manufacturing acoustic wave device with multi-layer substrate including ceramic
FR3108789B1 (fr) * 2020-03-24 2023-12-08 Soitec Silicon On Insulator Procédé de fabrication d’une structure piézoélectrique pour dispositif radiofréquence et pouvant servir pour le transfert d’une couche piézoélectrique, et procédé de transfert d’une telle couche piézoélectrique
FR3108788A1 (fr) * 2020-03-24 2021-10-01 Soitec Procédé de fabrication d’une structure piézoélectrique pour dispositif radiofréquence et pouvant servir pour le transfert d’une couche piézoélectrique, et procédé de transfert d’une telle couche piézoélectrique
FR3131436A1 (fr) * 2021-12-23 2023-06-30 Soitec Procede de fabrication d’un substrat donneur
FR3131979A1 (fr) * 2022-01-17 2023-07-21 Soitec Procédé de fabrication d’un substrat donneur pour le transfert d’une couche piézoélectrique et procédé de transfert d’une couche piézoélectrique sur un substrat support

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1117490A (ja) * 1997-06-27 1999-01-22 Nec Corp 弾性表面波デバイスと弾性表面波チップの実装方法
JP2001053579A (ja) * 1999-06-02 2001-02-23 Matsushita Electric Ind Co Ltd 弾性表面波素子と移動体通信機器
JP2002223138A (ja) * 2001-01-26 2002-08-09 Murata Mfg Co Ltd 弾性表面波素子及びその製造方法
JP2005011393A (ja) * 2003-06-17 2005-01-13 Fuji Photo Film Co Ltd 光情報媒体の製造方法
JP2005229455A (ja) * 2004-02-16 2005-08-25 Shin Etsu Chem Co Ltd 複合圧電基板
JP2012005106A (ja) * 2010-05-17 2012-01-05 Murata Mfg Co Ltd 複合圧電基板の製造方法および圧電デバイス
JP2012085286A (ja) * 2010-10-06 2012-04-26 Ngk Insulators Ltd 複合基板の製造方法及び複合基板
JP2012199762A (ja) * 2011-03-22 2012-10-18 Murata Mfg Co Ltd 圧電デバイスの製造方法
WO2013031651A1 (ja) * 2011-09-02 2013-03-07 株式会社村田製作所 弾性波装置及びその製造方法
JP2017204729A (ja) * 2016-05-11 2017-11-16 京セラ株式会社 容量素子、弾性波素子および弾性波モジュール
JP6250856B1 (ja) * 2016-07-20 2017-12-20 信越化学工業株式会社 表面弾性波デバイス用複合基板及びその製造方法とこの複合基板を用いた表面弾性波デバイス
JP2018014606A (ja) * 2016-07-20 2018-01-25 信越化学工業株式会社 弾性表面波デバイス用複合基板の製造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2294306A1 (en) * 1997-06-19 1998-12-23 Asahi Kasei Kabushiki Kaisha Soi substrate and process for preparing the same, and semiconductor device and process for preparing the same
EP1177623B1 (en) * 2000-02-22 2009-08-05 Nxp B.V. Method of manufacturing a piezoeletric filter with an acoustic resonator situated on an acoustic reflector layer formed on a carrier substrate
CN100483666C (zh) * 2003-01-07 2009-04-29 S.O.I.Tec绝缘体上硅技术公司 施主晶片以及重复利用晶片的方法和剥离有用层的方法
US7031600B2 (en) * 2003-04-07 2006-04-18 Applied Materials, Inc. Method and apparatus for silicon oxide deposition on large area substrates
US7091120B2 (en) * 2003-08-04 2006-08-15 Nanosys, Inc. System and process for producing nanowire composites and electronic substrates therefrom
US7557367B2 (en) * 2004-06-04 2009-07-07 The Board Of Trustees Of The University Of Illinois Stretchable semiconductor elements and stretchable electrical circuits
US8232182B2 (en) * 2004-09-07 2012-07-31 Massachusetts Institute Of Technology Fabrication of electronic and photonic systems on flexible substrates by layer transfer method
FR2888663B1 (fr) * 2005-07-13 2008-04-18 Soitec Silicon On Insulator Procede de diminution de la rugosite d'une couche epaisse d'isolant
JP2007221665A (ja) * 2006-02-20 2007-08-30 Toshiba Corp 薄膜圧電共振器及びその製造方法、並びに、これを用いたフィルタ
US7935568B2 (en) * 2006-10-31 2011-05-03 Tessera Technologies Ireland Limited Wafer-level fabrication of lidded chips with electrodeposited dielectric coating
FR2933233B1 (fr) * 2008-06-30 2010-11-26 Soitec Silicon On Insulator Substrat de haute resistivite bon marche et procede de fabrication associe
US8886334B2 (en) * 2008-10-07 2014-11-11 Mc10, Inc. Systems, methods, and devices using stretchable or flexible electronics for medical applications
KR101870690B1 (ko) * 2009-05-12 2018-06-25 더 보드 오브 트러스티즈 오브 더 유니버시티 오브 일리노이 변형가능 및 반투과 디스플레이를 위한 초박형, 미세구조 무기발광다이오드의 인쇄 어셈블리
WO2012021197A2 (en) * 2010-05-21 2012-02-16 Arizona Board Of Regents, For And On Behalf Of Arizona State University Method of manufacturing electronic devices on both sides of a carrier substrate and electronic devices thereof
FR2973158B1 (fr) * 2011-03-22 2014-02-28 Soitec Silicon On Insulator Procédé de fabrication d'un substrat de type semi-conducteur sur isolant pour applications radiofréquences
CN103765768B (zh) * 2011-08-26 2016-06-01 株式会社村田制作所 压电器件以及压电器件的制造方法
FR2985601B1 (fr) * 2012-01-06 2016-06-03 Soitec Silicon On Insulator Procede de fabrication d'un substrat et structure semiconducteur
JP5961863B2 (ja) 2012-04-04 2016-08-02 株式会社ユニバーサルエンターテインメント 遊技機
US9859458B2 (en) * 2015-06-19 2018-01-02 QMAT, Inc. Bond and release layer transfer process
FR3045678B1 (fr) 2015-12-22 2017-12-22 Soitec Silicon On Insulator Procede de fabrication d'une couche piezoelectrique monocristalline et dispositif microelectronique, photonique ou optique comprenant une telle couche
TW201735286A (zh) * 2016-02-11 2017-10-01 天工方案公司 使用可回收載體基板之裝置封裝
FR3053532B1 (fr) 2016-06-30 2018-11-16 Soitec Structure hybride pour dispositif a ondes acoustiques de surface

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1117490A (ja) * 1997-06-27 1999-01-22 Nec Corp 弾性表面波デバイスと弾性表面波チップの実装方法
JP2001053579A (ja) * 1999-06-02 2001-02-23 Matsushita Electric Ind Co Ltd 弾性表面波素子と移動体通信機器
JP2002223138A (ja) * 2001-01-26 2002-08-09 Murata Mfg Co Ltd 弾性表面波素子及びその製造方法
JP2005011393A (ja) * 2003-06-17 2005-01-13 Fuji Photo Film Co Ltd 光情報媒体の製造方法
JP2005229455A (ja) * 2004-02-16 2005-08-25 Shin Etsu Chem Co Ltd 複合圧電基板
JP2012005106A (ja) * 2010-05-17 2012-01-05 Murata Mfg Co Ltd 複合圧電基板の製造方法および圧電デバイス
JP2012085286A (ja) * 2010-10-06 2012-04-26 Ngk Insulators Ltd 複合基板の製造方法及び複合基板
JP2012199762A (ja) * 2011-03-22 2012-10-18 Murata Mfg Co Ltd 圧電デバイスの製造方法
WO2013031651A1 (ja) * 2011-09-02 2013-03-07 株式会社村田製作所 弾性波装置及びその製造方法
JP2017204729A (ja) * 2016-05-11 2017-11-16 京セラ株式会社 容量素子、弾性波素子および弾性波モジュール
JP6250856B1 (ja) * 2016-07-20 2017-12-20 信越化学工業株式会社 表面弾性波デバイス用複合基板及びその製造方法とこの複合基板を用いた表面弾性波デバイス
JP2018014606A (ja) * 2016-07-20 2018-01-25 信越化学工業株式会社 弾性表面波デバイス用複合基板の製造方法

Also Published As

Publication number Publication date
FR3079345B1 (fr) 2020-02-21
EP3776632A1 (fr) 2021-02-17
US20210075389A1 (en) 2021-03-11
KR20200136427A (ko) 2020-12-07
CN111919285B (zh) 2024-03-29
SG11202009404SA (en) 2020-10-29
FR3079345A1 (fr) 2019-09-27
WO2019186053A1 (fr) 2019-10-03
CN111919285A (zh) 2020-11-10
US20240146275A1 (en) 2024-05-02
US11870411B2 (en) 2024-01-09

Similar Documents

Publication Publication Date Title
JP2021519537A (ja) 高周波デバイス用の基板を製造するための方法
CN111919290B (zh) 将压电层转移至载体衬底上的工艺
KR102183134B1 (ko) 접합체 및 탄성파 소자
JP6427712B2 (ja) 接合方法
KR102433349B1 (ko) 복합 기판, 표면탄성파 디바이스 및 복합 기판의 제조 방법
US11128277B2 (en) Method for producing composite wafer
KR20190031229A (ko) 표면 탄성파 디바이스용 복합 기판 및 그 제조 방법과 이 복합 기판을 이용한 표면 탄성파 디바이스
JP2018014606A (ja) 弾性表面波デバイス用複合基板の製造方法
JP7057288B2 (ja) 表面弾性波デバイス用のハイブリッド構造
JPWO2019220721A1 (ja) 圧電性材料基板と支持基板との接合体
KR102312795B1 (ko) 압전성 재료 기판과 지지 기판의 접합체
JP2023143949A (ja) 高周波フィルタ用の基板を製造するためのプロセス
JP7291219B2 (ja) 音響波共振器を作製するための複合基板、および表面音響波共振器および作製方法
JP6771635B2 (ja) 複合ウェーハの製造方法
JPWO2019186053A5 (ja)
KR102671192B1 (ko) 지지 기판 상에 압전 층을 전달하기 위한 방법
WO2021220737A1 (ja) 複合基板の製造方法および複合基板

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220210

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230307

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230607

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230919

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231219

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20240312