KR20100114884A - 반도체 기판 표면 제조 방법 - Google Patents

반도체 기판 표면 제조 방법 Download PDF

Info

Publication number
KR20100114884A
KR20100114884A KR1020107016195A KR20107016195A KR20100114884A KR 20100114884 A KR20100114884 A KR 20100114884A KR 1020107016195 A KR1020107016195 A KR 1020107016195A KR 20107016195 A KR20107016195 A KR 20107016195A KR 20100114884 A KR20100114884 A KR 20100114884A
Authority
KR
South Korea
Prior art keywords
oxide
layer
substrate
semiconductor substrate
silicon
Prior art date
Application number
KR1020107016195A
Other languages
English (en)
Inventor
라두안 칼리드
Original Assignee
에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 filed Critical 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지
Publication of KR20100114884A publication Critical patent/KR20100114884A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Abstract

본 발명은 상기 반도체 기판의 표면을 산화시켜 천연 산화물을 인공적인 산화물로 변화시키는 단계, 상기 인공적인 산화물을 제거하는 단계, 특히 산화물이 없는 기판 표면을 얻는 단계를 포함하는 반도체 기판 표면의 제조 방법에 대한 것이다.

Description

반도체 기판 표면 제조 방법{SEMICONDUCTOR SUBSTRATE SURFACE PREPARATION METHOD}
본 발명은 반도체 기판의 표면의 제조 방법, 특히 무산화물(oxide-free) 반도체 기판 표면을 제공하는 방법에 대한 것이다.
어떤 적용에 있어서, 천연 산화물 층이 제거된 반도체 기판을 제공할 필요가 있다. 가령, 첫 번째 기판의 실리콘(100) 표면이 산화물층을 매개로 하지 않고 두 번째 기판의 실리콘(110) 표면에 직접 접합되는 경우, 직접 실리콘 접합(direct silicon bonding; DSB) 기술에서 이런 필요성이 있다. 상기 두 기판이 성공적으로 접합될 수 있도록 하기 위해서는, 상기 접합 계면에서 산소 또는 산화물의 가능한 원천을 모두 제거하여 상기 얻어지는 DSB 기판의 품질을 저하시키는 산화물 또는 산소 침전(precipitates)의 발생을 방지하는 것이 중요하다. 가령, 상기 접합 표면에서 이러한 침전이나 산화물의 존재는 낮은 접합에너지의 원인이 되어 상기 두 접합 기판간의 접착이 불충분하게 된다.
이러한 종류의 문제점은 인장 실리콘(strained silicon) 층을 형성하는 공정에서 발생한다. 인장 실리콘층을 생산하기 위해, 일반적으로 버퍼층을 통해 이완된 실리콘 게르마늄(SiGe)층이 제공된 단결정 실리콘 지지 기판에서 출발한다. 상기 버퍼층은 다른 격자상수를 갖는 두 결정학적인 구조 사이의 매개층으로, 그 영역의 하나의 계면에서의 격자 파라미터는 실질적으로 첫 번째 구조(상기 실리콘 기판)의 그것과 동일하고, 그 영역의 다른 계면에서의 격자 파라미터는 실질적으로 두 번째 구조의 그것과 동일하다(상기 이완된 SiGe 층). 일반적으로, 상기 버퍼층은 SiGe 층으로 상기 게르마늄 함량은 급진적으로 또는 단계적으로 상기 두께를 통해 늘어난다. 다음으로 상기 이완된 버퍼층 위에, 얇은 두 번째 층이 성장하는데(일반적으로 약 200Å의 두께를 갖는다) 이것은 이의 격자 상수를 아래에 놓인 이완된 SiGe 층의 하나에 맞추어 인장된 실리콘 층(sSi)이 된다. 이전의 상황에서와 같이, 상기 인장 실리콘층의 결정성에 대한 품질은 상기 이완된 SiGe 층 표면에 있는 산소 또는 산화물의 존재에 의해 부정적으로 영향을 받는다.
기존 기술에 있어서, 상기 설명된 문제에 대한 해결책으로는 HF처리가 있는데, 이는 표면을 소수성 상태로 만들어서 천연의 산화물층이 성장하는 것을 방지한다. 그럼에도, 상기 HF 처리를 하더라도 DSB 적용은 오직 낮은 접합 에너지로 달성되기 때문에 상기 인장 실리콘의 적용에서 가령 소위 워터마크(water mark)와 같은 결함이 여전히 존재한다.
따라서, 본 발명의 목적은 DSB 적용에 있어서 접합 에너지가 높아질 수 있고 인장 실리콘 결정층의 결정질(crystalline quality)이 향상되도록 할 수 있는 향상된 반도체 기판 표면 제조 방법을 제공하는 것이다.
본 발명의 목적은 청구범위 제 1항의 방법으로 달성될 수 있다. 이 방법에 따르면, 상기 반도체 기판의 표면에서 상기 산화물을 제거하기 전에(b 단계), 상기 천연 산화물을 상기 인공적인 산화물로 변형시키는 추가적인 단계(a 단계)를 그 전에 수행한다.
놀랍게도, 상기 천연의 산화물을 인공적인 산화물로 변형시키고 다음으로 상기 인공적인 산화물을 제거함으로써, 우수한 소수성 표면이 얻어졌으며, 상기 천연의 산화물에 직접 적용된 HF 처리를 사용하는 표면 제조 방법과 비교했을 때, 상기 천연의 산화물층 성장이 더 억제될 수 있었다.
바람직하게는 b 단계는 환원단계일 수 있으며, 특히 액상 처리, 더욱 특히는 HF 처리일 수 있다. 따라서, 공지 기술과 동일한 화학적인 환원 처리가 상기 산화물을 제거하는 데 사용될 수 있으며, 여전히 상기 표면 제조와 관련된 상기 언급한 향상이 달성될 수 있다.
선택적으로 또는 추가로, b 단계는 가스상 처리를 포함하며, 특히, 환원 플라즈마 또는 환원 분위기에서의 열처리를 하여 상기 인공적인 산화물을 제거한다. 건식 처리를 사용해서, 상기 기판의 표면의 상기 산소의 양을 줄일 수 있으며, 액상 처리와 비교하여 접합 결과가 향상되었음이 관찰되었다.
바람직하게는, 상기 환원 플라즈마는 환원 가스 플라즈마 및 불활성 가스 플라즈마를 포함할 수 있다. 상기 불활성 가스의 첨가는, 첨가하지 않은 처리와 비교하였을 때, 표면의 거칠기 정도를 향상시키며, 그러므로 상기 처리된 기판의 접합능은 더 향상될 수 있다. 따라서, 수소 및 아르곤 등을 포함하는 환원 플라즈마는 상기 발명을 구현하는데 적절하다.
바람직한 실시형태에 따르면, 상기 반도체 기판은 SiGe 버퍼층 및 SiGe 이완층 또는 인장 실리콘층을 갖는 실리콘(110) 또는 실리콘(100) 기판일 수 있다. 이러한 종류의 반도체 기판에 대해서, 본 발명의 방법은 향상된 소수성 표면을 제공한다.
바람직하게는 a 단계는 상기 천연 산화물이 화학양론적인 실리콘 이산화물이 되도록 수행될 수 있다. 따라서, 안정적이지 않은 조성물인 천연 산화물을 처리하는 대신에, 상기 천연의 산화물을 공지의 화학적 조성의 인공적인 산화물, 즉 실리콘 이산화물로 변형시킴으로써, 최적화된 산화물 제거 처리가 적용되어 상기 언급한 향상된 소수성 표면이 달성될 수 있다.
바람직하게는, 본 발명의 방법은 상기 무산화물 기판 표면 위에 인장 실리콘(strained silicon; sSi)층을 제공하는 c 단계를 더 포함할 수 있다. 상기 향상된 소수성 표면 덕분에, 특히 상기 언급한, 상기 인장 실리콘층 아래에 놓인 이완된 SiGe층 덕분에 상기 인장 실리콘층의 표면의 질은 향상될 수 있다.
또 다른 바람직한 변형물에 따르면, 본 발명은, 특히 접합에 의해, 상기 반도체 기판의 무산화물 기판 표면을 제2 반도체 기판에 부착시키는 d 단계를 더 포함할 수 있다. 이미 상기한 바와 같이, 상기 인공적인 산화물을 제거하여 상기 소수성 표면의 품질이 향상되기 때문에 접합 에너지는 최적화될 수 있다.
바람직하게는, 상기 제2 반도체 기판은 상기 발명의 방법에 따라 처리될 수도 있다.
따라서, 최적화된 두 표면에 의해, 상기 접합 에너지는 더욱 향상된다.
본 발명의 바람직한 실시형태는 하기 도에 나타내었으며, 다음에서 상세하게 설명될 것이다.
도 1a 내지 1c는 본 발명에 따른 첫 번째 실시형태를 나타낸 것이다.
도 2a 및 도 2b는 직접 실리콘 접합을 다루는 두 번째 실시형태를 도시한 것이다.
도 3a 내지 도 3i는 본 발명의 세 번째 실시형태로서 절연 기판 위에 인장된 실리콘을 제조하는 것에 대한 것이다.
도 1a 내지 1c는 본 발명에 따른 첫 번째 실시형태를 도시한 것으로, 반도체 기판(1)의 표면을 제조하는 방법을 다룬 것이다. 상기 처리된 기판은 다음으로 후속적인 제조 방법에 사용될 수 있다.
우선, 반도체 기판(1)이 제공된다. 이 반도체 기판(1)은, 그 위에 실리콘 게르마늄 버퍼층 및/또는 실리콘 게르마늄 이완층과 같은 층을 추가로 갖거나 또는 갖지 않은 기판(100) 또는 (110)이 있는 실리콘 웨이퍼일 수 있는데, 이는 일반적으로 인장 실리콘층의 성장을 위한 출발 기판으로 사용된다.
상기 반도체 기판(1)은 반도체 베이스(base)(3)를 가지며, 이의 표면은 천연의 산화물층(5)으로 덮여 있다.
도 1b는 청구항 1에 따른 a) 단계의 결과로서 변형된 반도체 기판(1')를 도시한 것으로서, 상기 반도체 기판을 상기 천연의 산화물층(5)이 인공적인 산화물 층(7)으로 변화되는 산화 환경에 놓아 상기 반도체 베이스(3)가 상기 천연 산화물 대신 상기 인공적인 산화물층(7)으로 덮어진다. a 단계는 적어도 상기 웨이퍼의 앞면(도 1b, 상기 기판 (1'의 위쪽의 주된 측면)이 완전히 인공적인 산화물로 변하도록 수행된다.
상기 산화 단계는, 가령 오존(O3)를 이용한 액상 산화, 또는 가령 산소 플라즈마를 사용한 가스상 산화, 또는 열산화 단계에 의해서 구현될 수 있다. 상기 산화 단계는 일반적으로 알려지지 않은 화학양론적인 상기 천연의 산화물이 알려진 화학양론적인 산화물로 변화되는 것이다. 실리콘 산화물의 경우에 있어서, 천연의 산화물인 SiOx가 SiO2로 바뀐다. 상기 산화 단계 이후, 상기 인공적인 산화물 층(7)은 150Å 미만, 특히 100Å 미만의 두께를 갖는다.
상기 천연의 산화물에서 상기 인공적인 산화물로의 변형은 XPS (X-Ray 스펙트로메트리)와 같은 표준의 분석 기술을 사용해서 확인할 수 있다.
상기 변형된 반도체 기판(1')은 다음으로 환원 분위기(9)에 놓인다(도 1c 참조, 다음 공정 단계의 최종 결과 도시). 상기 환원 단계는 상기 인공적인 산화물층(7)을 화학적으로 제거하여 최종적으로는 산화물이 없는 기판 표면을 갖는 더 변형된 반도체 기판(1'')을 얻는 것으로서, 따라서, Si-O 또는 Si-OH 결합이 존재하지 않는다.
상기 인공적인 산화물을 제거하는 상기 환원단계는 다음의 처리방법들 또는 이 방법들의 조합 중 어느 하나를 사용함으로써 구현될 수 있다:
선택가능한 하나의 방법에 따르면 상기 인공적인 산화물층(7)을 제거하기 위해 액상 처리 특히, HF 처리가 수행된다. 다른 방법에 따르면, 가스상 처리, 특히 화학적 환원 플라즈마 처리 또는 환원 분위기 하에서 열적으로 처리하는 것이 적용된다. 상기 화학적 환원 플라즈마를 사용할 때, 상기 플라즈마 내에서 상기 불활성 가스 플라즈마와 환원 역할을 하는 가스를 결합하는 것이 바람직한데, 이것은 재료가 불필요하게 제거되지 않도록 상기 기판 표면을 보호한다. 결과적으로, 상기 변형된 반도체 기판(1'')의 표면은 부드러워진다. 실리콘 기판에 대해, 아르곤/ H2 플라즈마 처리가 최적의 결과를 나타낸다.
상기 플라즈마 처리의 경우에, 상기 인공적인 층은 상기 주된 표면에서 제거된다. 실제로, 상기 플라즈마에서 나온 이온 포격(ion bombardment)은 상기한 바와 같이 웨이퍼의 전면에 작용한다. 상기 뒷면(backside surface) 은 일반적으로 상기 이온 포격으로부터 보호된다. 액상 처리의 경우에, 도 1c에 나타난 바와 같이, 상기 제거는 두 면에서 모두 일어날 수 있다.
반도체 기판 (1'')에 달성된 상기 무산화물(oxide-free) 표면은 높은 소수성 성질을 갖기 때문에 천연의 산화물이 제거된 반도체 기판과 비교했을 때, 상기 표면에서 산화물이 재성장이 방지된다. 결과적으로, 상기 우수한 기판(1'')을 사용하면, 상기 기판 제조 공정에서 향상된 출발 기판을 얻을 수 있다.
도 2a 및 도 2b는 상기 향상된 반도체 기판(1'')을 사용한 발명의 적용을 도시한 것으로서, 즉 (100)표면을 갖는 실리콘 기판(21)과 (110) 기판을 갖는 실리콘 기판(23)을 직접 접합하는 방법이다. 상기 실시형태에서, 두 기판(21 및 23)은 도 1a 내지 1c에서 예시한 바와 같이 처리되었으며, 따라서 산화물이 없는 소수성 표면(25 및 27)을 나타낸다.
다음 단계로써, 상기 두 기판(21 및 23)을 접촉시켜 약간의 압력을 가해서 접합파(bonding wave)가 발생되어 상기 두 기판 사이의 계면 전체에 퍼짐으로써 두 기판(21 및 23)이 서로 부착되어 직접 접합된 새로운 기판(29)이 형성된다.
상기 두 기판(21 및 23) 사이의 부착 강도를 특징으로 하는 상기 접합 에너지는, 인공 산화물층은 제거되지 않고 천연 산화물층이 제거된 기판으로 달성된 직접 접합 기판의 접합에너지에 비해서, 최소 약 10배 높은 것으로 관찰된다.
표 1은 이러한 결과를 나타낸 것이다.
시료 플라즈마 처리 접합 에너지
실온(mJ/m2)
실시예 1 수소 헬륨 250W 10s 50% He 18±3
실시예 2 수소 헬륨 250W 10s 68% He 15±2
실시예 3 수소 헬륨 250W 10s 9±2
실시예 4 수소 아르곤 250W 10s 50% Ar 4±1
실시예 5(본 발명) 산소 535W 10s H/Ar 250W 60s 18% Ar 240±46
실시예 6(본 발명) 산소 535W 10s H/Ar 250W 120s 18% Ar 185±35
이 표에서, 상기 접합 에너지는 서로 다른 환원 플라즈마 처리를 나타내는 것이다. 상기 접합 에너지를 결정하기 위해 사용된 상기 방법은 소위 크랙 개구 방법(crack-opening method)이다(상세한 내용은 Q. -Y Tong & U. Gosele, "Semiconductor wafer bonding: science and technology", page: 25, 1999, 참조). 상기 테스트는 실제로 서로 다른 체류 시간에 대해서 각 종류의 플라즈마 처리에 대해 수행되었다. 그러나, 표 1은 단지 최상의 접합 에너지 결과가 달성된 실험 결과만을 제공한 것이다.
본 발명에 따른 처리를 하지 않은 실시예 1 내지 4에서 볼 수 있는 것과 같이, 접합 에너지는 4 - 18 mJ/m2인 것으로 관찰되었다. 본 발명에 따라 처리된 실시예 5 및 6에 있어서, 1차적으로는 산소 처리가 10분 동안 수행되어 상기 천연 산화물이 인공적인 산화물로 변화되었으며, 다음으로 수소 아르곤 플라즈마가 적용되어 상기 인공적인 산화물을 제거하였는데, 이때 접합 에너지는 185 내지 240 m J/m2였다.
결론적으로, 무산화물 기판 표면을 제공하는 본 발명에 따른 방법을 사용하면, 높은 접합 에너지로 접합된 우수한 직접 실리콘 접합 기판(DSB 기판(29)과 같은)이 달성된다.
도 3a 내지 3i는 본 발명의 세 번째 실시형태를 도시한 것으로서, 무산화물 표면을 얻기 위한 도 1a 내지 도 1c에 도시된 방법을 사용해서 절연 반도체 기판 상 인장 실리콘(sSi)을 제조하는 것이다.
상기 첫 번째 단계는 산화물층이 제거된 실리콘 기판(31)을 제공(도 3a)하는 것인데, 본 발명에 따른 방법인 상기 천연의 산화물층을 인공적인 산화물층으로 바꾼 다음 이를 제거한 기판을 제공하거나(도 1a ~ 1c 참조), 또는 공지의 방법인 단순히 상기 천연 산화물을 제거한 기판을 제공하는 것이다.
다음으로, 상기 반도체 기판(31)에 실리콘 게르마늄 버퍼층(33)을 제공한다(도 3b). 상기 버퍼층(33)에 있어서, 상기 게르마늄 함량은-직선적으로 또는 단계적으로- 증가하여 점진적으로 상기 버퍼층(33) 내의 상기 격자상수가 변화한다.
후속적으로, 원하는 게르마늄 함량에 도달하고 상기 버퍼층(33)의 표면의 소정의 격자 상수에 상응하면, 상기 이완된 층(35)에 대한 버퍼층의 계면(36)에서의 상기 버퍼층(33)의 게르마늄 함량을 갖는 이완된 실리콘 게르마늄 층(35)이 성장한다(도 3c).
다음으로, 인장 실리콘 층(37)이 상기 이완된 층(35)에 침착된다(도 3d). 상기 인장 실리콘 층(37)은 이의 격자 상수를 이완된 층(35) 아래에 놓인 층 중 하나에 대해 적용한다. 따라서, 층(37)은 천연 실리콘에 대해서는 다른 격자상수를 갖는데, 이것은 이를 인장된 상태로 만든다. 상기 인장된 실리콘층(37)은 일반적으로 약 200Å의 두께로 성장한다.
도 3e에서 도시된 바와 같이, 소정의 스플리팅 부분(39)이 상기 이완된 실리콘 게르마늄층(35)에 생성된다. 이것은 상기 인장된 실리콘층(37)을 통해 이온(수소 및/또는 헬륨 이온)을 주입함으로써 달성된다.
후속적으로, 상기에서 얻어진 구조(41)가, 상기 인장된 실리콘층(37)의 표면(38)을 통해서 특히 접합의 방법으로 상기 캐리어 기판(43) 부착되어(도 3f 참조) 도너 핸들 기판(45)을 형성한다. 상기 캐리어 기판은 모든 종류의 기판이 가능한데, 특히 실리콘 웨이퍼이다. 이에, 상기 캐리어 기판(43)은 이의 표면 위에 산화물층(47)을 포함한다.
후속적으로, 열적 또는 기계적 처리 또는 이들의 혼합한 방법으로 박리 단계(detachment step)가 수행되어 소정의 스플리팅 부분(39)에서 박리된 기판을 얻을 수 있다. 이렇게 하여 상기 인장된 실리콘층(37)을 상기 이완된 실리콘 게르마늄층(35)의 일부분(49)과 함께 이전하여 절연 기판(51) 상 인장 실리콘을 얻는데(도 3g 참조), 게다가 상기 이완된 실리콘 게르마늄 층(35)의 상기 부분(49)이 이전된다. 이 부분(49)은 다음으로 제거되어(도 3h) 절연 기판(51)상 인장된 실리콘을 얻는다.
몇몇 적용에 있어서, 약 200Å의 두께를 갖는 상기 인장된 실리콘층(37)은 충분하지 않아서, 상기 인장된 실리콘 층(37)에 부가적인 인장된 실리콘 층을 제공하여 상기 인장된 층의 두께를 더 두껍게 할 필요가 있다.
충분한 결정질을 갖는 더 두꺼운 인장된 실리콘 층(53)을 달성하기 위해서, 상기 인장된 실리콘층(37)의 표면에서 실리콘 산화물을 모두 제거할 필요가 있다. 이렇게 하기 위해서, 발명의 상세한 설명에 다시 반복하지 않으나 참조에 의해서 통합된, 도 1a 내지 도 1c에 개시된 본 발명의 방법이 수행된다. 첫 번째로 구조(51) 상의 상기 천연의 산화물이 인공적인 것으로 변화되고 다음으로 이것이 제거된다. 이렇게 함으로써, 층(37)상에 향상된 소수성 표면이 생성되며, 이것은 상기 인장된 실리콘층을 두껍게 하기 위한 출발층으로서 제공될 수 있으며, 따라서, 더 두꺼운 인장 실리콘층(53)을 갖는 최종 구조(51')를 얻을 수 있다.

Claims (4)

  1. a) 반도체 기판(1)의 표면을 산화하여 천연의 산화물(5)이 인공의 산화물(7)로 변형시키는 단계;
    b) 특히 환원 가스 플라스마 및 불활성 가스 플라즈마가 포함된 환원 플라즈마를 이용해서 무산화물 기판 표면(11)을 얻기 위해, 상기 인공의 산화물(7)을 제거하는 단계; 및
    c) 상기 반도체 기판(21)의 무산화물 기판 표면(25)의 측면을 제2 반도체 기판(23)에, 특히 접합의 방법으로, 부착하는 단계;
    를 포함하는 반도체 기판의 표면 제조 방법.
  2. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 반도체 기판(1)은 실리콘 기판(110 또는 100)이거나 SiGe 버퍼층 및/또는 SiGe 이완층 또는 인장된 실리콘 층을 갖는 실리콘 기판인, 방법.
  3. 제6항에 있어서,
    상기 a) 단계는 상기 인공적인 산화물(7)이 화학양론적인 SiO2가 되도록 수행되는 것인, 방법.
  4. 제9항에 있어서,
    상기 제2 반도체 기판(23)은 a) 단계 및 b) 단계에 따라 처리된 것인, 방법.
KR1020107016195A 2008-02-13 2009-01-23 반도체 기판 표면 제조 방법 KR20100114884A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP08290138A EP2091070A1 (en) 2008-02-13 2008-02-13 Semiconductor substrate surface preparation method
EP08290138.0 2008-02-13

Publications (1)

Publication Number Publication Date
KR20100114884A true KR20100114884A (ko) 2010-10-26

Family

ID=39638664

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107016195A KR20100114884A (ko) 2008-02-13 2009-01-23 반도체 기판 표면 제조 방법

Country Status (6)

Country Link
US (1) US8062957B2 (ko)
EP (2) EP2091070A1 (ko)
JP (1) JP2011512040A (ko)
KR (1) KR20100114884A (ko)
CN (1) CN101952934A (ko)
WO (1) WO2009101494A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160058816A (ko) * 2013-09-25 2016-05-25 에베 그룹 에. 탈너 게엠베하 기판 본딩 장치 및 방법

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4894390B2 (ja) * 2006-07-25 2012-03-14 信越半導体株式会社 半導体基板の製造方法
JP6030455B2 (ja) * 2013-01-16 2016-11-24 東京エレクトロン株式会社 シリコン酸化物膜の成膜方法
JP2015233130A (ja) * 2014-05-16 2015-12-24 株式会社半導体エネルギー研究所 半導体基板および半導体装置の作製方法
US10964664B2 (en) * 2018-04-20 2021-03-30 Invensas Bonding Technologies, Inc. DBI to Si bonding for simplified handle wafer
JP2020057810A (ja) * 2019-12-23 2020-04-09 エーファウ・グループ・エー・タルナー・ゲーエムベーハー 基板をボンディングする装置および方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5238865A (en) * 1990-09-21 1993-08-24 Nippon Steel Corporation Process for producing laminated semiconductor substrate
DE69331816T2 (de) * 1992-01-31 2002-08-29 Canon Kk Verfahren zur Herstellung eines Halbleitersubstrats
JP3116628B2 (ja) * 1993-01-21 2000-12-11 株式会社日本自動車部品総合研究所 吸着装置
JP2978748B2 (ja) * 1995-11-22 1999-11-15 日本電気株式会社 半導体装置の製造方法
US6007641A (en) * 1997-03-14 1999-12-28 Vlsi Technology, Inc. Integrated-circuit manufacture method with aqueous hydrogen-fluoride and nitric-acid oxide etch
TW460617B (en) * 1998-11-06 2001-10-21 United Microelectronics Corp Method for removing carbon contamination on surface of semiconductor substrate
US6709989B2 (en) * 2001-06-21 2004-03-23 Motorola, Inc. Method for fabricating a semiconductor structure including a metal oxide interface with silicon
JP2004266075A (ja) * 2003-02-28 2004-09-24 Tokyo Electron Ltd 基板処理方法
US6911375B2 (en) * 2003-06-02 2005-06-28 International Business Machines Corporation Method of fabricating silicon devices on sapphire with wafer bonding at low temperature
US7608548B2 (en) 2003-09-10 2009-10-27 Shin-Etsu Handotai Co., Ltd. Method for cleaning a multilayer substrate and method for bonding substrates and method for producing a bonded wafer

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160058816A (ko) * 2013-09-25 2016-05-25 에베 그룹 에. 탈너 게엠베하 기판 본딩 장치 및 방법
KR20200133282A (ko) * 2013-09-25 2020-11-26 에베 그룹 에. 탈너 게엠베하 기판 본딩 장치 및 방법
KR20210135624A (ko) * 2013-09-25 2021-11-15 에베 그룹 에. 탈너 게엠베하 기판 본딩 장치 및 방법

Also Published As

Publication number Publication date
JP2011512040A (ja) 2011-04-14
EP2091070A1 (en) 2009-08-19
US8062957B2 (en) 2011-11-22
US20110053342A1 (en) 2011-03-03
WO2009101494A1 (en) 2009-08-20
EP2091074A1 (en) 2009-08-19
CN101952934A (zh) 2011-01-19

Similar Documents

Publication Publication Date Title
JP6487454B2 (ja) 層状半導体構造体の製造方法
US7288430B2 (en) Method of fabricating heteroepitaxial microstructures
KR101335713B1 (ko) 접합 기판의 제조방법 및 접합 기판
JP2009111381A (ja) 微細な埋め込み絶縁層を有するｓｏｉ基板
KR20100114884A (ko) 반도체 기판 표면 제조 방법
US20040171257A1 (en) Method for reducing free surface roughness of a semiconductor wafer
TW200830368A (en) Method of manufacturing a semiconductor heterostructure
KR101559973B1 (ko) 접합 웨이퍼의 제조방법
JP2005203756A (ja) 水素注入による膜移動および緩和による絶縁体上の歪みシリコン
JP2007201430A (ja) 電気特性を向上させた複合基板の作製方法
WO2002043153A1 (fr) Procede de fabrication de plaquette de semi-conducteur
JP2007227415A (ja) 貼り合わせ基板の製造方法および貼り合わせ基板
JP2005109448A (ja) 層転位によりガラス上に緩和したシリコンゲルマニウムを作製する方法
KR101623968B1 (ko) 감소된 ｓｅｃｃｏ 결함 밀도를 갖는 반도체-온-절연체 기판의 제조 방법
KR20070084075A (ko) 반도체 웨이퍼의 제조방법
JP5493345B2 (ja) Ｓｏｉウェーハの製造方法
US20080145650A1 (en) Double plasma utbox
JP3707200B2 (ja) 半導体基板の製造方法
JP2010092909A (ja) Ｓｏｉウェーハの製造方法
KR100797210B1 (ko) 다층구조의 제조방법
JP4619949B2 (ja) ウェハの表面粗さを改善する方法
JP4694372B2 (ja) ウェハの表面粗さを改善する方法
JP2004303766A (ja) 半導体装置の製造方法
WO2009150503A1 (en) Method for preparing hydrophobic surfaces
TW201009950A (en) Method for producing bonded wafer

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid