KR20160058816A - 기판 본딩 장치 및 방법 - Google Patents

기판 본딩 장치 및 방법 Download PDF

Info

Publication number
KR20160058816A
KR20160058816A KR1020167008064A KR20167008064A KR20160058816A KR 20160058816 A KR20160058816 A KR 20160058816A KR 1020167008064 A KR1020167008064 A KR 1020167008064A KR 20167008064 A KR20167008064 A KR 20167008064A KR 20160058816 A KR20160058816 A KR 20160058816A
Authority
KR
South Korea
Prior art keywords
bonding
substrate
plasma
oxide
chamber
Prior art date
Application number
KR1020167008064A
Other languages
English (en)
Other versions
KR102182791B1 (ko
Inventor
마르쿠스 윔플링게르
비오렐 드라고이
크리스토프 플뢰트젠
Original Assignee
에베 그룹 에. 탈너 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에베 그룹 에. 탈너 게엠베하 filed Critical 에베 그룹 에. 탈너 게엠베하
Priority to KR1020207033250A priority Critical patent/KR102323040B1/ko
Publication of KR20160058816A publication Critical patent/KR20160058816A/ko
Application granted granted Critical
Publication of KR102182791B1 publication Critical patent/KR102182791B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment

Abstract

본 발명은 제 1 기판(1)의 본딩 측부와 제 2 기판(14)의 본딩 측부 사이에서 전기 전도성 직접 본드를 생성하기 위한 장치 및 대응 방법에 관한 것이며,
환경에 대해 기밀식으로 닫힐 수 있는 작업 공간(22)을 포함하고,
상기 작업 공간(22)은,
a) 본딩 측부들 중 적어도 하나를 변형하기 위한 적어도 하나의 플라즈마 챔버(4)와, 본딩 측부들을 본딩하기 위한 적어도 하나의 본딩 챔버(5)를, 및/또는,
b) 본딩 측부들 중 적어도 하나를 변형하기 위한, 그리고 본딩 측부들을 본딩하기 위한, 적어도 하나의 조합된 본딩/플라즈마 챔버(20)를 포함한다.

Description

기판 본딩 장치 및 방법 {APPARATUS AND METHOD FOR BONDING SUBSTRATES}
본 발명은 청구항 제1항에 개시되는, 제 1 기판의 본딩 측부 및 제 2 기판의 본딩 측부 간에 전기 전도성 직접 본드를 생성하기 위한 장치 및 방법에 관한 것이다.
특히, 금속 또는 금속피복된 기판, 금속 표면을 가진 기판, 반도체 기판, 또는 화합물 반도체 기판을 본딩할 때, 본딩될 기판의 본딩 측부의 산화는 본딩 공정을 방해하기 때문에 중요한 역할을 한다. 옥사이드는 기계적으로 및/또는 전자적으로 가치있는 접촉부의 형성을 막거나 감소시킨다. 특히 이와 관련하여, 가열 및 냉각 시간이 길기 때문에, 처리량이 저하되고, 본딩 중 온도가 높거나 높아야하기 때문에, 기판의 서로에 대한 정렬 또는 조정 정확도에 대한 온도 차이로 인한 팽창의 영향이 크다. 더욱이, 소정의 MEMS 및/또는 반도체 조립체, 가령, 마이크로칩 또는 메모리 칩은 높은 공정 온도를 불허한다.
당해 기술분야에서, 기언급한 기판 상에 형성되는, 그래서 결과적으로, 본드 공정을 통해 복수의 기판의 최적 본딩을 막거나 적어도 방해하는, 옥사이드의 제거에 주로 습식 에칭 공정이 사용된다. 습식 에칭 공정에서, 불산 또는 불산-함유 혼합물이 지배적으로 사용된다. 옥사이드 환원 후, 수소 원자의 말단을 갖는, 표면이 나타난다. 이러한 소수성 표면은 소위 프리-본드(pre-bond)의 생성에 적합하다. 그러나 2개의 웨이퍼가 서로에게 영구적으로 연결되게 될 경우, 웨이퍼 스택은 고온에서 열처리되어야하고, 따라서, 환원 과정을 통해 생성되는, 그리고 기판의 표면에서 말단을 이루는, 수소가 본드 계면으로부터 제거되고, 2개의 기판 표면, 특히 실리콘 표면, 간의 영구적 연결이 형성될 수 있다. 기판 스택은 표면들의 접촉 후 열처리된다. 실리콘 웨이퍼는 예를 들어, 이러한 영구적 연결을 보장하기 위해, 대략 700℃의 온도에서 열처리된다. 당 분야의 방법은 특히, 다층 금속, 반도체, 글래스, 또는 세라믹 본드를 생성하는 기능을 한다. 특히 중요한 애플리케이션은 광기전 다층 전지 및 광학 결정(photonic crystal), 특히 실리콘으로 제조된 광학 결정의 제조에 관련된다.
다층 전지 생산에 있어서의 주된 제한사항 중 하나는 크기 및 형상 측면에서 개별 반도체 물질의 격자 구조의 비호환성에 있다. 층들의 직접 에피택셜 성장을 통한 개별층 생산 시에, 이는 이 공정에 의해 나타나는 반도체층의 결함을 야기하게 된다. 이러한 결함은 생산되는 층의 품질을 후퇴시키고, 특히, 광을 전기 에너지로 변환함에 있어서 실현될 수 있는 효율을 저하시킨다. 이러한 효율은 양자 효율이라고도 불리며, 태양 전지의 경우, 특정 파장의 흡수 광자의 양에 대한, 광 공정에 의해 이용가능한 전하 운반체의 비를 규정한다. 실제로 이로부터, 다음 파라미터들에 대한 제약이 나타난다:
a) 구조물 내 가능한 능동층들의 수: 이는 앞서 설명한 어려움으로 인해, 2개 또는 최대 3개의 층으로 제한된다.
b) 최적 파장 범위와 관련하여 개별 층들의 최적화: 실제로, 광을 전기 에너지로 변환함에 있어서 개별 층들을 완전히 자유롭게 최적화시키는 것이 오늘날 가능하지 않으며, 이는 격자 구조의 양립성과 관련하여 항상 절충이 이루어져야 하기 때문이다.
c) 더 우수한 물질의 사용: 소정의 파장의 경우에, 예를 들어, 실리콘 또는 게르마늄을 이용하는 것이 바람직할 것인데, 이는 이러한 물질들이 효율과 비용 간에 이상적인 절충안일 수 있기 때문이다. 그러나, 이러한 물질의 이용이 불가능한 경우가 종종 있고, 이는 격자 구조가 전지에 사용되는 다른 구조와 충분하게 양립하지 않기 때문이다.
후속 본딩 공정 이전에, 옥사이드 처리, 특히, 옥사이드 제거는, 종종 불산을 이용하여 수행된다. 이 공정에서, 표면 오염 및 특히 옥사이드 재성장이 옥사이드 제거 후 나타날 수 있다.
이러한 관점에서의 추가적인 문제점은 옥사이드 제거와 기판의 추가 처리 사이의 가변적인 대기 시간으로 인해 본딩되는 기판 스택의 공정 결과가 가변적일 수 있다는 점이다.
앞선 방법들의 다른 단점은 에칭 공정이 에칭될 옥사이드에 맞춤화되어야 한다는 점이다. 그 결과, 소정의 상황에서 서로 다른 반도체 물질에 대해 서로 다른 에칭 화학 물질이 요구된다.
더욱이, 공정 환경 조건의 종류(예를 들어, O2로부터 자유로운, 그리고, 선택적으로, 물로부터 또한 자유로운, 비활성 분위기), 처리까지 대기 시간에 관련된 공정 요건은, 소정의 상황에서, 역시 물질마다 다르다. 이러한 이유로, 서로 다른 물질로 이루어지는 서로 다른 기판을 본딩하기 위한 본딩 시스템은 상당히 복잡하게 마무리된다. 추가적으로, 다양한 물질에 의해 부여되는 서로 다른 요건으로 인해, 새 물질이 제조 과정에 도입되자마자 상당한 공정 개발 노력을 해야할 수 있다.
기언급한 화학적 공정에 추가하여, 물리적 공정은, 옥사이드 제거를 위한 다른 수단을 나타낸다. 옥사이드 제거를 위한 가장 중요한 물리적 공정 중 하나는 스퍼터링이다. 스퍼터링은 이온화되어 전기장 및/또는 자기장에 의해 가속되는 스퍼터 가스의 이온화된 원자들의 충돌 공정에 의한 기판 표면 상의 원자 제거로 규정된다. 이 물질은 공정 챔버 내 모든 위치에 증착될 수 있고, 그리고, 이러한 위치로부터 본딩될 기판으로 승화를 통해 석출되거나, 또는 직접적으로 기판에 재승화될 수 있다. 이러한 입자들은 최적 - 보이드없는 - 본드 결과를 방해한다. 추가적으로, 스퍼터링 공정은 기판 표면으로부터 물질을 제거할 수 있도록 하기 위해 매우 높은 이온 에너지를 요구한다. 이로 인해 이온이 기판에서 부분적으로 주입되며, 이는 표면 근처의 층을 손상시킨다. 이와 같이 손상된 층은 수 나노미터 두께일 수 있고, 통상적으로 5 내지 10nm 또는 그 이상에 달할 수 있다. 이러한 손상은 전기적 그리고 광학적 파라미터와 관련하여 본드 연결의 특성에 부정적 영향을 미칠 수 있고, 그 결과 손상은 바람직하지 않으며 실제 문제점을 제시한다.
다층 전지 제조시 다른 기본적 문제점은 많은 공정들에서 흔한, 열처리다. 열처리는 100℃ 내지 700℃ 사이에서 이루어진다. 이러한 고온에서, 사용되는 물질은 기계적 응력을 강하게 받는다. 높은 온도 차이의 존재시, 기계적 응력변형은 무엇보다도 열 응력에 의해 결정된다. 이러한 열 응력은 열팽창계수 및 온도 차이에 따라 좌우된다. 물질이 본드 계면을 따라 함께 용접되어 있기 때문에 함께 자유롭게 팽창할 수 없을 경우, 온도차 존재시 열팽창계수의 차이로 인해 대응하는 높은 열 응력이 나타난다. 물질 선택이 다른 경계 조건에 의해 더 자주 결정되기 때문에, 열 응력은 공정 단계들 내의 온도차가 가능한 작을 때에만 피할 수 있다.
(서로 다른 격자 파라미터 및/또는 서로 다른 열팽창계수를 가진 물질들의 합체가 다음에 이어져야 하기 때문에) 본딩 공정이 최대 장점을 제공해야만 하는 물질 조합들은 열처리 공정과 적어도 양립됨을 언급하지 않을 수 없고, 이는 열팽창과 관련한 최대 차이가 대부분 여기서 나타나기 때문이다.
따라서, 본 발명의 목적은 본딩 공정을 더 효율적으로 그리고 품질 측면에서 더 가치있게 행할 수 있는, 본딩 장치 및 방법을 명시하는 것이다.
이 작업은 청구항 제1항의 특징들을 이용하여 실현된다. 발명의 유리한 실시예가 종속항에 제시된다. 발명의 범위는 상세한 설명, 청구범위, 및/또는 도면에 제시된 적어도 2개의 특징들의 모든 조합을 포함한다. 주어진 값 범위를 이용하여, 언급되는 경계부 내부에 놓인 값들은 제한사항으로 또한 드러나야하며, 임의의 조합으로 청구가능해야만 한다.
본 발명은 기판의 옥사이드층의 플라즈마-처리 시스템 및 방법을 설명한다. 따라서 플라즈마-처리는, 발명에 따르면, 옥사이드층의 완전 제거, 부분 제거, 및/또는 화학양론적 변화를 도출하고, 및/또는 완전한 층 또는 적어도 표면 인근 층을 비정질화한다.
따라서 발명은 플라즈마 챔버 내에서 옥사이드층의 동위치 처리(in-situ treatement)를 가능하게 하며, 이때 플라즈마는 적어도 하나의 환원 가스, 특히, 수소로 구성된다.
발명에 따른 장치 및 발명에 따른 방법을 이용하면, 옥사이드 처리 후 표면의 재생된 산화를 막도록, 대기에 대해 완전히 밀봉된 작업 공간 내에서(또는 작업 공간에 연결된 모듈 내에서) 옥사이드 처리 및 후속되는 본딩 공정을 수행하는 것이 가능하다.
본 발명에서 설명되는 시스템 및 방법은,
(1) 플라즈마 챔버 내에서 특별하게 변경된 옥사이드층을 갖는 복수의 기판을 환원 가스를 이용하여 제조할 수 있고,
(2) 진공 환경, 특히, 고-진공 환경에서 기판을 본딩 모듈로 운반할 수 있으며,
(3) 본딩 모듈 내에서 기판을 서로에게 본딩할 수 있다.
변형은 발명에 따라 다음과 같이 형성된다.
● 석출 중 및/또는 석출 후 옥사이드의 화학양론적 변화 및/또는
● 소정 양의 이미 존재하는 옥사이드층을 요망되는 새 옥사이드층 두께까지 제거, 또는,
● 옥사이드층의 완전 제거, 및/또는
● 옥사이드층의 비정질화.
이는 환원 가스를 지닌 플라즈마에 기판을 노출시키는 것을 가능하게 하는 장치를 통해 실현된다. 특히, H2는 적어도 하나의 제 2 가스, 특히 비활성 가스와의 혼합물에서 쓰임새가 있다. H2/Ar 혼합물 이용이 선호되는 변형예인 것으로 입증되었다.
가스 혼합물 H2/Ar은 아르곤과 산소 간의 질량비로 인해 최적이다. 산소보다 무거운 아르곤 원자는 플라즈마에 의해 이온화되고, 환원을 위해 옥사이드를 향해 가속되며, 운동 에너지를 이용하여, 물리적으로, 특히 기계적으로, 부서진다. 이러한 과정에 의해 유리되는 산소는 따라서 수소 분자, 수소 이온, 또는 수소 라디칼에 의해 포획된다. 이에 의해 생성되는 원자 - 열역학적으로 비교적 안정함 - 는 그 후 금속 옥사이드로 역반응을 방지하기 위해 표면으로부터 덜어진다. 헬륨은 질량이 작기 때문에 안정하지 않다. 네온 원자는 산소 원자보다 무거운 것은 인정하지만, 약간 그럴 뿐이다. 크립톤 및 모든 다른 비활성 가스는 너무 비싸고 희귀하여 옥사이드 파괴용으로 사용할만하지 못하다.
발명에 따른 다른 환원 가스는 다음과 같다:
● 산화 질소 및/또는
● 일산화탄소 및/또는
● 메탄 및/또는
● 수소 및/또는
● 아세트산 증기 및/또는
● 구연산 증기
다음은 비활성 가스로 사용될 수 있다:
● 크세논 및/또는
● 아르곤 및/또는
● 헬륨 및/또는
● 질소 및/또는
● 이산화탄소
기판은, 특히 진공 상태의, 공정 챔버 내에서 플라즈마에 노출된다. 그 결과, 옥사이드층의 변형이 나타난다. 변형은 비정질화를 통한 옥사이드의 완전한 제거를 통해, 또는 구체적이고 요망되는 값으로 옥사이드층의 두께의 박리(ablation)를 통해, 및/또는 옥사이드의 화학양론적 변화를 통해 이루어진다.
플라즈마의 이온 에너지는 1000eV 미만, 바람직한 경우 500eV 미만, 더욱 바람직한 경우 250eV 미만, 더 바람직한 경우 150eV 미만, 가장 바람직한 경우 30eV 내지 150eV 사이다.
나중에, 기판들이 서로에 대해 정렬되고 동일 모듈 내에서, 또는 이 용도로 특별히 구성된 별도의 본딩 모듈 내에서, 서로 접촉하게 된다. 이렇게 함에 있어서, 기판이 본딩된다. 선택적으로, 이는, 기판들이 전체 표면 위에서 신뢰할 수 있게 접촉함을 보장하기 위해, 힘을 가함으로써 더욱 촉진될 수 있다. 플라즈마 모듈과 본딩 모듈 간의 운반은 이동 장치를 이용하여 고-진공 환경에서 이루어진다. 이러한 프로세스에서, 기판은 로봇을 이용하여 운반되는 것이 바람직하다.
발명에 따르면, 단 하나의 기판의 표면 또는 두 기판의 표면들이, en 기판의 본딩 프로세스가 이루어지기 전에 처리될 수 있다.
발명의 장점
● 빠르고,
● 서로 다른 많은 기판 물질 및 옥사이드 종류에 대해 범용으로 사용가능하며,
● 공정 결과가 재현가능하고,
● 고진공에서 이루어지는 공정으로 인해 고품질의 결과를 얻을 수 있고, 표면의 오염을 방지할 수 있으며,
● 친환경적이고,
● 경제적이며,
● 버려야할 폐기물이 없고,
● 주입(implantation)으로 인한 기판 표면의 손상이 이상적으로는 전혀 없고, 적어도 미미한 수준이며, 적어도 정밀하게 조정가능하다.
발명에 따른 개념은 플라즈마 인클로저 내 환원 가스 및/또는 가스 혼합물을 통한 옥사이드의 처리, 특히, 옥사이드의 화학양론적 정밀 조정, 및/또는 적어도 표면 근처의 영역에서, 옥사이드의 비정질화로 구성된다. 따라서, 발명에 따르면, 원자 및/또는 분자 가스들이 사용된다.
기본적으로, 발명은 플라즈마의 환원 분위기에서의 기판 처리를 기반으로 한다. 이를 위해, 모든 공기는 본딩 측부 상에 존재하는 옥사이드의 옥사이드 환원을 행하기에 적합한 적어도 하나의 가스로 구성되는 것으로 이해가능하다.
가용성 및 매력적인 비용으로 인해, H2의 이용이 발명에 따라 선호된다. 반도체 기판 상의 옥사이드가 H2를 이용함으로써 환원될 수 있다는 점은 문헌을 통해 알려져 있다. 그러나 일반적으로, 이를 위해 초고온(>600℃)이 요구된다. 이는 만한 수의 기판에 대해, 특히, 복합 화합물 반도체 기판의 경우, 수용불가능한데, 왜냐하면, 이는 최악의 경우에 물질을 분해시키고(예를 들어, GaAs는 400℃에서 분해됨) 또는 확산 프로세스로 인해 적어도 층 구조의 변화를 동반하기 때문이다. EK라서, 발명의 주된 형태는, 옥사이드 환원이 저온에서, 바람직한 경우 200℃ 미만, 더욱 바람직한 경우 150℃ 미만, 더 바람직한 경우 100℃ 미만, 그리고 가장 바람직한 경우 상온에서, 이루어질 수 있도록 공정을 구성하는 것이다.
이를 가능하게 하기 위해, 선택된 공기로부터 플라즈마가 점화된다. 플라즈마에서 생성되어 기판에 충돌하는 이온의 이온 에너지로 인해, 충분한 에너지가 공급 또는 제공되어, 반응이 초저온에서, 바람직한 경우 상온에서 이루어질 수 있게 되고, 및/또는 옥사이드의 비정질화가 이루어지게 된다. 이러한 방식으로, 물질은 열 응력과 관련하여 매우 부드럽게 처리될 수 있다.
파라미터 조정을 이용하여, 서로 다른 다양한 기판들이 기본 화학구조 변경없이 동일한 기본 개념을 이용하여 처리될 수 있다. 바람직한 경우, 2개 이상의 가스의 가스 혼합물이 공정 챔버용 가스 공급 시스템의 일부분인 가스 혼합 시스템을 이용하여 화학식에 따라 조정가능하고, 이러한 방식으로 서로 다른 기판에 적응될 수 있다.
원칙적으로, 공정의 주입을 위해 임의의 종류의 플라즈마 챔버가 생각될 수 있다. 이는 CCP 챔버(영문: "capacitively coupled plasma"), ICP 챔버(영문: "inductively coupled plasma"), 및 원격 플라즈마 챔버를 포함한다.
발명에 따르면, 그럼에도 불구하고 CCP 챔버는 그 간단한 구조 및 높은 생산성으로 인해 선호된다. 전극간 거리는 2mm 이상, 바람직한 경우 6mm 이상, 더욱 바람직한 경우 9mm 이상, 더 바람직한 경우 12mm 이상, 그리고 가장 바람직한 경우 16mm 이상이다. 발명에 따르면, 하부 전극이 기판 홀더로 동시에 구현되는 것을 특별히 고려한다. 이러한 기판 홀더는 진공 샘플 홀더로 동시에 구현될 수 있고, 또는, 대안으로서 또는 바람직한 경우에, 정전식 샘플 홀더로 구현될 수 있다. 기판의 (온건한) 온도 변화를 가능하게 하는 가열 및/또는 냉각 요소들이 포함됨을 또한 고려할만하다.
상부 전극에 대한 인가되는 AC 전압의 주파수는 하부 전극 상에 인가된 AC 전압의 주파수보다 높은 것이 바람직하다. 바람직한 경우에, 주파수 간에는 적어도 10배, 더 바람직한 경우 적어도 100배, 더욱 바람직한 경우 250배의 차이가 존재한다. 따라서, 주파수들의 서로에 대한 상호적 영향은 감소된다. 특히, 상측 주파수는 13.56 MHz 또는 27MHz에 달할 수 있고, 하부 전극이 노출될 때의 주파수는 특히, 40kHz, 100kHz, 또는 400kHz에 달할 수 있다. 이러한 배열에서, 상측 주파수는 공기의 이온화를 지배적으로 일으키고, 하측 주파수는 기판 표면에 대한 이온의 가속을 일으킨다. 결과적으로, 이온이 기판에 충돌할 때의 이온 에너지 및 플라즈마 밀도를 개별적으로 조정가능하다. 이는 발명에 따른 이온 밀도 및 이온 에너지가 개별적으로 그리고 서로로부터 독립적으로 조정가능하기 때문에 더 취급하기 쉽다.
Si 웨이퍼의 옥사이드 환원을 위한 선호 구조에서, 상측 전극의 AC 전압의 주파수는 13.56MHz에 달하고, 하부 전극의 AC 전압의 주파수는 80kHz 내지 120kHz 사이에 달한다. 상부 및 하부 전극의 전력은 50W 내지 500W 사이다. 바람직한 경우, 100%H2/0%Ar 와 0%H2/100%Ar 사이의 농도 값을 갖는, 그리고, 1%보다 큰 다른 가치있는 성분이 없는, H2/Ar의 혼합물이 가스 혼합물로 사용된다. 이 농도는 바람직한 경우 80%H2 미만, 더 바람직한 경우 60%H2 미만, 더욱 바람직한 경우 40%H2-, 미만, 그리고 가장 바람직한 경우 20%H2 미만이다.
가스 공급은 균일한 공정 결과 보장을 위해 플라즈마 챔버의 원주에 걸쳐 균등하게 이루어진다. 플라즈마로부터 가스의 소모는, 특히, 챔버의 원주에 걸쳐 분포된 유출구를 통해, 마찬가지로 균등하게 이루어진다. 플라즈마 처리 공정 중, 챔버는 챔버로부터, 반응에 의해 생성되는, 반응 산물(특히, H2O)의 제거를 위해, 가스 혼합물로 계속적으로 살포된다. 이는 더 우수한 옥사이드 환원의 경우, H2O와 함께하는 Si의 재-산화보다 많은 수의 환원 반응이 일어날 것으로 특히 고려되기 때문에 중요하다. 반응의 균일성을 보장하기 위해, 공정 중 챔버 내 균등한 가스 흐름을 보장하고 결과적으로 공정 가스의 균등한 농도를 보장하는 것이 특히 고려된다.
입자가 기판 표면에 충돌할 때의 이온 에너지는 주로 하부 전극을 통해 제어된다. 이 에너지는 한편으로, 기판 표면 상의 옥사이드의 성공적 처리에 영향을 미치고, 다른 한편으로, 기판 표면의 최소의 주입 및 관련 손상이 나타나도록 낮게 설정된다.
그러나, 다른 한편, 낮은 기계적 강도를 가진 층의 생성을 위해 기판 표면의 제어형 손상을 생성하기 위한 바램이 존재할 수 있다. 이는, 높은 압력에 기초한 가압을 통해, 기판 접촉 후, 유리하게도, 표면간 나노-갭을 닫게 만든다. 표면 상의 압력은 0.01 MPa and 10 MPa 사이, 바람직한 경우 0.1 MPa 과 8 MPa 사이, 더 바람직한 경우 1 MPa 과 5 MPa 사이, 그리고 가장 바람직한 경우 1.5 MPa과 3 MPa 사이다. 이 값들은 대략적으로, 공통의 200mm 기판의 경우 1kN 내지 320kN 힘의 충격에 해당한다. 발명에 따르면, 바람직한 경우, 옥사이드의, 또는 적어도 표면 인근의 옥사이드 영역의, 비정질화가 이러한 제어형 손상을 통해 이루어진다. 표면의 비정질화는 이온 에너지의 조정을 통해 이루어지는 것이 바람직하다. 비정질 영역은 전체 옥사이드층을 포괄할 수 있으나, 하나의 표면-인근 영역으로 제한되는 것이 바람직하다. 따라서 비정질층의 두께는 특히, 10nm 미만, 바람직한 경우 5nm 미만, 더 바람직한 경우 1nm 미만, 가장 바람직한 경우 0.1nm 미만이다.
바람직한 경우에, 먼저 옥사이드 산화용으로 최적화된 가스 혼합물로 공정을 시작하고, 옥사이드 산화가 이루어진 후, 가스 혼합물을 변경하여, 표적화된 표면 손상을 위해 최적화된 혼합물로 이동하는 것을 고려해볼 수 있다. 이는 공정 중 동적으로 이루어질 수 있고, 제어 장치(특히, 소프트웨어-지원 제어 장치)에 의해 수행될 수 있다.
가스 혼합물 변경은 상부 및/또는 하부 전극을 위한 주파수 발생기의 조정의 적응을 또한 수반할 수 있다. 이러한 방식으로, 하부 및/또는 상부 주파수 발생기의 전력이 바람직하게 조정될 수 있고, 발생기의 전압 및 전류 값이 변경될 수 있으며, 주파수가 변화할 수 있다. 이는 물론, 제어 장치에 의해 동적으로 수행될 수 있다. 이러한 파라미터들을 통해, 손상되는 층의 두께, 손상 밀도, 및 선택적으로, 주입되는 이온의 화학종 또는 도즈(dose)가 조정될 수 있다.
손상은 흔히 표면-인근 영역의 비정질화와 연관된다.
일반적으로, 옥사이드를 제거할 반도체 기판의 경우에, 아래에 놓인 단결정 또는 적어도 결정질(MO CVD로 인해, 결함(가령, 성장 결함)이 적음)인 반도체 웨이퍼가 환원에 의해 노출된다.
따라서 전형적인 공정 시퀀스는 본드층들 중 적어도 하나의 변형을 위해 플라즈마 챔버 내로 기판을 로딩, 옥사이드 환원, 옥사이드 환원 공정, 및 선택적으로, 기판의 최상위층의 표적화된 변형/손상 공정으로 이루어진다.
더욱이, 작업 공간 내에서, 기판들은 고-진공 환경에서 본딩 챔버로 운반되고, 기계적으로 및/또는 광학적으로 정렬되어 접촉하게 된다. 선택적으로, 이들은 또한 (무거운) 힘 및 압력에 함께 노출된다. 이어서 기판 상의 압력이 제거될 수 있다. 본딩 챔버는 발명에 따라, 플라즈마 챔버와 같은 것일 수 있다 - 즉, 본딩/플라즈마 챔버일 수 있다.
발명에 따르면, 고-진공 환경은 1x10-5 mbar 미만, 바람직한 경우 5x10-6 mbar 미만, 더 바람직한 경우 1x10-6 mbar 미만, 더욱 바람직한 경우 5x10-7 mbar 미만, 그리고 가장 바람직한 경우 9x10-8 mbar 미만의 압력을 가진다.
다른 구조에서, 발명에 따른 환원 공정은 옥사이드의 완전한 제거에 사용되는 것이 아니라, 옥사이드의 정확한 화학양론을 설정하는데 사용된다. 특히, 산소에 묶인 잉여의 원소(들)을 가진 층들이 따라서 생성될 수 있다. 예를 들어, 실리콘 옥사이드는 SiO2와 같이 더이상 화학양론적으로 정확한 형태로 발견되는 것이 아니라, 비화학양론적인 SiO2-x 형태로 발견된다. 일반적으로, 예를 들어, 비화학양론적 조성 SiO2-x (x는 0 내지 2 사이의 값)가 생성된다. 유사한 방식이 다른 옥사이드에 대해서도 성립된다. 비화학양론이라는 것은, 결정 격자 내 위치로부터 산소 원자들이 빠져있는 걸로 인한 결정물리학적 용어로 이해되어야 한다. 산소 원자의 이와 같은 결여로 인해, 결함 밀도가 증가한다. 결함은 물론 모든 유형의 운반 공정에 대해 가장 중요하다.
다른 구조에서, 발명에 따른 환원 프로세스는 옥사이드의 완전 제거에 사용되지 않고, 지정된 층 두께를 가진 옥사이드층 생성에 사용된다. 따라서 이미 존재하는 옥사이드층은 발명에 따른 환원 프로세스에 의해 박리되어, 요망 두께에 도달하게 된다. 이와같이 생성된 층은, 그 후, 예를 들어, 특허문헌 PCT/EP2011/000299, PCT/EP2011/055470, PCT/EP2011/055469, 및 PCT/EP2011/055471에 개시된 공정에 사용될 수 있다. 발명에 따르면, 옥사이드는, 제거 공정 이전에, 1nm보다 크고, 바람직한 경우 100nm 보다 크며, 더 바람직한 경우 10㎛보다 크고, 더 바람직한 경우 100㎛보다 크며, 가장 바람직한 경우 1000㎛보다 크다. 제거 공정 후, 옥사이드는 100㎛보다 작고, 바람직한 경우 10㎛보다 작으며, 더 바람직한 경우 100nm보다 작고, 더욱 바람직한 경우 10nm보다 작으며, 그리고 가장 바람직한 경우 1nm보다 작다.
옥사이드층의 표적화된 변형은 최적 하이브리드 본드의 생성을 돕는다. 하이브리드 본드는 전도 영역 및 비전도 영역으로 구성되는 2개의 표면 간의 연결이다. 전도 영역은 주로 금속 영역(특히 구리로 제조됨)이고, 비전도 영역은 주로 실리콘 다이옥사이드와 같은 유전체로 구성된다. 유전체 및 전기 영역은 아래로 특히 동일 레벨로 접지되어, 전기 영역이 유전체로 완전히 둘러싸이게 되고, 따라서 환경으로부터 분리된다. 이러한 2개의 하이브리드 표면의 정력 및 접촉 및 본딩을 통해, 하이브리드 본드가 형성된다 - 즉, 전도성 및 비전도성 영역들이 서로에게 본딩될 때의 2개의 기판 사이의 연결이 형성된다.
발명에 따른 기판은, 특히, Si-기판으로서, Cu-Cu 본드가 본딩 측부 상에 존재하고, 공정의 추가 경로에서 본딩된다. 대안으로서, Au, W, Ni, Pd, Pt, Sn, 등과 같은, 또는 금속들의 조합같은 다른 금속층들을 가진 발명에 따른 기판이 사용될 수 있다. 그 예는 Al으로 코팅된 Si-웨이퍼, Cu 및 Sn으로 코팅된 Si-웨이퍼, Ti로 코팅된 Si-웨이퍼, 또는 Cu와, (Cu 아래에 위치하고 당 업자에게 친숙한) 산업-표준 장벽층 - Si 내로 Cu의 확산 방지를 위해, 예를 들어, Ti, Ta, W, WiN, TaN, TiW 등 - 으로 덮힌 Si 기판일 것이다. 이러한 확산 장벽층은 당 업자에게 친숙하다.
따라서, 발명에 따르면, 환경(산화 분위기를 의미)에 대해 밀봉되고 잠김가능한 작업공간을 제공하는 것과, 본딩 측부 상에, 바람직한 경우 전체 표면 상에, 잠재적 옥사이드층의 환원 및 본딩이 이루어질 수 있는 적절히 부착된 모듈들을 제공하는 것이 중요하다. 환원 및 본딩 공정 간에 본딩 측부의 재-산화를 따라서 방지할 수 있다. 기판의(특히, 기판 상의 금속 코팅의) 상태에 따라, 서로 다른 성분의 분위기가 산화를 일으킬 수 있다. 그러나 대부분의 경우에, 산소 및 산소를 지닌 화학적 화합물은 산화 효과를 가진다. 따라서, 이러한 작업 공간에서, 산소 및 물/수증기의 농도가 환원 매질 조성을 이용할 때 크게 감소되어야 한다(또는 바람직한 경우 대략 0이어야 한다). 작업 공간은 여러 모듈들을 연결하여, 모듈 그룹 내 모듈들 간의 기판 운반이, 기판을 대기에 재노출없이, 가능하게 된다. 단 하나의 모듈이 작업 공간에 연결되는 구조를 고려할 수 있고, 그러나 이 모듈은 발명에 따른 모든 필요한 작업을 수행할 수 있다. 작업 공간은 이러한 경우에 로딩 및 언로딩용으로만 사용된다.
발명에 따르면, 추가적인 공정 최적화를 위해, 특히, 작업 공간 내에서 본딩될 기판의 물리적 및/또는 화학적 특성의 측정 및 전처리 및/또는 사후처리를 위해, 작업 공간에 추가 모듈들을 연결하는 것을 특히 고려할만하다. 여기서의 주 과정 단계들은 가열, 환원, 정렬, 냉각, 두께 측정, 본드 강도 측정, 등일 수 있다.
발명에 따르면, 이는 발명에 따른 추가 모듈들이 작업 공간 주위로(특히, 운동 메커니즘 주위로) 배열될 때 하드웨어 측면에서 특히 유리하게 이루어질 수 있다 - 이에 의해 모듈들이 특히 작업 공간 상에서 도킹가능하다. 운동 메커니즘은 대응하는 엔드-이펙터(end-effector)를 가진 거래-표준 산업 로봇인 것이 바람직하다. 이러한 모듈들은 따라서, 중앙 모듈 주위로 (특히, 별 또는 클러스터 형상으로) 배열 또는 도킹될 수 있다.
가장 이상적인 경우에, 환원 모듈 및 본딩 모듈은 전체 시스템의 처리량이 이러한 공정 단계들과 관련하여 최대화되도록 구성된다.
특히 유리한 구조에서, 적어도 2개의 모듈(그 중 적어도 하나는 환원 모듈, 두번째는 저장 모듈 유형)이 본딩 모듈에 앞서 위치할 것이다. 본드 척(bond chucks)은 환원 모듈 내로 로딩되는 웨이퍼와 함께 로딩되어 처리된다. 그 후, 본드 척이 초기에 저장 모듈에 저장될 수 있고, 따라서, 본딩에 즉각적 사용을 위해 언제라도 가용해진다. 특별한 구조에서, 저장 모듈이 환원 모듈로도 구성될 수 있다. 환원 모듈은 복수의 본드 척 및/또는 복수의 기판이 동시에 수용될 수 있도록 구성되는 것이 바람직하다.
본 발명의 특히 독립적인 형태는 이러한 층들이 전기 전도성이면서 광학적으로 투명한 형태로 동시에 경제적이기도한 공정을 통해 적층되는 방식에 있다. 이에 추가하여, 이를 위해 필요한 기판의 제조가 설명된다.
따라서 설명되는 방법은 다층 태양 전지를 적층하기에 적합한 것이 바람직하다. 대안으로서, 방법은 임의의(특히 광학적) 물질들 간에, 특히 반도체 물질, 글래스, 및 세라믹 간에 광학적으로 투명한 그리고 전기 전도성인 연결들이 필요한, 모든 다른 구조 및 구성요소들을 제조하기 위한 방법이 또한 구현될 수 있다. 이러한 범주에서, 조명, 통신, 및 물질 처리와 같은 다양한 분야에서 LED 및 레이저와 같은 고체 광원의 중요성이 계속 증가함으로 인해 이용 횟수가 증가한다. 마찬가지로 디스플레이 제조 범주에서, 새롭고 혁신적인 제조 기술이, 터치 검출(터치 스크린 분야의 피드백, 등)과 같은 추가적인 기능들이 디스플레이에 통합됨에 따라 더 중요해지고 있다.
발명의 장점은 무엇보다도 다음과 같다:
- 전기 전도성이면서 광학적으로 투명한 본딩 계면 또는 화합물층,
- 매우 얇고, 견고하며, 장기간 안정한 본딩 계면 또는 층,
- 내열 본딩 계면 또는 층, 및
- 고효율(빠르고 경제적인 생산).
본 발명의 중심 형태, 특히 독립적 형태는, 기판들 간에 전기 전도성이면서 광학적 투명한 화합물층을 제조하기 위해 투명한, 전도 옥사이드를 이용하는 것이다. 화합물은 특히, 웨이퍼 본딩을 통해, 바람직한 경우 직접 본딩 공정을 통해, 더 바람직한 경우, 플라즈마 활성화를 이용한 직접 본딩 공정으로, 생산된다.
특히, 투명한, 전기 전도성 옥사이드("Transparent Conductive Oixides": TCO)용으로 인듐-틴-옥사이드("ITO")가 사용된다. ITO는 이러한 관점에서 Indium-Tin-Oxide의 약어로 사용될 것이다. ITO는 LCD 디스플레이 제조에 폭넓게 사용되고 있고, 광학적으로 투명한 전기 전도체로 사용된다. 대안으로서, 다음의 물질이 사용된다:
- 도핑된 징크 옥사이드, 특히, 알루미늄-도핑된 징크 옥사이드(줄여서 "AZO"), 갈륨-도핑된 징크 옥사이드(줄여서 "GZO"),
- 플로라이드-도핑된 틴 옥사이드(영문: "Fluorine Tin Oxide" 또는 줄여서 "FTO"), 그리고,
- 안티모니-틴-옥사이드(줄여서 "ATO")
기본적으로, 대응 도핑과 함께 요망되는 특성, 특히, 전기 전도도 및 광학적 투명도를 가진, 산화가능한 임의의 물질이 사용될 수 있다.
발명에 따르면, 전기 전도도는 물질이 >10e1 S/cm의, 바람직한 경우 10e2 S/cm의, 더 바람직한 경우 >10e3 S/cm의 전기 전도도를 가질 때 이러한 관점에서 사용되는 용어다(300K의 온도에 관련된, 반도체 기술 표준에서, 4점법으로 측정됨). 광학적 투과율(투과 인자) - 통상 사용 중 층을 통과해야하는 소정 파장 범위의 광의 백분율로 규정됨 - 은 전형적인 두께의 필름을 통해 적어도 >80%, 바람직한 경우 >87%, 더 바람직한 경우 >93%, 더욱 바람직한 경우 >96%에 달한다.
발명에 따르면, 300nm 내지 1800nm 사이의 파장 범위가 광기전 용도로 선호된다. 이는 관련 파장 범위가 어쨌든 사람의 눈에 보이는 파장 범위보다 크다는 것을 의미한다. 이는 광의 자외선부 및 광의 적외선부가 전기 에너지로 변환될 수 있음을 보장해야만 한다. 다층 태양 전지의 최상위층이 이미 스펙트럼의 일부분을 처리하고 있고 결과적으로 이를 전기 에너지로 변환하기 때문에, 본드 연결이 투과를 허용하는 더 작은 파장 범위를 가질 경우 수용가능하다. 특히, 위에서 주어진 투과 값이 적어도 >600nm, 바람직한 경우 >500nm, 더 바람직한 경우 >400nm, 가장 바람직한 경우 >350nm에 적용되어야 한다. 더욱이, 투과율 값은 최소 파장으로부터 1300nm의 최대값까지, 바람직한 경우 1500nm의 최대값까지, 더 바람직한 경우 1700nm의 최대값까지, 가장 바람직한 경우 1800nm의 최대값까지 전체 파장 범위에 또한 적용되어야 한다.
옥사이드는, 발명에 따르면, 특히, 다음의 방법을 이용하여 본딩될 기판에 도포된다:
- MO CVD, 금속 유기 분자 빔 배치
- 스프레이 열분해, 펄스-형 레이저 배치(PLD), 또는
- 스퍼터링.
층들의 요망 특성을 보장하기 위해, 발명에 따라 정확한 혼합물 비를 보장하는 것이 중요하다. 특히, 산소량이 이러한 옥사이드 중 일부와 함께 광학적 투명도를 개선시킬 수 있고, 따라서, 산소량이 너무 높다고 드러나서는 안됨이 보장되어야 하고, 그렇지 않을 경우 전기 전도도가 감소할 것이다.
일반적으로, 본드 연결(화합물층, 또한 본딩 계면)은 본딩될 기판 상에 증착되는 전구체 층 구조에 의해 생성된다. 이어서, 층들이 플라즈마-활성화되고, 특히 상온에서, 결합되어, 프리-본드(pre-bond)(임시 본드)가 나타난다. 이에 이어지는 열처리 공정(어닐링) 중, 전구체 층 구조가 투명한 전기 전도성 옥사이드로 구성된 층으로 변환되며, 따라서 본드 연결이 이와 동시에 강화된다. 적어도 표면 영역에 존재하는, 비정질 층이 본딩 공정에 영향을 미칠 수 있고, 이는 특히 유리하다. 적절한 힘을 가함으로써, 표면-인근 영역의 변형이 보장될 수 있고, 이는 마이크로-포어(micro-pores) 및/또는 나노-포어(nano-pores)의 최적 밀봉을 보장한다.
성형 가스가 사용될 때, 스퍼터링 및 옥사이드 환원을 기반으로 하는 프로세스를 통해 옥사이드층을 변경하고, 특히, 완전히 제거하는 것이 가능하다.
대안으로서, 또는 이러한 측정에 추가하여, 옥사이드층 변경과 접촉 간의 시간을, 특히 <2시간, 바람직한 경우 <30분, 더 바람직한 경우 <15분, 이상적인 경우 <5분으로 최소화시키는 것이 유리하다. 옥사이드층의 표적화된 조정에 이어지는, 바람직하지 않은, 변형 옥사이드 성장이 따라서 최소화될 수 있다.
진공 챔버 내 소정의 압력을 설정함으로써, 발명에 따른 플라즈마 이온을 위한 평균 자유 경로 길이에 영향을 미치거나 이를 조정하는 것을 고려할만하다.
용량성 결합의 경우에, 전극이 플라즈마 챔버 내부에 배열되는 것이 유리하다.
접촉 표면의 최적 충돌은 전극의 (서로 다른) 주파수의, 진폭의, 특히 그리고 바람직한 경우 제 2 전극에만 인가되는 바이어스 전압의, 그리고 챔버 압력의 파라미터의 조정을 통해 도달한다.
용량성 결합 이중 주파수 플라즈마 시스템으로 플라즈마 활성화 시스템을 설계함으로써, 이온 밀도를 조정하고 웨이퍼 표면에 대한 이온 가속을 개별적으로 조정하는 것이 가능하다. 결과적으로, 획득가능한 공정 결과를 넓은 범위 내에서 조정할 수 있고, 사용 요건에 부합하도록 적응시킬 수 있다.
제 2 전극(특히 하부 전극)의, 베이스 전압 형태의, 바이어스 전압은 제 2 전극 상에 수용되는 기판의 접촉 표면에 대한 전극의 충돌(속도)에 영향을 미치거나, 특히, 이를 가속 또는 감속하는 기능을 한다.
기언급한 파라미터를 통해, 특히 비정질층의 품질을 조정가능하고, 따라서, 특히 유리한 구조가 아래에서 설명될 것이다.
유도 결합 플라즈마 소스를 이용할 때, 용량성 결합의 AC 전압에 대한 대응하는 유사 고려사항이, 자기장 생성에 사용되는 교류 전류에 적용될 수 있다. 발명에 따르면, 플라즈마가 발명에 따른 대응 특성을 갖도록, 가변 강도 및/또는 주파수의 교류 전류 또는 AC 자기장을 통해 유도 결합 플라즈마 소스의 플라즈마를 조작하는 것을 고려할만하다.
원격 플라즈마를 이용할 때, 사용될 실제 플라즈마는 외부 소스에서 생성되어 샘플 챔버 내로 유입된다. 특히, 이러한 플라즈마의 구성요소, 특히, 이온이, 샘플 챔버 내로 운반된다. 소스 챔버로부터 기판 챔버 내로 플라즈마의 운반은, 슬루스(sluice), 가속기, 자기 및/또는 전기 렌즈, 블렌딩, 등과 같은 다양한 요소들을 이용하여 보장될 수 있다. 전기 및/또는 자기장의 주파수 및/또는 강도와 관련하여 용량성 및/또는 유도 결합 플라즈마에 적용되는 모든 고려사항은 플라즈마의 생성, 및/또는, 소스 챔버로부터 기판 챔버로 플라즈마의 운반을 보장하는 모든 요소에 적용되어야 한다. 예를 들어, 발명에 따른 용량성 또는 유도형 결합 및 파라미터를 통해, 플라즈마가 소스 챔버에서 생성될 수 있고, 이어서, 기언급한 요소들을 통해 기판 챔버에 유입되는 것을 고려할만할 것이다.
발명의 추가로 유리한 구조에 따르면, 비가역적 본드의 구성이 통상적으로 300℃ 미만, 유리한 경우에 200℃ 미만, 더 유리한 경우에 150℃ 미만, 더욱 유리한 경우에 100℃ 미만의 온도에서, 그리고 가장 유리한 경우에 상온에서, 특히 최대 12일 동안, 바람직한 경우 1일 동안, 더 바람직한 경우 1시간 동안, 그리고 가장 바람직한 경우 15분 동안 이루어진다. 더 유리한 열처리법은 마이크로파에 의한 가열이다.
따라서, 비가역적 본드가 1.5 J/m2보다 큰, 특히, 2 J/m2보다 큰, 바람직한 경우 2.5 J/m2보다 큰 본드 강도를 가질 때 특히 유리하다.
화석 연료가 중단기적으로 고갈되고 있고, 더욱이, 그 추출 및 이용이 - 특히 온실 효과에 기여함으로써 - 상당한 생태학적 문제를 안고 있기 때문에, 광기전 시스템을 통한 태양 에너지 이용이 그 중요성을 높여가고 있다. 순수 경제적 관점으로부터 광기전 방식의 경쟁력을 높이기 위해, 동일 비용으로 또는 기껏해야 부담없는 가격 상승만으로, 광을 전기 에너지로 변환하는 효율을 향상시킬 필요가 있다. 이렇게 함에 있어서, 그럼에도 불구하고 가능한 효율에 제한사항이 존재한다. 이러한 제한사항은 주로, 단일 반도체 물질만이 광을 처리할 수 있고 제한된 파장 범위에서 이를 전기 에너지로 변환할 수 있기 때문이다.
따라서, "Mutli-Junction Solar Cells"(다중-정션 태양 전지)로 알려진 또는 다층 태양 전지의 생산에서의 본 발명의 이용이 특히 유리하다.
이와 관련하여, 개별 층들은 태양 전지 내에서 서로 위에 수직으로 적층되어 놓인다. 입사광은 먼저 최상위층을 가격하고, 이는 특정 제 1 파장 범위를 가진 광을 전기 에너지로 변환하도록 최적화되어 있다. 이러한 층에서 대게 처리될 수 없는 파장 범위를 가진 광은 제 1 층을 투과하여 아래의 제 2 층을 만나고, 제 2 층은 제 2 파장 범위를 처리하여 전기 에너지를 생성하도록 최적화되어 있다. 선택적으로, 이러한 제 2 층에서 대게 처리될 수 없는 파장 범위를 가진 광이 아래의 제 3층을 만나는 것이 이러한 다층 전지에서 가능하며, 제 3 층은 제 3 파장 범위를 가진 광을 처리하여 이를 전기 에너지로 변환하도록 최적화되어 있다. 순수히 이론적으로, 이러한 복수의 층들이 가능할 것임을 상상하는 것이 가능하다. 실제로, 이러한 전지들은 입사광이 첫번째로 투과하는 최상위층이 최단 파장의 파장 범위를 처리하도록 구성된다. 제 2 층은 그 다음으로 짧은 파장 범위를 처리하고, 등등이다. 따라서, 발명에 따르면, 2-층 구조만을 고려가능한 것이 아니라, 3층 이상이 가능하다. 따라서, 층들을 서로에게 광학적으로 투명하게 그리고 전기 전도성으로 연결하는 것이 계획된다 - 이는 전기저항을 가능한 적게 함을 의미한다. 따라서, 층들의 증착은 특히, 소위 "Metalorganic Chemical Vapor Deposition"(금속 화학 기상 증착) 프로세스(줄여서 "MO CVD")를 통해 이루어지며, 이에 따라, 다-전지의 2개의 능동층의 증착이 "동위치에서"(in-situ) 이루어진다(증착 프로세스 간에 기판을 통상의 환경 분위기에 노출시키지 않음을 의미). 바람직한 경우에, 결과적인 전지의 품질을 향상시키는 장벽층(제 2 또는 제 4 옥사이드층) 및/또는 버퍼층(제 2 또는 제 4 옥사이드층)이 능동층들 사이에 삽입된다.
도 1a는 옥사이드층을 가진 기판의 단면도이고,
도 1b는 발명의 제 1 구조에 따른 플라즈마에 의해 변형되는 옥사이드층을 가진 도 1a로부터의 기판을 도시하며,
도 1c는 발명의 제 2 구조에 따라 플라즈마에 의해 두께 감소된 옥사이드층을 가진 도 1a로부터의 기판을 도시하고,
도 1d는 발명의 제 3 구조에 따라 플라즈마에 의해 옥사이드층이 완전히 제거된 도 1a로부터의 기판을 도시하며,
도 2는 작업 공간에 모두 부착되는 본딩 챔버와, 본딩 챔버로부터 공간적으로 분리된 플라즈마 챔버를 포함하는, 발명에 따른 장치의 제 1 구조의 개략적 도면이고,
도 3은 작업 공간 상에 배열되는 본딩 플라즈마 챔버를 포함하는, 발명에 따른 장치의 제 2 구조의 개략적 도면이며,
도 4는 복수개의 플라즈마 챔버 및 하나의 본딩 챔버를 포함하는, 발명에 따른 장치의 제 3 구조의 개략적 도면이고,
도 5는 발명에 따른 플라즈마 챔버의 개략적 도면이며,
도 6은 발명에 따른 본딩 챔버의 개략적 도면이다.
도 2 에 도시되는 제 1 구조에서, 플라즈마 챔버(4) 및 본딩 챔버(5)는, 작업 챔버(7)에 의해 형성되는 진공화가능한 작업공간(22)에 부착(특히, 밀봉)되는 모듈 그룹(3)의 2개의 독립 모듈이다. 작업 챔버(7)는 특히, 소프트웨어-지원 제어 장치에 의해 제어되는, 고진공으로 진공화될 수 있다. 작업 챔버(7) 내부에는 작업을 위해 특별하게 제공되는 로봇(6)이 로딩 모듈(8), 플라즈마 챔버(4), 및 본딩 챔버(5) 사이에서 기판(1)을 운반한다.
발명에 따른 제 2 구조에서, 플라즈마 챔버(4) 및 본딩 챔버(5)는 단일 모듈(즉, 본딩/플라즈마 챔버(20))로 통합된다. 로봇(6)은 저장 컨테이너(8)로부터 본딩/플라즈마 챔버(20)로 기판(1)을 운반한다.
발명에 따른 제 3 구조에서, 하나 이상의 플라즈마 모듈(4) 또는 본딩 모듈(5) 또는 본딩/플라즈마 모듈(20)이 작업 챔버(7)에 부착되고, 이들이, 특히 함께, 작업 공간(22)을 형성한다. 로봇(6)은 저장 컨테이너(8)로부터 플라즈마 모듈(4) 및/또는 본딩 모듈(50) 및/또는 본딩/플라즈마 모듈(20)로, 특히, 이들 사이에서, 기판(1)을 운반한다. 발명에 따르면, 여러 플라즈마 모듈(4) 및/또는 여러 본딩 모듈(50) 및/또는 여러 본딩/플라즈마 모듈(20)이 사용되기 때문에 더 높은 처리량이 실현된다. 이 공정은 제어 장치에 의해 제어된다.
발명에 따른 제 1 공정에서, 일 본딩 측부(1o) 상에 형성되는 옥사이드층(2)을 가진 기판(1)이 저장 컨테이너(8)로부터 로봇(6)에 의해 제거된다.
기판(1)은 이동식 샘플-홀더 상에 장착될 수 있고, 따라서, 플라즈마 모듈(4) 및/또는 본딩 모듈(5) 및/또는 본딩/플라즈마 모듈(20) 사이에서 전후로 운반될 수 있다. 이동식 샘플-홀더없이도 기판(1)을 운반하는 것이 확실히 가능하다. 이러한 경우에 기판(1)은 플라즈마 모듈(4) 및/또는 본딩 모듈(5) 및/또는 본딩/플라즈마 모듈(20)에 이미지 존재하는, 특히 내장된, 샘플 홀더(15) 상에 놓인다.
로봇(6)은 초기에 기판(1)을 플라즈마 모듈(4)에 운반한다. 플라즈마 모듈(4)은, 특히, 상측 둘레 상에 분산되는 복수의 개구부를 구비한, 가스 공급원(11)과, 특히, 하측 둘레 상에 분산된 복수의 개구부를 구비한, 유출구(12)를 가진다. 발명에 따른 환원 가스를 가진 가스 혼합물이 가스 공급원(11)을 통해 플라즈마 챔버(4) 내로 유입된다.
이어서 플라즈마의 점화 및/또는 홀딩이 하부 전극(9)가 상부 전극(10) 사이에서 이루어진다. 기판(1)은 전극 바로 위에 놓이는 것이 바람직하다. 기판(1)이 샘플 홀더(15) 상에 놓여야할 경우, 샘플 홀더(15)는 발명에 따라, 전극(9)으로 지정되어야 한다.
환원 산물이 플라즈마 챔버(4)로부터 유출구(12)를 통해, 특히 연속적으로, 제거되는 것이 바람직하다. 따라서, 옥사이드층(2)의 발명에 따른 공정 단계들 중 하나가 플라즈마 모듈(4)에서 이루어진다.
발명에 따른 제 1 변형에서, 옥사이드층(2)은 플라즈마(13)에 의해 옥사이드층(2)과는 화학양론적으로 다른 특징을 갖는 옥사이드층(2')으로 변환된다(도 1b). 이러한 경우에, 이와 같이 다른 화학양론이 옥사이드 증착만큼이나 일찍 산소 결핍을 통해 이미 생성되었을 수 있다. 그렇지 않을 경우, 공정 파라미터의 표적화된 선택을 통해 플라즈마에 의해 화학양론이 조정 및/또는 적어도 변경될 수 있다.
제 2 변형에서, 초기층 두께 d를 가진 옥사이드층(2)이, 플라즈마(13) 내 환원 가스에 의해 단부층 두께 d'(도 1c)를 가진 옥사이드층(2")으로 얇아진다.
제 3 변형에서, 옥사이드층(2)의 완전한 제거가 이루어진다(도 1d).
옥사이드(2, 2', 2")의 조건 모니터링은 소스(18) 및 검출기(19)를 가진 소스-검출기 시스템을 통해 이루어지는 것이 선호되며, 이를 이용하여 옥사이드층(2, 2', 2")의 표면(2o)이, 바람직한 경우 동위치에서, 검사될 수 있다. 소스(18) 및/또는 검출기(19)는 플라즈마 챔버(4)의 내부 및/또는 외부에 놓일 수 있다. 외부에 놓일 경우, 플랜지(17)에 의해 플라즈마 챔버(4)에 진공 밀봉 상태로 연결된다. 소스-검출기 시스템은 옥사이드층(2, 2', 2")의 조건에 대한 정보를 제공하기에 적합한 임의의 알려진 물리적 측정 원리를 이용할 수 있다. 이들 중에는 옥사이드층(2, 2', 2")의 두께, 다공성, 및 밀도, 그리고 반사율도 있다.
바람직한 경우에, 엘립소미터 또는 회절계가 사용되며, 특별한 경우에, 반사계가 사용된다.
이에 따라 처리되는 제 1 기판(1)이, 특히, 작업 공간(22)에 배열되는 저장 컨테이너(도시되지 않음)에, 저장된다.
발명의 공정에 따라 본딩 측부 상에서 마찬가지로 처리되는 발명에 따른 제 2 기판(14)이, 이미 마련된 제 1 기판(1)에/과 함께 본딩 챔버(5) 내로 운반된다. 본딩 챔버(5)에서, 제 1 기판(1)의 본딩 측부와 제 2 기판(14)의 본딩 측부 간의 본딩 공정이 이루어진다. 본더(bonders)는 당 업자에게 잘 알려져 있다. 당 업자는 이러한 시스템들이 어떻게 구성되는지, 샘플 홀더(15) 및/또는 압력판(16)이 어떻게 구축되는지, 두 기판의 일체화가 어떻게 이루어지는지, 두 기판(1, 14)을 본딩하기 위한 힘이 어떻게 가해지는지, 그리고, 본딩 챔버(5)가 유출구(21)를 통해 어떻게 진공화되는지를 안다. 샘플 홀더(15)는 정전 샘플 홀더 및/또는 가열 샘플 홀더 및/또는 냉각 샘플 홀더로 구성될 수 있다. 바람직한 경우에, 샘플 홀더(15)가 플라즈마 챔버(4) 외로 운반에 사용된다. 샘플 홀더(15)는 샘플 홀더(15)에 대한 기판(1)의 우수한 열팽창을 보장하기 위해, 정전식 샘플 홀더인 것이 바람직하다. 기계식 클램핑 또는 진공 클램핑에서는 정전식 샘플 홀더(15)와 동일 정도로 기판(1)의 자유로운 열팽창이 불가능하다. 매우 선호되는 구조에서, 샘플 홀더(15)는, 특히, 샘플 홀더(15) 내에 구축된 워싱 장치를 통해, 전방 및/또는 후방으로부터 He으로 플러싱(flushing)되어, 열적 결합을 보장 또는 심지어 개선시킬 수 있다.
성공적인 본딩 공정 후, 로봇(6)은 2개의 기판(1, 14)으로부터 본딩에 의해 생성되는 본드 스택을 잡고, 이를, 바람직한 경우에 저장 컨테이너(8)에, 저장한다.

Claims (4)

  1. 작업 공간(22) 내 제 1 기판(1)의 본딩 측부와 제 2 기판(14)의 본딩 측부 간의 직접 결합 방법에 있어서,
    a) 본딩 측부들 중 적어도 하나가 플라즈마 챔버(4) 내에서 변형되고, 이어서 본딩 챔버(5) 내에서 상기 제 2 기판(14)의 본딩 측부와 본딩되며, 및/또는
    b) 본딩 측부들 중 적어도 하나가 본딩/플라즈마 챔버(20)에서 변형되고, 이어서, 상기 본딩/플라즈마 챔버(20) 내에서 상기 제 2 기판(14)의 본딩 측부와 본딩되며,
    상기 본딩 측부들 중 적어도 하나의 변형은 본딩 측부들 중 적어도 하나에 대한 옥사이드층(2)의 화학양론적 변화를 통해 이루어지고,
    상기 수소, 나이트로젠 옥사이드, 일산화탄소, 메탄을 포함하는 환원 가스 중 하나 이상이 변형을 위해 상기 플라즈마 챔버(4) 내로 유입되고,
    상기 환원 가스가 크세논, 아르곤, 헬륨, 질소, 이산화탄소를 포함하는 비활성 가스 중 하나 이상과 혼합되는
    직접 결합 방법.
  2. 제 1 항에 있어서,
    상기 변형은
    a) 상기 본딩 측부들 중 적어도 하나 상의 옥사이드층(2)을 변화시킴으로써, 및/또는
    b) 상기 본딩 측부들 중 적어도 하나로부터 옥사이드층(2)의 일부분을 적어도 부분적으로 제거, 특히, 완전히 제거함으로써,
    이루어지는, 직접 결합 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    플라즈마 챔버(4) 및/또는 본딩/플라즈마 챔버(20)의 상부 전극(10)과 하부 전극(9) 사이에 가해지는 1000eV 미만의, 특히, 500eV 미만의, 바람직한 경우 250eV 미만의 이온 에너지에 노출되는
    직접 결합 방법.
  4. 제 3 항에 있어서,
    상기 하부 전극에 가해지는 AC 전압의 주파수보다 큰 주파수를 가진 AC 전압이 상기 상부 전극(10)에 공급되는
    직접 결합 방법.


KR1020167008064A 2013-09-25 2013-09-25 기판 본딩 장치 및 방법 KR102182791B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020207033250A KR102323040B1 (ko) 2013-09-25 2013-09-25 기판 본딩 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2013/069900 WO2015043624A1 (de) 2013-09-25 2013-09-25 Vorrichtung und verfahren zum bonden von substraten

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020207033250A Division KR102323040B1 (ko) 2013-09-25 2013-09-25 기판 본딩 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20160058816A true KR20160058816A (ko) 2016-05-25
KR102182791B1 KR102182791B1 (ko) 2020-11-26

Family

ID=49326638

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020217035544A KR102420245B1 (ko) 2013-09-25 2013-09-25 기판 본딩 장치 및 방법
KR1020207033250A KR102323040B1 (ko) 2013-09-25 2013-09-25 기판 본딩 장치 및 방법
KR1020167008064A KR102182791B1 (ko) 2013-09-25 2013-09-25 기판 본딩 장치 및 방법

Family Applications Before (2)

Application Number Title Priority Date Filing Date
KR1020217035544A KR102420245B1 (ko) 2013-09-25 2013-09-25 기판 본딩 장치 및 방법
KR1020207033250A KR102323040B1 (ko) 2013-09-25 2013-09-25 기판 본딩 장치 및 방법

Country Status (8)

Country Link
US (3) US9899223B2 (ko)
EP (2) EP3028295B1 (ko)
JP (1) JP6379184B2 (ko)
KR (3) KR102420245B1 (ko)
CN (3) CN105612602B (ko)
SG (1) SG11201602316PA (ko)
TW (3) TWI682476B (ko)
WO (1) WO2015043624A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140138247A1 (en) * 2012-11-21 2014-05-22 Ove T. Aanensen Apparatus and method for water treatment mainly by substitution using a dynamic electric field
SG11201602316PA (en) 2013-09-25 2016-05-30 Ev Group E Thallner Gmbh Apparatus and method for bonding substrates
US9640418B2 (en) 2015-05-15 2017-05-02 Suss Microtec Lithography Gmbh Apparatus, system, and method for handling aligned wafer pairs
US11183401B2 (en) 2015-05-15 2021-11-23 Suss Microtec Lithography Gmbh System and related techniques for handling aligned substrate pairs
CN108122823B (zh) * 2016-11-30 2020-11-03 中芯国际集成电路制造(上海)有限公司 晶圆键合方法及晶圆键合结构
TWI735895B (zh) 2018-06-22 2021-08-11 瑞士商Ｇ射線工業公司 共價接合之半導體界面
CN110467151A (zh) * 2019-09-04 2019-11-19 烟台睿创微纳技术股份有限公司 一种mems晶圆封装设备及方法
CN116092953B (zh) * 2023-03-07 2023-07-18 天津中科晶禾电子科技有限责任公司 一种晶圆键合装置、方法及复合衬底组件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004039844A (ja) * 2002-07-03 2004-02-05 Tokyo Electron Ltd プラズマ処理装置
KR20100114884A (ko) * 2008-02-13 2010-10-26 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 반도체 기판 표면 제조 방법
JP2012104817A (ja) * 2010-11-05 2012-05-31 Raytheon Co はんだ上での酸化物の生成を抑制する方法
KR20140039138A (ko) * 2011-01-25 2014-04-01 에베 그룹 에. 탈너 게엠베하 웨이퍼들의 영구적 결합을 위한 방법

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2701709B2 (ja) 1993-02-16 1998-01-21 株式会社デンソー ２つの材料の直接接合方法及び材料直接接合装置
JPH09246557A (ja) 1996-03-07 1997-09-19 Sharp Corp 半導体装置およびその製造方法
US6153524A (en) * 1997-07-29 2000-11-28 Silicon Genesis Corporation Cluster tool method using plasma immersion ion implantation
AU9296098A (en) 1997-08-29 1999-03-16 Sharon N. Farrens In situ plasma wafer bonding method
US6576546B2 (en) * 1999-12-22 2003-06-10 Texas Instruments Incorporated Method of enhancing adhesion of a conductive barrier layer to an underlying conductive plug and contact for ferroelectric applications
EP1143222A3 (en) * 2000-04-06 2002-01-02 Applied Materials, Inc. Method and apparatus for detecting the thickness of copper oxide
US6797620B2 (en) * 2002-04-16 2004-09-28 Applied Materials, Inc. Method and apparatus for improved electroplating fill of an aperture
US20050139321A1 (en) * 2002-07-03 2005-06-30 Tokyo Electron Limited Plasma processing apparatus
JP4180896B2 (ja) 2002-12-03 2008-11-12 キヤノンアネルバ株式会社 プラズマ処理装置
US6908027B2 (en) * 2003-03-31 2005-06-21 Intel Corporation Complete device layer transfer without edge exclusion via direct wafer bonding and constrained bond-strengthening process
JP4649918B2 (ja) * 2003-09-10 2011-03-16 信越半導体株式会社 貼り合せウェーハの製造方法
JP4672455B2 (ja) 2004-06-21 2011-04-20 東京エレクトロン株式会社 プラズマエッチング装置およびプラズマエッチング方法、ならびにコンピュータ読み取り可能な記憶媒体
JP2006216662A (ja) * 2005-02-02 2006-08-17 Sumco Corp 貼合せｓｏｉウェーハの製造方法及びｓｏｉウェーハ
US7524769B2 (en) * 2005-03-31 2009-04-28 Tokyo Electron Limited Method and system for removing an oxide from a substrate
KR100893182B1 (ko) * 2007-06-01 2009-04-15 주식회사 엘트린 웨이퍼 세정방법
US9856558B2 (en) * 2008-03-14 2018-01-02 Applied Materials, Inc. Physical vapor deposition method with a source of isotropic ion velocity distribution at the wafer surface
US8304324B2 (en) * 2008-05-16 2012-11-06 Corporation For National Research Initiatives Low-temperature wafer bonding of semiconductors to metals
FR2931585B1 (fr) 2008-05-26 2010-09-03 Commissariat Energie Atomique Traitement de surface par plasma d'azote dans un procede de collage direct
US8528802B2 (en) * 2008-09-04 2013-09-10 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method of substrate to substrate bonding for three dimensional (3D) IC interconnects
JP4786693B2 (ja) 2008-09-30 2011-10-05 三菱重工業株式会社 ウェハ接合装置およびウェハ接合方法
JP5540533B2 (ja) 2009-03-12 2014-07-02 株式会社ニコン 半導体装置を製造する製造装置、基板接合方法及び半導体装置を製造する製造方法
JP5392105B2 (ja) * 2009-03-23 2014-01-22 ボンドテック株式会社 接合装置、接合方法および半導体装置
JP5562115B2 (ja) 2010-05-13 2014-07-30 芝浦メカトロニクス株式会社 基板処理装置および貼り合わせ基板の製造方法
US9246010B2 (en) * 2010-07-14 2016-01-26 Sharp Kabushiki Kaisha Thin film transistor substrate
FR2964112B1 (fr) * 2010-08-31 2013-07-19 Commissariat Energie Atomique Traitement avant collage d'une surface mixte cu-oxyde, par un plasma contenant de l'azote et de l'hydrogene
KR101261491B1 (ko) * 2010-09-02 2013-05-13 엘아이지에이디피 주식회사 기판합착장치 및 기판합착방법
US8975158B2 (en) 2011-04-08 2015-03-10 Ev Group E. Thallner Gmbh Method for permanently bonding wafers
JP5746790B2 (ja) 2011-04-08 2015-07-08 エーファウ・グループ・エー・タルナー・ゲーエムベーハー ウェーハを永久的に結合する方法
JP2014516470A (ja) 2011-04-08 2014-07-10 エーファウ・グループ・エー・タルナー・ゲーエムベーハー ウェハを恒久的にボンディングするための方法
SG11201403005TA (en) * 2011-12-23 2014-09-26 Applied Materials Inc Methods and apparatus for cleaning substrate surfaces with atomic hydrogen
US8747686B2 (en) * 2012-01-27 2014-06-10 Applied Materials, Inc. Methods of end point detection for substrate fabrication processes
SG11201602316PA (en) * 2013-09-25 2016-05-30 Ev Group E Thallner Gmbh Apparatus and method for bonding substrates

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004039844A (ja) * 2002-07-03 2004-02-05 Tokyo Electron Ltd プラズマ処理装置
KR20100114884A (ko) * 2008-02-13 2010-10-26 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 반도체 기판 표면 제조 방법
JP2012104817A (ja) * 2010-11-05 2012-05-31 Raytheon Co はんだ上での酸化物の生成を抑制する方法
KR20140039138A (ko) * 2011-01-25 2014-04-01 에베 그룹 에. 탈너 게엠베하 웨이퍼들의 영구적 결합을 위한 방법

Also Published As

Publication number Publication date
TW202119531A (zh) 2021-05-16
CN105612602A (zh) 2016-05-25
KR102323040B1 (ko) 2021-11-08
US11139170B2 (en) 2021-10-05
TW201515136A (zh) 2015-04-16
CN110098138A (zh) 2019-08-06
EP3796365A3 (de) 2021-08-18
TWI682476B (zh) 2020-01-11
EP3796365A2 (de) 2021-03-24
KR20200133282A (ko) 2020-11-26
US20180130658A1 (en) 2018-05-10
US10438798B2 (en) 2019-10-08
JP2016540367A (ja) 2016-12-22
CN110010450A (zh) 2019-07-12
US20160225625A1 (en) 2016-08-04
KR102182791B1 (ko) 2020-11-26
TWI721415B (zh) 2021-03-11
CN110098138B (zh) 2023-07-18
CN105612602B (zh) 2019-04-16
WO2015043624A1 (de) 2015-04-02
US20190371607A1 (en) 2019-12-05
TWI804809B (zh) 2023-06-11
EP3028295B1 (de) 2020-10-21
US9899223B2 (en) 2018-02-20
KR20210135624A (ko) 2021-11-15
SG11201602316PA (en) 2016-05-30
JP6379184B2 (ja) 2018-08-22
TW201933515A (zh) 2019-08-16
EP3028295A1 (de) 2016-06-08
KR102420245B1 (ko) 2022-07-13

Similar Documents

Publication Publication Date Title
KR102323040B1 (ko) 기판 본딩 장치 및 방법
US10325803B2 (en) Semiconductor wafer and method for processing a semiconductor wafer
US20100203242A1 (en) self-cleaning susceptor for solar cell processing
TW200837968A (en) Manufacturing method of solar battery, and manufacturing device of solar battery
TWI590485B (zh) 接合基材之方法
JP6638031B2 (ja) 基板をボンディングする装置および方法
JP2023002767A (ja) 基板をボンディングする装置および方法
EP4292747A1 (en) Chemical bonding method, package-type electronic component, and hybrid bonding method for electronic device
AU2007202645A1 (en) Method of manufacture for a component including at least one single-cyrstal layer on a substrate

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
A107 Divisional application of patent
GRNT Written decision to grant