CN110098138A - 用于结合基板的装置及方法 - Google Patents

用于结合基板的装置及方法 Download PDF

Info

Publication number
CN110098138A
CN110098138A CN201910180698.2A CN201910180698A CN110098138A CN 110098138 A CN110098138 A CN 110098138A CN 201910180698 A CN201910180698 A CN 201910180698A CN 110098138 A CN110098138 A CN 110098138A
Authority
CN
China
Prior art keywords
substrate
plasma chamber
combination
combination side
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910180698.2A
Other languages
English (en)
Other versions
CN110098138B (zh
Inventor
M.温普林格
V.德拉戈伊
C.弗勒特根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ev Group E Solner Co Ltd
Original Assignee
Ev Group E Solner Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ev Group E Solner Co Ltd filed Critical Ev Group E Solner Co Ltd
Priority to CN201910180698.2A priority Critical patent/CN110098138B/zh
Publication of CN110098138A publication Critical patent/CN110098138A/zh
Application granted granted Critical
Publication of CN110098138B publication Critical patent/CN110098138B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Physical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Bipolar Transistors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明涉及一种用于在第一基板(1)的结合侧与第二基板(14)的结合侧之间生产能够导电直接结合的装置以及相对应的方法，具有下列特征：具有能够相对于环境气体密封地闭合的并且能够加载有真空的工作空间(22)，所述工作空间(22)包括：a)至少一个等离子体腔室(4)，用于更改所述结合侧的至少一个；及至少一个结合腔室(5)，用于结合所述结合侧和/或b)至少一个组合的结合等离子体腔室(20)，用于更改所述结合侧的至少一个并且用于结合所述结合侧。

Description

用于结合基板的装置及方法
技术领域
本发明涉及一种根据权利要求1所述的一种用于在第一基板的结合侧与第二基板的结合侧之间生产能够导电的直接结合的装置和方法。
尤其在结合金属的或金属化的基板、具有金属的表面的基板、半导体基板，或复合体半导体基板时，因为待结合的基板的结合侧的氧化阻碍结合处理，所以其发挥重要的作用。氧化物阻止或减少构造机械和/或电上高质量的接触。由于较长加热及冷却时间，尤其与此相关联的是生产率下降；且结合期间温度越高或必须越高，则通过温差的膨胀对基板相对于彼此的对准或调整精确度的影响越大。此外，某些MEMS（Micro-Electro-MechanicalSystems微电子机械系统）和/或半导体组件(例如，诸如微芯片或内存芯片)不容许高处理温度。
背景技术
在现有技术中，主要应用湿式蚀刻处理用于移除在上文提及的基板上形成的且因此阻止或至少阻碍多个基板通过结合处理的最佳结合的氧化物。在湿式蚀刻处理中，主要使用氢氟酸或含氢氟酸的混合物。在还原氧化物后，出现通过氢原子终止的表面。这样的疏水表面适用于产生所谓预结合（英语：pre-bonds）。然而，如果两个晶片要永久彼此连接，则必须在高温下加热处理晶片堆栈，由此从结合接口移除通过还原处理产生且终止基板的表面的氢，并且能够在两个基板表面(尤其硅表面)之间形成永久连接。在表面进行接触之后加热处理基板堆栈。在接近700°C的温度下(例如)加热处理硅晶片以确保这样的永久连接。这种方法尤其用以产生多层金属、半导体、玻璃，或陶瓷复合体。特别重要的应用涉及产生光电的多层电池及光子晶体，尤其由硅制成的光子晶体。
在产生多层电池中的主要限制之一是各个半导体材料的晶格结构在其大小及形状方面的不兼容性。在通过层相互的直接外延生长产生各个层时，这导致通过此处理产生的半导体层中的缺陷。这些缺陷损害产生的层的质量及尤其能够被实现用于将光转换成电能的效率。此效率亦系指量子效率（英语：quantum efficiency）且针对太阳能电池限定可通过光子处理使用的电荷载体对一特定波长的经吸收光子的量的比例。在实践中，自此出现关于下列参数的约束：
a) 结构中的可实现的主动层的数目。即，由于上文描述的问题，目前限制于两层或最大三层。
优化关于一最佳波长范围的各个层。在实践中，因为始终必须关于晶格结构的兼容性进行折衷，所以目前不可能关于最佳波长范围及与之相关联的自光转换成电能的转换特性完全自由地优化各个层。
使用有利的材料：针对某些波长期望使用例如硅或锗，因为这些材料将容许效率与成本之间的理想的折衷。然而，使用这些材料常常是不可能的，因为晶格结构与用于电池中的其他结构不够兼容。
在后续结合过程之前，常常使用氢氟酸执行氧化物处理，特别是氧化物移除。在此，在氧化物移除之后可发生表面的污染且尤其氧化物的再生长。
在这方面，另外的问题是，氧化物移除与基板的进一步加工之间的不同的等待时间导致结合的基板堆栈的不同的处理结果。
迄今为止的方法的另外的缺点在于，必须对待蚀刻的氧化物适用蚀刻处理。因此，某些情况下对于不同半导体材料还需要不同的蚀刻化学品。
此外，某些情况下关于直到进一步加工的等待时间、处理环境条件的种类(例如，惰性气氛、无O2，且必要时也无水分)的处理要求根据材料也是不同的。为此原因，用于结合由不同材料构成的不同基板的结合系统结果为相当复杂。附加地，因为由于各种材料的不同要求，一旦将新材料经引入至制造中，即可引起大量处理发展消耗。
除已提及的化学处理之外的物理处理表示用于氧化物移除的另外的可能方案。用于氧化物移除的最重要物理处理之一为溅射。溅射被定义为基板的表面处的原子通过经电离且由电和/或磁场加速的溅射气体的经电离原子的碰撞处理的移除。
然而，在溅射中存在以下不利情况，即处理固定地产生粒子，因为其在于借助于物理处理从表面移除材料的处理的本质。该材料能够被沉积在处理腔室的不同的位置中且要么可通过升华自这些位置析出至待结合的基板上或可直接继而再升华到基板上。这些粒子是最佳(即，无空隙)结合结果的障碍。此外，溅射处理需要非常高的离子能量从而能够自基板的表面移除物质。这导致离子部分地被植入基板中，并且由此损害表面附近的层。此经损害层可通常为数个nm厚，通常甚至5 nm至10 nm及更厚。此损害可负面影响关于电及光学参数的结合连接的特性，从而所述损害是不希望的且在实践中是一个问题。
制造多层电池中的另一基本问题是用于许多处理典型的热加工。在100°C与700°C之间的温度情况下进行热加工。在此这样的高温下，使用的材料机械上强烈地受到负荷。在高温差的情况下，尤其通过热应力判定机械负荷。热应力取决于热膨胀系数及温差。如果材料因其沿着结合接口焊接在一起而不能够相互自由地膨胀，则在温差中的热膨胀系数的差异导致对应高热应力。因为相当常常通过其他边界条件给定材料选择，所以能够仅仅通过以下方式避免热应力，即可在处理步骤内的温差尽可能小。
此处，还要提及恰好在材料组合中结合处理应提供最大优点的材料组合(因为具有不同晶格参数和/或不同热膨胀系数的材料的整合应实现)与热加工处理最不兼容，因为恰好此处通常出现关于热膨胀的最大差异。
发明内容
因此，本发明的目的是说明一种用于结合的装置及方法，通过其可更有效且质量上更高品质地执行结合过程。
以权利要求1的特征解决该目的。从属权利要求中说明本发明的有利的改进方案。本发明的范畴包含所有从说明书、权利要求书和/或附图中说明特征的至少两个的组合。在说明的值范围中，位于经提及的边界内的值亦应被公开为边界值限制且应可以以任何组合进行要求。
本发明说明了用于基板的氧化物层的等离子体加工的系统及方法。在此，根据本发明，等离子体加工可导致氧化物层的完全移除、部分移除，和/或氧化物层的化学计量的改变和/或完全层或至少表面附近层的非晶化。
尤其地，本发明在此实现氧化物层在等离子体腔室中的就地加工，其中，等离子体由至少一种还原气体(尤其氢)组成。
通过根据本发明的装置及根据本发明的方法，能够完全在相对大气密封的工作空间或在连接至工作空间的模块中执行氧化物的加工及后续结合过程使得防止氧化物加工之后表面的重新氧化。
本发明描述能进行下列各项的系统及方法：
(1)在等离子体腔室中借助于还原气体制造具有有目的地经变更的氧化物层的多个基板，
(2)在真空环境中，尤其在高度真空环境中将基板输送至结合模块，及
(3)将基板彼此结合到结合模块中。
更改根据本发明理解如下：
･析出期间和/或析出之后氧化物的化学计量的变更，和/或
･移除已存在氧化物层的特定量，直到期望的、新的氧化物层厚度，或
･完全移除氧化物层，和/或
･氧化物层的非晶化。
这借助于可使基板暴露至含有还原气体的等离子体的装置实现。尤其应用H2 与具有至少一种第二气体(尤其惰性气体)混合。使用H2/Ar的混合物证明是优选的变型方案。
由于氩与氧之间的质量比，H2/Ar的气体混合物是最佳的。比氧重一点的氩原子通过等离子体电离、被加速至待还原的氧化物上，且通过动能使其物理地(尤其机械地)破裂。然后通过氢分子、氢离子或氢基相应地捕获通过此处理释放的氧。接着自表面散发由此产生的热力学相对稳定的水分从而防止反向反应至金属氧化物。氦由于其相当小的质量而不适合。氖原子虽然比氧原子更大，然而仅仅不是必须的。氪及所有其他稀有气体太昂贵且太稀少且因此经济上不值得用于破裂氧化物。
根据本发明的其他还原气体尤其是：
･氧化氮和/或
･一氧化碳和/或
･甲烷和/或
･氢和/或
･醋酸蒸汽和/或
･柠檬酸蒸汽。
显著地，发现下列各项用作为惰性气体：
･氙和/或
･氩和/或
･氦和/或
･氮和/或
･二氧化碳。
在处理腔室中(尤其在真空中)将基板暴露至等离子体。因此，发生氧化物层的更改。更改要么通过氧化物的化学计量的改变和/或通过氧化物层厚度移除至目的的且期望的值或通过氧化物的完全移除或者通过非晶化发生。
等离子体的离子能量小于1000 eV，有利地小于500 eV，更有利地小于250 eV，最有利地小于150 eV，且最最有利地在30 eV与150 eV之间。
接下来，要么在相同模块中要么优选地在特有地配专门置用于此的结合模块中基板彼此对准且彼此进行接触。在此导致基板结合。可选地，可通过施加力进一步有利，以用于确保基板在整个表面上进行可靠接触。等离子体模块与结合模块之间的传送在此在高度真空环境中通过移动机构发生。在此优选地借助于机器人输送基板。
根据本发明，可在两个基板的结合过程发生之前加工仅一个基板的表面或两个基板的表面。
本发明的优点在于：
･快速，
･可通用于许多不同基板材料及氧化物类型，
･可再生的处理结果，
･高质量结果，由于处理在防止表面的污染的高度真空中发生，
･环境友好的，
･成本适宜的，
･没有必须清除的废物，及
･理想上没有或仅一个小的或至少一个可精确调整的基板表面由于植入引起的损害。
根据本发明的思想在于，在等离子体系统中通过还原气体和/或气体混合物的氧化物的加工(尤其化学计量的精确调整)和/或至少表面附近的一区域中的氧化物的非晶化。因此，根据本发明，使用原子和/或分子气体。
基本上，本发明基于在等离子体的还原气氛中加工基板。为此，基本上可想象至少由适用于引起结合侧处存在的氧化物的氧化物还原的气体组成的所有气氛。
由于可用性及吸引人的成本，根据本发明优选使用H2。文献中已知可借助于使用H2还原半导体基板上的氧化物。然而，通常对此需要非常高的温度 (>600°C)。这对于大量基板(尤其复合物半导体基板)是不可接受的，在此其因为最坏情况下此将导致材料的分解(例如，GaAs在400°C下分解)，或至少由于扩散处理的层结构中的改变。因此，本发明的主要方面在于，如下设计处理，使得氧化物还原可发生在低温下，最好低于200°C，优选地低于150°C，更优选地低于100°C，且最最优选地在室温下。
为使此可能，由选择气氛点燃等离子体。由于在等离子体中产生且击中基板上的离子的离子能量，供应或提供足够能量，使得可在非常低的温度(优选的室温)发生反应和/或使得发生氧化物的非晶化。由此，可关于热应力方面非常经济地加工材料。
借助于参数调整，可在无需改变基础化学物质的情况下使用相同基本观念加工大量不同的基板。优选地，可借助于化学式通过用于处理腔室的气体供应系统的部分的气体混合系统调整由两个或多个气体构成的气体混合物并且这样匹配到不同基板。
基本上，对于处理的实施可想象任何类型的等离子体腔室。此包含CCP腔室(英语："capcitively coupled plasma"电容耦合等离子体)、ICP腔室(英语："inductivelycoupled plasma"感应耦合等离子体)，及远程等离子体腔室。
然而根据本发明，CCP腔室由于结构简单及生产力高是优选的。电极之间的距离为大于2 mm，优选大于6 mm，更优选地大于9 mm，最优选大于12 mm，且最最优选大于16 mm。在此根据本发明，尤其规定将下部电极同时实施为基板固持器。可将此基板固持器同时也实施为真空式样夹具备选地且更优选地实施为静电式样夹具。此外能够设想，装入允许基板的(适度)温度改变的加热和/或冷却元件。
上部电极处施加的交流电压的频率优选地大于下部电极处施加的交流电压的频率。优选地，该频率之间存在至少10的因子、更优选至少100的因子且甚至更佳至少250的因子的差异。由此彼此的频率的相互影响减小。上部频率能够尤其为13.56 MHz或27 MHz；而下部电极所加载的频率能够为40 kHz、100 kHz，或400 kHz。在此配置中，上部频率主要引起气氛的电离，而下部频率引起离子加速至基板表面上。因此，等离子体的密度及离子击中到基板上的离子能量能够分开地调整。这是有利的，因为由此处理能够被更好地控制，因为由此根据本发明，离子密度与离子能量可彼此分开且独立地调整。
在用于Si晶片的氧化物还原的优选的实施方式中，上部电极的交流电压的频率为13.56 MHz，且下部电极的交流电压的频率为80 kHz至120 kHz之间。上部及下部电极的功率尤其位于50 W与500 W之间。优选地，将浓度值位于100%H2/0%Ar与0%H2/100%Ar之间且不具有大于1%的其他显著成分的H2/Ar的混合物用作为气体混合物。浓度优选低于80%H2，还更优选地低于60%H2，最优选地低于40%H2，且最最优选地低于20%H2。
气体的供应在等离子体腔室的周围均匀地分布以确保均匀的处理结果。同样以均匀的方式尤其通过分布在腔室的周围的出口发生气体从等离子体腔室中的排放。在等离子体加工处理期间，使用气体混合物持续流动通过腔室，以用于从腔室运送走在反应中产生的反应产物，尤其H2O。故这是重要的，因为尤其对于较好的氧化物还原规定，发生比Si与H2O的重新氧化更大量的还原反应。为确保关于晶片的反应的均匀性，尤其规定，用于确保处理期间腔室中的均匀气体流动及因此处理气体的均匀浓度。
主要经由下部电极控制离子能量，粒子通过离子能量击中基板的表面。此能量一方面影响基板表面处的氧化物的成功加工，且另一方面，其被选择如此小，使得仅发生基板表面的最小植入及与之相关联的损害。
然而另一方面，能够期望产生基板表面的可调整的和受控的损害，以产生具有较低机械强度的层。这在借助于基于高按压力的按压在基板进行接触之后有利地实现表面之间的毫微间隙的闭合。表面上的压力在0.01 MPa与10 MPa之间，优选地在0.1 MPa与8 MPa之间，更优选地在1 MPa与5 MPa之间，且最优选地在1.5 MPa与3 MPa之间。对于普通的200mm的基板该值大致对应于自1 kN至320 kN的力加载。根据本发明优选地，氧化物或至少表面附近的氧化物区域的非晶化以此受控的损害发生。表面的非晶化优选地通过离子能量的调整发生。非晶区域可包括整个氧化物层，但优选地限于表面附近区域。尤其地，非晶层的厚度在此小于10 nm，优选地小于5 nm，更优选地小于1 nm，且最优选地小于0.1 nm。
优选地，在此可想象，在处理过程期间首先通过经优化用于氧化物还原的气体混合物开始处理，且在氧化物还原发生之后改变气体混合物且转变成优化用于目的的表面损害的混合物。这可在处理期间动态地发生且可通过控制机构(尤其经软件支持的控制机构)实施。
也能够以用于上部和/或下部电极的频率产生器的调整的调适完成改变气体混合物。以此方式，能够优选地调整下部和/或上部频率产生器的功率、变更用于产生器的电压及电流值，且改变频率。这继而可由控制机构引起地动态地引起。借助于这些参数，可调整经损害层的厚度、损害的密度，及必要时经植入离子的种类或剂量。
因此损害通常也与表面附近区域的非晶化相关。
在移除氧化物的自半导体基板的情况下，通过还原暴露通常位于其下方、单晶或至少结晶(由于金属有机分子光束沉积MO CVD，具有一点缺陷(例如，生长缺陷))的半导体晶片。
因此，典型处理进程由以下组成：将基板装载到用于结合层的至少一个的更改的等离子体腔室中、尤其氧化物还原、氧化物还原处理，及可选地用于基板的最上层的有目的的更改/损害的处理。
此外，在工作空间内部在高度真空环境中将基板输送至结合腔室，在那里将其机械和/或光学地对准且进行接触。可选地，也将其加载有(重)力且相互按压。随后基板能够被卸载。根据本发明，结合腔室可与等离子体腔室相同，即作为结合等离子体腔室。
根据本发明，尤其地，高度真空环境具有小于1x10-5毫巴、优选地小于5x10-6毫巴、更优选地小于1x10-6毫巴、最优选地小于5x10-7毫巴且最最优选地小于9x10-8毫巴的压力。
在另一实施方式中，根据本发明的还原处理不用于氧化物的完全移除，而用于设定氧化物的正确的化学计量。尤其地，能够由此产生具有结合氧的一个元素/多个元素的剩余的层。例如，发现氧化硅不再是化学计量正确形式，如SiO2，而是如非化学计量的SiO2-x。一般而言，(例如)产生其中x在0与2之间的非化学计量组合物SiO2-x。类似考虑适用于其他氧化物。在结晶物理学方面非化学计量应被理解为由于氧原子在晶格中不存在于其位置处。由于不存在氧原子，缺陷的密度增大。继而缺陷对于所有类型的输送处理极度重要。
在另一实施方式中，根据本发明的还原处理不用于完全移除氧化物，而用于产生具有限定的层厚度的氧化物层。在此，通过根据本发明的还原处理将已存在的氧化物层移除到一所要厚度。接着可将如此产生的层(例如)用于专利PCT/EP2011/000299、PCT/EP2011/055470、PCT/EP2011/055469及PCT/EP2011/055471中公开的处理。根据本发明，在移除处理之前氧化物大于1 nm，优选地大于100 nm，更优选地大于10 µm，最优选地大于100µm，最最优选地1000 µm。在移除处理之后，氧化物优选地小于100 µm，优选地小于10 µm，更优选地小于100 nm，最优选地小于10 nm，最最优选地小于1 nm。
氧化物层的有目的的更改特别还用于产生最佳混合结合。混合结合是继而由导电及非导电区域组成的两个表面之间的连接。导电区域主要是金属区域(尤其由铜制成)，而非导电区域主要由电介质(诸如，氧化硅）组成。电介质区域与电区域尤其向下接地至相同水平面，使得电区域完全由电介质围绕且因此与环境绝缘。通过两个这样的混合表面的对准及接触及结合，形成混合结合，因此形成两个基板之间的连接，在两个基板中优选地导电区域与非导电区域彼此结合。
尤其，根据本发明的基板是其中在结合侧上存在Cu-Cu结合的Si基板，其在处理的进一步进程中被结合。备选地，可使用根据本发明的具有其他金属层(诸如， Au、W、Ni、Pd、Pt、Sn等构成)或金属的组合的基板。在此的例子是涂覆有Al的Si晶片、涂覆有Cu及Sn的Si晶片、涂覆有Ti的Si晶片，或覆盖有Cu及要防止Cu扩散至Si中的(例如)Ti、Ta、W、TiN、TaN、TiW等构成的工业标准阻碍层(其位于Cu下方且为本领域技术人员所知晓)的Si基板。这样的扩散障壁是该领域的本领域技术人员所知晓的。
因此，根据本发明重要的是，设置可与环境(也就是说氧化的气氛)尤其密封(优选地密闭)地封闭的工作空间且设置其中不仅能够发生结合侧(优选地整个基板上)上的可能的氧化物层的还原而且能够实施结合的相应的与工作空间联接的模块。由此能够根据本发明防止还原与结合处理之间发生结合侧的重新氧化。根据基板(尤其基板上存在的金属涂层)的状态，气氛的不同成分能够氧化地作用。然而，在多数情况下，氧及含有氧的化学化合物具有氧化作用。因此，在工作空间中，除了使用还原介质组合物，尤其应大幅降低氧及水分/水蒸气的浓度或优选地接近0。工作空间连接多个模块，使得能够在模块组的模块之间输送基板而不将基板再暴露于气氛。能够设想其中仅一个模块联接至工作空间处的实施方式，然而，此模块根据本发明可执行所有的需要的任务。在此情况下，工作空间只用于装载及卸除。
根据本发明，尤其可想象将附加的模块连接至工作空间处用于进一步处理优化，尤其用于在工作空间中待结合的基板的物理和/或化学特性的预和/或后加工和/或量测。在此主要程序步骤能够为加热、还原、对准（调准）、冷却、厚度量测、结合强度量测等。
在根据本发明的另外的模块(诸如，尤其还原模块及结合模块)布置在工作空间(尤其包括移动机构)周围时，此在装置方面可特别有利地进行转换，其中，模块尤其可停驻在工作空间上。移动机构优选地是具有对应端接器的加工通用的工业机器人。由此，模块能够绕中心模块尤其以星状或簇状进行布置或者可布置。
在最理想情况下，还原模块及结合模块如此进行构造，使得整个系统关于该处理步骤的产量最大化。
在尤其有利的实施方案中，至少两个模块位于结合模块之前，至少两个模块中一个至少是还原模块且第二者是一种储存模块。结合卡盘连同装载的晶片装载至还原模块中且进行加工。之后可将结合卡盘临时储存在储存模块中，使得其可在任何时间立即用于结合。在一特殊实施方式中，也可将储存模块构造为还原模块。还原模块优选地如此构造使得可同时容纳多个结合卡盘和/或多个基板。
本发明的尤其独立的方面在于，如何能够以导电且光学透明的形式以同时成本适宜的处理堆栈这些层。此外，描述此需要的基板的准备。
在此，所描述方法优选地适用于堆栈多层太阳能电池。备选地，该方法也能够实施以产生其中需要任意(尤其光学)材料(尤其半导体材料、玻璃，及陶瓷)之间的光学透明且导电连接的所有其他结构及构件。在此片段中，由于固体光源(诸如，LED及雷射)在各种应用(诸如，照明、通信，及材料加工)中的大幅增加的重要性，出现增加量的使用。同样在显示器制造的片段中，因为诸如触控侦测(触控屏幕的领域中的反馈)的额外功能被整合至显示器中，所以新且创新的制造技术变得愈发重要。
本发明的优点特别是：
- 导电、光学透明的结合接口或化合物层，
- 非常薄、强健，且长期稳定的结合接口或层，
- 耐温度变化的结合接口或层及
- 高效率(在生产中快速且经济)。
本发明的中心(尤其独立)的方面是使用透明导电的氧化物在基板之间产生导电且光学透明的化合物层。尤其借助于晶片结合、优选地利用直接结合方法且还更优选地通过带有等离子体活化的直接结合方法产生该化合物。
铟锡氧化物(英语也称作"Indium-tin-oxide"简称"ITO")尤其用作为透明、导电的氧化物(英语："Transparent Conductive Oxides"，或简称"TCO")。此后ITO将用作为铟锡氧化物的缩写。ITO广泛用于LCD显示器的制造中，其中其用作为一光学透明电导体。备选地，使用下列材料：
- 经掺杂氧化锌，尤其掺杂铝的氧化锌(英语："Aluminum doped Zinc Oxide"简称"AZO")、掺杂镓的氧化锌(英语："Gallium doped Zinc Oxide"简称"GZO")。
掺杂氟化物的氧化锡(英语："Fluorine Tin Oxide"或简称"FTO")，及
- 锑氧化锡(英语："Antimony Tin Oxide"简称"ATO")。
基本上，可使用可氧化的且尤其利用相应的掺杂具有期望的特性(尤其导电率及光学透明性)的每种材料。
根据本发明，材料具有>10e1 S/cm，优选地10e2 S/cm，且更优选地>10e3 S/cm的导电率(利用半导体技术中标准的四点方法量测，且其关于300 K的温度)时在这方面说为导电率。被定义为特定波长范围的光应穿过典型使用期间的层的百分比的光学透射(穿透因子)透过具有典型厚度的膜应共计至少>80%，有利地>87%，优选地>93%，且还更优选地>96%。
根据本发明，自300 nm延伸至1800 nm的波长范围优选地用于光电用途。这就是说相关的波长范围在任何情况下大于人类可见的波长范围。此应确保能够将光的紫外线部分及光的红外线部分转换成电能。因为在多层太阳能电池中最上层已处理光谱的部分且因此将其转换成电能，所以若结合连接具有容许透射的某种程度上较小的波长范围，是可接受的。尤其地，因此上文提到的透射值应适用于至少>600 nm、有利地>500 nm、更有利地>400nm且最有利地>350 nm的波长。此外，透射值也应适用从最小波长开始至1300 nm的最大值、有利地至1500 nm的最大值、更有利地至1700 nm的最大值且最有利地至1800 nm的最大值的整个波长范围。
根据本发明，尤其借助于以下方法将氧化物施加至待结合的基板：
- MO CVD，金属有机分子光束沉积，
- 喷雾热解、脉冲雷射沉积(PLD)或，
- 溅射。
为确保层的期望的特性，根据本发明，确保正确混合物比例是重要的。尤其地，氧的量可在这些氧化物的一些中改良光学透明性，其中，必须确保氧的量不会析出太高，否则将减小导电率。
一般而言，通过在待结合基板上析出的前驱体层结构产生结合连接(连接物层，亦为结合接口)。随后，等离子体活化且尤其在室温下接合这些层，由此引起预结合(暂时结合)。在此后的加热加工处理(退火)期间，将前驱体层结构转换成由透明、导电氧化物组成的层，其中，同时强化结合连接。特别有利地，至少存在于表面区域中的非晶层能够影响结合过程。通过施加相应的力，可实现表面附近区域的变形，其保证微小和/或毫微细孔的最佳密封。
在使用成形气体时，尤其能够通过基于溅射及氧化物还原的处理根据本发明改变且尤其完全移除氧化物层。
备选或者附加于该措施，根据本发明有利的是，将变更氧化物层与进行接触之间的时间最小化至尤其<2小时、优选地<30分钟、更优选地<15分钟且理想上<5分钟。由此，可最小化氧化物层的目标调整之后发生的不期望的且变更的氧化物生长。
通过在真空腔室中设定特定压力，根据本发明可想象用于等离子体离子的平均自由径长度的施加影响或调整。
在电容耦合的情况中有利的是，将电极布置在等离子体腔室内部。
在此，通过电极的(不同)频率、振幅、尤其且优选的只施加至第二电极处的偏压电压及腔室压力的参数的调整达到接触表面的最佳敲击。
将等离子体活化系统实施为电容耦合的双频等离子体系统有利地使得能够分开调整至晶片表面上的离子的离子密度及加速度。因此，可在广泛窗口中调整可获得的处理结果并且最优地满足使用要求。
尤其第二(尤其地，下部)电极的基本电压的形式的偏压电压用以影响(尤其削减或加速)容纳在第二电极上的基板的接触表面上的电极的击中(速度)。
通过上述参数，可调整尤其非晶层的质量，由此，此后描述特别有利的实施型式。
在感应耦合等离子体源中，可将关于电容耦合的交流电压的相应的类似考虑应用于用以产生磁场的交流电。根据本发明，可想象通过交流电或不同的强度和/或频率的磁场操纵感应耦合等离子体源的等离子体，使得等离子体具有相应的根据本发明的特性。
在远程等离子体中，在外部源中生产本身待使用的实际等离子体且将其引入至样本腔室中。尤其地，将这些离子体的成分(尤其离子)输送至样本腔室中。可通过不同的元件(诸如，过闸、加速器、磁和/或电透镜、混合物等)确保等离子体自源腔室至基板腔室的转移。应将关于电和/或磁场的频率和/或强度的应用于电容和/或感应耦合等离子体的所有考虑应用于所有构件，其确保等离子体的生产和/或等离子体自源腔室至基板腔室的转移。例如，可想象等离子体通过电容或感应耦合根据本发明的参数在源腔室中生产且随后经由上述提及的元件进入基板腔室。
根据本发明的另外的有利的实施方式规定，不可逆结合的构造将发生在典型地低于300°C、有利地低于200°C、更有利地低于150°C、还更有利地低于100°C的温度下，且最有利地在室温下，尤其达12日的最大值，优选地1天，还更优选地1小时，且最佳15分钟。另外的有利加热加工方法是通过微波绝缘地加热。
在此在不可逆结合具有大于1.5 J/m2、尤其大于2 J/m2、优选地大于2.5 J/m2的结合强度时，尤其有利。
借助于光电系统使用太阳能的重要性增加，因为化石燃料在中期地正变得缺少并且此外，在获取及使用中显著的生态问题显现，尤其通过助长温室效应。自纯经济观点，为增大光电的竞争性，需要在相同成本或至多适度价格增大下改良将光转换成电能的效率。然而，在此存在对可能效率的限制。这样限制主要是因为单一半导体材料仅可处理具有有限波长范围的光且将其转换成电能。
因此，在产生多层太阳能电池或英语表达中已知的"Multi-Junction SolarCells多接面太阳能电池"中使用本发明是特别有利的。
其中，各个层在太阳能电池中竖直地彼此重叠堆栈。入射光首先撞上最上层，其优化用于将具有特定第一波长范围的光转换成电能。具有很大程度上不可在此层中处理的波长范围的光穿透第一层且击中被优化用以处理第二波长范围且由此产生电能的位于第一层下面的第二层。可选地，在该多层电池中具有很大程度上也不可在此第二层中处理的波长范围的光能够击中被优化用以处理具有第三波长范围的光且将其转换成电能的位于第二层下面的第三层。可想象，仅理论上大量的这样的层是可能的。在实践中，如此构造这样的电池，以使得入射光首先穿透至其中的最上层处理具有最短波长的波长范围。第二层处理其次最短波长范围，等等。在此，根据本发明，不仅可想象两层结构，而且可实现三或多层。在此规定，光学透明及导电地(也就是说尽可能具有小的电阻)将层彼此连接。在此尤其通过所谓的"金属有机化学气相沉积"处理(简称「MO CVD」)发生层的析出，其中，尤其"就地"(也就是说在析出处理之间不将基板暴露至正常环境气氛)发生多电池的两个主动层的析出。优选地，还将改良所得电池的质量的阻碍层(第二或第四氧化物层)和/或缓冲层(第二或第四氧化物层)插入在主动层之间。
只要当前和/或在接下来的附图说明中公开的装置特征，这样的装置特征也适用于作为方法特征进行公开，并且反之亦然。
附图说明
从优选的实施例的下面的说明及根据附图得出本发明的进一步的优点、特征及细节。其中：
图1a示出了具有氧化物层的基板的横截面图。
图1b示出了来自图1a中的基板连同根据本发明的第一实施方式通过等离子体更改的氧化物层，
图1c示出了来自图1a中的基板连同根据本发明的第二实施方式通过等离子体在厚度中减小的氧化物层，
图1d示出了来自图1a中的基板连同根据本发明的第三实施方式通过等离子体完全移除的氧化物层，
图2示出了根据本发明的装置的第一实施方式的示意图，包括结合腔室及与其空间上分离的等离子体腔室，两者联接至工作空间，
图3示出了根据本发明的装置的第二实施方式的示意图，包括布置在工作空间处的结合等离子体腔室，
图4示出了根据本发明的装置的第三实施方式的示意图，包括多个等离子体腔室及结合腔室，
图5示出了根据本发明的等离子体腔室的示意图，以及
图6示出了根据本发明的一结合腔室的一示意图。
在附图中根据本发明的实施方式示出了本发明的优点及特征连同相应地识别这些的参考标号，其中，使用相同参考标号表示具有相同的或起相同作用的功能的构件或特征。
具体实施方式
在图2中所示的第一实施方式中，等离子体腔室4及结合腔室5是模块组3的两个独立模块，其联接(尤其密封)到通过工作腔室7限定的能够抽真空的工作空间22处。尤其通过软件支持的控制机构控制地能够将工作腔室7抽空到高度真空上。在工作腔室7的内部，特意为此设置的自动机机器人6在加载模块8、等离子体腔室4及结合腔室5之间输送基板1。
在根据本发明的第二实施方式中，等离子体腔室4及结合腔室5合并成单个模块，即结合等离子体腔室20。机器人6将基板1从储存容器8输送至结合等离子体腔室20中。
在根据本发明的第三实施方式中，模块组3的一个或多个等离子体模块4或结合模块5或结合等离子体模块20加装在工作腔室7处，其（尤其一起）形成工作空间22。机器人6将基板1从储存容器8输送到等离子体模块4和/或结合模块5和/或结合等离子体模块20，尤其还在其之间来回。因为使用多个等离子体模块4和/或多个结合模块5和/或多个结合等离子体模块20，在此，根据本发明故实现较高性能。该过程通过控制机构控制。
在根据本发明的第一处理中，通过机器人6从储存容器8移除具有构造在结合侧1o上的氧化物层2(图1a)的基板1。
可将基板1装配在活动的式样夹具上并且因此在等离子体模块4和/或结合模块5和/或结合等离子体模块20之间来回输送。然而还能够在没有活动的式样夹具的情况下输送基板1。在此情况下，基板1放在式样夹具15上，其已位于等离子体模块4和/或结合模块5和/或结合等离子体模块20中，尤其在那里固定地建造。
机器人6首先将基板1输送到等离子体模块4中。等离子体模块4具有(尤其设有分布在上部周缘的多个开口的)气体供应器11及(尤其设有分布在下部周围的多个开口的)出口12。通过气体供应器11将具有还原气体的根据本发明的气体混合物引入至等离子体腔室4中。
随后在下部电极9与上部电极10之间发生等离子体的点火和/或固持。基板1优选直接位于电极上。如果基板1要放在式样夹具15上，则根据本发明必须将式样夹具15设计为电极9。
优选通过出口12从等离子体腔室4(尤其持续地)移除还原产物。氧化物层2的根据本发明的处理方式之一因此发生在等离子体模块4中。
在根据本发明的第一变型方案中，通过等离子体13将氧化物层2转换成氧化物层2'，其突出之处在于不同于氧化物层2的化学计量(图1b)。在此能够已经在氧化物的析出时已通过缺氧而产生不同的化学计量。否则，可通过等离子体通过处理参数的目标选择来调整和/或至少改变化学计量。
在第二变型方案中，通过等离子体13中的还原气体将具有初始层厚度d的氧化物层2薄化至具有最终层厚度d'的氧化物层2''(图1c)。
在第三变型方案中，发生氧化物层2的完全移除(图1d)。
优选通过具有源18及侦测器19(利用其优选能够在原地检查氧化物层2、2'、2''的表面2o)的源侦测器系统进行氧化物2、2'、2''的状态的监测。源18和/或侦测器19能够位于等离子体腔室4的内部和/或外部。若其在外部，则其优选地通过凸缘17真空密封地连接至等离子体腔室4。源侦测器系统可使用适用于提供关于氧化物层2、2'、2''的条件的信息的任何已知的物理测量原理。氧化物层2、2'、2''的厚度、孔隙率，及因此密度及反射率属于已知的物理测量原理。
优选地，使用椭圆计或衍射计；在特殊情况下，使用反射率计。
经如此处理的第一基板1尤其储存在布置在工作空间22中的储存容器(未示出)中。
根据本发明的第二基板14，其尤其同样依据根据本发明的处理在其结合侧上处理，输送至具有准备的第一基板1的一结合腔室5中或至准备的第一基板1。在结合腔室5中，在第一基板1的结合侧与第二基板14的结合侧之间发生结合过程。结合物为本领域技术人员所知晓。本领域技术人员知道如何构造这样的系统，如何建造式样夹具15和/或压版16，如何进行两个基板的靠拢，如何施加用于结合两个基板1、14的力，及如何通过出口21进行抽空结合腔室5。可将式样夹具15实施为静电式样夹具和/或加热式样夹具和/或冷却式样夹具。优选地，来自等离子体腔室4中的式样夹具15用于输送。式样夹具15优选地是静电式样夹具，以确保基板1到式样夹具15处的良好热膨胀。机械的夹紧或通过真空的夹紧将不容许基板1自由热膨胀至与静电式样夹具15相同的程度。在非常优选的实施方式中，式样夹具15尤其经由装入式样夹具15内的冲洗装置从前和/或后侧使用He清洗以用于确保或甚至改良热耦合。
在成功结合过程之后，机器人6拿取通过从两个基板1、14的结合产生的结合堆栈且将其优选地储存在储存容器8中。
附图标记
1. 基板
1o. 基板表面
2、2'、2''. 氧化物层
2o. 氧化物层表面
3. 模块组
4. 等离子体腔室
5. 结合腔室
6. 机器人
7. 工作腔室
8. 储存容器
9. 下部电极
10. 上部电极
11. 气体供应器
12. 出口
13. 等离子体气体
14. 第二基板
15. 式样夹具
16. 压版
17. 凸缘
18. 源
19. 侦测器
20. 结合等离子体腔室
21. 出口
22. 工作空间
d、d'. 氧化物层厚度

Claims (12)

1.一种用于在第一基板(1)的结合侧与第二基板(14)的结合侧之间生产能够导电直接结合的装置，具有下列特征：
具有能够相对于环境气体密封地闭合的并且能够加载有真空的工作空间(22)，
所述工作空间(22)包括：
a) 至少一个等离子体腔室(4)，用于更改所述结合侧的至少一个；以及至少一个结合腔室(5)，用于结合所述结合侧和/或
b) 至少一个组合的结合等离子体腔室(20)，用于更改所述结合侧的至少一个并且用于结合所述结合侧
其中，在所述结合侧上出现的氧化物能够在所述等离子体腔室中通过以等离子体处理来还原而移除，以及位于下方的且单晶的或至少结晶的半导体晶片通过还原暴露。
2.根据权利要求1所述的装置，具有移动机构(6)，其用于将所述工作空间(22)中的第一和第二基板尤其从尤其密封地联接到所述工作空间(22)的用于基板的储存容器(8)移动到模块组(3)的模块。
3.根据权利要求1或2所述的装置，其中，所述等离子体腔室(4)或所述结合等离子体腔室(20)能够加载还原气体，用于更改设置在所述结合侧的至少一个处的氧化物层(2)。
4.根据权利要求1或2所述的装置，其中，所述等离子体腔室(4)或所述结合等离子体腔室(20)具有可加载有交流电压的上部电极(10)和可加载有交流电压的下部电极(9)，可在所述上部电极(10)和所述下部电极(9)之间施加击中基板表面的离子的小于1000 eV，尤其小于500 eV，优选地小于250 eV的离子能量。
5.根据权利要求4所述的装置，其中，可将具有大于施加在所述下部电极(9)处的交流电压的频率的频率的交流电压加载在所述上部电极(10)处。
6.根据权利要求1或2所述的装置，所述装置具有源侦测器系统，所述源侦测器系统尤其停驻在所述工作空间(22)处或布置在所述工作空间(22)中，用于在更改期间侦测该结合层的状态或在该结合层的状态中的改变。
7.用于在相对于环境能够气密地闭合的并且能够加载有真空的工作空间(22)中在第一基板(1)的结合侧与第二基板(14)的结合侧之间产生能够导电的直接结合的方法，其中
a) 将所述结合侧的至少一个在等离子体腔室(4)中进行更改且随后在结合腔室(5)中与所述第二基板(14)的结合侧进行结合，和/或
b) 将所述结合侧的至少一个在结合等离子体腔室(20)中进行更改且随后在所述结合等离子体腔室(20)中与所述第二基板(14)的结合侧进行结合
其中，在所述结合侧上出现的氧化物能够在所述等离子体腔室中通过以等离子体处理来还原而移除，以及位于下方的且单晶的或至少结晶的半导体晶片通过还原暴露。
8.根据权利要求7所述的方法，其中该更改通过以下方式发生：
a) 变更所述结合侧的至少一个上的氧化物层(2)，和/或
b) 从所述结合侧的至少一个至少部分地且尤其完全地移除氧化物层(2)的部分。
9.根据权利要求7或8所述的方法，其中将以下列举的还原气体中的一种或多种引入到所述等离子体腔室(4)中用于更改：
氢，
氮氧化物，
一氧化碳，
甲烷。
10.根据权利要求所述9的方法，其中所述还原气体与以下列举的惰性气体中的一种或多种混合：
氙，
氩，
氦，
氮，
二氧化碳。
11.根据权利要求7或8所述的方法，其中，所述结合层被加载有小于1000 eV、尤其小于500 eV、优选地小于250 eV的离子能量，其施加在所述等离子体腔室(4)和/或所述结合等离子体腔室(20)的上部电极(10)与下部电极(9)之间。
12.根据权利要求11所述的方法，其中，将具有大于施加在所述下部电极处的交流电压的频率的频率的交流电压加载在所述上部电极(10)处。
CN201910180698.2A 2013-09-25 2013-09-25 用于结合基板的装置及方法 Active CN110098138B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910180698.2A CN110098138B (zh) 2013-09-25 2013-09-25 用于结合基板的装置及方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
PCT/EP2013/069900 WO2015043624A1 (de) 2013-09-25 2013-09-25 Vorrichtung und verfahren zum bonden von substraten
CN201380079847.7A CN105612602B (zh) 2013-09-25 2013-09-25 用于结合基板的装置及方法
CN201910180698.2A CN110098138B (zh) 2013-09-25 2013-09-25 用于结合基板的装置及方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201380079847.7A Division CN105612602B (zh) 2013-09-25 2013-09-25 用于结合基板的装置及方法

Publications (2)

Publication Number Publication Date
CN110098138A true CN110098138A (zh) 2019-08-06
CN110098138B CN110098138B (zh) 2023-07-18

Family

ID=49326638

Family Applications (3)

Application Number Title Priority Date Filing Date
CN201910180698.2A Active CN110098138B (zh) 2013-09-25 2013-09-25 用于结合基板的装置及方法
CN201380079847.7A Active CN105612602B (zh) 2013-09-25 2013-09-25 用于结合基板的装置及方法
CN201910180697.8A Pending CN110010450A (zh) 2013-09-25 2013-09-25 用于结合基板的装置及方法

Family Applications After (2)

Application Number Title Priority Date Filing Date
CN201380079847.7A Active CN105612602B (zh) 2013-09-25 2013-09-25 用于结合基板的装置及方法
CN201910180697.8A Pending CN110010450A (zh) 2013-09-25 2013-09-25 用于结合基板的装置及方法

Country Status (8)

Country Link
US (3) US9899223B2 (zh)
EP (2) EP3796365A3 (zh)
JP (1) JP6379184B2 (zh)
KR (3) KR102420245B1 (zh)
CN (3) CN110098138B (zh)
SG (1) SG11201602316PA (zh)
TW (3) TWI721415B (zh)
WO (1) WO2015043624A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140138247A1 (en) * 2012-11-21 2014-05-22 Ove T. Aanensen Apparatus and method for water treatment mainly by substitution using a dynamic electric field
CN110098138B (zh) * 2013-09-25 2023-07-18 Ev 集团 E·索尔纳有限责任公司 用于结合基板的装置及方法
US11183401B2 (en) 2015-05-15 2021-11-23 Suss Microtec Lithography Gmbh System and related techniques for handling aligned substrate pairs
US10825705B2 (en) 2015-05-15 2020-11-03 Suss Microtec Lithography Gmbh Apparatus, system, and method for handling aligned wafer pairs
CN108122823B (zh) * 2016-11-30 2020-11-03 中芯国际集成电路制造(上海)有限公司 晶圆键合方法及晶圆键合结构
TWI735895B (zh) 2018-06-22 2021-08-11 瑞士商Ｇ射線工業公司 共價接合之半導體界面
CN110467151A (zh) * 2019-09-04 2019-11-19 烟台睿创微纳技术股份有限公司 一种mems晶圆封装设备及方法
CN116092953B (zh) * 2023-03-07 2023-07-18 天津中科晶禾电子科技有限责任公司 一种晶圆键合装置、方法及复合衬底组件

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005109464A (ja) * 2003-09-10 2005-04-21 Shin Etsu Handotai Co Ltd 貼り合せウェーハの製造方法および貼り合わせウェーハ
JP2006216662A (ja) * 2005-02-02 2006-08-17 Sumco Corp 貼合せｓｏｉウェーハの製造方法及びｓｏｉウェーハ
CN101667528A (zh) * 2008-09-04 2010-03-10 台湾积体电路制造股份有限公司 用于三维ic互连的衬底对衬底键合装置和方法
CN101960561A (zh) * 2008-03-14 2011-01-26 应用材料股份有限公司 具有在晶片表面的各向同性离子速度分布的源的物理气相沉积方法
US20120111925A1 (en) * 2010-11-05 2012-05-10 Raytheon Company Reducing Formation Of Oxide On Solder
CN103189960A (zh) * 2010-08-31 2013-07-03 原子能和代替能源委员会 用包含氮和氢的等离子体在接合铜-氧化物混合的表面之前的处理

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2701709B2 (ja) 1993-02-16 1998-01-21 株式会社デンソー ２つの材料の直接接合方法及び材料直接接合装置
JPH09246557A (ja) 1996-03-07 1997-09-19 Sharp Corp 半導体装置およびその製造方法
WO1999006110A1 (en) * 1997-07-29 1999-02-11 Silicon Genesis Corporation Cluster tool method and apparatus using plasma immersion ion implantation
AU9296098A (en) 1997-08-29 1999-03-16 Sharon N. Farrens In situ plasma wafer bonding method
US6576546B2 (en) * 1999-12-22 2003-06-10 Texas Instruments Incorporated Method of enhancing adhesion of a conductive barrier layer to an underlying conductive plug and contact for ferroelectric applications
EP1143222A3 (en) * 2000-04-06 2002-01-02 Applied Materials, Inc. Method and apparatus for detecting the thickness of copper oxide
US6797620B2 (en) * 2002-04-16 2004-09-28 Applied Materials, Inc. Method and apparatus for improved electroplating fill of an aperture
JP4127488B2 (ja) * 2002-07-03 2008-07-30 東京エレクトロン株式会社 プラズマ処理装置
US20050139321A1 (en) * 2002-07-03 2005-06-30 Tokyo Electron Limited Plasma processing apparatus
JP4180896B2 (ja) 2002-12-03 2008-11-12 キヤノンアネルバ株式会社 プラズマ処理装置
US6908027B2 (en) * 2003-03-31 2005-06-21 Intel Corporation Complete device layer transfer without edge exclusion via direct wafer bonding and constrained bond-strengthening process
JP4672455B2 (ja) 2004-06-21 2011-04-20 東京エレクトロン株式会社 プラズマエッチング装置およびプラズマエッチング方法、ならびにコンピュータ読み取り可能な記憶媒体
US7524769B2 (en) * 2005-03-31 2009-04-28 Tokyo Electron Limited Method and system for removing an oxide from a substrate
KR100936778B1 (ko) * 2007-06-01 2010-01-14 주식회사 엘트린 웨이퍼 본딩방법
EP2091070A1 (en) 2008-02-13 2009-08-19 S.O.I. TEC Silicon Semiconductor substrate surface preparation method
US8304324B2 (en) * 2008-05-16 2012-11-06 Corporation For National Research Initiatives Low-temperature wafer bonding of semiconductors to metals
FR2931585B1 (fr) 2008-05-26 2010-09-03 Commissariat Energie Atomique Traitement de surface par plasma d'azote dans un procede de collage direct
JP4786693B2 (ja) * 2008-09-30 2011-10-05 三菱重工業株式会社 ウェハ接合装置およびウェハ接合方法
JP5540533B2 (ja) 2009-03-12 2014-07-02 株式会社ニコン 半導体装置を製造する製造装置、基板接合方法及び半導体装置を製造する製造方法
JP5392105B2 (ja) * 2009-03-23 2014-01-22 ボンドテック株式会社 接合装置、接合方法および半導体装置
JP5562115B2 (ja) 2010-05-13 2014-07-30 芝浦メカトロニクス株式会社 基板処理装置および貼り合わせ基板の製造方法
WO2012008080A1 (ja) * 2010-07-14 2012-01-19 シャープ株式会社 薄膜トランジスタ基板
KR101261491B1 (ko) * 2010-09-02 2013-05-13 엘아이지에이디피 주식회사 기판합착장치 및 기판합착방법
CN108766873B (zh) * 2011-01-25 2023-04-07 Ev 集团 E·索尔纳有限责任公司 用于永久接合晶片的方法
KR101550121B1 (ko) 2011-04-08 2015-09-03 에베 그룹 에. 탈너 게엠베하 웨이퍼 영구 결합 방법
EP2695183A1 (de) 2011-04-08 2014-02-12 Ev Group E. Thallner GmbH Verfahren zum permanenten bonden von wafern
EP2695182B1 (de) 2011-04-08 2016-03-30 Ev Group E. Thallner GmbH Verfahren zum permanenten bonden von wafern
SG10201605000PA (en) * 2011-12-23 2016-08-30 Applied Materials Inc Methods and apparatus for cleaning substrate surfaces with atomic hydrogen
US8747686B2 (en) * 2012-01-27 2014-06-10 Applied Materials, Inc. Methods of end point detection for substrate fabrication processes
CN110098138B (zh) * 2013-09-25 2023-07-18 Ev 集团 E·索尔纳有限责任公司 用于结合基板的装置及方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005109464A (ja) * 2003-09-10 2005-04-21 Shin Etsu Handotai Co Ltd 貼り合せウェーハの製造方法および貼り合わせウェーハ
JP2006216662A (ja) * 2005-02-02 2006-08-17 Sumco Corp 貼合せｓｏｉウェーハの製造方法及びｓｏｉウェーハ
CN101960561A (zh) * 2008-03-14 2011-01-26 应用材料股份有限公司 具有在晶片表面的各向同性离子速度分布的源的物理气相沉积方法
CN101667528A (zh) * 2008-09-04 2010-03-10 台湾积体电路制造股份有限公司 用于三维ic互连的衬底对衬底键合装置和方法
CN103189960A (zh) * 2010-08-31 2013-07-03 原子能和代替能源委员会 用包含氮和氢的等离子体在接合铜-氧化物混合的表面之前的处理
US20120111925A1 (en) * 2010-11-05 2012-05-10 Raytheon Company Reducing Formation Of Oxide On Solder

Also Published As

Publication number Publication date
EP3028295A1 (de) 2016-06-08
SG11201602316PA (en) 2016-05-30
EP3796365A3 (de) 2021-08-18
US20190371607A1 (en) 2019-12-05
TW202119531A (zh) 2021-05-16
US20160225625A1 (en) 2016-08-04
KR20210135624A (ko) 2021-11-15
CN110010450A (zh) 2019-07-12
KR102182791B1 (ko) 2020-11-26
TW201515136A (zh) 2015-04-16
KR20200133282A (ko) 2020-11-26
EP3796365A2 (de) 2021-03-24
KR102420245B1 (ko) 2022-07-13
WO2015043624A1 (de) 2015-04-02
CN105612602B (zh) 2019-04-16
KR20160058816A (ko) 2016-05-25
KR102323040B1 (ko) 2021-11-08
US20180130658A1 (en) 2018-05-10
TWI682476B (zh) 2020-01-11
EP3028295B1 (de) 2020-10-21
JP2016540367A (ja) 2016-12-22
US10438798B2 (en) 2019-10-08
TWI721415B (zh) 2021-03-11
US9899223B2 (en) 2018-02-20
CN110098138B (zh) 2023-07-18
US11139170B2 (en) 2021-10-05
TWI804809B (zh) 2023-06-11
CN105612602A (zh) 2016-05-25
TW201933515A (zh) 2019-08-16
JP6379184B2 (ja) 2018-08-22

Similar Documents

Publication Publication Date Title
CN105612602B (zh) 用于结合基板的装置及方法
CN103547700B (zh) 制备由锆钛酸铅制成的薄膜的方法
TWI818439B (zh) 用於製造經改善的石墨烯基板的方法及其應用
CN104508809B (zh) 接合衬底的方法
JP6638031B2 (ja) 基板をボンディングする装置および方法
JP2023002767A (ja) 基板をボンディングする装置および方法
JPH06204138A (ja) 薄膜形成方法および薄膜形成装置および半導体素子
CN117334778A (zh) 方法和太阳能电池
AU2007202645A1 (en) Method of manufacture for a component including at least one single-cyrstal layer on a substrate

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant