JP2001139399A - シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ - Google Patents

シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ

Info

Publication number
JP2001139399A
JP2001139399A JP31997099A JP31997099A JP2001139399A JP 2001139399 A JP2001139399 A JP 2001139399A JP 31997099 A JP31997099 A JP 31997099A JP 31997099 A JP31997099 A JP 31997099A JP 2001139399 A JP2001139399 A JP 2001139399A
Authority
JP
Japan
Prior art keywords
layer
ion implantation
epitaxial
ion
epitaxial layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP31997099A
Other languages
English (en)
Other versions
JP4016371B2 (ja
Inventor
Koji Ebara
幸治 江原
Hiroki Ose
広樹 大瀬
Hiroo Kasahara
裕夫 笠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP31997099A priority Critical patent/JP4016371B2/ja
Priority to EP00974817A priority patent/EP1152458A4/en
Priority to PCT/JP2000/007833 priority patent/WO2001035452A1/ja
Priority to US09/889,020 priority patent/US6589336B1/en
Priority to KR1020017008504A priority patent/KR100760514B1/ko
Priority to TW089123741A priority patent/TW497155B/zh
Publication of JP2001139399A publication Critical patent/JP2001139399A/ja
Application granted granted Critical
Publication of JP4016371B2 publication Critical patent/JP4016371B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743—Making of internal connections, substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7809—Vertical DMOS transistors, i.e. VDMOS transistors having both source and drain contacts on the same surface, i.e. Up-Drain VDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】 【課題】 埋込イオン注入層を介して複数のエピタキシ
ャル層が積層形成されたエピタキシャルウェーハを極め
て能率的に製造でき、形成されるイオン注入層の横方向
拡散も少ないシリコンエピタキシャルウェーハの製造方
法を提供する。 【解決手段】 イオン注入後の結晶回復のための熱処理
を水素雰囲気中にて行うことで、注入前酸化処理を行わ
なくともイオン注入層７１，７２への面荒れ発生が極め
て効果的に抑制される。その結果、埋込イオン注入層７
１’，７２’を有するエピタキシャルウェーハの製造方
法において、注入前酸化処理の省略、ひいてはフォトレ
ジスト膜のみをマスク６４として用いたイオン注入が実
現される。注入前酸化を含めたエピタキシャル層３への
積極的な酸化膜形成処理が排除される結果、埋込イオン
注入層７１’，７２’に加わる熱履歴の回数が減って横
方向拡散が効果的に抑制される。また、酸化膜の形成／
除去が不要となる結果、エピタキシャルウェーハ製造の
工程数を劇的に減ずることができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はシリコンエピタキシ
ャルウェーハの製造方法と、それにより製造されるエピ
タキシャルウェーハに関する。さらに詳しくは、シリコ
ンエピタキシャル層にイオン注入後さらにシリコンエピ
タキシャル層を気相成長させることにより埋込層を形成
するエピタキシャルウェーハの製造方法及びそれにより
製造されるエピタキシャルウェーハに関する。
【０００２】
【従来の技術】シリコン単結晶基板上にシリコン単結晶
薄膜を気相エピタキシャル成長させたシリコンエピタキ
シャルウェーハ（以下、単に「エピタキシャルウェー
ハ」ともいう）中において、そのシリコン単結晶薄膜
（以下、「シリコンエピタキシャル層」あるいは単に
「エピタキシャル層」ともいう）に、イオン注入法によ
り不純物元素のイオン注入層を形成し、さらに別のエピ
タキシャル層をその上に形成して埋込層となす技術が、
例えば特開平１−１０５５５７号公報により既に知られ
ている。該公報には、一例としてエピタキシャルウェー
ハにＣＭＯＳ回路を作り込む工程が開示されている。
【０００３】エピタキシャルウェーハに縦型ＭＯＳＦＥ
Ｔや縦型バイポーラトランジスタ等の素子を作り込む際
に、深さ方向に長い不純物添加領域（以下、本明細書で
は、「縦方向添加領域」あるいは「縦方向不純物添加領
域」と称する）を形成しなければならない場合がある。
例えば、素子を他の領域から絶縁分離するための素子分
離領域（前記公報では、該公報第１図の素子分離領域
３，４）や、ウェーハ中に埋込形成された高濃度不純物
拡散層への導電路を形成する不純物添加領域（前記公報
では、該公報第１図のドレイン領域６，６ａ）がこの
「縦方向添加領域」に当たる。
【０００４】例えばエピタキシャル層が単一の比較的厚
い層として形成されている場合、直接的なイオン注入で
は、エピタキシャル層を貫く縦方向添加領域の形成が困
難となることがある。この場合、基板表面に予めイオン
注入層を形成しておき、エピタキシャル層の成長後に層
表面に別のイオン注入層を形成し、その後の拡散熱処理
により両イオン注入に基づく不純物添加領域を互いに拡
散させて接続・一体化する手法がとられる。しかしこの
方法でも、縦方向の拡散距離が長すぎる場合には横方向
への拡散領域が多く必要となり、素子縮小等を図る上で
不都合が生ずる欠点がある。そこで、前記の公報では、
単一の比較的厚いエピタキシャル層の替わりに比較的薄
いエピタキシャル層の成長工程を複数回行い、各々のエ
ピタキシャル層の形成工程毎に所要の部分に不純物を添
加し、さらに拡散熱処理を施すことにより、最終のエピ
タキシャル層から必要な深さまで不純物の添加された部
分が重なり合うようにする技術が開示されている。比較
的薄いエピタキシャル層毎にイオン注入層が形成される
ので縦方向拡散距離が短くて済み、結果として横方向拡
散が抑制されるとともに、熱処理時間も短縮できる利点
が述べられている。
【０００５】
【発明が解決しようとする課題】ところで上記公報に開
示された技術では、エピタキシャル層の特定の領域に不
純物イオンを選択的に注入するために、エピタキシャル
層上に形成した酸化物被膜をマスクとして使用している
（以下、「イオン注入マスク用酸化膜」という）。イオ
ン注入マスク用酸化膜はエピタキシャル層の表面を熱酸
化することにより形成されるので、複数のエピタキシャ
ル層のそれぞれにイオン注入層を形成する場合、エピタ
キシャル層の層数だけ酸化膜形成のための熱履歴が加わ
る（第一の熱履歴）。
【０００６】また、イオン注入層には、高エネルギーで
イオンを打ち込むことにより結晶損傷（欠陥）が生じる
ので、イオン注入後にその結晶損傷回復のための熱処理
（以下、「結晶回復熱処理」という）も必要であり、そ
の熱処理に伴う熱履歴もイオン注入の回数だけ加わる
（第二の熱履歴）。また、図１２（ａ）に示すように、
イオン注入マスク用酸化膜をエッチング除去して形成さ
れるパターン開口部に直接イオン注入し、さらに結晶回
復熱処理（一般に、窒素雰囲気等の不活性雰囲気中にて
行われる）を行うと、イオン注入が施された領域の表面
に面荒れが生じやすい。そこで、通常、同図（ｂ）に示
すように、エッチングにより露出したエピタキシャル層
の表面に面荒れ防止用の薄い酸化膜を形成する処理が、
イオン注入処理に先立って行われる（いわゆる「注入前
酸化処理」）。この酸化膜の形成も、エピタキシャル層
の熱酸化により行われるので、それに伴う熱履歴がイオ
ン注入の回数だけさらに加わる（第三の熱履歴）。さら
に、イオン注入層の上に別のエピタキシャル層を気相成
長して埋込層を形成する際、エピタキシャルウェーハは
高温に加熱されるので、気相成長に伴う熱履歴がエピタ
キシャル層の数だけ加わる（第四の熱履歴）。
【０００７】従って、前記公報に記載の技術では、形成
されたイオン注入層にこのような４種類もの熱履歴が、
各エピタキシャル層の形成とイオン注入とのサイクル毎
に繰返し加わるので、そのイオン注入層に基づいて形成
される縦方向添加領域は、必ずしも横方向の拡散が抑制
されたものにはならない問題がある。例えば、図６
（ａ）に示すように、複数のエピタキシャル層１０３ａ
〜１０３ｃの各層間にイオン注入層１０１，１０２を形
成する場合、エピタキシャル層１０３ａ〜１０３ｃおよ
びイオン注入層１０１，１０２を形成した段階にて既
に、多数回の熱履歴が加わることで、拡散領域１０１
ａ，１０２ａは相当に拡がる。そして、同図（ｂ）に示
すように、さらに拡散熱処理を施して縦方向にイオン注
入層が接続した縦方向添加領域１０５とした場合には、
横方向への拡散がさらに進行した１０５ａ，１０５ｂと
なる。特に、下層側のイオン注入層１０１ほどエピタキ
シャル層とイオン注入層が形成される毎に繰返し加わる
熱履歴が多くなるので、横方向への拡がりは上層側に比
べてひどくなる。
【０００８】より具体的には、図６（ｃ）に示すよう
に、エピタキシャル層１０３の層間に形成されるイオン
注入層１０１は、下層側に位置するものほど拡がりの大
きい不均一なものとなってしまい、縦方向に拡散して既
にある程度連結された構造になってしまう（特に、下層
側のイオン注入層）。その結果、図６（ｄ）に示すよう
に、続く拡散熱処理により得られる縦方向添加領域１０
５は、下側ほど太くなる不均一な大きさのものしか得ら
れなくなってしまうのである。なお、同一のエピタキシ
ャル層に互いに導電型の異なるイオン注入層（例えばｎ
型とｐ型）を形成する場合、イオン注入マスク用酸化膜
の形成、注入前酸化処理及び結晶回復熱処理のサイクル
を、各導電型のイオン注入層パターン毎に繰り返す必要
が生じるので、上記の問題はより深刻なものとなる。
【０００９】一方、上記特開平１−１０５５５７号公報
に開示された技術では、イオン注入マスク用酸化膜の形
成、注入前酸化処理及び結晶回復熱処理のサイクルを何
度も繰り返すため、その工程数の多さによる低生産性も
大きな問題の一つである。この場合、上記の工程以外に
も、次のような派生工程が必然的に含まれるので、低生
産性の問題が実際にはさらに大きいことはいうまでもな
い。
【００１０】（１）イオン注入マスク用酸化膜の形成に
際しては、汚染物質の除去ならびに欠陥のないパターン
の形成を行うために、酸化前洗浄が必要である。
【００１１】（２）イオン注入マスクを形成する際に
は、パターン位置合わせを行うためのマーク（いわゆる
アライメントマーク）として、段差あるいは凹部を立体
的に形成することが行われている。このような立体的な
マーク（以下、「立体マーク」という）は、エピタキシ
ャル層を１層形成する毎に、その都度形成し直してい
る。
【００１２】（３）シリコンエピタキシャルウェーハの
製造に使用する基板には、基板主裏面側からのオートド
ーピングを防止する目的で、二酸化珪素からなる裏面酸
化膜がＣＶＤ法等により形成されることが多い。他方、
基板主表面においては、エピタキシャル層に対するイオ
ン注入マスク用酸化膜の形成と除去が何度も繰り返され
る。酸化膜の除去は一般に、基板を弗酸等のエッチング
液に浸漬して酸化膜を化学的に溶解する、いわゆる湿式
エッチングにより行われているが、ウェーハをそのまま
エッチング液に浸すと、本来必要な裏面酸化膜も除去さ
れてしまうので、これをエッチング液から保護するため
のレジスト膜を裏面酸化膜上に形成する。レジスト膜
は、イオン注入マスク用酸化膜形成時の熱処理温度に耐
えるようなものではないから、湿式エッチング終了後に
直ちに除去され、イオン注入マスク用酸化膜の除去を行
う度に形成し直さなければならない。
【００１３】（４）酸化膜へのパターン形成のためのフ
ォトリソグラフィーが必要である。フォトリソグラフィ
ーは、よく知られている通り、フォトレジストの露光、
現像及び湿式エッチングの３つもの工程が含まれる。
【００１４】また、埋込層を形成するエピタキシャル層
の気相成長に際しては、解決すべきオートドーピングの
問題が存在する。すなわち、イオン注入層を形成後、さ
らにエピタキシャル層を気相成長させてこれを埋込層と
する際に、そのイオン注入層から横方向のオートドーピ
ング（ラテラルオートドーピング（lateral autodopin
g））が発生する場合がある。このような横方向オート
ドーピングが発生すると、イオン注入層から気相中に遊
離したドーパント元素がイオン注入層のまわりで成長中
のエピタキシャル層に再度取り込まれる結果、イオン注
入が行われていない領域までドーピングされ、エピタキ
シャル層界面付近において、目的とするデバイス性能が
得られなくなる場合がある。特に、ｎ型の埋込層を例え
ば燐（Ｐ）のイオン注入により形成する場合、燐は特に
オートドーピングしやすい元素であり、注意が必要であ
る。
【００１５】また例えば、先にｎ型イオン注入層である
燐注入層を形成した後、ｐ型イオン注入層を硼素（Ｂ）
の注入により形成する場合を考える。硼素注入層の形成
に際して前述の注入前酸化処理を行うと、先に形成され
ている燐注入層の表面にも薄い酸化膜が形成される。酸
化膜の主成分は二酸化珪素であるが、燐は二酸化珪素に
対する偏析係数が大きいため、燐注入層において酸化膜
の形成される主表面側に燐が偏在しやすくなる。この状
態で酸化膜を除去後、エピタキシャル層を気相成長させ
ると、主表面に偏在する燐の影響により、燐注入層から
の横方向のオートドーピングが一層甚だしくなる。
【００１６】本発明の第一の課題は、埋込層を介して複
数のエピタキシャル層が積層形成されたエピタキシャル
ウェーハを極めて能率的に製造でき、しかも形成される
イオン注入層の横方向拡散が少ないシリコンエピタキシ
ャルウェーハの製造方法と、それによって製造可能なシ
リコンエピタキシャルウェーハとを提供することにあ
る。また、第二の課題は、イオン注入とエピタキシャル
層の形成とを繰り返してエピタキシャルウェーハを製造
する際に、パターン位置合わせを行うための立体マーク
の形成回数を減ずることができ、ひいては製造工程の簡
略化に寄与するシリコンエピタキシャルウェーハの製造
方法と、それによって得られるシリコンエピタキシャル
ウェーハとを提供することにある。さらに、第三の課題
は、イオン注入層からの横方向オートドーピングを効果
的に抑制することができるシリコンエピタキシャルウェ
ーハの製造方法と、それによって得られるシリコンエピ
タキシャルウェーハとを提供することにある。
【００１７】
【課題を解決するための手段及び作用・効果】（第一態
様）上記第一の課題を解決するためのものである。これ
は、第一エピタキシャル層中に不純物元素をイオン注入
してイオン注入層を形成し、その上に第二エピタキシャ
ル層を気相成長して積み重ねることにより、イオン注入
層を第一エピタキシャル層と第二エピタキシャル層との
間に埋め込んで埋込層となすシリコンエピタキシャルウ
ェーハの製造方法において、第一エピタキシャル層の表
面に、フォトレジスト膜からなるイオン注入用マスクを
直接形成するマスク形成工程と、前記イオン注入用マス
クが形成された第一エピタキシャル層に対してイオン注
入を行うイオン注入工程と、該イオン注入工程の終了
後、第二エピタキシャル層を気相成長させるのに先立っ
て行う水素熱処理工程と、該水素熱処理工程が終了した
後に、第二エピタキシャル層を気相成長させる気相成長
工程とを含むことを特徴とする。
【００１８】上記の第一態様の製造方法において重要な
点は２つある。１つは、イオン注入のマスクとして、酸
化膜ではなくフォトレジスト膜を使用する点、すなわ
ち、イオン注入を施す第一エピタキシャル層に対して積
極的に酸化膜形成を行うことなく、フォトレジスト膜か
らなるイオン注入用マスクを第一エピタキシャル層に直
に形成する点である。ただし、室温付近でエピタキシャ
ル層の表面に形成される自然酸化膜は許容される。ま
た、他方は、イオン注入後の結晶性回復ならびにキャリ
アの活性化のための熱処理を水素雰囲気中にて行う点で
ある。フォトレジスト膜からなるイオン注入用マスクを
第一エピタキシャル層上に直に形成するということは、
イオン注入マスク用酸化膜の形成のみならず注入前酸化
処理も行わないことを意味し、結果としてイオン注入処
理後の結晶性回復ならびにキャリア活性化のための熱処
理（以下、単に「結晶性回復兼活性化熱処理」とよぶこ
とがある）は、イオン注入層の表面に酸化膜を積極的に
形成しない状態にて行われる。
【００１９】イオン注入層の表面に酸化膜を形成してお
かないで結晶性回復兼活性化熱処理を従来のように窒素
雰囲気中にて行うと、熱処理によりイオン注入層の表面
に発生する荒れの凹凸が大きくなってしまうのである
が、本発明者らが鋭意検討した結果、この結晶性回復兼
活性化熱処理を水素雰囲気中にて行えば上記の面荒れが
極めて効果的に抑制されることが判明した。その結果、
埋込層を有するエピタキシャルウェーハの製造方法にお
いて、注入前酸化処理の省略、ひいてはフォトレジスト
膜のみをマスクとして用いたイオン注入工程が実現可能
となる。そして、注入前酸化を含めたエピタキシャル層
上への積極的な酸化膜形成処理が不必要となる結果、次
に説明するように、酸化膜をイオン注入時のマスクとし
て用いる際に生じた従来の製造方法の問題点を、ことご
とく解決することができるのである。
【００２０】酸化膜をイオン注入マスクとして用いな
いので、従来の方法においては不可避的に生ずる３つの
熱履歴のうち、イオン注入マスク用の酸化膜形成に係る
第一の熱履歴、及び注入前酸化処理に係る第三の熱履歴
を回避することができる。その結果、埋込層、ひいては
それに基づいて形成される不純物添加領域の横方向拡散
を極めて効果的に抑制することができる。 マスク用酸化膜形成及び注入前酸化の２つの酸化膜形
成処理工程が省略される。マスク用酸化膜形成工程の
省略に伴い、酸化前洗浄や酸化膜のエッチング工程等も
省略できる。また、裏面酸化膜保護用のレジスト膜形成
も省略ないし回数を減ずることができる。
【００２１】これにより、埋込層を有するエピタキシャ
ルウェーハ、特に複数のエピタキシャル層及びイオン注
入層を積層形成したエピタキシャルウェーハの製造工程
を劇的に簡略化することができる。
【００２２】上記の本発明の製造方法は、同じエピタキ
シャル層に対して導電型の互いに異なるイオン注入層パ
ターンを形成する場合においても、次のような工程を含
む形にて適用できる：第一エピタキシャル層の表面の第
一領域に第一不純物をイオン注入するための第一イオン
注入用マスクを、フォトレジスト膜により前記第一エピ
タキシャル層の表面に直接形成する第一マスク形成工
程；前記第一イオン注入用マスクが形成された第一エピ
タキシャル層に対して、第一不純物をイオン注入するこ
とにより、前記第一領域に第一イオン注入層を形成する
第一イオン注入工程；第一エピタキシャル層の表面の第
一領域とは異なる第二領域に、前記第一不純物とは種類
の異なる第二不純物をイオン注入するための第二イオン
注入用マスクを、フォトレジスト膜により前記第一エピ
タキシャル層の表面に直接形成する第二マスク形成工
程；前記第二イオン注入用マスクが形成された第一エピ
タキシャル層に対して、第二不純物をイオン注入するこ
とにより、第二領域に対応する位置に第二イオン注入層
を形成する第二イオン注入工程；該第二イオン注入工程
の終了後、第一及び第二イオン注入層が表面に形成され
た第一エピタキシャル層の上に第二エピタキシャル層を
気相成長させるのに先立って行う水素熱処理工程；該水
素熱処理工程が終了した後に、第二エピタキシャル層を
気相成長させることにより、第一イオン注入層及び第二
イオン注入層を、それぞれ第一埋込層及び第二埋込層と
なす気相成長工程。
【００２３】従来のように、酸化膜をマスクとして用い
て第一イオン注入層と第二イオン注入層とを同じエピタ
キシャル層に形成する場合、両種別のイオン注入層に対
応して、酸化膜形成→フォトレジスト塗布→パターン露
光・現像→エッチング（パターン形成）→フォトレジス
ト除去→イオン注入→酸化膜除去の工程サイクルを２度
繰り返さなければならない。その結果、酸化膜形成に伴
い熱処理が２度繰り返され、注入された不純物の拡散も
それだけ大きくなる（特に、先に形成される種別のイオ
ン注入層）。また、パターン形成あるいは酸化膜除去の
ためのエッチングがそれぞれ２回ずつ都合４回行われる
から、裏面酸化膜の保護用のフォトレジスト被覆（裏面
コート）もこれに対応して４回行わなければならない。
【００２４】しかしながら、本発明の方法では酸化膜形
成に伴う熱履歴が加わらないのはもちろん、パターン形
成あるいは酸化膜除去のためのエッチング、さらには裏
面コートも全く不要となり、工程全体がフォトレジスト
塗布→パターン露光・現像→イオン注入→フォトレジス
ト除去と劇的に短縮され、さらに水素雰囲気中で行う結
晶性回復兼活性化熱処理を２種類のイオン注入層に対し
て一括して行うので、工程簡略化の効果がさらに顕著と
なる。
【００２５】また、本発明の製造方法を次のようにする
ことで、エピタキシャル層と埋込層とを複数積層したエ
ピタキシャルウェーハの製造に適用することが可能とな
る。すなわち、形成された第二エピタキシャル層を新た
に第一エピタキシャル層として用いる形で、マスク形成
工程から、イオン注入工程及び水素熱処理工程を経て気
相成長工程に至る処理サイクルを１回又は複数回繰り返
すことにより、層間に埋込層を挟む形にて複数のエピタ
キシャル層を積層形成する。
【００２６】上記方法によれば、各エピタキシャル層に
加わる熱履歴は、イオン注入後に水素雰囲気中で行う結
晶性回復兼活性化熱処理及び気相成長時の加熱に限定さ
れるので、埋込層を介して多層のエピタキシャル層を形
成する際に、下層の埋込層に対し、後続のエピタキシャ
ル層や埋込層を形成する際の熱履歴が累積しにくくな
る。その結果、埋込層の熱拡散による拡がりを下層と上
層との間で小さくでき、下層側に位置する埋込層ほど横
方向に拡がった不均一なものとなる不具合を効果的に抑
制することができる。
【００２７】例えば、前記した縦方向添加領域を形成す
る場合、同一不純物がイオン注入された複数の埋込層
を、シリコンエピタキシャル層の積層方向において全て
が互いに隔てられているように形成することが有効であ
る。この場合、拡散熱処理を施すことにより、上記複数
の埋込層をエピタキシャル層の積層方向（以下、縦方向
ともいう）に拡散・一体化させて、前述の縦方向添加領
域となすことができる。
【００２８】そして、上記の方法により得られる本発明
のエピタキシャルウェーハは、複数の不純物添加領域が
エピタキシャル層の積層方向に相互に接続した構造を有
する素子を製造するためのシリコンエピタキシャルウェ
ーハであって、同一導電型の埋込層が同一領域に形成さ
れているエピタキシャル層が複数積層された構造を有す
るシリコンエピタキシャルウェーハにおいて、前記複数
の埋込層が全て前記エピタキシャル層の積層方向におい
て互いに隔てられていることを特徴とする。すなわち、
熱履歴が累積しにくい本発明の方法を採用することによ
り、縦方向に配列する埋込層の拡がりが抑制される結
果、全ての埋込層が縦の配列方向においてつながらず、
互いに隔てられた状態を維持した構造が実現される。こ
のような構造においては、結果として埋込層の横方向へ
の拡がりも相応に抑制されたものとなるから、拡散熱処
理により、これら埋込層を拡散・一体化して得られる縦
方向添加領域は、下層側と上層側とで横方向の拡がり
（あるいは寸法）の差が小さい、均一なものが得られ
る。その結果、このような縦方向添加領域を用いて形成
される半導体素子の縮小等を図る上でも極めて効果的で
ある。
【００２９】（第二態様）上記第二の課題を解決するた
めのものである。これは、第一エピタキシャル層中に不
純物元素をイオン注入してイオン注入層を形成し、その
上に第二エピタキシャル層を気相成長して積み重ねるこ
とにより、イオン注入層を第一エピタキシャル層と第二
エピタキシャル層との間に埋め込んで埋込層となす工程
を繰り返し、埋込層の形成されたエピタキシャル層が複
数積層されたシリコンエピタキシャルウェーハを製造す
る方法において、第一エピタキシャル層表面に凹部又は
段差からなる位置決め用立体マークを形成し、第一エピ
タキシャル層に対し、位置決め用立体マークを用いて位
置決めを行いつつマスクパターンを転写して、イオン注
入層を形成するためのイオン注入用マスクを形成し、第
一エピタキシャル層上に第二エピタキシャル層を形成し
た際に、位置決め用立体マークの形状を浮き上がらせる
形で第二エピタキシャル層の表面に転写立体マークを生
じさせ、該転写立体マークを次のイオン注入層形成のた
めの位置決め用立体マークとして使用することを特徴と
する。
【００３０】上記の方法では、下層側たる第一エピタキ
シャル層の位置決め用立体マークに基づき、上層側たる
第二エピタキシャル層形成時に立体マークが転写される
ので、これを第二エピタキシャル層に対する位置決め用
立体マークとして使用する。すなわち、エピタキシャル
層を形成する度には新たな立体マークを形成しないの
で、立体マークの形成回数を大幅に削減することがで
き、能率的である。より具体的には、下層のエピタキシ
ャル層の位置決め用立体マークに由来せず、かつ以降の
層へ転写立体マークを形成するための転写元となる転写
元位置決め用立体マークが、埋込層の形成されたエピタ
キシャル層のうち、最下層のものを含む一部のものにつ
いてのみ形成するような方法が可能となる。すなわち、
最下層のものを含む一部の層以外のエピタキシャル層に
は、転写元位置決め立体マークを形成しないから、立体
マークの形成回数を大幅に削減することができて能率的
である。
【００３１】なお、転写元位置決め用立体マークの形成
は、湿式エッチング法、あるいはイオンエッチング等の
乾式エッチング法を採用して行なうことができる。
【００３２】上記方法により、得られるシリコンエピタ
キシャルウェーハの構成は、転写元位置決め用立体マー
クの形成層の観点から捉えれば、以下のようなものとな
る。すなわち、埋込層の形成されたエピタキシャル層が
複数積層形成されたシリコンエピタキシャルウェーハに
おいて、凹部又は段差からなる位置決め用立体マークで
あって、下層のエピタキシャル層の位置決め用立体マー
クに由来せず、かつ以降の層へ転写立体マークを形成す
るための転写元となる転写元位置決め用立体マークが、
埋込層の形成されたエピタキシャル層のうち、最下層の
ものを含む一部のものについてのみ形成される。
【００３３】また、最上層のエピタキシャル層への転写
立体マークの出現数の観点から捉えれば、シリコンエピ
タキシャルウェーハの構成は以下のようなものとなる。
すなわち、埋込層の形成されたエピタキシャル層が積層
形成されたシリコンエピタキシャルウェーハにおいて、
その最上層のエピタキシャル層には、凹部又は段差から
なる位置決め用立体マークが、前記埋込層の形成された
エピタキシャル層の層数よりも少ない数だけ形成された
ものとなる。
【００３４】これらいずれのエピタキシャルウェーハ
も、転写元位置決め用立体マークの形成されないエピタ
キシャル層において、前記した湿式エッチング法や乾式
エッチング法による位置決め立体マークの形成が不要と
なるので、高能率にて安価に製造できる利点がある。
【００３５】なお、イオン注入マスクの形成や、イオン
注入に先立つ注入前酸化等を目的として、同じエピタキ
シャル層の表面に酸化膜の形成／除去を繰り返すと、立
体マークの形成されたエピタキシャル層表層部が、酸化
膜への転換及び除去により失われて形が崩れやすく、場
合によっては、新たなエピタキシャル層を積層すると転
写立体マークの原形が損なわれてしまうことがある。こ
の場合、エピタキシャル層の表面に、フォトレジスト膜
からなるイオン注入用マスクを直接形成する第一態様の
製造方法を組み合わせれば、立体マークの形状崩壊を効
果的に抑制することができる。すなわち、イオン注入用
のマスクを酸化膜ではなくフォトレジスト膜として形成
することで、酸化膜の形成及びそのエッチング除去を繰
り返す必要がなくなり、エピタキシャル層に形成された
位置決め用立体マークの形状もほとんど崩れなくなる。
これにより、その上側に新たなエピタキシャル層を積層
したときに転写される下層側の位置決め用立体マーク
を、上層のエピタキシャル層に対する位置決め用立体マ
ークとして使用することが可能となる。
【００３６】ここで、第一態様においては、イオン注入
層のパターン形成に関して酸化膜エッチングの工程を事
実上含まず、ここに湿式エッチングが介在する余地はな
い。従って、転写元位置決め立体マークをイオンエッチ
ング等の乾式エッチングにて形成するようにすれば、位
置決め用立体マークの形成を含めて、湿式エッチング工
程を廃止することができ、例えば裏面酸化膜保護用のレ
ジスト膜形成工程も全く行う必要がなくなる。また、酸
性エッチング廃液も発生しなくなるので、廃液処理費用
を削減することができる。
【００３７】ところで、以下の説明においては、ミラー
指数を用いて結晶面を（ｈｋｌ）、結晶軸を［ｈｋｌ］
のように表示するが、ミラー指数の表示法においては、
下記数１の及びのように、負の指数を表す負号は指
数の上に付けるのが一般的である。
【００３８】
【数１】
【００３９】ただし、本明細書では、上記の及び
を、便宜的に以下の’及び’のように表すものとす
る。 （ｈ-ｋｌ）‥‥‥’ ［ｈ-ｋｌ］‥‥‥’
【００４０】位置決め立体マークを第二エピタキシャル
層上に転写する場合、転写立体マークの外形に、気相成
長機構に由来する変形が発生することがある。このよう
な転写立体マークの変形は、形成する第二エピタキシャ
ル層の厚さや、転写回数（すなわちエピタキシャル層の
積層数）が大きくなるほど程度が大きくなる。転写立体
マークの変形が大きくなれば、イオン注入層形成のため
に行われるマスク位置合わせの精度の低下を招くことに
つながる。
【００４１】本発明者等が鋭意検討した結果、面方位
（１００）のシリコン単結晶基板上にエピタキシャル層
を形成する場合、位置決め用立体マークは、［０１１］
方向又は［０-１-１］方向に対して４５°以内の方向を
向く直線部分を有するように形成するのがよいことが判
明した。転写元立体マークに、上記の条件を満足する直
線部分を含ませておけば、第二エピタキシャル層を気相
成長させて転写立体マークを形成した際に変形が生じに
くく、境界が明確な直線部分としてこれが引き継がれ
る。従って、転写立体マークを新たな立体マークとして
用いてパターン形成する場合に、その引き継がれた直線
部分をパターンの位置決めに用いることにより、イオン
注入層形成のための位置合わせの精度を高めることがで
きる。また、転写元位置決め用立体マークが形成された
エピタキシャル層上に、相当数のエピタキシャル層を積
層した場合でも、転写される立体マークの形状が崩れに
くく、転写元位置決め用立体マークの形成が必要となる
エピタキシャル層の数を減ずることができるので、工程
数削減に一層効果的である。
【００４２】この場合、得られるエピタキシャルウェー
ハは、面方位（１００）のシリコン単結晶基板上にエピ
タキシャル層が形成されるとともに、その最上層のエピ
タキシャル層には、凹部又は段差からなる位置決め用立
体マークが形成され、かつ該位置決め用立体マークは、
［０１１］方向又は［０-１-１］方向に対して４５°以
内の方向を向く直線部分を有するものとなる。位置決め
用立体マークをこのような直線部分を含むものとして形
成することで、転写立体マークの変形等が生じにくくな
り、ひいては転写元位置決め用立体マークの形成回数を
減ずることができるので、さらに能率よく製造できる利
点がある。
【００４３】なお、位置決め用立体マークの直線部分の
方向が上記角度範囲を外れると、これを用いて形成され
る転写立体マークにおいて、対応する直線部分の変形の
度合いが大きくなり、境界が不明確となるので、正確な
位置合わせに支障を来たす場合がある。
【００４４】（第三態様）上記第三の課題を解決するた
めのものである。これは、第一エピタキシャル層中に燐
をイオン注入して燐注入層を形成し、その上に第二エピ
タキシャル層を気相成長して積み重ねることにより、燐
注入層を第一エピタキシャル層と第二エピタキシャル層
との間に埋め込んで燐埋込層となすシリコンエピタキシ
ャルウェーハの製造方法において、第一エピタキシャル
層に燐をイオン注入するイオン注入工程と、該イオン注
入工程の終了後、第二エピタキシャル層を気相成長させ
るのに先立って、常圧下にて９５０℃以上１１００℃未
満にて熱処理を行う熱処理工程と、該熱処理工程が終了
した後に、減圧雰囲気下にて原料ガスを導入して封止用
エピタキシャル層を気相成長させる封止成長工程と、そ
の封止用エピタキシャル層上に第二エピタキシャル層を
気相成長させる本成長工程とを含むことを特徴とする。
前記シリコン原料ガスは、例えば水素で希釈されたジク
ロロシラン（ＳｉＨ２Ｃｌ２）又はトリクロロシラン
（ＳｉＨＣｌ３）あるいは四塩化珪素（ＳｉＣｌ４）で
ある。
【００４５】上記の方法によれば、燐をイオン注入して
燐注入層を形成した後に、熱処理を９５０℃以上１１０
０℃未満にて常圧で行い、続いて、減圧雰囲気下にてシ
リコン原料ガスを導入してオートドーピング封止用エピ
タキシャル層を気相成長させ、さらにその封止用エピタ
キシャル層上に第二エピタキシャル層を本成長させる２
段成長処理を行うことにより、燐の横方向オートドーピ
ングを極めて効果的に抑制することができる。
【００４６】従来、オートドーピング現象は、熱処理温
度が高ければ高いほどオートドープ量が大きくなると思
われていた。しかるに、本発明者らが常圧下における燐
のオートドーピング現象について、熱処理温度８５０〜
１２００℃の範囲で調査した結果、９５０℃以上１１０
０℃未満の温度域においてオートドープ量が逆に小さく
なり、１０８０℃近傍において極小となることを見出し
た。常圧下、９５０℃以上１１００℃未満の温度域にお
いて、燐は、エピタキシャル層から気相へある一定の大
きさで外方拡散される一方、気相中からエピタキシャル
層へ再度取り込まれる量が減少するものと考えられる。
そこで、常圧下における熱処理条件として９５０℃以上
１１００℃未満の温度域を採用することで、燐の外方拡
散が促進される一方、再度結晶中に取り込まれる量は抑
制されるので、燐注入層表層部の燐濃度が低下し、燐の
オートドーピングを防止する上で有利な状態が形成され
る。また、封止用エピタキシャル層の気相成長を、特に
減圧雰囲気下にてシリコン原料ガスを導入しながら行う
ことにより、燐注入層の表面を封止する際に発生する燐
のオートドーピングも効果的に抑制できる。その結果、
工程全体として燐の横方向オートドーピングの抑制が顕
著に図られることとなる。なお、熱処理雰囲気を減圧と
したり、あるいは常圧雰囲気を採用する場合でも９５０
℃以上１１００℃未満の温度域を外れると、燐の横方向
オートドーピングの防止効果を十分に達成できなくな
る。また、封止用エピタキシャル層の気相成長を常圧あ
るいは加圧雰囲気で行った場合も、同様に燐の横方向オ
ートドーピングの防止効果を十分に達成できなくなる。
なお、封止用エピタキシャル層のシリコン原料ガスとし
てジクロロシランまたはトリクロロシランあるいは四塩
化珪素を使用する理由は、膜成長速度が大きいため、燐
の外方拡散が最も生じやすい封止用エピタキシャル層の
成長時において、その成長時間を短縮でき、横方向オー
トドーピングの防止を図るうえで一層有利であること、
取扱いが容易であること等である。なお、本成長工程に
おいてもジクロロシランまたはトリクロロシランあるい
は四塩化珪素を原料ガスとして使用すれば、本成長工程
において必要な膜厚の第二エピタキシャル層が得られる
までの成長時間を短縮でき、また、封止用エピタキシャ
ル工程から本成長工程に移る際に、原料ガス種の切替も
不要になるので、工程短縮及び製造設備の簡略化に有利
である。
【００４７】なお、上記の方法により燐の横方向オート
ドーピングが防止される結果、ｐ型のエピタキシャル層
が複数積層され、かつ該エピタキシャル層同士の界面位
置に燐注入層を埋め込んだ構造を有するシリコンエピタ
キシャルウェーハの場合は、次のような構造を達成する
ことができる。すなわち、燐注入層に隣接し、かつ該燐
注入層を横切らない位置にてエピタキシャル層の膜厚方
向に、エピタキシャル層同士の界面を横切ってエピタキ
シャル層中の正味キャリア濃度プロファイルを測定した
ときに、エピタキシャル層の界面における正味キャリア
濃度の最も低い値をＢH、エピタキシャル層におけるキ
ャリア濃度の安定した領域での平均正味キャリア濃度を
ＡHとして、（ＡH−ＢH）／ＡHが０．５以下となる。燐
注入層に隣接する位置において、（ＡH−ＢH）／ＡHを
０．５以下とすることで、エピタキシャル層界面付近に
おいて、横方向の正味キャリア濃度分布がより均一とな
り、ひいては安定で良好な特性を示すデバイスを得るこ
とができる。ここで、正味キャリア濃度とは、多数キャ
リアの濃度と少数キャリアの濃度との差であり、例え
ば、拡がり抵抗値をキャリア濃度に換算して得られる。
【００４８】（第四態様）上記第三の課題を解決するた
めのものである。これは、同一基板上に硼素埋込層と燐
埋込層とを同時に作り込むエピタキシャルウェーハの製
造に係るものであり、第一エピタキシャル層の表面の第
一領域に硼素をイオン注入することにより、第一領域に
対応する位置に硼素注入層を形成する硼素注入工程と、
第一エピタキシャル層の表面の第一領域とは異なる第二
領域に、燐をイオン注入することにより、第二領域に対
応する位置に燐注入層を形成する燐注入工程と、燐注入
工程に先立って、第一エピタキシャル層の表面を酸化す
る注入前酸化工程と、硼素注入層及び燐注入層の形成さ
れた第一エピタキシャル層上に、第二エピタキシャル層
を気相成長させることにより、第一イオン注入層及び第
二イオン注入層を、それぞれ第一埋込層及び第二埋込層
となす気相成長工程とを含むことを特徴とする。
【００４９】一般的なシリコンエピタキシャルウェーハ
の製造においては、イオン注入に先立つ注入前酸化工程
や、マスク形成のために酸化膜を形成するイオン注入マ
スク用酸化膜形成工程が介在することが多い。この場
合、酸化膜は主に二酸化珪素により形成されることとな
るが、例えば硼素注入層及び燐注入層の表面に酸化膜が
形成される場合、燐及び硼素の二酸化珪素に対する偏析
係数の相違から、硼素は酸化膜中に取り込まれやすいの
に対し、燐は酸化膜との界面付近に集まりやすいとい
う、異なった挙動をとる。この場合、特に問題となるの
は、燐注入層の形成と、該燐注入層が形成されるエピタ
キシャル層への酸化被膜の形成の順序である。すなわ
ち、燐注入層の形成後に、該燐注入層が形成された第一
エピタキシャル層の表面に別のイオン注入層形成のため
の注入前酸化工程が実施されると、酸化膜との境界部す
なわち燐注入層の表層部に燐が集まって濃縮するので、
その後に第一エピタキシャル層上に形成される第二エピ
タキシャル層の気相成長時に燐の横方向オートドーピン
グを生じやすくなる問題がある。しかしながら、上記本
発明の方法では、注入前酸化工程は、必ず燐注入工程に
先立って行うようにしたから、第二エピタキシャル層の
成長前に燐注入層の表層部に燐が濃化している状況が生
じにくくなり、燐の横方向オートドーピングが効果的に
抑制される。
【００５０】例えば、同一のエピタキシャル層に先ず燐
注入層を形成し、その後に硼素注入層を形成する場合、
硼素注入層を形成するための注入前酸化を行う際に、先
に形成されている燐注入層の表面にも酸化被膜が形成さ
れてしまう。そこで、燐注入工程を硼素注入工程の後で
行うようにすれば、硼素注入に対する注入前酸化が燐注
入に先んずることがなくなり、燐の横方向オートドーピ
ングの回避に有効である。また、注入前酸化工程は、硼
素注入工程に先立って行うことが、硼素注入の際に発生
しやすいエピタキシャル層の面荒れ防止に有効である。
【００５１】なお、イオン注入層を形成後は、イオン注
入の際に発生した結晶損傷を回復させる熱処理を行うこ
とが一般的であるが、燐注入工程の後にこのような熱処
理を独立して行わずに、例えば、第二エピタキシャル層
の気相成長の前熱処理においてイオン注入の際に発生し
た結晶損傷を回復させうる熱処理を行うようにすれば、
燐の横方向オートドーピング防止に一層有利であり、か
つ埋込層の熱拡散による余分な拡がりを防止することが
できる。また、結晶損傷は、第二エピタキシャル層の気
相成長時に加わる熱履歴、あるいは第二エピタキシャル
層の形成後に行われる拡散熱処理（例えば前記した縦方
向添加領域形成のためのもの）においても回復すること
ができる。
【００５２】（第五態様）これも、上記第三の課題を解
決するためのものであり、上記第一〜第四態様（あるい
は後記の第六もしくは第七態様）のいずれとも組み合わ
せて適用することができる。すなわち、同一導電型のイ
オン注入層が同一領域に埋込形成されているエピタキシ
ャル層が複数積層された構造を有するシリコンエピタキ
シャルウェーハの製造方法において、イオン注入する元
素が硼素と燐であり、同一エピタキシャル層に注入する
硼素と燐のドーズ量の比を、硼素と燐の注入パターン面
積の比に反比例させることを特徴とする。前記燐の注入
パターン面積は、硼素の注入パターン面積の３倍〜１０
倍であることが好ましい。また、前記燐のドーズ量は、
硼素のドーズ量の１／３〜１／１０であることが好まし
い。
【００５３】上記のシリコンエピタキシャルウェーハの
製造方法によると、複数の不純物添加領域がエピタキシ
ャル層の積層方向に相互に接続した構造を有する素子を
製造するためのシリコンエピタキシャルウェーハであっ
て、同一導電型のイオン注入層が同一傾域に埋込形成さ
れているエピタキシャル層が複数積層された構造を有す
るシリコンエピタキシャルウェーハにおいて、イオン注
入された元素が硼素と燐であり、同一エピタキシャル層
に注入されている硼素と燐のドーズ量の比が、硼素と燐
の注入パターン面積の比に反比例することを特徴とする
ものを製造することができる。
【００５４】例えば同一エピタキシャル層に、同一の注
入パターン面積でしかも同一ドーズ量の硼素と燐を注入
した場合、これらの注入層を埋込むエピタキシャル層を
気相成長する際に、燐は、硼素より３倍〜１０倍大きい
オートドープを発生する。そして、このオートドープ量
の差が、エピタキシャル層界面付近において、燐による
横方向のオートドープを顕著にしてしまう。
【００５５】燐と硼素のオートドープ量を等しくできれ
ば、両者は互いに相殺しあうため、イオン注入層からの
横方向オートドーピングを効果的に抑制することができ
る。そこで、予め燐と硼素のオートドープ量を調査して
おき、両者からのオートドープ量が同じになるように注
入パターンの面積とドーズ量を決定する。
【００５６】すなわち、オートドープ量がイオン注入層
の表面不純物温度と比例関係にあることを利用し、オー
トドープの大きい燐について、注入パターンの面積を硼
素の３倍〜１０倍に形成するとともに、燐のドーズ量を
硼素の１／３〜１／１０に下げる。すると、燐の注入総
量を一定に保ちつつ、燐のオートドープ量を下げること
ができるので、エピタキシャル層界面付近で均一な添加
不純物濃度分布を得ることができる。
【００５７】（第六態様）これは、形成される縦方向添
加領域の濃度分布を均一にする上で効果のある発明であ
り、上記第一〜第五態様（あるいは後記の第七態様）の
いずれとも組合せが可能である。すなわち、同一導電型
のイオン注入層が同一領域に埋込形成されているエピタ
キシャル層が複数積層された構造を有するシリコンエピ
タキシャルウェーハの製造方法において、イオン注入層
を、下層側に位置するものほど注入不純物濃度が高くな
るように形成することを特徴とする。また、これにより
得られるシリコンエピタキシャルウェーハは、複数の不
純物添加領域がエピタキシャル層の積層方向に相互に接
続した構造を有する素子を製造するためのシリコンエピ
タキシャルウェーハであって、同一導電型のイオン注入
層が同一領域に埋込形成されているエピタキシャル層が
複数積層された構造を有するシリコンエピタキシャルウ
ェーハにおいて、下層側に位置するイオン注入層ほど注
入不純物濃度が高くなるように形成されていることを特
徴とする。
【００５８】この態様の要旨は、縦方向添加領域を形成
する等の目的で、同一導電型のイオン注入層が同一領域
に埋込形成されているエピタキシャル層が複数積層され
た構造を形成する場合、イオン注入層を、下層側に位置
するものほど注入不純物濃度が高くなるように形成する
点にある。下層側のイオン注入層は、上層側のエピタキ
シャル層やイオン注入層、あるいは酸化膜の形成等によ
り熱処理を繰返し受けるため、熱拡散による拡がりが大
きくなり、不純物濃度が低くなる。そこで、図２８
（ａ）〜（ｃ）に示すように、積層されたエピタキシャ
ル層１０３ａ〜１０３ｃの下層側に位置するもの、換言
すれば先に形成されるエピタキシャル層ほど、注入不純
物濃度が高くなるようにイオン注入層２５０〜２５２を
形成することによって、図２８（ｄ）に示すように、エ
ピタキシャル層１０３ａ〜１０３ｄの積層方向に並ぶ複
数の埋込層２５０’，２５１’及び２５２’間の注入不
純物濃度の差を縮めることができるようになる。すなわ
ち、イオン注入層２５０〜２５２の各イオン注入濃度を
Ｃ１、Ｃ２及びＣ３としたときに、Ｃ１＞Ｃ２＞Ｃ３と
するのである。この場合、下層側に位置するイオン注入
層ほど、注入イオンのドーズ量を大きくすればよい。
【００５９】また、ここでは、イオン注入層２５０〜２
５１は、下層側に位置するものほどパターン面積が小さ
くなるように形成している。すなわち、イオン注入層２
５０〜２５２の各パターン面積をＳ１、Ｓ２及びＳ３と
したときに、Ｓ１＜Ｓ２＜Ｓ３としている。その結果、
図２８（ｄ）に示すように、埋込層２５０’，２５１’
及び２５２’間のパターン面積の差も小さくできる。
【００６０】例えば、埋込層を上記のように３層形成す
る場合、各層を形成する際のイオン注入のドーズ量をＤ
１、Ｄ２、Ｄ３としたときに、 Ｄ１：Ｄ２：Ｄ３＝（Ｓ２／Ｓ１）２×Ｃ２：Ｃ２：
（Ｓ２／Ｓ３）２×Ｃ２ となるようにドーズ量を設定することが、各埋込層２５
０’，２５１’及び２５２’間の注入不純物濃度の差を
縮小する上で有効である。このドーズ量とパターン面積
の関係は、埋込層を３層形成する場合にも応用すること
ができる。その結果、これに拡散熱処理を施して得られ
る縦方向添加領域は、不純物濃度ばかりでなく軸断面積
もより均一なものが得られるようになり、例えば該縦方
向添加領域を利用して作られる素子の集積密度を向上さ
せることも可能となる。
【００６１】（第七態様）この態様は、上記第一〜第六
のいずれの態様とも組み合わせ可能であるし、第一〜第
六態様とは無関係に単独で実施することもできる。これ
は、不純物元素のイオン注入層を挟んで複数のエピタキ
シャル層を積層した構造を有するシリコンエピタキシャ
ルウェーハの製造方法に係るものであり、第一エピタキ
シャル層を気相成長させる第一気相成長工程と、第一不
純物元素を、第一エピタキシャル層の表面の第一領域に
イオン注入することにより、第一イオン注入層を形成す
る第一イオン注入工程と、その第一イオン注入工程の終
了後、第二エピタキシャル層を気相成長させる第二気相
成長工程と、第二不純物元素を、第二エピタキシャル層
の表面において、第一エピタキシャル層の表面の第一領
域とは異なる第二領域にイオン注入することにより、第
二領域に対応する位置に第二イオン注入層を形成する第
二イオン注入工程と、を１組として、それら工程の組を
複数回繰り返すことにより、第一イオン注入層同士及び
第二イオン注入層同士がそれぞれ同一領域に形成される
ように、複数のエピタキシャル層の各層間に第一イオン
注入層と第二イオン注入層とを、互い違いに形成するこ
とを特徴とする。
【００６２】図２９に具体例を示している。ここでは、
エピタキシャル層１０３を積層しながら、第一イオン注
入層として硼素注入層７１を、第二イオン注入層として
燐注入層７２を、エピタキシャル層１０３の各層間に互
い違いに形成している。硼素と燐とは、既に説明した通
り横方向オートドーピングに関する挙動に大きな差があ
り、その影響が最小化されるエピタキシャル層の成長条
件も互いに異なるものとなる。このように、横方向オー
トドーピングの挙動が異なる２種類の不純物を同一のエ
ピタキシャル層に注入する場合、これを埋め込む際の第
二エピタキシャル層の成長条件は、一方の不純物を優先
すれば他方の不純物のオートドーピング抑制の観点から
は不利となるジレンマが生ずる。また、両不純物に関す
る中間の条件を採用した場合も、横方向オートドーピン
グ抑制に関して条件が最適化されないことに変わりはな
い。そこで、上記のような方法を採用すれば、各エピタ
キシャル層には第一イオン注入層か第二イオン注入層の
いずれか一方のみが形成されるから、エピタキシャル層
毎に、対応する不純物の横方向オートドーピングが最小
となる成長条件を、他方の不純物とは無関係に自由に設
定できる。その結果、各不純物の埋込層の横方向オート
ドーピングを効果的に抑制することが可能となる。
【００６３】上記のようにして得られるシリコンエピタ
キシャルウェーハに拡散熱処理を施すと、各層に形成さ
れた対応するイオン注入層同士がエピタキシャル層の積
層方向に相互に接続し、図２９（ｅ）に示すように、複
数の縦方向の不純物添加領域（ここでは縦方向、硼素添
加領域１７１と縦方向燐添加領域１７２）が形成され
る。この場合、これは、以下のような特徴を有したもの
となる。すなわち、接続された不純物添加領域として、
第一不純物を添加した第一不純物添加領域１７１と、第
二不純物を添加した第二不純物添加領域１７２との２種
類が形成されており、いずれもエピタキシャル層１０３
の積層方向を軸方向として、軸断面積が極小となる小径
部１７１ｂ，１７２ｂと、軸断面積が極大となる大径部
１７１ａ，１７２ａとが交互に配列した不均一柱状形態
に形成される。そして、それら第一不純物添加領域１７
１及び第二不純物添加領域１７２は、積層方向における
小径部１７１ｂ，１７２ｂ及び大径部１７１ａ，１７２
ａの形成周期が互いにずれることにより、一方の大径部
１７１ａあるいは１７２ａに他方の小径部１７２ｂある
いは１７１ｂが各々対応する位置関係にて形成される。
その結果、第一不純物添加領域１７１と第二不純物添加
領域１７２との軸線間距離を近付けることができ、例え
ばこれら不純物添加領域１７１，１７２を用いて形成す
る素子の集積密度を向上させることができる。
【００６４】この場合、図２９（ｅ）に示すように、隣
接形成された第一不純物添加領域１７１及び第二不純物
添加領域１７２を、平面視したときに大径部１７１ａ，
１７２ａ同士に一部重なりが生ずる位置関係にて形成す
ること、換言すれば、一方の添加領域の大径部による膨
出部分を、他方の添加領域の小径部によるくびれ部分の
内側に入り込ませるようにすることにより、第一不純物
添加領域１７１と第二不純物添加領域１７２との軸間距
離をさらに近付けることができ、上記の効果が一層高め
られる。この場合、第一イオン注入層７１と第二イオン
注入層７２とは、エピタキシャル層１０３を間に隔てて
互いに隣接するもの同士を、該エピタキシャル層１０３
の積層方向に見たときに一部重なりが生ずる位置関係に
て形成するようにする。図３０（ａ）に示すように、第
一イオン注入層７１と第二イオン注入層７２とを同一の
エピタキシャル層中に隣接形成する場合の、イオン注入
層７１，７２の外寸法をＡとすれば、同図（ｂ）に示す
ように、第一イオン注入層７１と第二イオン注入層７２
とを交互形成し、さらにそれらの一部同士に重なりを生
じさせた場合の外寸法Ｂは、Ａよりも例えば６％程度縮
小できるのである。
【００６５】（第八態様）これは、いわば第一態様と第
三態様との組み合わせ（ただし、エピタキシャル層の原
料ガスはトリクロロシランに限定されず、不純物は燐に
限定されない）に相当するエピタキシャルウェーハの製
造方法に係るものであり、主表面の面方位が（１００）
のシリコン単結晶基板上に第一エピタキシャル層を気相
成長させる第一気相成長工程と、第一エピタキシャル層
の表面の第一領域に第一不純物をイオン注入するための
第一イオン注入用マスクを、フォトレジスト膜により第
一エピタキシャル層の表面に直接形成する第一マスク形
成工程と、第一イオン注入用マスクが形成された第一エ
ピタキシャル層に対して、第一不純物をイオン注入する
ことにより、第一領域に対応する位置に第一イオン注入
層を形成する第一イオン注入工程と、第一エピタキシャ
ル層の表面の第一領域とは異なる第二領域に、第一不純
物とは種類の異なる第二不純物をイオン注入するため
の、第二イオン注入用マスクを、フォトレジスト膜によ
り第一エピタキシャル層の表面に直接形成する第二マス
ク形成工程と、第二イオン注入用マスクが形成された第
一エピタキシャル層に対して、第二不純物をイオン注入
することにより、第二領域に対応する位置に第二イオン
注入層を形成する第二イオン注入工程と、該第二イオン
注入工程の終了後、常圧下にて９５０℃以上１１００℃
未満の温度範囲にて行う水素熱処理工程と、該水素熱処
理工程が終了した後に、減圧雰囲気下にて封止用エピタ
キシャル層を気相成長させる封止成長工程と、を１組と
して、それら工程の組を複数回繰り返すことにより、層
間にイオン注入層を埋込層として挟む形にて複数のエピ
タキシャル層を積層形成することを特徴とする。
【００６６】ここで特徴的なことは、該第二イオン注入
工程の終了後に行う第一態様の水素熱処理工程が、常圧
下にて９５０℃以上１１００℃以下の温度範囲にて行う
ことにより、第三態様の熱処理工程を兼ねるものとなっ
ている点である。そして、水素熱処理工程が終了した後
に、減圧雰囲気下にて封止用エピタキシャル層を気相成
長させることで、第一態様の種々の効果に加え不純物、
例えば燐の横方向オートドーピングを効果的に抑制でき
るという、第三態様の効果も同時に達成されるのであ
る。
【００６７】上記の方法においては、埋込層の形成され
たエピタキシャル層のうち、最下層のエピタキシャル層
を含む一部のものについてのみ、凹部又は段差からな
り、［０１１］方向又は［０-１-１］方向に対して４５
°以内の方向を向く直線部分を有する位置決め用立体マ
ークを形成するようにすれば、さらに第二態様の効果も
同時に達成される。また、イオン注入層を、下層側に位
置するものほど注入不純物濃度が高く、かつ、パターン
面積が小さく形成するようにすれば、第五態様の効果が
同時に達成される。
【００６８】
【発明の実施の形態】本発明の実施の形態を、図面を参
照して説明する。ここでは、所定の導電型となるように
不純物添加を行ったシリコン単結晶基板上に、ｎ−型
（低濃度にドープされたｎ型）のシリコンエピタキシャ
ル層と、導電型の異なる２種のイオン注入層とを交互に
形成したエピタキシャルウェーハの製造を例に取る。な
お、説明の順序としては、本発明の第一態様の作用・効
果が明確となるように、まず、酸化膜をイオン注入用マ
スクとして使用する参考技術のエピタキシャルウェーハ
の製造方法について参考技術例１として説明し、続いて
第一態様の実施の形態を、その参考技術と対比しながら
説明することにする。なお、第一態様以外の態様につい
ては、基本的に第一態様の説明が終了後にまとめて説明
を行う。また、ここでいう参考技術とは、第一態様の実
施の形態の特徴ならびに優位性をより明確にするための
対比技術を意味し、当然に公知の技術を意味するもので
はない。
【００６９】（参考技術例１）以下、図１４〜図１７に
より、参考技術について説明する。なお、図１７は、埋
込層を６層形成する場合の、工程流れ図である。まず、
図１４（ａ）に示すように、裏面にＣＶＤ法等により裏
面酸化膜２を形成したシリコン単結晶基板１を用意す
る。この実施例では、シリコン単結晶基板１（以下、単
に基板１と称する）は、アンチモンドープにより抵抗率
を０．０１０Ω・ｃｍ〜０．０１５Ω・ｃｍとしたｎ＋
型（高濃度にドープされたｎ型）で結晶軸方位＜１００
＞のものを使用しているが、これに限られるものではな
い。次に、図１４（ｂ）に示すように、シリコン単結晶
基板１の主表面にｎ−型の第一シリコンエピタキシャル
層３（以下、単にエピタキシャル層３とも称する）を気
相成長させる。ここでは、気相成長装置内にシリコン単
結晶基板１を配置し、エピタキシャル層３の形成に先立
ってシリコン単結晶基板１を所定温度（例えば１１００
℃、水素雰囲気）で熱処理した後、エピタキシャル層３
（例えば膜厚：５μｍ〜１０μｍ、抵抗率：１０Ω・ｃ
ｍ〜５０Ω・ｃｍ）を気相成長させる（図１７：工程
１）。
【００７０】図４（ｂ）は気相成長装置１２１の一例を
模式的に示す側面断面図である。この気相成長装置１２
１は、偏平箱状に形成された反応容器１２２を備え、そ
の一端に形成されたガス導入口１７１からの原料ガスＳ
Ｇが、流れ調整部１２４を経て容器本体１２３の内部空
間に水平かつ一方向に供給される。そして、その容器本
体１２３内において、サセプタ収容凹部１１０内に配設
されたサセプタ１１２上にウェーハＷが略水平に１枚の
み配置される。ここで処理対象となるのは、シリコン単
結晶基板であるが、以下の工程において、シリコン単結
晶基板の主表面にエピタキシャル層をすでに形成したシ
リコンエピタキシャルウェーハ上にさらにエピタキシャ
ル層を形成する場合にも図４を用いて説明するので、以
下、処理対象物を単にウェーハＷと称する。反応容器１
２２には、原料ガス導入口１７１が形成されているのと
反対側の端部に、ベンチュリ状の絞り部１２９を介して
ガス排出口１２８が形成されている。ガス導入口１７１
から導入された原料ガスＳＧは、ウェーハＷの表面上を
通過した後ガス排出口１２８から排気される。原料ガス
ＳＧは例えばトリクロロシラン（ＳｉＨＣｌ３）であ
り、ドーパンドガス（ここでは、ｎ型の不純物添加を行
うのでホスフィン（ＰＨ３）を使用する）やキャリアガ
スとしてＨ２が適宜配合される。ウェーハＷはサセプタ
１１２とともにモータＭにより回転駆動され、さらに赤
外線加熱ランプ１１１にて加熱されながら、原料ガスＳ
Ｇの供給を受けてエピタキシャル層が形成される。
【００７１】図１４に戻り、シリコン単結晶基板１の主
表面上に形成されたエピタキシャル層３に、（ｆ）に示
す位置決め用立体マーク７（以下、単に立体マーク７と
もいう）を形成するための、マーク蝕刻用酸化膜４を形
成する。位置決め用立体マーク７は、イオン注入層のパ
ターン位置決めに使用するものであり、そのマーク蝕刻
用酸化膜４は、以下のようなフォトリソグラフィー工程
を経て蝕刻される（これは、後述するイオン注入マスク
用酸化膜の形成工程においても全く同様である）。ま
ず、エピタキシャル層３を形成したウェーハを洗浄し
（図１７：工程２）、次いで酸化炉内にてエピタキシャ
ル層の表面を熱酸化することにより、厚さが例えば６０
０ｎｍ程度のマーク蝕刻用酸化膜４を形成する（図１
７：工程３）。続いて、その上にフォトレジスト被膜５
１を形成し、露光・現像工程を経てフォトレジスト被膜
５１に立体マークのパターンを転写する（図１７：工程
４〜６）。
【００７２】次に、マーク蝕刻用酸化膜４はフォトレジ
スト被膜５１を介して湿式エッチングによりパターンエ
ッチングされるが、これに先立って裏面酸化膜２を湿式
エッチングから保護するために、裏面酸化膜２上にフォ
トレジスト膜を塗布し保護膜５２（図１４（ｃ））を形
成する、裏面コート処理を行う（図１７：工程７）。そ
して、その状態で湿式エッチングを施すことにより立体
マークのパターン開口部４ａを上記マーク蝕刻用酸化膜
４に蝕刻する（図１４（ｃ）、図１７：工程８）。図１
４（ｄ）は、表裏の各フォトレジスト膜をさらに除去し
た状態である（図１７：工程９）。
【００７３】続いて、再びウェーハを洗浄後（図１７：
工程１０）、図１４（ｅ）に示すように、パターン開口
部４ａにおいて露出しているエピタキシャル層３の表面
に対し、所定厚さ（例えば６００ｎｍ）のマーク形成用
酸化膜６を形成する（図１７：工程１１）。そして、裏
面コート処理を行って裏面酸化膜２を保護し（図１７：
工程１２）、酸化膜除去の湿式エッチングを施すと（図
１７：工程１３）、マーク形成用酸化膜６の形成時に酸
化されたエピタキシャル層３の厚さに相当する深さの凹
状の立体マーク７が、（ｄ）のパターン開口部４ａに対
応する形状及び位置に蝕刻される。その後、裏面側のフ
ォトレジスト膜を除去する（図１４（ｆ）、図１７：工
程１４）。
【００７４】続いて、図１５に進み、エピタキシャル層
３にボロン注入層（硼素注入層）を形成するためのイオ
ン注入マスク用酸化膜８を熱酸化により形成する。この
工程は、基本的にマーク蝕刻用酸化膜４の形成工程と同
様に、ウェーハ洗浄→熱酸化膜形成→フォトレジスト膜
形成→パターン露光・現像→裏面コート→湿式エッチン
グ（パターン開口部の蝕刻）→フォトレジスト膜除去→
洗浄、の一連の工程により行われる（図１７：工程１５
〜２３）。図１５（ａ）は湿式エッチングが終了した状
態、同図（ｂ）はフォトレジスト膜（図１５（ａ）：５
３，５４）を除去した状態をそれぞれ表すものであり、
イオン注入マスク用酸化膜８には、硼素注入層を形成す
るためのパターン開口部１１が形成されている。
【００７５】続いて、図１５（ｃ）に示すように、パタ
ーン開口部１１に露出したエピタキシャル層３に面荒れ
防止用の酸化膜１２（膜厚：例えば５０ｎｍ）を形成す
るための注入前酸化工程を行う（図１７：工程２４）。
そして、図１５（ｄ）に示すように、公知のイオン注入
法に基づき、ボロン（Ｂ）のイオン注入（打込みエネル
ギー：例えば５０ｋｅＶ〜７０ｋｅＶ、ドーズ量：２×
１０１２／ｃｍ２）を行うと、エピタキシャル層３のパ
ターン開口部１１に対応する位置に硼素注入層１３が形
成される（図１７：工程２５）。なお、酸化膜の湿式エ
ッチングにより形成されるパターン開口部１１は、図１
５（ｅ）に示すように、内面形状がテーパ状となりやす
く、これが硼素注入層１３の形成面積のばらつきの要因
となる。
【００７６】次に、図１５（ｆ）に示すように、イオン
注入により硼素注入層１３に生じた損傷の結晶性回復と
キャリアの活性化とを行うための結晶性回復兼活性化熱
処理（例えば９５０℃、３０分間のアニール）を、酸化
膜１２を残留させた状態で窒素雰囲気中にて施す（図１
７：工程２６）。図１２（ｂ）に示すように、酸化膜１
２を残留させた形で結晶性回復兼活性化熱処理を行うこ
とで、硼素注入層１３（イオン注入層）の面荒れ発生は
防止される。なお、図１５（ｇ）に示すように、この熱
処理による熱履歴（発明が解決しようとする課題で記載
した第二の熱履歴に相当）の影響で硼素注入層１３には
熱拡散による若干の拡がりが生ずる。
【００７７】結晶性回復兼活性化熱処理が終了すれば、
図１５（ｈ）に示すように、再び裏面コート→湿式エッ
チング（図１７：工程２７，２８）を経て、主表面のイ
オン注入マスク用酸化膜８及び面荒れ防止用の酸化膜１
２を除去する。酸化膜８は、酸化により、エピタキシャ
ル層３の表層部をいわば食い潰す形で形成されるから、
これを除去すると、図１５（ｉ）に示すように、立体マ
ーク７の幅ｄは酸化膜形成代に相当等する分だけ拡がっ
てｄ’となり、形が崩れることとなる。
【００７８】次に、図１６（ａ）に示すように、エピタ
キシャル層３に燐注入層を形成するためのイオン注入マ
スク用酸化膜１５を、上記硼素注入層形成時と全く同様
にして形成する（図１７：工程２９〜３８）。なお、符
号５５及び５６はフォトレジスト膜である。イオン注入
マスク用酸化膜１５には、燐注入層を形成するためのパ
ターン開口部１８が形成される。ここで、酸化膜１５を
形成するときの熱処理（第一の熱履歴に相当）により、
図１６（ｂ）に示すように、すでに形成されている硼素
注入層１３の拡がりが助長される。
【００７９】ここでも、図１６（ｃ）に示す注入前酸化
工程（面荒れ防止用の酸化膜１９の形成、図１７：工程
３９）が行われるが、図１６（ｄ）に示すように、この
ときの熱処理（第三の熱履歴に相当）により硼素注入層
１３の熱拡散がさらに進行する。次に、燐（Ｐ）のイオ
ン注入（打込みエネルギー：例えば１２０ｋｅＶ〜１５
０ｋｅＶ、ドーズ量：２×１０１２／ｃｍ２）を行う
と、エピタキシャル層３のパターン開口部１８に対応す
る位置には燐注入層２０が形成される（図１７：工程４
０）。そして、図１６（ｅ）に示すように、酸化膜１９
を残留させた状態にて燐注入層２０に対する結晶性回復
兼活性化熱処理を施す（図１７：工程４１）。図１６
（ｆ）に示すように、このときの熱処理（第二の熱履
歴）により、硼素注入層１３及び燐注入層２０の熱拡散
が進行する。
【００８０】こうして硼素注入層１３及び燐注入層２０
を形成した後に、図１６（ｇ）に示すように、裏面コー
ト→湿式エッチング（図１７：工程４２，４３）を経て
酸化膜１５を除去する。すると、図１６（ｈ）に示すよ
うに、立体マーク７の幅ｄ’がさらに拡がってｄ”とな
り、寸法の変形が生じてしまう。そして、裏面コートと
して形成されたレジスト膜５７を除去・洗浄後（図１
７：工程４４，４５）、エピタキシャル層３の上に第二
シリコンエピタキシャル層２２を気相成長させる（図１
７：工程４６）。これにより、硼素注入層１３及び燐注
入層２０は、埋込硼素注入層１３’及び埋込燐注入層２
０’となる。以降、同様の工程を繰り返して、埋込硼素
注入層及び埋込燐注入層とエピタキシャル層とを交互に
積層した構造を形成してゆく。なお、最後に形成した硼
素注入層及び燐注入層を埋込層とするために、その後、
エピタキシャル層の形成工程が１層分余分に行われる。
【００８１】以上説明した参考技術においては、酸化膜
の形成除去により形成した立体マーク７に対してさらに
酸化膜の形成／除去を繰り返すので、該立体マーク７の
形成されたエピタキシャル層表層部が酸化膜への転換及
び除去により失われて形が崩れてしまう。その立体マー
ク７上にエピタキシャル層２２を気相成長させると、図
１６（ｉ）に示すように、その立体形状７’はエピタキ
シャル層２２の表面に多少は浮き上がって残るものの、
正確なパターン位置合わせに使用できるほぼ限界であ
る。そのため、１サイクル毎にエピタキシャル層２２の
表面において、立体形状７’とは別の位置に位置決め用
立体マークを新たに形成し直さなければならない。図１
７においては、埋込層を一層形成する毎に、立体マーク
の形成（工程３〜１４）を含め、工程１〜４５の全体を
反復しなければならなず、例えば６層構造では全工程数
が実に２７１にも達する。また、１サイクル中、酸化膜
の形成処理が上記の通り６回（３，１１，１６，２４，
３１，３９）、裏面コート処理が６回（７，１２，２
０，２７，３５，４２）、酸化膜の湿式エッチング工程
（除去工程を含む）が６回（８，１３，２１，２８，３
６，４３）と、酸化膜形成及び派生工程だけで４５工程
中１８工程を占め、６サイクルでは２７１工程中１０８
工程に及ぶ。これを見ても、上記参考技術においては、
酸化膜の形成／除去に関連して、いかに多くの工程を要
しているかが明らかであろう。
【００８２】また、上記工程１〜４５のサイクルには、
パターン形成用の熱酸化膜の形成工程が４回（３，１
１，１６，３１）、注入前酸化工程が２回（２４，３
９）、さらに結晶性回復兼活性化熱処理が２回（２６，
４１）と、ウェーハに熱履歴の加わる工程が合計８回も
含まれる。従って、埋込層として、硼素注入層１３’及
び燐注入層２０’の組を６層にわたって形成する場合、
その最下層のものには、以降の５層の形成時に加わるも
のに限っても、８×５＝４０回もの熱履歴が累積される
こととなる。その結果、図６（ｃ）を用いてすでに説明
した通り、下層に位置する埋込層１０１ほど熱拡散によ
る拡がりが大きくなり、縦方向及び横方向の拡散が積層
方向で不均一なものとなってしまう。そして、図６
（ｄ）に示すように、これら埋込層１０１を拡散熱処理
により縦方向につないで得られる縦方向添加領域１０５
も、下側ほど太くなる不均一なものとなるのである。以
上で、参考技術の説明を終わる。
【００８３】（実施の形態１）続いて、本発明の一実施
例につき、図１〜図４を用いて説明する。なお、図３
は、埋込層を６層形成する場合の工程流れ図である。ま
ず、図１（ａ）に示すように、裏面にＣＶＤ法等により
裏面酸化膜２を形成したシリコン単結晶基板１を用意す
る。次いで図１（ｂ）に示すように、シリコン単結晶基
板１の主表面にｎ−型の第一エピタキシャル層３を気相
成長させる（図３：工程１）。ここまでの工程及び条件
は、上記参考技術と全く同様である。
【００８４】次に、図１（ｃ）に示すように、位置決め
用立体マークを形成するためのフォトレジスト膜６０
（膜厚：例えば１．２μｍ程度）を形成する。このフォ
トレジスト膜６０に位置決め用立体マークのパターンを
露光・現像することにより、パターン開口部６１を形成
して立体マーク形成用のマスクとする（図３：工程２〜
４）。ここで、最初の位置決め用立体マークは、シリコ
ン単結晶基板に予め形成されているオリエンテーション
フラットあるいはノッチに基づいて位置決めされる。そ
して、図１（ｄ）に示すように、この状態で基板に乾式
エッチングを行うことにより、パターン開口部６１に対
応する位置に凹状の立体マーク７を形成する（図３：工
程５、深さ：例えば２００ｎｍ〜３００ｎｍ）。乾式エ
ッチング法としては、例えば反応性イオンエッチング
（Reactive Ion Etching）を採用することができる。そ
の後、フォトレジスト膜６０を除去する（図３：工程
６）。
【００８５】位置決め用立体マーク７の形成には、前述
の参考技術例１では、図１７の工程２〜１４の１３工程
を要していたのに対し、この実施の形態では、図３の工
程２〜６のわずか５工程に短縮されている。これは、参
考技術例１で用いたマーク蝕刻用酸化膜の形成が不要に
なるため、洗浄工程、裏面コート工程、酸化膜エッチン
グ工程、さらにはマーク形成用酸化膜の形成と、これに
対応する洗浄工程、裏面コート工程及び酸化膜除去工程
等が軒並み不要となることに起因している。
【００８６】次いで、図１に戻り、ウェーハを洗浄後
（図３：工程７）、露出した第一エピタキシャル層３上
に酸化膜を積極形成することなく、フォトレジスト膜を
直に塗布する（図３：工程８、膜厚：例えば１．２μ
ｍ、図ではポジ型）。そして、該フォトレジスト膜に対
し、前記した立体マーク７を用いてパターンを位置合わ
せし、さらに露光・現像することにより、第一不純物と
しての硼素（Ｂ）を注入するためのパターン開口部６３
を形成して第一イオン注入用マスク６２とする（図３：
工程９，１０）。
【００８７】そして、図１（ｅ）に示すように、第一イ
オン注入用マスク６２が形成された状態にて、参考技術
例１と同様の条件にて硼素のイオン注入を行うと、エピ
タキシャル層３のパターン開口部６３に対応する領域を
第一領域として、ここに第一イオン注入層としての硼素
注入層７１が形成される（図３：工程１１）。その後、
第一イオン注入用マスク６２を除去する（図１（ｇ）、
図３：工程１２）。ここで、フォトレジスト膜の露光・
現像により形成されるパターン開口部６３は、図１
（ｆ）に示すように、内面形状が酸化膜の湿式エッチン
グにより形成されるもの（図１５（ｅ））より急峻で切
り立ったものとなり、硼素注入層７１の形成面積のばら
つきが生じにくい。
【００８８】さて、上記硼素注入層７１の形成には、前
述の参考技術例１では、結晶性回復兼活性化熱処理を含
めて図１７の工程１５〜２６の１２工程を要していたの
に対し、この実施の形態では、図３の工程７〜１２の６
工程に短縮されている。これは、イオン注入用マスクに
酸化膜を使用せず、かつ注入前酸化も行わないので、そ
れら両酸化工程に加え、洗浄、裏面コート、さらに酸化
膜エッチングの各工程が省略されることに起因する。
【００８９】また、硼素注入層７１を形成後は、ウェー
ハを洗浄後（図３：工程１３）、結晶性回復兼活性化熱
処理を行わずに引き続きその露出した第一エピタキシャ
ル層３上に、図２（ａ）に示すように、同様に酸化膜を
積極形成することなくフォトレジスト膜を直に塗布する
（図３：工程１４）。そして、該フォトレジスト膜に対
し立体マーク７を用いてパターンを位置合わせし、さら
に露光・現像することにより、第二不純物としての燐
（Ｐ）を注入するためのパターン開口部６５を、前記し
た硼素を注入するためのパターン開口部６３（図１
（ｅ））とは別の位置に形成して第二イオン注入用マス
ク６４とする（図３：工程１５，１６）。そして、第二
イオン注入用マスク６４が形成された状態にて、参考技
術と同様の条件にて第二不純物としての燐のイオン注入
を行うと、第一エピタキシャル層３のパターン開口部６
５に対応する領域には、これを第二領域として、第二イ
オン注入層たる燐注入層７２が形成される（図３：工程
１７）。その後、第二イオン注入用マスク６４を除去す
る（図２（ｂ）、図３：工程１８）。
【００９０】前述の参考技術例１では、酸化膜除去のエ
ッチング並びに結晶性回復兼活性化熱処理を含めて、図
１７の工程２７〜４１の１５工程を要していたのに対
し、この実施の形態では硼素注入層形成時と同様に、酸
化膜の形成／除去に関連する工程が省略されるので、図
３の工程１３〜１８の６工程に短縮されている。
【００９１】そして、ウェーハの洗浄（図３：工程１
９）を経て、図２（ｄ）に示すように、結晶性回復兼活
性化熱処理がなされる。この熱処理は、図４（ａ）に示
すように、ウェーハＷを気相成長装置１２１内に配置し
て、第二エピタキシャル層２２（図２（ｆ））の気相成
長を行う直前に、該気相成長装置１２１内に水素を導入
して行われる（図３：工程２０）。この水素雰囲気中で
の熱処理は、気相成長の前に通常行うウェーハ表面の自
然酸化膜を除去するための熱処理を兼ねることができる
ので、効率的である。
【００９２】イオン注入後の結晶性回復兼活性化熱処理
を上記のような水素雰囲気中で行うことで、図１３に示
すように、イオン注入の前に酸化膜を積極形成していな
いにも拘わらず、イオン注入層の表面に面荒れが生じに
くくなるばかりでなく、面荒れの凹凸が小さくなる。す
でに繰り返し説明している通り、本発明による工程短縮
効果に最も寄与しているのは、酸化膜形成／除去が不要
となった点であるが、酸化膜形成工程の省略を実現でき
るようになった根本的な要因は、上記水素熱処理による
面荒れ防止効果の達成にあるともいえる。
【００９３】また、前記した参考技術例１では硼素注入
層１３及び燐注入層２０に対して各々個別に結晶性回復
兼活性化熱処理が行われていたのに対し、この実施の形
態では、上記水素雰囲気中における熱処理により、硼素
注入層７１及び燐注入層７２に対する結晶性回復兼活性
化熱処理が一括して行われ、工程がさらに短縮されてい
る。
【００９４】上記水素雰囲気中における熱処理工程の処
理温度は、７００℃以上にて調整するのがよい。処理温
度が７００℃未満では、イオン注入層の結晶性回復並び
に活性化が十分になされない。なお、該処理温度は、よ
り望ましくは８５０℃〜１１００℃の範囲にて調整する
のがよい。熱処理温度が８５０℃未満では、ウェーハ表
面の自然酸化膜が水素でほとんどエッチングされない。
また、熱処理温度が１１００℃を超えると、イオン注入
層の不純物拡散が無視できなくなる。また、水素雰囲気
中での熱処理工程は、常圧下にて行うことで十分な面荒
れ防止効果が達成されるが、面荒れ防止効果が損なわれ
ない範囲内にて、減圧した水素雰囲気（例えば２０ｔｏ
ｒｒ〜７６０ｔｏｒｒ程度）にて行ってもよい。
【００９５】水素雰囲気中における熱処理が終了すれ
ば、図４（ｂ）に示すように、気相成長装置１２１内に
て引き続き、原料ガスＳＧとしてトリクロロシラン（Ｓ
ｉＨＣｌ３）を流すことにより気相成長工程を行い、図
２（ｆ）に示すように第二エピタキシャル層２２を形成
するとともに、第一及び第二イオン注入層である硼素注
入層７１及び燐注入層７２を、第一及び第二埋込層であ
る硼素埋込層７１’及び燐埋込層７２’となす（図３：
工程２０）。このように、水素雰囲気中における熱処理
工程と、第二エピタキシャル層を形成する気相成長工程
とが、一つの気相成長装置内にて一連の工程（事実上、
１つの工程）として実施されるので、全体のさらなる工
程短縮を図ることができる。
【００９６】なお、この気相成長工程は、硼素注入層７
１及び燐注入層７２からの横方向オートドーピングを抑
制するために、まず、封止用の薄いエピタキシャル層を
気相成長（いわゆるキャップデポ処理）してから第二エ
ピタキシャル層２２の本成長を行う、複数段階処理とす
ることが望ましい。
【００９７】以上にて、エピタキシャル層上への立体マ
ーク形成から硼素埋込層７１’及び燐埋込層７２’を１
層分形成するまでのサイクルは終了するが、図３からも
明らかな通り、この１サイクルの工程数は２〜２０の１
９工程であり、酸化膜をイオン注入用マスクとして使用
する参考技術例１（４５工程）の半分以下に短縮されて
いることがわかる。また、ウェーハに熱履歴の加わる工
程が、参考技術例１では８工程含まれていたのに対し、
本発明の実施の形態１ではエピタキシャル成長工程の１
工程のみである。従って、図２（ｅ）に示すように、埋
込層を１層分形成する１サイクル当たりに生ずるイオン
注入層（硼素注入層７１及び燐注入層７２）の熱拡散
は、参考技術と比較して格段に小さくなる。その結果、
図５に示す通り、縦方向に並ぶ埋込層は横方向の拡がり
の差が小さくなり、かつ縦方向に互いに隔離された均一
なものが得られる。そして、複数のエピタキシャル層を
積層形成した後にこれら埋込層を拡散熱処理により縦方
向につないで得られる縦方向添加領域（「縦方向不純物
添加領域」ということもある。）も、断面積の積層方向
により均一なものが実現可能となる。
【００９８】図７は、実施の形態１の製造方法により得
られるシリコンエピタキシャルウェーハの要部を模式的
に示す断面図である。各エピタキシャル層の層間には、
第一埋込層としてｐ型の硼素埋込層と、第二埋込層とし
てｎ型の燐埋込層とが各エピタキシャル層の同一領域に
形成される。また、エピタキシャル層の積層方向に連な
る各硼素注入層及び燐注入層は、それらの全てがｎ−型
エピタキシャル層領域を介して積層方向に互いに隔てら
れ形成される。このようなエピタキシャルウェーハに拡
散熱処理を行うと、不純物添加領域を構成する硼素埋込
層及び燐埋込層は、図８に示すようにそれぞれ縦方向に
つながって縦方向硼素添加領域及び縦方向燐添加領域と
なる。これら縦方向添加領域は、図４（ｄ）に示す参考
技術と比較して積層方向の断面積が格段に均一なものと
なる。
【００９９】なお、図１０（ａ）は、本発明の製造方法
を、ＭＯＳＦＥＴ素子用エピタキシャルウェーハの製造
に適用した例である。ｐ−型のシリコン単結晶基板２５
１上に、ｎ−型のエピタキシャル層２５３ａ〜２５３ｃ
が複数積層され、基板２５１と最下層のエピタキシャル
層２５３ａとの間にｎ＋型の埋込層２５２が形成される
とともに、各々リング状の硼素注入層と燐注入層とがエ
ピタキシャル層２５３ａ〜２５３ｃの各層間に分離形態
で埋込まれている。図１０（ａ）において、縦方向の硼
素注入層の列は、埋込層２５２の外側においてこれを取
り囲むように形成される。他方、縦方向の燐注入層の列
は、エピタキシャル層２５３ａ〜２５３ｃの積層方向と
直交する平面への投影において埋込層２５２と重なる位
置に形成されている。図１０（ｂ）に示すように、これ
に拡散熱処理を施すことで、硼素注入層は縦方向硼素添
加領域である筒状のｐ＋型素子分離領域２５４となり、
燐注入層は、縦方向燐添加領域である筒状のｎ＋型ドレ
イン領域２５５（埋込層２５２に導通）となる。なお、
図１０（ｂ）では、ドレイン領域２５５の内側にｐ型ウ
ェル、ｎ型ソース領域、及びゲートを形成して、ｎチャ
ネル型ＭＯＳＦＥＴ素子を作り込んだ状態を示してい
る。
【０１００】他方、図１１（ａ）は、本発明の製造方法
を、バイポーラ素子用エピタキシャルウェーハの製造に
適用した例である。ｐ−型のシリコン単結晶基板２６１
上に、ｎ−型のエピタキシャル層２６３ａ〜２６３ｃが
複数積層され、基板２６１と最下層のエピタキシャル層
２６３ａとの間にｎ＋型の埋込層２６２が形成されると
ともに、リング状の硼素注入層と扁平板状の燐注入層と
がエピタキシャル層２６３ａ〜２６３ｃの各層間に分離
形態で埋込まれている。図１１（ｂ）に示すように、こ
れに拡散熱処理を施すことで、硼素注入層は縦方向硼素
添加領域である筒状のｐ＋型素子分離領域２６４とな
り、燐注入層は縦方向燐添加領域である柱状のｎ＋型コ
レクタ領域２６５となる。なお、図１１（ｂ）では、素
子分離領域２６４の内側にｐ型ベース及びｎ型エミッタ
領域を形成して、ｎｐｎ型バイポーラ素子を作り込んだ
状態を示している。なお、図１０及び図１１に示す本発
明の製造方法は、ｐ−型のシリコン単結晶基板を用いる
半導体素子を製造する場合について例示している。しか
しながら、本発明に係る製造方法及びシリコンエピタキ
シャルウェーハはこれに限られるものではなく、ｐ＋型
のシリコン単結晶基板を用いて製造される半導体素子用
のエピタキシャルウェーハ及びその製造方法についても
適用可能である。また、さらにｎ型のシリコン単結晶基
板についても適用できることは言うまでもない。
【０１０１】（実施の形態２）次に、第二態様の実施の
形態について説明する。図１及び図２に示すように、上
記の実施の形態１においては、第一エピタキシャル層３
上の立体マーク７（転写元位置決め立体マーク）の形状
があまり崩れることなく、前述の埋込層を１層分形成す
る１サイクルの工程終了時にも元の状態をほぼ維持して
いる（図２（ｃ））。これにより、図２（ｆ）に示すよ
うに、その上側に第二エピタキシャル層２２を積層した
ときに、下層側の立体マーク７がそれほど形崩れするこ
となく浮き上がり転写される。従って、第二エピタキシ
ャル層２２を新たに第一エピタキシャル層として、イオ
ン注入及び気相成長の工程サイクルを繰り返すときに、
その転写されたマークを位置決め用立体マーク７’とし
て使用することが可能となる（すなわち、転写立体マー
クとして使用される）。
【０１０２】これにより、２層目の硼素埋込層及び燐埋
込層を形成するサイクルにおいては、立体マークの形成
工程（図３では工程２〜７）を省略することができ、更
なる工程短縮が可能となるのである。また、この結果得
られるエピタキシャルウェーハにおいては、下層のエピ
タキシャル層の位置決め用立体マークに由来せず、かつ
以降の層へ転写立体マークを形成するための転写元とな
る転写元位置決め用立体マークが、埋込層の形成された
エピタキシャル層のうち、最下層のものを含む一部のも
のについてのみ形成されることとなる。図３では、立体
マークの形成工程を含む第一サイクルが工程２〜２０の
１９工程であるのに対し、立体マークを形成しない第二
サイクルは６工程短縮された、工程２１〜３３の１３工
程である。エピタキシャル層及び埋込層を複数層に形成
する場合、第一サイクルは最初の１層のみとし、以降は
第二サイクルのみを繰り返すようにしてもよい。また、
エピタキシャル層の形成厚さによっては位置合わせ精度
確保のため、図９に示すように、一層目の立体マーク７
ａに基づき浮き上がる立体マーク７ｂ（図９（ａ）），
７ｃ（図９（ｂ））の使用を一定の積層数で打ち切っ
て、新たな立体マーク７ｄを別の位置に形成する（図９
（ｃ））ようにしてもよい。すると、埋込層の形成され
たエピタキシャル層のうち最上層のものに、位置決め用
立体マークがエピタキシャル層の層数よりも少ない数だ
け互いに重ならない位置関係にて形成される。この時、
複数のエピタキシャル層３ａ〜３ｃのうち、最下層のエ
ピタキシャル層３ａに形成される７ａと、２層上のエピ
タキシャル層３ｃに形成される７ｄが転写元位置決め用
立体マークとして機能する。
【０１０３】例えば、図３においては、１層おきに立体
マークを新たに形成するように設計しており、結果とし
て第一サイクルと第二サイクルとが交互に繰り返される
形となっている。上記した本発明の実施例において、６
層分の埋込層の形成に要する最終的な工程数は９７であ
り、図１７の参考技術の工程数２７１の１／３強に削減
されていることがわかる。
【０１０４】なお、上記の工程では、硼素注入層７１及
び燐注入層７２の形成を通じて、酸化膜を形成／除去す
る必要がない工程を採用しているから、転写元位置決め
立体マークの形状保持という点においては一層有利であ
るともいえる。ただし、水素雰囲気中での熱処理を行わ
ずに通常通り注入前酸化処理を行う工程を採用する場合
においても、注入前酸化処理による酸化膜の形成厚さは
５０ｎｍ程度と小さいので、上記第二態様を適用するこ
とができる。
【０１０５】また、上記の工程では、転写立体マークが
そのまま該層の位置決め用立体マークとして流用できる
ことに加え、酸化膜のマスクを使用しないため、同一エ
ピタキシャル層において複数の導電型のイオン注入層を
パターン形成する場合でも、先の導電型のイオン注入層
パターンのマスク位置決めに使用した立体マークを、次
の導電型のイオン注入層パターンのマスク位置決めにも
流用できる。従って、１つのエピタキシャル層に何種類
のパターンを形成しようとも、マスク位置決め用の位置
決め立体マークは最低１つあれば良い。このことは、新
規に蝕刻形成する位置決め用立体マークの形成数を削減
できる大きな要因の一つであるとともに、マスクの数を
大幅に削減できるという新たな利点も生ずる。さらに、
エピタキシャルウェーハの主表面上で位置決め用立体マ
ークの占める面積を削減できるという効果もある。
【０１０６】（参考技術例２）一方、イオン注入用マス
クに酸化膜を使用する参考技術例１の工程では、図２３
に示すように、エピタキシャル層３上に導電型の異なる
イオン注入層、例えば硼素注入層７１と燐注入層７２と
を形成する場合、イオン注入用マスクとして用いられる
酸化膜の１回の形成・剥離に伴い、位置決め用立体マー
ク７の形状が崩れる。そこで、位置決め用立体マーク７
として、同じエピタキシャル層３上といえども、硼素注
入層７１のパターン形成用の位置決め立体マーク７ｈ
と、燐注入層７２のパターン形成用の位置決め立体マー
ク７ｉとを個別に形成する。また、この上にエピタキシ
ャル層２２を重ねて形成したときには、そのエピタキシ
ャル層２２上に、新しい位置決め立体マークを形成す
る。この場合、下層側のエピタキシャル層３上の位置決
め用立体マーク７が上層のエピタキシャル層２２に多少
転写されるので、これを利用して上層の位置決め立体マ
ークの位置決めを行う。このとき、酸化膜の形成・剥離
により崩れた立体マーク７ｈ，７ｉに基づく転写立体マ
ークでは位置決めの精度が確保できないので、上層側の
エピタキシャル層２２を形成する前に、上層の位置決め
用立体マークを形成するために使用する新たな位置決め
立体マーク７ｊを形成する。図２３（ｂ）に示すよう
に、この位置決め立体マーク７ｊに基づく転写立体マー
ク７ｊ’を利用して位置決め用立体マークの新規形成を
行う。いずれにしろ、１つのエピタキシャル層に対して
複数個、ここでは３つの位置決め用立体マークが形成さ
れる。
【０１０７】この場合、下層側の位置決め用立体マーク
の形は上層側から認識できるため、上層側の位置決め用
立体マークが下層側の位置決め立体マークと位置的に重
なりを生じないように形成される必要がある。その結
果、各層毎に位置決め用立体マークを形成する場合、最
上層のエピタキシャル層には、層数に相当する数の立体
マークが形成あるいは転写される。例えば、図２３
（ｄ）には、埋込層７１’，７２’あるいはイオン注入
層７１，７２を形成しつつ、３層のエピタキシャル層１
０３ａ〜１０３ｃを形成する例を示しているが、最上層
のエピタキシャル層１０３ｃには、該層１０３ｃに新規
蝕刻された位置決め用立体マーク７に加え、２層下に蝕
刻された位置決め用立体マーク７に基づいて、中間層１
０３ｂでの転写マーク２０７を経て２重に転写された転
写立体マーク３０７と、中間層１０３ｂにて新規蝕刻さ
れた位置決め用立体マーク７に基づく転写立体マーク２
０７との計３組の立体マークが現われる。特に図２３
（ｂ）及び（ｃ）に示すように一層に対して複数個の位
置決め用立体マークを形成する場合では、その数はさら
に増大することとなる。その結果として、得られるエピ
タキシャルウェーハの最上層のエピタキシャル層には、
形成したエピタキシャル層の層数よりもはるかに多い立
体マークが現われることとなり、その立体マークが現れ
るスペースを用意しなければならないという問題があ
る。
【０１０８】また、縦方向拡散領域を形成するために、
例えば図７に示すように、同一導電型の埋込層を同じ位
置に重ねて形成する場合、イオン注入層のマスクパター
ンは各層とも全く同じでよい。しかしながら、各層毎に
位置決め用立体マークの形成位置は変更しなければなら
ないから、イオン注入層のパターンは同じであるにも拘
わらず、結局のところ位置決め用立体マークのパターン
位置のみを変えた多数のマスクを用意しなければならな
いという問題もある。
【０１０９】（実施の形態３）転写立体マークは、位置
決めに使用可能な形状精度を確保するために、シリコン
の気相成長機構に由来する変形を生じにくい形状を考慮
することが重要である。例えば、図２２は面方位（１０
０）のシリコン単結晶基板を示すものであるが、［０１
１］方向の直線部分４０７ａと、［０１-１］方向の直
線部分４０７ｂとが交差した十字状の立体マーク４０７
を使用した場合、これに基づいて該立体マーク４０７上
に形成されたエピタキシャル層に転写される転写立体マ
ーク４０７’は、例えば［０１１］方向の直線部分４０
７ａ’の幅が縮小し、これと直交する［０１-１］方向
の直線部分４０７ｂ’の幅は逆に増大するというパター
ン変形が生じやすい。
【０１１０】本発明者等が鋭意検討した結果、面方位
（１００）のシリコン単結晶基板上にエピタキシャル層
を形成する場合、図２０に示すように、位置決め用立体
マーク５０７として、［０１１］方向又は［０-１-１］
方向に対する角度θが４５°以内の方向の直線部分を有
するように形成すると、これに基づく転写立体マークの
変形が生じにくくなることが判明した。図１８は、その
ような位置決め用立体マーク５０７の具体例を示すもの
であり、溝状に形成された２本のラインパターン５０７
ａ，５０７ｂ（例えば、各々幅約４μｍ、深さ約０．２
μｍ）を略直交する形態で、ここでは一端部を互いに共
有するＬ字状に形成したものである。ただし、図１９に
示すように、立体マークを凸状に形成することも可能で
ある。ここでは、立体マーク５１７は、基板表面の浅い
凹部５１７ｃ内に、凸状形態の２本のラインパターン５
１７ａ，５１７ｂを略直交する形態でＬ字状に形成した
ものである。なお、基板の主表面には４°程度までのオ
フアングルを付与することもできる。この場合、結晶軸
方位は近似的にオフアングルを付与しない場合のものと
同一であると考える。
【０１１１】上記の効果を確認するために次の実験を行
った。まず、シリコン単結晶基板として、結晶軸方位を
［１００］（ただし、オフアングルなし）、オリエンテ
ーションフラット面を（０１１）とした、図１８（ａ）
に示す形態のシリコン単結晶基板を用意し、図２１に示
す高さ１３０ｎｍ、幅１２μｍの直線凸状形態の立体マ
ーク５２７を形成した。ただし、その立体マーク５２７
のエッジの向きは、［０１１］方向をθ＝０°、［０１
-１］方向をθ＝９０°として各種方向に設定した。次
に、図４に示すタイプの気相成長装置１２２により、そ
の立体マーク５２７が形成された主表面上にエピタキシ
ャル層を、トリクロロシラン（ＳｉＨＣｌ３）を用いて
１０８０℃、８０ｔｏｒｒにて厚さ２４μｍだけ形成し
た。
【０１１２】そして、このエピタキシャル層成長後の基
板に対し、ネガ型フォトレジストを０．８μｍ塗布し、
上記の立体マーク５２７を位置合わせパターンとして利
用することにより、公知のアライナー装置を用いてパタ
ーン付マスクを上記のエピタキシャルウェーハに自動位
置決め（オートアライメント）することを試みた。この
オートアライメントは、エピタキシャルウェーハに形成
された立体マーク５２７及びマスクのパターンエッジか
らの反射光を光電的に検出し、それらエッジ位置のずれ
が解消されるようにエピタキシャルウェーハ及びマスク
を相対移動させて行うものである。図２１に、各θの値
毎のパターン位置信号の測定プロファイルを示す。この
結果、θが４５°を超えると一方のエッジからの反射ピ
ークが極端に小さくなり、オートアライメント不可とな
ったが、θが４５°以下であれば問題なくオートアライ
メントできることがわかった。これは、エピタキシャル
層に転写された立体マーク５２７の転写立体マークにお
いて、その一方のエッジが顕著にパターン変形を起こす
が、θが４５°以下であれば、そのパターン変形をオー
トアライメントができる程度に小さく抑制することがで
きるという効果があることを意味する。
【０１１３】（実施の形態４）次に、第三態様の実施の
形態について説明する。前記第一態様の実施の形態にお
いて説明した通り、エピタキシャル層の気相成長工程
は、硼素注入層及び燐注入層からの横方向オートドーピ
ングを抑制するために、まず、封止用の薄いエピタキシ
ャル層を気相成長（いわゆるキャップデポ処理）してか
ら第二エピタキシャル層の本成長を行う、二段階処理と
することが望ましい。このことは、特に燐注入層からの
燐の横方向オートドーピング防止の観点において重要で
ある。
【０１１４】さて、本発明者等が検討した結果、図２４
に示すように、（ａ）に示す燐注入層７２に対しては、
燐注入工程の終了後、第二エピタキシャル層を気相成長
させるのに先立って、同図（ｂ）に示すように、常圧下
にて９５０℃〜１１００℃（望ましくは１０６０℃〜１
１００℃）にて水素雰囲気中で熱処理を行う熱処理工程
を行い、燐注入層の燐の一部をあらかじめ気相中に外方
拡散して燐注入層表面部の温度を下げ、該熱処理工程が
終了した後に、（ｃ）に示すように減圧雰囲気下にてシ
リコン原料ガスを供給して封止用エピタキシャル層２２
ａを気相成長させ（封止成長工程）、同図（ｄ）に示す
ように、その封止用エピタキシャル層２２ａ上に第二エ
ピタキシャル層２２を気相成長させる本成長を行うこと
が、燐の横方向オートドーピング防止に極めて効果があ
ることが判明した。なお、前述の第一態様の実施例を適
用するならば、図２（ｂ）に示す水素雰囲気中での熱処
理を約３０分間行うことで、結晶性回復兼活性化熱処理
も同時に行えることとなる。これは、第七態様の実施形
態に相当する。また、封止用エピタキシャル層２２ａを
気相成長中は、ドーパントガスを供給しない。ただし、
封止用エピタキシャル層２２ａの形成厚さが１μｍより
厚いと第二エピタキシャル層２２との界面において正味
キャリア濃度に段差が生じてしまうので、厚さは１μｍ
以下が好ましい。しかし、厚さが０．２μｍ未満では封
止効果が不十分となるので、封止用エピタキシャル層２
２ａの厚さは０．２μｍ〜１μｍ以下とするのが良い。
【０１１５】封止成長工程は、圧力５ｔｏｒｒ〜６０ｔ
ｏｒｒにて行うことが望ましい。圧力が５ｔｏｒｒ未満
では気相成長速度が低いので能率が悪く、圧力が６０ｔ
ｏｒｒを超えると燐の横方向オートドーピングの抑制効
果が不十分となる。
【０１１６】なお、封止成長工程後はオートドーピング
が十分防止されているので、封止成長工程よりも生産効
率の良い高温及び／又は高圧の条件にて本成長工程を同
一の気相成長装置にて行うことができる。
【０１１７】上記第三態様の効果を確認するために次の
実験を行った。まず、シリコン単結晶基板として、直径
２００ｍｍ、結晶軸方位［１００］（ただし、オフアン
グルなし）、ｎ＋型（抵抗率：０．０１０〜０．０１５
Ω・ｃｍ）で、裏面にオートドープ防止用酸化膜が０．
５μｍの厚さに形成されたものを用意した。次いで、そ
の主表面上にｐ−型の第一エピタキシャル層（正味キャ
リア濃度３×１０１５ ａｔｏｍｓ／ｃｍ３）を、トリク
ロロシラン（ＳｉＨＣｌ３）をシリコン原料ガスとして
用い、ドーパントガスとして水素で希釈されたジボラン
（Ｂ２Ｈ６）を用いることにより、気相成長温度１１３
０℃、常圧下にて１０μｍの厚さに形成した（抵抗率：
４．５Ω・ｃｍ）。次いで、この第一エピタキシャル層
に対し、個々の注入領域の寸法が１７３０μｍ×８μｍ
の縦長形状となり、かつ幅方向に概ね１６μｍ程度の間
隔で並ぶように、複数の燐注入層をイオン注入により形
成した。ただし、イオン注入層の形成に先立って厚さ約
５０ｎｍの酸化膜が形成されるように注入前酸化処理を
行い、イオン注入は加速電圧１２０ｋｅＶ〜１５０ｋｅ
Ｖ、ドーズ量２×１０１２／ｃｍ２にて行った。また、
注入後において、結晶性回復兼活性化のため、熱処理を
窒素雰囲気下にて９５０℃で３０分行った。
【０１１８】続いて、注入前酸化により形成された酸化
膜を湿式エッチングにより除去後、基板を図４に示すタ
イプの気相成長装置１２１の反応容器１２２内に配置
し、水素雰囲気にて９００℃、１０８０℃及び１１９０
℃の各温度にて常圧（７６０ｔｏｒｒ）にて１０分間熱
処理した。そして、第一エピタキシャル層と同じ原料ガ
スを用い、ドーパントガスを供給しないで、８５０℃、
２５ｔｏｒｒにて厚さ０．５μｍの封止用エピタキシャ
ル層を成長させ、引き続き１０８０℃、８０ｔｏｒｒに
て厚さ１０μｍの第二エピタキシャル層をドーパントガ
スのジボラン（Ｂ ２Ｈ６）を供給しながら本成長させた
（正味キャリア濃度３×１０１５ａｔｏｍｓ／ｃ
ｍ３）。
【０１１９】こうして得られた燐埋込層を有するエピタ
キシャルウェーハを、横方向に並ぶ複数の燐埋込層が研
磨面に現われるよう、主表面と１°程度の角度をなすよ
うに角度研磨した。さらに図２６に示すように、その研
磨面上において、互いに隣接する燐埋込層間において
（すなわち燐埋込層を横切らない位置において）、エピ
タキシャル層の界面と直交する向きに測定ラインを設定
して拡がり抵抗法により、エピタキシャル層中の正味キ
ャリア濃度プロファイルを測定した。その測定プロファ
イルにおいて、エピタキシャル層の界面における正味キ
ャリア濃度の最も低い値をＢH、エピタキシャル層にお
けるキャリア濃度の最も安定した領域での平均正味キャ
リア濃度をＡHとして、（ＡH−ＢH）／ＡHの値をそれぞ
れ求めた。（ＡH−ＢH）／ＡHの値が小さいほど、エピ
タキシャル層界面における燐の横方向オートドーピング
が小さいことを意味する。以上の測定結果を表１に示
す。
【０１２０】
【表１】
【０１２１】すなわち、封止エピタキシャル層成長前の
常圧熱処理温度が１０８０℃のものにおいてのみ、（Ａ
H−ＢH）／ＡHが０．５以下となり、１０８０℃近傍に
おいて常圧熱処理することにより燐成分の横方向オート
ドーピングが効果的に抑制される。なお、図２７は、拡
がり抵抗法によるキャリア濃度プロファイルの測定例で
あり、（ａ）は常圧熱処理温度が１０８０℃のもの、
（ｂ）は１１９０℃のものである。（ａ）では界面位置
においてもキャリア濃度の低下がそれほど生じていない
のに対し、（ｂ）では、ｐ型エピタキシャル層中への燐
成分の横方向オートドーピングによりキャリア濃度が急
減していることがわかる。また、同図には、キャリア濃
度測定を行ったサンプル面を弗酸−硝酸水溶液からなる
ステイン液に浸漬後光照射することにより得られたもの
の拡大写真を示している。背景の黒く現われている部分
がｐ型のエピタキシャル層、その中に明るく現われてい
る部分がｎ型の燐埋込層であるが、（ａ）では互いに隣
接する燐埋込層につながりが全く生じていないのに対
し、（ｂ）では燐成分の横方向オートドーピングにより
燐埋込層が界面位置において連結されてしまっている。
【０１２２】（実施の形態５）次に、第四態様の実施の
形態について説明する。この態様の要旨は、第一エピタ
キシャル層に硼素注入層と燐注入層との双方を形成する
場合に、燐注入層形成後には、第一エピタキシャル層の
表面を酸化する注入前酸化工程を行わない。すなわち、
燐注入工程を硼素注入工程の後に行う点にある。そし
て、この工程は、図１４〜図１７に示す前記参考技術例
１としてすでに説明されている。
【０１２３】すなわち、図１５（ｈ）において硼素注入
層１３を形成した後、イオン注入マスク用酸化膜１５が
形成され、硼素注入層１３は該酸化膜１５により覆われ
る（図１６（ｃ））。しかしながら、硼素は酸化膜中に
取り込まれやすいため、酸化膜１５を形成しても硼素注
入層１３の表層部には濃化せず、むしろ表面濃度が低下
するため、オートドーピングが小さくなる方向に作用す
る。他方、燐は酸化膜との界面に集まりやすいのである
が、図１６（ｃ）に示すように、燐の注入は注入前酸化
膜１９の形成後に行われるから、燐注入層２０の表層部
への燐の濃化は回避される。その結果、第二エピタキシ
ャル層２２を形成しても燐及び硼素の横方向オートドー
ピングが効果的に防止されるのである。なお、燐注入
後、酸化膜１５を残した状態にて長時間の熱処理を行う
と、燐成分が燐注入層２０の表層部に濃化するため、図
１６（ｅ）の結晶回復のための熱処理は省略し、直ちに
エピタキシャル層２２の成長を行うことが望ましい。
【０１２４】なお、上記第四態様は、フォトレジスト被
膜をイオン注入用マスクとして使用するエピタキシャル
ウェーハの製造方法にも適用可能である。この場合、図
２５（ａ）に示すように、第一エピタキシャル層３内に
先に硼素注入層７１を形成しておき、次いで注入前酸化
膜１９を形成する。硼素注入層７１中の硼素は注入前酸
化膜１９との界面には前記と同様な理由で集まりにくい
ので、硼素の表層部への濃化は生じない。次いで、
（ｂ）に示すように、燐注入層形成のためのイオン注入
用マスク６０をフォトレジスト被膜により形成し、燐を
注入後、（ｃ）に示すようにイオン注入用マスク６０と
注入前酸化膜１９とを除去し、さらに（ｄ）に示すよう
に第二エピタキシャル層２２を成長させて、硼素埋込層
７１’及び燐埋込層７２’を得る。
【図面の簡単な説明】
【図１】第一態様の製造方法の一実施例を示す工程説明
図。
【図２】図１に続く工程説明図。
【図３】上記実施例の工程により埋込層を６層形成する
場合の工程流れ図。
【図４】気相反応装置内にて水素熱処理工程及び気相成
長工程を連続的に行う工程を、気相反応装置の断面構造
とともに示す説明図。
【図５】第一態様の製造方法により形成された埋込層
と、それに基づいて形成される縦方向添加領域の特徴を
示す断面模式図。
【図６】参考技術の製造方法により形成された埋込層
と、それに基づいて形成される縦方向添加領域の特徴を
示す断面模式図。
【図７】埋込層を多層に形成した、本発明のエピタキシ
ャルウェーハの断面構造を模式的に示す図。
【図８】図７のエピタキシャルウェーハを熱処理して得
られる縦方向添加領域の例を示す断面模式図。
【図９】第二態様の特徴を示す工程説明図。
【図１０】本発明の製造方法により製造されるエピタキ
シャルウェーハの断面構造の一例を示す模式図。
【図１１】同じく別の例を示す模式図。
【図１２】結晶回復熱処理を行ったときにイオン注入層
に面荒れが発生する様子と、注入前酸化処理によりこれ
が防止される様子とを表す説明図。
【図１３】水素熱処理の効果を説明する図。
【図１４】参考技術（第四態様の一例）のエピタキシャ
ルウェーハの製造方法を示す工程説明図。
【図１５】図１４に続く工程説明図。
【図１６】図１５に続く工程説明図。
【図１７】上記参考技術の工程により埋込層を６層形成
する場合の工程流れ図。
【図１８】位置決め立体マークの好適な実施例の１つを
模式的に示す図。
【図１９】図１８の位置決め立体マークの位置変形例を
示す模式図。
【図２０】位置決め立体マークに含まれる直線部分の好
適な角度範囲を示す説明図。
【図２１】図２０の角度範囲を裏付ける実験結果を示す
説明図。
【図２２】従来の位置決め立体マークがエピタキシャル
層の成長により変形する様子を説明する図。
【図２３】従来の位置決め立体マークを用いたシリコン
エピタキシャルウェーハの製造方法の問題点を説明する
図。
【図２４】第三態様の効果の説明図。
【図２５】第四態様の変形例に係る製造方法の、工程の
要旨を説明する図。
【図２６】第三態様の効果確認実験における、キャリア
濃度プロファイルの測定ラインの設定態様を説明する
図。
【図２７】そのキャリア濃度プロファイルの測定例を示
す図。
【図２８】第六態様の製造方法の工程説明図。
【図２９】第七態様の製造方法の工程説明図。
【図３０】その効果の一例を説明する図。
【符号の説明】
１ シリコン単結晶基板 ３ 第一エピタキシャル層 ７ 位置決め用立体マーク ６２ 第一イオン注入用マスク ７１ 硼素注入層（第一イオン注入層） ６４ 第二イオン注入用マスク ７２ 燐注入層（第二イオン注入層） ２２ 第二エピタキシャル層
フロントページの続き (72)発明者 笠原 裕夫 群馬県安中市磯部２丁目13番１号 信越半 導体株式会社半導体磯部研究所内 Ｆターム(参考） 4G077 AA03 BA04 DB30 EE08 EE10 FB07 HA06

Claims (21)

    【特許請求の範囲】
  1. 【請求項１】 第一エピタキシャル層中に不純物元素を
    イオン注入してイオン注入層を形成し、その上に第二エ
    ピタキシャル層を気相成長して積み重ねることにより、
    前記イオン注入層を前記第一エピタキシャル層と前記第
    二エピタキシャル層との間に埋め込んで埋込層となすシ
    リコンエピタキシャルウェーハの製造方法において、 前記第一エピタキシャル層の表面に、フォトレジスト膜
    からなるイオン注入用マスクを直接形成するマスク形成
    工程と、 前記イオン注入用マスクが形成された前記第一エピタキ
    シャル層に対して前記イオン注入を行うイオン注入工程
    と、 該イオン注入工程の終了後、前記第二エピタキシャル層
    を気相成長させるのに先立って行う水素熱処理工程と、 該水素熱処理工程が終了した後に、前記第二エピタキシ
    ャル層を気相成長させる気相成長工程とを含むことを特
    徴とするシリコンエピタキシャルウェーハの製造方法。
  2. 【請求項２】 前記水素熱処理工程において、前記イオ
    ン注入の際に前記イオン注入層に発生した結晶損傷を回
    復させるとともに、キャリアの活性化を行うことを特徴
    とする請求項１記載のシリコンエピタキシャルウェーハ
    の製造方法。
  3. 【請求項３】 前記水素熱処理工程における熱処理温度
    が９５０℃〜１１５０℃の範囲にて調整される請求項１
    又は２に記載のシリコンエピタキシャルウェーハの製造
    方法。
  4. 【請求項４】 前記水素熱処理工程は常圧水素雰囲気中
    にて行われる請求項１ないし３のいずれかに記載のシリ
    コンエピタキシャルウェーハの製造方法。
  5. 【請求項５】 前記水素熱処理工程は、気相成長装置内
    にて前記第二エピタキシャル層の気相成長を行う直前
    に、該気相成長装置内に水素を導入して行われる請求項
    １ないし４のいずれかに記載のシリコンエピタキシャル
    ウェーハの製造方法。
  6. 【請求項６】 第一エピタキシャル層の表面の第一領域
    に第一不純物をイオン注入するための第一イオン注入用
    マスクを、フォトレジスト膜により前記第一エピタキシ
    ャル層の表面に直接形成する第一マスク形成工程と、 前記第一イオン注入用マスクが形成された前記第一エピ
    タキシャル層に対して、前記第一不純物をイオン注入す
    ることにより、前記第一領域に対応する位置に第一イオ
    ン注入層を形成する第一イオン注入工程と、 前記第一エピタキシャル層の表面の前記第一領域とは異
    なる第二領域に、前記第一不純物とは種類の異なる第二
    不純物をイオン注入するための、第二イオン注入用マス
    クを、フォトレジスト膜により前記第一エピタキシャル
    層の表面に直接形成する第二マスク形成工程と、 前記第二イオン注入用マスクが形成された前記第一エピ
    タキシャル層に対して、前記第二不純物をイオン注入す
    ることにより、前記第二領域に対応する位置に第二イオ
    ン注入層を形成する第二イオン注入工程と、 該第二イオン注入工程の終了後、第一及び第二イオン注
    入層が表面に形成された第一エピタキシャル層の上に前
    記第二エピタキシャル層を気相成長させるのに先立って
    行う水素熱処理工程と、 該水素熱処理工程が終了した後に、前記第二エピタキシ
    ャル層を気相成長させることにより、前記第一イオン注
    入層及び前記第二イオン注入層を、それぞれ第一埋込層
    及び第二埋込層となす前記気相成長工程とを含むことを
    特徴とするシリコンエピタキシャルウェーハの製造方
    法。
  7. 【請求項７】 前記水素熱処理工程において、イオン注
    入の際に前記第一イオン注入層と前記第二イオン注入層
    とにそれぞれ発生した結晶損傷を一括して回復させると
    ともに、キャリアの活性化を行うことを特徴とする請求
    項６記載のシリコンエピタキシャルウェーハの製造方
    法。
  8. 【請求項８】 形成された前記第二エピタキシャル層を
    新たに前記第一エピタキシャル層として用いる形で、前
    記マスク形成工程から、前記イオン注入工程及び前記水
    素熱処理工程を経て前記気相成長工程に至る処理サイク
    ルを１又は複数回繰り返すことにより、層間に前記埋込
    層を挟む形にて複数のエピタキシャル層を積層形成する
    請求項６又は７に記載のシリコンエピタキシャルウェー
    ハの製造方法。
  9. 【請求項９】 同一不純物がイオン注入された複数の埋
    込層が全て、前記エピタキシャル層の積層方向において
    互いに隔てられている請求項８記載のシリコンエピタキ
    シャルウェーハの製造方法。
  10. 【請求項１０】 第一エピタキシャル層中に燐をイオン
    注入して燐注入層を形成し、その上に第二エピタキシャ
    ル層を気相成長して積み重ねることにより、前記燐注入
    層を前記第一エピタキシャル層と前記第二エピタキシャ
    ル層との間に埋め込んで燐埋込層となすシリコンエピタ
    キシャルウェーハの製造方法において、 前記第一エピタキシャル層に燐をイオン注入するイオン
    注入工程と、 該イオン注入工程の終了後、前記第二エピタキシャル層
    を気相成長させるのに先立って、常圧下にて９５０℃以
    上１１００℃未満にて熱処理を行う熱処理工程と、 該熱処理工程が終了した後に、減圧雰囲気下にてシリコ
    ン原料ガスを導入して封止用エピタキシャル層を気相成
    長させる封止成長工程と、 その封止用エピタキシャル層上に前記第二エピタキシャ
    ル層を気相成長させる本成長工程とを含むことを特徴と
    するシリコンエピタキシャルウェーハの製造方法。
  11. 【請求項１１】 前記シリコン原料ガスは、水素で希釈
    されたジクロロシラン又はトリクロロシランあるいは四
    塩化珪素である請求項１０記載のシリコンエピタキシャ
    ルウェーハの製造方法。
  12. 【請求項１２】 前記封止成長工程は、圧力５ｔｏｒｒ
    〜６０ｔｏｒｒ、成長温度８００℃〜９５０℃にて行わ
    れる請求項１０又は１１に記載のシリコンエピタキシャ
    ルウェーハの製造方法。
  13. 【請求項１３】 前記封止用エピタキシャル層の形成厚
    さを０．２μｍ〜１μｍとする請求項１０ないし１２の
    いずれかに記載のシリコンエピタキシャルウェーハの製
    造方法。
  14. 【請求項１４】 前記封止成長工程に引き続き、同一の
    気相成長装置内にて、前記封止成長工程よりも高温及び
    ／又は高圧にて前記本成長工程を行う請求項１０ないし
    １３のいずれかに記載のシリコンエピタキシャルウェー
    ハの製造方法。
  15. 【請求項１５】 同一導電型のイオン注入層が同一領域
    に埋込形成されているエピタキシャル層が複数積層され
    た構造を有するシリコンエピタキシャルウェーハの製造
    方法において、前記イオン注入層を、下層側に位置する
    ものほど注入不純物濃度が高くなるように形成すること
    を特徴とするシリコンエピタキシャルウェーハの製造方
    法。
  16. 【請求項１６】 前記イオン注入層を形成するためのイ
    オン注入を行う際に、下層側に位置するイオン注入層ほ
    ど、注入イオンのドーズ量を大きくする請求項１５記載
    のシリコンエピタキシャルウェーハの製造方法。
  17. 【請求項１７】 前記イオン注入層を、下層側に位置す
    るものほどパターン面積が小さくなるように形成する請
    求項１５又は１６に記載のシリコンエピタキシャルウェ
    ーハの製造方法。
  18. 【請求項１８】 複数の不純物添加領域がエピタキシャ
    ル層の積層方向に相互に接続した構造を有する素子を製
    造するためのシリコンエピタキシャルウェーハであっ
    て、同一導電型のイオン注入層が同一領域に埋込形成さ
    れているエピタキシャル層が複数積層された構造を有す
    るシリコンエピタキシャルウェーハにおいて、下層側に
    位置するイオン注入層ほど注入不純物濃度が高くなるよ
    うに形成されていることを特徴とするシリコンエピタキ
    シャルウェーハ。
  19. 【請求項１９】 前記イオン注入層は、下層側に位置す
    るものほどパターン面積が小さくなるように形成されて
    いる請求項１８記載のシリコンエピタキシャルウェー
    ハ。
  20. 【請求項２０】 主表面の面方位が（１００）のシリコ
    ン単結晶基板上に第一エピタキシャル層を気相成長させ
    る第一気相成長工程と、 第一エピタキシャル層の表面の第一領域に第一不純物を
    イオン注入するための第一イオン注入用マスクを、フォ
    トレジスト膜により前記第一エピタキシャル層の表面に
    直接形成する第一マスク形成工程と、 前記第一イオン注入用マスクが形成された前記第一エピ
    タキシャル層に対して、前記第一不純物をイオン注入す
    ることにより、前記第一領域に対応する位置に第一イオ
    ン注入層を形成する第一イオン注入工程と、 前記第一エピタキシャル層の表面の前記第一領域とは異
    なる第二領域に、前記第一不純物とは種類の異なる第二
    不純物をイオン注入するための、第二イオン注入用マス
    クを、フォトレジスト膜により前記第一エピタキシャル
    層の表面に直接形成する第二マスク形成工程と、 前記第二イオン注入用マスクが形成された前記第一エピ
    タキシャル層に対して、前記第二不純物をイオン注入す
    ることにより、前記第二領域に対応する位置に第二イオ
    ン注入層を形成する第二イオン注入工程と、 該第二イオン注入工程の終了後、常圧下にて９５０℃以
    上１１００℃以下の温度範囲にて行う水素熱処理工程
    と、 該水素熱処理工程が終了した後に、減圧雰囲気下にて封
    止用エピタキシャル層を気相成長させる封止成長工程
    と、を１組として、 それら工程の組を複数回繰り返すことにより、層間にイ
    オン注入層を埋込層として挟む形にて複数のエピタキシ
    ャル層を積層形成することを特徴とするシリコンエピタ
    キシャルウェーハの製造方法。
  21. 【請求項２１】 前記イオン注入層は、下層側に位置す
    るものほど注入不純物濃度が高く、かつ、パターン面積
    が小さく形成される請求項２０記載のシリコンエピタキ
    シャルウェーハの製造方法。
JP31997099A 1999-11-10 1999-11-10 シリコンエピタキシャルウェーハの製造方法 Expired - Fee Related JP4016371B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP31997099A JP4016371B2 (ja) 1999-11-10 1999-11-10 シリコンエピタキシャルウェーハの製造方法
EP00974817A EP1152458A4 (en) 1999-11-10 2000-11-08 SILICON EPITAXIAL DISC AND ITS MANUFACTURE
PCT/JP2000/007833 WO2001035452A1 (fr) 1999-11-10 2000-11-08 Plaquette epitaxiee de silicium et son procede de production
US09/889,020 US6589336B1 (en) 1999-11-10 2000-11-08 Production method for silicon epitaxial wafer and silicon epitaxial wafer
KR1020017008504A KR100760514B1 (ko) 1999-11-10 2000-11-08 실리콘 에피택셜 웨이퍼의 제조 방법 및 실리콘 에피택셜웨이퍼
TW089123741A TW497155B (en) 1999-11-10 2000-11-09 Production method for silicon epitaxial wafer and silicon epitaxial wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31997099A JP4016371B2 (ja) 1999-11-10 1999-11-10 シリコンエピタキシャルウェーハの製造方法

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2006039991A Division JP4753075B2 (ja) 2006-02-16 2006-02-16 シリコンエピタキシャルウェーハの製造方法
JP2006039990A Division JP4743611B2 (ja) 2006-02-16 2006-02-16 シリコンエピタキシャルウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP2001139399A true JP2001139399A (ja) 2001-05-22
JP4016371B2 JP4016371B2 (ja) 2007-12-05

Family

ID=18116299

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31997099A Expired - Fee Related JP4016371B2 (ja) 1999-11-10 1999-11-10 シリコンエピタキシャルウェーハの製造方法

Country Status (6)

Country Link
US (1) US6589336B1 (ja)
EP (1) EP1152458A4 (ja)
JP (1) JP4016371B2 (ja)
KR (1) KR100760514B1 (ja)
TW (1) TW497155B (ja)
WO (1) WO2001035452A1 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005057235A (ja) * 2003-07-24 2005-03-03 Mitsubishi Electric Corp 絶縁ゲート型バイポーラトランジスタ及びその製造方法、並びに、インバータ回路
JP2007059740A (ja) * 2005-08-26 2007-03-08 Sumco Corp シリコンウェーハの製造方法
JP2011192824A (ja) * 2010-03-15 2011-09-29 Fuji Electric Co Ltd 超接合半導体装置の製造方法
JP2012004173A (ja) * 2010-06-14 2012-01-05 Fuji Electric Co Ltd 超接合半導体装置の製造方法
JP2012089736A (ja) * 2010-10-21 2012-05-10 Fuji Electric Co Ltd 半導体装置の製造方法
US8435865B2 (en) 2010-05-20 2013-05-07 Fuji Electric Co., Ltd. Method of manufacturing super-junction semiconductor device
WO2014076945A1 (ja) * 2012-11-13 2014-05-22 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2014099482A (ja) * 2012-11-13 2014-05-29 Sumco Corp 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2014158045A (ja) * 2014-04-23 2014-08-28 Fuji Electric Co Ltd 超接合半導体装置の製造方法
WO2015015937A1 (ja) * 2013-07-31 2015-02-05 住友電気工業株式会社 炭化珪素半導体装置の製造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4190906B2 (ja) * 2003-02-07 2008-12-03 信越半導体株式会社 シリコン半導体基板及びその製造方法
US6809003B1 (en) * 2003-04-02 2004-10-26 Polarfab Llc Bi-directional epitaxial doping technique
US6911367B2 (en) * 2003-04-18 2005-06-28 Micron Technology, Inc. Methods of forming semiconductive materials having flattened surfaces; methods of forming isolation regions; and methods of forming elevated source/drain regions
US8895325B2 (en) * 2012-04-27 2014-11-25 Varian Semiconductor Equipment Associates, Inc. System and method for aligning substrates for multiple implants
KR102098296B1 (ko) * 2013-04-15 2020-04-07 엘지이노텍 주식회사 에피택셜 웨이퍼
US9306034B2 (en) * 2014-02-24 2016-04-05 Vanguard International Semiconductor Corporation Method and apparatus for power device with multiple doped regions
CN107706148B (zh) * 2017-10-17 2020-09-08 吉林华微电子股份有限公司 改善光刻标记对准精度的方法、超级结产品的制备方法及超级结产品
IT202100022547A1 (it) * 2021-08-30 2023-03-02 St Microelectronics Srl Dispositivo opto-elettronico per il rilevamento e la localizzazione di oggetti per applicazioni lidar

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3765960A (en) * 1970-11-02 1973-10-16 Ibm Method for minimizing autodoping in epitaxial deposition
JPS4871187A (ja) * 1971-12-24 1973-09-26
JPS53135571A (en) * 1977-05-02 1978-11-27 Hitachi Ltd Vapor phase growth method for semiconductor
JPS57106046A (en) * 1980-12-23 1982-07-01 Toshiba Corp Manufacture of semiconductor device
JPS57115822A (en) * 1981-01-08 1982-07-19 Nec Corp Manufacture of semiconductor device
JPS57192017A (en) * 1981-05-21 1982-11-26 Fujitsu Ltd Epitaxial growing method
JPS63313861A (ja) * 1987-06-17 1988-12-21 Seiko Epson Corp 半導体装置の製造方法
JPH01105557A (ja) * 1987-10-19 1989-04-24 Sharp Corp 半導体装置の製造方法
JPH0750689B2 (ja) * 1988-12-01 1995-05-31 日本電気株式会社 半導体装置の製造方法
US5070382A (en) * 1989-08-18 1991-12-03 Motorola, Inc. Semiconductor structure for high power integrated circuits
JPH03235326A (ja) * 1990-02-13 1991-10-21 Fujitsu Ltd 半導体装置の製造方法
JP3086836B2 (ja) * 1991-04-27 2000-09-11 ローム株式会社 半導体装置の製造方法
JP3235326B2 (ja) 1994-02-28 2001-12-04 東陶機器株式会社 高輝度放電灯の封止部構造
US5885880A (en) * 1994-09-19 1999-03-23 Sony Corporation Bipolar transistor device and method for manufacturing the same
JP3449509B2 (ja) * 1995-08-25 2003-09-22 三菱住友シリコン株式会社 エピタキシャルウェーハの製造方法
JPH11204771A (ja) * 1998-01-07 1999-07-30 Sony Corp 半導体基板の製造方法及び固体撮像装置の製造方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005057235A (ja) * 2003-07-24 2005-03-03 Mitsubishi Electric Corp 絶縁ゲート型バイポーラトランジスタ及びその製造方法、並びに、インバータ回路
JP2007059740A (ja) * 2005-08-26 2007-03-08 Sumco Corp シリコンウェーハの製造方法
JP2011192824A (ja) * 2010-03-15 2011-09-29 Fuji Electric Co Ltd 超接合半導体装置の製造方法
US8435865B2 (en) 2010-05-20 2013-05-07 Fuji Electric Co., Ltd. Method of manufacturing super-junction semiconductor device
JP2012004173A (ja) * 2010-06-14 2012-01-05 Fuji Electric Co Ltd 超接合半導体装置の製造方法
JP2012089736A (ja) * 2010-10-21 2012-05-10 Fuji Electric Co Ltd 半導体装置の製造方法
WO2014076945A1 (ja) * 2012-11-13 2014-05-22 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2014099472A (ja) * 2012-11-13 2014-05-29 Sumco Corp 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2014099482A (ja) * 2012-11-13 2014-05-29 Sumco Corp 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
KR20150065901A (ko) * 2012-11-13 2015-06-15 가부시키가이샤 사무코 반도체 에피텍셜 웨이퍼의 제조 방법, 반도체 에피텍셜 웨이퍼, 및 고체 촬상 소자의 제조 방법
KR101687525B1 (ko) 2012-11-13 2016-12-19 가부시키가이샤 사무코 반도체 에피텍셜 웨이퍼의 제조 방법, 반도체 에피텍셜 웨이퍼, 및 고체 촬상 소자의 제조 방법
WO2015015937A1 (ja) * 2013-07-31 2015-02-05 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP2015032611A (ja) * 2013-07-31 2015-02-16 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP2014158045A (ja) * 2014-04-23 2014-08-28 Fuji Electric Co Ltd 超接合半導体装置の製造方法

Also Published As

Publication number Publication date
KR20010101374A (ko) 2001-11-14
TW497155B (en) 2002-08-01
US6589336B1 (en) 2003-07-08
EP1152458A4 (en) 2006-06-07
EP1152458A1 (en) 2001-11-07
JP4016371B2 (ja) 2007-12-05
KR100760514B1 (ko) 2007-09-20
WO2001035452A1 (fr) 2001-05-17

Similar Documents

Publication Publication Date Title
JP2001139399A (ja) シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ
JP5338443B2 (ja) Ｓｏｉウェーハの製造方法
EP0314600B1 (en) Self-aligned polysilicon emitter and contact structure for high performance bipolar transistors
JP4753075B2 (ja) シリコンエピタキシャルウェーハの製造方法
EP1187194B1 (en) Method for manufacturing semiconductor integrated circuit device
JP4743611B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP3165071B2 (ja) 半導体基板及びその製造方法
US5141887A (en) Low voltage, deep junction device and method
JP3579069B2 (ja) 半導体装置の製造方法
TW201926572A (zh) 半導體結構的形成方法
JP2010135533A (ja) 埋込拡散シリコンエピタキシャルウェーハの製造方法
JP5245180B2 (ja) 半導体装置の製造方法
JPH06216137A (ja) 半導体装置およびその製造方法
CN108010840B (zh) 掺杂半导体器件的制备方法和半导体器件
JP2005026644A (ja) Ｓｏｉ基板と半導体基板及びその製造方法
JP6951308B2 (ja) 半導体装置の製造方法
JP2618921B2 (ja) 半導体装置の製造方法
JP2007227541A (ja) パワー半導体装置の製造方法及びパワー半導体装置
JP2023034043A (ja) エピタキシャルシリコンウェーハ及びその製造方法
JPH03235326A (ja) 半導体装置の製造方法
KR0144340B1 (ko) 초박막 에피텍셜층 제조방법
JPH03209816A (ja) 半導体装置の製造方法
EP0482829A1 (en) Method for forming a composite oxide over a heavily doped region
JPH02158135A (ja) 半導体素子およびその製造方法
JP2000133704A (ja) 誘電体分離ウェーハおよびその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051219

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070511

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070709

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070824

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070906

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100928

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100928

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110928

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120928

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130928

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees