CN107706148B - 改善光刻标记对准精度的方法、超级结产品的制备方法及超级结产品 - Google Patents

改善光刻标记对准精度的方法、超级结产品的制备方法及超级结产品 Download PDF

Info

Publication number
CN107706148B
CN107706148B CN201710981009.9A CN201710981009A CN107706148B CN 107706148 B CN107706148 B CN 107706148B CN 201710981009 A CN201710981009 A CN 201710981009A CN 107706148 B CN107706148 B CN 107706148B
Authority
CN
China
Prior art keywords
mark
epitaxial
photoetching
epitaxial layer
initial mark
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710981009.9A
Other languages
English (en)
Other versions
CN107706148A (zh
Inventor
张熠鑫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jilin Sino Microelectronics Co Ltd
Original Assignee
Jilin Sino Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jilin Sino Microelectronics Co Ltd filed Critical Jilin Sino Microelectronics Co Ltd
Priority to CN201710981009.9A priority Critical patent/CN107706148B/zh
Publication of CN107706148A publication Critical patent/CN107706148A/zh
Application granted granted Critical
Publication of CN107706148B publication Critical patent/CN107706148B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

本发明涉及微电子芯片生产制造领域，具体而言，提供了一种改善光刻标记对准精度的方法、超级结产品的制备方法及超级结产品。所述改善光刻标记对准精度的方法包括以下步骤：(a)对具有初始标记的外延片进行离子注入，离子注入的位置为初始标记的底部，注入的离子元素至少为一种；所述离子元素包括惰性元素，和/或，与第二次外延生长时的掺杂元素同族的元素；(b)依次进行第二次外延生长、第三次外延生长、光刻和刻蚀的步骤，刻蚀时在初始标记区域之外形成对位标记。该方法能够提高光刻标记的对准精度，大大减少了光刻次数，工序更为简洁，生产效率高、生产成本低，且芯片质量高。

Description

改善光刻标记对准精度的方法、超级结产品的制备方法及超 级结产品
技术领域
本发明涉及微电子芯片生产制造领域，具体而言，涉及一种改善光刻标记对准精度的方法、超级结产品的制备方法及超级结产品。
背景技术
Power MOSFET(Power Metal-Oxide-Semiconductor Field-Effect Transistor，功率金属氧化物半导体场效应管)中Super Junction(超级结)结构是一种耐压层上的创新结构，该结构具有导通电阻低、耐压高、发热量低等特点，而且克服了传统MOSFET的“硅极限”。
超级结产品在工艺制造过程中通过多次外延生长、光刻和注入等工步来实现特定的阱区结构。由于外延生长是在芯片上沿着晶向进行大面积的掺杂生长，每经过一次外延生长后，芯片整体厚度增加，光刻标记也随着发生了形貌变化，使得光刻机难以自动识别。前期能够通过多次光刻、腐蚀的方法进行改善，但在传片、做片过程中增加了芯片沾污的几率，后续外延层的质量难以保证。此问题若发生在超级结产品的量产阶段，占用了产线的产能，增加了产品的成本，严重影响产品的生产效率。
有鉴于此，特提出本发明。
发明内容
本发明的第一目的在于提供一种改善光刻标记对准精度的方法，该方法能够提高光刻标记的对准精度，不需要进行多次光刻，大大减少了光刻次数，工序更为简洁，生产效率高、生产成本低，同时还能降低芯片被沾污的几率，保证芯片的质量。
本发明的第二目的在于提供一种超级结产品的制备方法，该制备方法包括上述改善光刻标记对准精度的方法，具有光刻标记对准精度高、生产效率高、生产成本低和芯片质量高的优点。
本发明的第三目的在于提供一种采用上述超级结产品的制备方法制备得到的超级结产品，该超级结产品具有成本低和芯片质量高的优点。
为了实现本发明的上述目的，特采用以下技术方案：
第一方面，本发明提供了一种改善光刻标记对准精度的方法，包括以下步骤：(a)对具有初始标记的外延片进行离子注入，离子注入的位置为初始标记的底部，注入的离子元素至少为一种；所述离子元素包括惰性元素，和/或，与第二次外延生长时的掺杂元素同族的元素；
(b)依次进行第二次外延生长、第三次外延生长、光刻和刻蚀的步骤，刻蚀时在初始标记区域之外形成对位标记。
作为进一步优选地技术方案，离子注入的剂量为1.0×e12～1.0×e16离子/平方厘米。
作为进一步优选地技术方案，所述惰性元素包括氩元素。
作为进一步优选地技术方案，外延片中第一外延层的厚度为10～20μm；
优选地，第一外延层的电阻率为9～50Ω·cm。
作为进一步优选地技术方案，初始标记的深度为0.8～1.5μm。
作为进一步优选地技术方案，第二次外延生长后形成的第二外延层和第三次外延生长后形成的第三外延层的厚度均为6～12μm；
优选地，第二外延层和第三外延层的电阻率均为9～50Ω·cm。
作为进一步优选地技术方案，具有初始标记的外延片主要由以下工艺制备得到：在衬底上进行第一次外延生长，形成第一外延层，得到外延片；然后对外延片进行光刻和刻蚀，形成初始标记，得到具有初始标记的外延片。
作为进一步优选地技术方案，所述方法包括以下步骤：
(a)在衬底上进行第一次外延生长，形成第一外延层，得到外延片；
(b)对外延片进行光刻和刻蚀，形成初始标记，得到具有初始标记的外延片；
(c)对具有初始标记的外延片进行离子注入，离子注入的位置为初始标记的底部，注入的离子元素至少为一种；
(d)在第一外延层上进行第二次外延生长形成第二外延层；
(e)在第二外延层上进行第三次外延生长形成第三外延层；
(f)再次进行光刻和刻蚀，刻蚀时在初始标记区域之外形成对位标记。
第二方面，本发明提供了一种超级结产品的制备方法，包括上述的改善光刻标记对准精度的方法。
第三方面，本发明提供了一种采用上述的超级结产品的制备方法制备得到的超级结产品。
与现有技术相比，本发明的有益效果为：
本发明提供的改善光刻标记对准精度的方法采用离子注入的方式改变初始标记底部的表面形貌，注入的离子元素至少为一种，离子注入后，凹槽(即初始标记)底部表面的杂质浓度和表面形貌异于其它表面，使得在外延过程中此处的生长条件不同于其它部位，最大程度的保留了凹槽的完整度，在进行第二次外延生长和第三次外延生长后凹槽的完整度不变，因此，在光刻和刻蚀时光刻机能够准确识别出初始标记的位置，并在初始标记区域之外形成对位标记。
另外，当离子元素为与第二次外延生长时的掺杂元素同族的元素时，能够避免在第二次外延生长过程中由于不同族元素带来的污染问题；而惰性元素中各电子层中的电子排布稳定，不易失去或得到电子，因此也不会对产品带来污染，有效保证了产品的质量。
上述方法的光刻标记对准精度高，因此不需要进行多次光刻，大大减少了光刻次数，工序更为简洁，生产效率高、生产成本低，同时还能有效降低芯片被沾污的几率，保证产品的质量。
本发明提供的超级结产品的制备方法包括上述改善光刻标记对准精度的方法，具有光刻标记对准精度高、生产效率高、生产成本低和芯片质量高的优点。
本发明提供的超级结产品采用上述超级结产品的制备方法制备得到，具有成本低和芯片质量高的优点。
附图说明
图1是本发明提供的改善光刻标记对准精度的方法的一种实施方式中步骤(a)的示意图；
图2是本发明提供的改善光刻标记对准精度的方法的一种实施方式中步骤(b)的示意图；
图3是本发明提供的改善光刻标记对准精度的方法的一种实施方式中步骤(c)的示意图；
图4是本发明提供的改善光刻标记对准精度的方法的一种实施方式中步骤(d)和(e)的示意图；
图5是本发明提供的改善光刻标记对准精度的方法的一种实施方式中步骤(f)的示意图。
具体实施方式
下面将结合实施例对本发明的实施方案进行详细描述，但是本领域技术人员将会理解，下列实施例仅用于说明本发明，而不应视为限制本发明的范围。实施例中未注明具体条件者，按照常规条件或制造商建议的条件进行。
第一方面，本发明提供了一种改善光刻标记对准精度的方法，包括以下步骤：(a)对具有初始标记的外延片进行离子注入，离子注入的位置为初始标记的底部，注入的离子元素至少为一种；所述离子元素包括惰性元素，和/或，与第二次外延生长时的掺杂元素同族的元素；
(b)依次进行第二次外延生长、第三次外延生长、光刻和刻蚀的步骤，刻蚀时在初始标记区域之外形成对位标记。
上述改善光刻标记对准精度的方法采用离子注入的方式改变初始标记底部的表面形貌，注入的离子元素至少为一种，离子注入后，凹槽(即初始标记)底部表面的杂质浓度和表面形貌异于其它表面，使得在外延过程中此处的生长条件不同于其它部位，最大程度的保留了凹槽的完整度，在进行第二次外延生长和第三次外延生长后凹槽的完整度不变，因此，在光刻和刻蚀时光刻机能够准确识别出初始标记的位置，并在初始标记区域之外形成对位标记。
另外，当离子元素为与第二次外延生长时的掺杂元素同族的元素时，能够避免在第二次外延生长过程中由于不同族元素带来的污染问题；而惰性元素中各电子层中的电子排布稳定，不易失去或得到电子，因此也不会对产品带来污染，有效保证了产品的质量。应当理解的是，上述“同族的元素”是指位于元素周期表中的同族元素。本发明中，同族的元素包括与第二次外延生长时的掺杂元素相同的元素。
上述方法的光刻标记对准精度高，因此不需要进行多次光刻，大大减少了光刻次数，工序更为简洁，生产效率高、生产成本低，同时还能有效降低芯片被沾污的几率，保证产品的质量。
在一种优选地实施方式中，离子注入的剂量为1.0×e12～1.0×e16离子/平方厘米。上述离子注入的剂量典型但非限制性的为1.0×e12、1.0×e13、1.0×e14、1.0×e15或1.0×e16离子/平方厘米。离子注入剂量过低会使光刻标记底部的形貌改变较小，影响光刻机的识别效率；离子注入剂量过高会使凹槽底部(初始标记)所注入的离子在外延过程中挥发出来的原子过多，对外延层的自掺杂效应难以控制，使外延层电阻率受到影响。
在一种优选地实施方式中，所述惰性元素包括氩元素。
在一种优选地实施方式中，外延片中第一外延层的厚度为10～20μm。上述第一外延层的厚度典型但非限制性的为10μm、11μm、12μm、13μm、14μm、15μm、16μm、17μm、18μm、19μm或20μm。
优选地，第一外延层的电阻率为9～50Ω·cm。电阻率典型但非限制性的为9Ω·cm、10Ω·cm、15Ω·cm、20Ω·cm、25Ω·cm、30Ω·cm、35Ω·cm、40Ω·cm、45Ω·cm或50Ω·cm。
在一种优选地实施方式中，初始标记的深度为0.8～1.5μm。初始标记的深度典型但非限制性的为0.8μm、0.9μm、1μm、1.1μm、1.2μm、1.3μm、1.4μm或1.5μm。当初始标记的深度为0.8～1.5μm时，光刻标记对准的精度最佳。
在一种优选地实施方式中，第二次外延生长后形成的第二外延层和第三次外延生长后形成的第三外延层的厚度均为6～12μm。上述第二外延层的厚度和第三外延层的厚度各自独立地为6μm、7μm、8μm、9μm、10μm、11μm或12μm。
优选地，第二外延层和第三外延层的电阻率均为9～50Ω·cm。第二外延层的电阻率和第三外延层的电阻率各自独立的为9Ω·cm、10Ω·cm、15Ω·cm、20Ω·cm、25Ω·cm、30Ω·cm、35Ω·cm、40Ω·cm、45Ω·cm或50Ω·cm。
在一种优选地实施方式中，具有初始标记的外延片主要由以下工艺制备得到：在衬底上进行第一次外延生长，形成第一外延层，得到外延片；然后对外延片进行光刻和刻蚀，形成初始标记，得到具有初始标记的外延片。
在一种优选地实施方式中，如图1-5所示，所述方法包括以下步骤：
(a)在衬底上进行第一次外延生长，形成第一外延层，得到外延片；
(b)对外延片进行光刻和刻蚀，形成初始标记，得到具有初始标记的外延片；
(c)对具有初始标记的外延片进行离子注入，离子注入的位置为初始标记的底部，注入的离子元素至少为一种；
(d)在第一外延层上进行第二次外延生长形成第二外延层；
(e)在第二外延层上进行第三次外延生长形成第三外延层；
(f)再次进行光刻和刻蚀，刻蚀时在初始标记区域之外形成对位标记。
本优选实施方式中的方法工艺步骤完整、合理，能够有效改变初始标记底部表面的杂质浓度和表面形貌，在外延过程中最大程度保留初始标记的完整度，光刻机能够准确识别初始标记的位置，大大减少了光刻次数，有效降低了套刻错位发生的概率，提高了套刻精度，简化了生产工序，生产效率高、生产成本低、产品质量高。
应当理解的是，在光刻前需要在外延层上敷设(如涂覆)一层光阻(又称为光刻胶)用以将模板上的图形转移到外延片上，同时保护其下面的外延片部分在后续工艺(刻蚀或离子注入)中不被腐蚀或损伤。
优选地，所述光刻标记为超级结产品外延工序中的光刻标记。外延(Epitaxy，简称EPI)工序是指在衬底上生长一层跟衬底具有相同晶格排列的单晶材料。
第二方面，本发明提供了一种超级结产品的制备方法，包括上述的改善光刻标记对准精度的方法。
第三方面，本发明提供了一种采用上述的超级结产品的制备方法制备得到的超级结产品。
下面结合实施例和对比例对本发明做进一步详细的说明。
实施例1
一种改善光刻标记对准精度的方法，包括以下步骤：
(a)在衬底上进行第一次外延生长，形成第一外延层，得到外延片；第一外延层的厚度为10μm；
(b)对外延片进行光刻和刻蚀，形成初始标记，得到具有初始标记的外延片；初始标记的深度为0.5μm；
(c)对具有初始标记的外延片进行离子注入，离子注入的位置为初始标记的底部，注入的离子元素至少为一种；
(d)在第一外延层上进行第二次外延生长形成第二外延层；第二外延层的厚度为6μm；
(e)在第二外延层上进行第三次外延生长形成第三外延层；第三外延层的厚度为6μm；
(f)再次进行光刻和刻蚀，刻蚀时在初始标记区域之外形成对位标记。
实施例2
一种改善光刻标记对准精度的方法，包括以下步骤：
(a)在衬底上进行第一次外延生长，形成第一外延层，得到外延片；第一外延层的厚度为20μm；
(b)对外延片进行光刻和刻蚀，形成初始标记，得到具有初始标记的外延片；初始标记的深度为0.5μm；
(c)对具有初始标记的外延片进行离子注入，离子注入的位置为初始标记的底部，注入的离子元素至少为一种；
(d)在第一外延层上进行第二次外延生长形成第二外延层；第二外延层的厚度为12μm；
(e)在第二外延层上进行第三次外延生长形成第三外延层；第三外延层的厚度为12μm；
(f)再次进行光刻和刻蚀，刻蚀时在初始标记区域之外形成对位标记。
实施例3
一种改善光刻标记对准精度的方法，包括以下步骤：
(a)在衬底上进行第一次外延生长，形成第一外延层，得到外延片；第一外延层的厚度为15μm；
(b)对外延片进行光刻和刻蚀，形成初始标记，得到具有初始标记的外延片；初始标记的深度为0.5μm；
(c)对具有初始标记的外延片进行离子注入，离子注入的位置为初始标记的底部，注入的离子元素至少为一种；
(d)在第一外延层上进行第二次外延生长形成第二外延层；第二外延层的厚度为10μm；
(e)在第二外延层上进行第三次外延生长形成第三外延层；第三外延层的厚度为10μm；
(f)再次进行光刻和刻蚀，刻蚀时在初始标记区域之外形成对位标记。
实施例4
一种改善光刻标记对准精度的方法，与实施例3不同的是，初始标记的深度为2μm；其余各步骤与实施例3均相同。
实施例5
一种改善光刻标记对准精度的方法，与实施例3不同的是，初始标记的深度为0.8μm；其余各步骤与实施例3均相同。
实施例6
一种改善光刻标记对准精度的方法，与实施例3不同的是，初始标记的深度为1μm；其余各步骤与实施例3均相同。
实施例7
一种改善光刻标记对准精度的方法，与实施例3不同的是，初始标记的深度为1.5μm；其余各步骤与实施例3均相同。
对比例1
一种光刻标记的制作方法，包括以下步骤：
(a)在衬底上进行第一次外延生长，形成第一外延层，得到外延片；第一外延层的厚度为15μm；
(b)对外延片进行光刻和刻蚀，形成初始标记，得到具有初始标记的外延片；初始标记的深度为0.5μm；
(c)在第一外延层上进行第二次外延生长形成第二外延层；第二外延层的厚度为10μm；
(d)在第二外延层上进行第三次外延生长形成第三外延层；第三外延层的厚度为10μm；
(e)再次进行光刻和刻蚀，刻蚀时在初始标记区域之外形成对位标记。
效果例
选取800片相同的衬底材料，平均分成8组，分别采用实施例1-7和对比例1中的方法进行光刻标记的制作和对准，然后制成超级结产品，记录超级结产品的良率，结果如表1所示。
表1
组别 良率
实施例1 20％
实施例2 10％
实施例3 12％
实施例4 15％
实施例5 60％
实施例6 72％
实施例7 84％
对比例1 1％
由表1可知，实施例1-7的产品良率均高于对比例1，说明采用本发明的方法能够有效改善光刻标记对准精度，进而提高产品良率。实施例5-7的产品良率高于实施例3和4，说明采用本发明优选地初始标记深度对于光刻标记对准精度的改善更好，对准精度更高，因此产品良率更高。
尽管已用具体实施例来说明和描述了本发明，然而应意识到，在不背离本发明的精神和范围的情况下可以作出许多其它的更改和修改。因此，这意味着在所附权利要求中包括属于本发明范围内的所有这些变化和修改。

Claims (11)

1.一种改善光刻标记对准精度的方法，其特征在于，包括以下步骤：
(a)对具有初始标记的外延片进行离子注入，离子注入的位置为初始标记的底部，注入的离子元素至少为一种；所述离子元素包括惰性元素，和/或，与第二次外延生长时的掺杂元素同族的元素；
具有初始标记的外延片主要由以下工艺制备得到：在衬底上进行第一次外延生长，形成第一外延层，得到外延片；然后对外延片进行光刻和刻蚀，形成初始标记，得到具有初始标记的外延片；
(b)依次进行第二次外延生长、第三次外延生长、光刻和刻蚀的步骤，刻蚀时在初始标记区域之外形成对位标记。
2.根据权利要求1所述的改善光刻标记对准精度的方法，其特征在于，离子注入的剂量为1.0×e12～1.0×e16离子/平方厘米。
3.根据权利要求1所述的改善光刻标记对准精度的方法，其特征在于，所述惰性元素包括氩元素。
4.根据权利要求1所述的改善光刻标记对准精度的方法，其特征在于，外延片中第一外延层的厚度为10～20μm。
5.根据权利要求1所述的改善光刻标记对准精度的方法，其特征在于，第一外延层的电阻率为9～50Ω·cm。
6.根据权利要求1所述的改善光刻标记对准精度的方法，其特征在于，初始标记的深度为0.8～1.5μm。
7.根据权利要求1所述的改善光刻标记对准精度的方法，其特征在于，第二次外延生长后形成的第二外延层和第三次外延生长后形成的第三外延层的厚度均为6～12μm。
8.根据权利要求1所述的改善光刻标记对准精度的方法，其特征在于，第二外延层和第三外延层的电阻率均为9～50Ω·cm。
9.根据权利要求1-8任一项所述的改善光刻标记对准精度的方法，其特征在于，包括以下步骤：
(a)在衬底上进行第一次外延生长，形成第一外延层，得到外延片；
(b)对外延片进行光刻和刻蚀，形成初始标记，得到具有初始标记的外延片；
(c)对具有初始标记的外延片进行离子注入，离子注入的位置为初始标记的底部，注入的离子元素至少为一种；所述离子元素包括惰性元素，和/或，与第二次外延生长时的掺杂元素同族的元素；
(d)在第一外延层上进行第二次外延生长形成第二外延层；
(e)在第二外延层上进行第三次外延生长形成第三外延层；
(f)再次进行光刻和刻蚀，刻蚀时在初始标记区域之外形成对位标记。
10.一种超级结产品的制备方法，其特征在于，包括权利要求1-9任一项所述的改善光刻标记对准精度的方法。
11.采用权利要求10所述的超级结产品的制备方法制备得到的超级结产品。
CN201710981009.9A 2017-10-17 2017-10-17 改善光刻标记对准精度的方法、超级结产品的制备方法及超级结产品 Active CN107706148B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710981009.9A CN107706148B (zh) 2017-10-17 2017-10-17 改善光刻标记对准精度的方法、超级结产品的制备方法及超级结产品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710981009.9A CN107706148B (zh) 2017-10-17 2017-10-17 改善光刻标记对准精度的方法、超级结产品的制备方法及超级结产品

Publications (2)

Publication Number Publication Date
CN107706148A CN107706148A (zh) 2018-02-16
CN107706148B true CN107706148B (zh) 2020-09-08

Family

ID=61181815

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710981009.9A Active CN107706148B (zh) 2017-10-17 2017-10-17 改善光刻标记对准精度的方法、超级结产品的制备方法及超级结产品

Country Status (1)

Country Link
CN (1) CN107706148B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110634897B (zh) * 2019-09-05 2021-09-14 成都微光集电科技有限公司 一种背照式近红外像素单元及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6589336B1 (en) * 1999-11-10 2003-07-08 Shin-Etsu Handotai Co., Ltd. Production method for silicon epitaxial wafer and silicon epitaxial wafer

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007201499A (ja) * 2007-04-06 2007-08-09 Denso Corp 半導体基板およびその製造方法
JP5560931B2 (ja) * 2010-06-14 2014-07-30 富士電機株式会社 超接合半導体装置の製造方法
JP6142496B2 (ja) * 2012-10-12 2017-06-07 富士電機株式会社 半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6589336B1 (en) * 1999-11-10 2003-07-08 Shin-Etsu Handotai Co., Ltd. Production method for silicon epitaxial wafer and silicon epitaxial wafer

Also Published As

Publication number Publication date
CN107706148A (zh) 2018-02-16

Similar Documents

Publication Publication Date Title
TWI584477B (zh) 利用氣體團簇離子束形成暫置鰭片
DE102015108832B4 (de) Verfahren zum Herstellen einer bipolaren Transistorstruktur
DE102013022484B3 (de) Metalloxidhalbleitereinrichtungen
DE102008046400A1 (de) CMOS-Bauelement mit MOS-Transistoren mit abgesenkten Drain- und Sourcebereichen und einem Si/Ge-Material in den Drain- und Sourcebereichen des PMOS-Transistors
US20120184092A1 (en) Method for manufacturing silicon carbide semiconductor device
DE102015204411B4 (de) Transistor und Verfahren zur Herstellung eines Transistors
CN107706148B (zh) 改善光刻标记对准精度的方法、超级结产品的制备方法及超级结产品
CN115332329A (zh) 一种深缓冲层高密度沟槽的igbt器件及其制备方法
EP2737539B1 (en) High voltage mosfet and method of making the same
DE102018216139B4 (de) Ldmos-finfet-strukturen mit mehreren gatestrukturen und verfahren zu ihrer herstellung
CN113412536A (zh) 制作宽带隙半导体器件时高能量植入期间掩蔽的系统和方法
US8076754B2 (en) Silicide-interface polysilicon resistor
CN104637811B (zh) 晶体管制造方法和晶体管
JPH0521448A (ja) 半導体装置の製造方法
JPS60113472A (ja) 半導体装置の製造方法
JP5245180B2 (ja) 半導体装置の製造方法
DE102010001405B4 (de) Verfahren zur Herstellung eines Halbleiterelements mit einer Substratsdiode mit geringen Fluktuationen
CN110649019A (zh) 一种集成碳化硅晶体管及其制造方法
US20180076038A1 (en) Method For Producing Two N-Type Buried Layers In An Integrated Circuit
US5179030A (en) Method of fabricating a buried zener diode simultaneously with other semiconductor devices
CN111696854B (zh) 半导体器件的制造方法
CN107452629B (zh) 功率半导体器件及其制造方法
CN102881588A (zh) 一种双极结型晶体管的制作方法
JPS5878457A (ja) 半導体装置の製造方法
CN106935498B (zh) 绝缘栅双极晶体管的背面场栏的低温氧化层制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant