JPS63313861A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS63313861A JPS63313861A JP15055787A JP15055787A JPS63313861A JP S63313861 A JPS63313861 A JP S63313861A JP 15055787 A JP15055787 A JP 15055787A JP 15055787 A JP15055787 A JP 15055787A JP S63313861 A JPS63313861 A JP S63313861A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- thickness
- epitaxial
- epitaxial layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 15
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 238000009792 diffusion process Methods 0.000 claims abstract description 20
- 238000000034 method Methods 0.000 claims abstract description 6
- 239000012535 impurity Substances 0.000 claims abstract description 3
- 239000013078 crystal Substances 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 abstract description 6
- 241000238557 Decapoda Species 0.000 description 17
- 241000143060 Americamysis bahia Species 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 1
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特に半導体装置
の基板の製造方法に関する。
の基板の製造方法に関する。
本発明は、半導体基板上にエピタキシャル成長により基
板を製造する工程に於いて、埋め込み拡散層領域の形成
とエピタキシャル成長とを交互に複数回行うことで、実
質的なエピタキシャル層の厚みを、部分的に変えること
ができるようにしたものである。
板を製造する工程に於いて、埋め込み拡散層領域の形成
とエピタキシャル成長とを交互に複数回行うことで、実
質的なエピタキシャル層の厚みを、部分的に変えること
ができるようにしたものである。
従来例を第１図に示す。１０１０基板上に１０２の埋め
込み拡散層を設け、その後１０３のエピタキシャル層（
エビ層）を形成したものである。
込み拡散層を設け、その後１０３のエピタキシャル層（
エビ層）を形成したものである。
この図かられかるようにエビ層の厚みは基板全体にわた
ってほぼ一定である。これに対して第２図のように、基
板２０１に２０２の溝を掘り２０３のエビ層を形成した
ものが提案されている。しかしこの場合には、溝の側面
部からのエビ層成長がその周辺部の結晶性を乱し、よい
結果は得られていない。
ってほぼ一定である。これに対して第２図のように、基
板２０１に２０２の溝を掘り２０３のエビ層を形成した
ものが提案されている。しかしこの場合には、溝の側面
部からのエビ層成長がその周辺部の結晶性を乱し、よい
結果は得られていない。
本発明の目的は、従来例第２図のような結晶性の乱れ等
を生ずることな（、エビ層の厚みが部分的に装えである
半導体基板を提供することにある。
を生ずることな（、エビ層の厚みが部分的に装えである
半導体基板を提供することにある。
本発明の半導体装置の製造方法は、埋め込み層−のため
の高濃度の不純物拡散層の形成と、エビ層成長を交互に
最低２回以上行うものである。
の高濃度の不純物拡散層の形成と、エビ層成長を交互に
最低２回以上行うものである。
本発明の実施例を第３図、第４図に示す。第３図には、
基板３０１上に３０２の埋め込み拡散層と３０３のエビ
層を成長したものを示す。次に第４図に示すように、新
たな埋め込み拡散層４０１を形成し更に、４０２の２回
目のエビ層成長を行う。図から容易にわかるように、４
０１上のエビ層の厚みが他の部分に較べて薄くでき、エ
ビ層の厚みが部分的に違う基板を得ることができる。ま
た必要なら、３０３のエビ層厚と熱工程を調整すること
により、４０１の拡散層とその下の拡散層を接触させる
ことも可能である。本実施例では、埋め込み拡散層形成
とエビ層成長を２回交互に繰り返したもので、 これを
更に繰り返すことにより、種々のエビ層厚を部分的にも
つ基板も得ることが可能である。
基板３０１上に３０２の埋め込み拡散層と３０３のエビ
層を成長したものを示す。次に第４図に示すように、新
たな埋め込み拡散層４０１を形成し更に、４０２の２回
目のエビ層成長を行う。図から容易にわかるように、４
０１上のエビ層の厚みが他の部分に較べて薄くでき、エ
ビ層の厚みが部分的に違う基板を得ることができる。ま
た必要なら、３０３のエビ層厚と熱工程を調整すること
により、４０１の拡散層とその下の拡散層を接触させる
ことも可能である。本実施例では、埋め込み拡散層形成
とエビ層成長を２回交互に繰り返したもので、 これを
更に繰り返すことにより、種々のエビ層厚を部分的にも
つ基板も得ることが可能である。
本発明では、通常用いられている埋め込み拡散層形成及
びエビ層成長技術を用いており、従来例第２図に示した
方法による結晶性の乱れや、基板の溝掘り工程などがな
く、簡便にかっ、品質のよい基板を提供できる。
びエビ層成長技術を用いており、従来例第２図に示した
方法による結晶性の乱れや、基板の溝掘り工程などがな
く、簡便にかっ、品質のよい基板を提供できる。
また本基板の応用としては、エビ層の厚みの薄い基板が
望まれる高速バイポーラトランジスタとエビ層の厚みが
厚い基板を必要とする高耐圧バイポーラトランジスタを
同一基板に形成したデバイスや、ＭＯＳトランジス゛り
と高速バイポーラトランジスタとを同一基板に形成した
デバイスなど中広い応用が考えられる。
望まれる高速バイポーラトランジスタとエビ層の厚みが
厚い基板を必要とする高耐圧バイポーラトランジスタを
同一基板に形成したデバイスや、ＭＯＳトランジス゛り
と高速バイポーラトランジスタとを同一基板に形成した
デバイスなど中広い応用が考えられる。
第１図は、従来の半導体装置のエビ基板を示す断面図。
第２図は、従来の別の半導体装置のエビ基板を示す断面
図。 第３図、第４図は、本発明の実施例を示す半導体装置の
主要断面図。 １０１・・・半導体基板 １０２・・・埋め込み拡散層 １０３・・・エビ層 ２０１・・・半導体基板 ２０１・・・基板上の溝 ２０３・・・エビ層 ３０１・・・半導体基板 ３０２・・・埋め込み拡散層 ３０３・・・エビ層 ４０１・・・埋め込み拡散層 ４０２・・・エビ層 以 上
図。 第３図、第４図は、本発明の実施例を示す半導体装置の
主要断面図。 １０１・・・半導体基板 １０２・・・埋め込み拡散層 １０３・・・エビ層 ２０１・・・半導体基板 ２０１・・・基板上の溝 ２０３・・・エビ層 ３０１・・・半導体基板 ３０２・・・埋め込み拡散層 ３０３・・・エビ層 ４０１・・・埋め込み拡散層 ４０２・・・エビ層 以 上
Claims (1)
- 半導体基板上にエピタキシャル成長により、単結晶半導
体膜を形成する工程に於いて、高濃度の不純物拡散領域
を形成する工程とエピタキシャル成長工程とを交互に最
低２回以上行うことを特徴とする半導体装置の製造方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15055787A JPS63313861A (ja) | 1987-06-17 | 1987-06-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15055787A JPS63313861A (ja) | 1987-06-17 | 1987-06-17 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63313861A true JPS63313861A (ja) | 1988-12-21 |
Family
ID=15499484
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15055787A Pending JPS63313861A (ja) | 1987-06-17 | 1987-06-17 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63313861A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001035452A1 (fr) * | 1999-11-10 | 2001-05-17 | Shin-Etsu Handotai Co., Ltd. | Plaquette epitaxiee de silicium et son procede de production |
-
1987
- 1987-06-17 JP JP15055787A patent/JPS63313861A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001035452A1 (fr) * | 1999-11-10 | 2001-05-17 | Shin-Etsu Handotai Co., Ltd. | Plaquette epitaxiee de silicium et son procede de production |
| EP1152458A1 (en) * | 1999-11-10 | 2001-11-07 | Shin-Etsu Handotai Co., Ltd | Production method for silicon epitaxial wafer and silicon epitaxial wafer |
| US6589336B1 (en) | 1999-11-10 | 2003-07-08 | Shin-Etsu Handotai Co., Ltd. | Production method for silicon epitaxial wafer and silicon epitaxial wafer |
| EP1152458A4 (en) * | 1999-11-10 | 2006-06-07 | Shinetsu Handotai Kk | SILICON EPITAXIAL DISC AND ITS MANUFACTURE |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0271247A3 (en) | A mos field effect transistor and a process for fabricating the same | |
| JPS6052037A (ja) | 半導体装置の製法 | |
| CN85104551A (zh) | 在硅衬底上形成隔离硅区和场效应器件的工艺过程 | |
| KR910008872A (ko) | 반도체 소자와 그 제조방법 | |
| JPS63313861A (ja) | 半導体装置の製造方法 | |
| JPS6351622A (ja) | 半導体膜の製造方法 | |
| JPS63133678A (ja) | 縦型電界効果トランジスタの製造方法 | |
| JPS63296281A (ja) | 半導体装置 | |
| JPS60144949A (ja) | 半導体装置の製造方法 | |
| JPS63313860A (ja) | 半導体装置 | |
| JPS5856323A (ja) | 半導体基板の製造方法 | |
| JPS62274662A (ja) | Ｍｉｓ型半導体装置 | |
| JPS60117755A (ja) | 半導体装置の製造方法 | |
| JPS62105481A (ja) | 半導体素子の製造方法 | |
| JPH0360076A (ja) | 縦型電界効果トランジスタの製造方法 | |
| JPS61182241A (ja) | 誘電体分離形半導体装置の製造方法 | |
| JPH0213828B2 (ja) | ||
| JP2606414B2 (ja) | 半導体装置の製造方法 | |
| JPS5911684A (ja) | 半導体装置の埋込みゲ−ト形成法 | |
| KR970024293A (ko) | Mosfet 및 그 제조방법 | |
| JPS59214250A (ja) | 半導体装置 | |
| JPH03123031A (ja) | 接続構造の形成方法 | |
| JPS61247072A (ja) | 薄膜トランジスタ | |
| JPS63173362A (ja) | 半導体装置の製造方法 | |
| JPS613424A (ja) | 誘電体分離基板 |