JP2606414B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2606414B2 JP2606414B2 JP14698090A JP14698090A JP2606414B2 JP 2606414 B2 JP2606414 B2 JP 2606414B2 JP 14698090 A JP14698090 A JP 14698090A JP 14698090 A JP14698090 A JP 14698090A JP 2606414 B2 JP2606414 B2 JP 2606414B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon layer
- oxide film
- semiconductor device
- contact
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体装置の製造方法に関するものであ
る。
る。
〔従来の技術〕 第２図（ａ）〜（ｃ）は、例えば従来の３次元素子の
製造方法を示す断面図であり、この図において、１はシ
リコン基板、２はこのシリコン基板１と絶縁する酸化
膜、３はMOSトランジスタのソース／ドレインとなるシ
リコン層（N+領域）、５はゲート電極（ポリシリコ
ン）、６は酸化膜、6aはゲート酸化膜、７はアルミ配
線、８はコンタクト穴、９は空間である。
製造方法を示す断面図であり、この図において、１はシ
リコン基板、２はこのシリコン基板１と絶縁する酸化
膜、３はMOSトランジスタのソース／ドレインとなるシ
リコン層（N+領域）、５はゲート電極（ポリシリコ
ン）、６は酸化膜、6aはゲート酸化膜、７はアルミ配
線、８はコンタクト穴、９は空間である。
次に、製造方法について説明する。
第２図（ａ）は、MOSトランジスタのゲートおよびシ
リコン層３を形成後の形状を示す断面図である。第２図
（ｃ）のように、シリコン層３とアルミ配線７を接触さ
せて配線する必要があり、かつ第２図（ｂ）に示すよう
に、MOSトランジスタの上に酸化膜６を堆積させ、その
酸化膜６にコンタクト穴８を形成するためにエッチング
する。この酸化膜６のエッチングは、シリコン層３と酸
化膜６とのエッチング速度の比が大きくないことや、３
次元構造のSOI（Si On Insulator）トランジスタである
ため、シリコン層３の膜厚が0.1μｍと薄いため、シリ
コン層３までエッチングされてしまい、その後にアルミ
配線７を堆積させると、第２図（ｃ）に示すように、シ
リコン層３とアルミ配線７との接触部分に空間９ができ
てしまう。このため、接触抵抗が大きくなり、かつ接触
不良の原因になり、半導体装置の製造歩留りが低下す
る。
リコン層３を形成後の形状を示す断面図である。第２図
（ｃ）のように、シリコン層３とアルミ配線７を接触さ
せて配線する必要があり、かつ第２図（ｂ）に示すよう
に、MOSトランジスタの上に酸化膜６を堆積させ、その
酸化膜６にコンタクト穴８を形成するためにエッチング
する。この酸化膜６のエッチングは、シリコン層３と酸
化膜６とのエッチング速度の比が大きくないことや、３
次元構造のSOI（Si On Insulator）トランジスタである
ため、シリコン層３の膜厚が0.1μｍと薄いため、シリ
コン層３までエッチングされてしまい、その後にアルミ
配線７を堆積させると、第２図（ｃ）に示すように、シ
リコン層３とアルミ配線７との接触部分に空間９ができ
てしまう。このため、接触抵抗が大きくなり、かつ接触
不良の原因になり、半導体装置の製造歩留りが低下す
る。
上記のような従来の半導体装置の製造方法は、シリコ
ン層３と、酸化膜６のエッチング速度の選択比に大きな
差がないため、コンタクト穴８の形成時にシリコン層３
のサイドが図示のようにエッチングされ、その後に形成
するアルミ配線７との間に空間９が形成されてしまい、
これが原因となって接触抵抗の増大および接触不良の発
生を伴い、したがって高歩留りに半導体装置が得られな
い等の問題点があった。
ン層３と、酸化膜６のエッチング速度の選択比に大きな
差がないため、コンタクト穴８の形成時にシリコン層３
のサイドが図示のようにエッチングされ、その後に形成
するアルミ配線７との間に空間９が形成されてしまい、
これが原因となって接触抵抗の増大および接触不良の発
生を伴い、したがって高歩留りに半導体装置が得られな
い等の問題点があった。
この発明は、上記のような問題点を解消するためにな
されたもので、接触不良がでないような半導体装置の製
造方法を得ることを目的とする。
されたもので、接触不良がでないような半導体装置の製
造方法を得ることを目的とする。
この発明に係る半導体装置の製造方法は、コンタクト
穴をエッチングにより開けた後、このエッチングでエッ
チングされた薄いシリコン層のエッチング部分にエピタ
キシャル成長により、新たにシリコン部を成長させ、そ
の後、配線物質を堆積するものである。
穴をエッチングにより開けた後、このエッチングでエッ
チングされた薄いシリコン層のエッチング部分にエピタ
キシャル成長により、新たにシリコン部を成長させ、そ
の後、配線物質を堆積するものである。
この発明においては、酸化物とシリコン層をエッチン
グした後、このシリコン層のエッチング部分に新たにシ
リコン部をエピタキシャル成長させることにより、その
後堆積するアルミ配線との接触面積が大きくなり、接触
不良をなくす。
グした後、このシリコン層のエッチング部分に新たにシ
リコン部をエピタキシャル成長させることにより、その
後堆積するアルミ配線との接触面積が大きくなり、接触
不良をなくす。
以下、この発明の一実施例を第１図（ａ），（ｂ）に
ついて説明する。
ついて説明する。
第１図において、１はシリコン基板、２はこのシリコ
ン基板１と絶縁する酸化膜、３はMOSトランジスタのソ
ース／ドレインとなるシリコン層（N+領域）、４は前記
シリコン層３のエッチング部分に新たにエピタキシャル
成長により形成したシリコン部、５はゲート電極（ポリ
シリコン）、６は酸化膜、6aはゲート酸化膜、７はアル
ミ配線、８はコンタクト穴である。
ン基板１と絶縁する酸化膜、３はMOSトランジスタのソ
ース／ドレインとなるシリコン層（N+領域）、４は前記
シリコン層３のエッチング部分に新たにエピタキシャル
成長により形成したシリコン部、５はゲート電極（ポリ
シリコン）、６は酸化膜、6aはゲート酸化膜、７はアル
ミ配線、８はコンタクト穴である。
この製造方法は、第１図（ａ）に示すように、酸化膜
６をエッチングして、コンタクト穴８を開ける場合、シ
リコン層３も同時にエッチングしてしまうので、その
後、エピタキシャル成長により、そのエッチング部分に
シリコン部４を成長させる。その後、アルミ配線７を堆
積させると、第１図（ｂ）のようになり、シリコン層３
とアルミ配線７との接触面積が増え、接触抵抗が低くな
り、接触不良が低減する。
６をエッチングして、コンタクト穴８を開ける場合、シ
リコン層３も同時にエッチングしてしまうので、その
後、エピタキシャル成長により、そのエッチング部分に
シリコン部４を成長させる。その後、アルミ配線７を堆
積させると、第１図（ｂ）のようになり、シリコン層３
とアルミ配線７との接触面積が増え、接触抵抗が低くな
り、接触不良が低減する。
以上説明したように、この発明は、コンタクト穴をエ
ッチングにより開けた後、このエッチングでエッチング
された薄いシリコン層のエッチング部分にエピタキシャ
ル成長により、新たにシリコン部を成長させ、その後、
配線物質を堆積するので、シリコン層とアルミ配線との
接触面積が大きくなり、コンタクト抵抗を低くでき、接
触不良をなくすことができ、製造の歩留りの向上が図れ
る。
ッチングにより開けた後、このエッチングでエッチング
された薄いシリコン層のエッチング部分にエピタキシャ
ル成長により、新たにシリコン部を成長させ、その後、
配線物質を堆積するので、シリコン層とアルミ配線との
接触面積が大きくなり、コンタクト抵抗を低くでき、接
触不良をなくすことができ、製造の歩留りの向上が図れ
る。
第１図はこの発明の一実施例による半導体装置の製造方
法を説明する断面図、第２図は従来の半導体装置の製造
方法を説明する断面図である。 図において、１はシリコン基板、２は酸化膜、３はシリ
コン層、４はシリコン部、５はゲート電極、６は酸化
膜、6aはゲート酸化膜、７はアルミ配線、８はコンタク
ト穴である。 なお、各図中の同一符号は同一または相当部分を示す。
法を説明する断面図、第２図は従来の半導体装置の製造
方法を説明する断面図である。 図において、１はシリコン基板、２は酸化膜、３はシリ
コン層、４はシリコン部、５はゲート電極、６は酸化
膜、6aはゲート酸化膜、７はアルミ配線、８はコンタク
ト穴である。 なお、各図中の同一符号は同一または相当部分を示す。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/40 (72)発明者 高橋 武人 兵庫県伊丹市瑞原４丁目１番地 三菱電 機株式会社エル・エス・アイ研究所内 (56)参考文献 特開 平２−58872（ＪＰ，Ａ) 特開 平２−220475（ＪＰ，Ａ)
Claims (1)
- 【請求項１】基板上に酸化膜を介して薄いシリコン層を
形成したSOI構造の３次元素子であって、その上に形成
した酸化膜にコンタクト穴をあけて前記基板上の薄いシ
リコン層と配線物質を接触させる半導体装置の製造方法
において、前記コンタクト穴をエッチングにより開けた
後、このエッチングでエッチングされた前記薄いシリコ
ン層のエッチング部分にエピタキシャル成長により、シ
リコンを成長させ、その後、前記配線物質を堆積するこ
とを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14698090A JP2606414B2 (ja) | 1990-06-04 | 1990-06-04 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14698090A JP2606414B2 (ja) | 1990-06-04 | 1990-06-04 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0438874A JPH0438874A (ja) | 1992-02-10 |
| JP2606414B2 true JP2606414B2 (ja) | 1997-05-07 |
Family
ID=15419908
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14698090A Expired - Lifetime JP2606414B2 (ja) | 1990-06-04 | 1990-06-04 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2606414B2 (ja) |
-
1990
- 1990-06-04 JP JP14698090A patent/JP2606414B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0438874A (ja) | 1992-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04106932A (ja) | バイポーラトランジスタの製造方法 | |
| JPH03114233A (ja) | 半導体装置およびその製造方法 | |
| JPS6046074A (ja) | 電界効果トランジスタの製造方法 | |
| JPS6321351B2 (ja) | ||
| JPS5873156A (ja) | 半導体装置 | |
| JP3489602B2 (ja) | 半導体装置およびその製造方法 | |
| JP2606414B2 (ja) | 半導体装置の製造方法 | |
| JP2653092B2 (ja) | 相補型薄膜トランジスタ及びその製造方法 | |
| JPH0758785B2 (ja) | 縦型電界効果トランジスタの製造方法 | |
| JP2672596B2 (ja) | 半導体装置の製造方法 | |
| JPS60144950A (ja) | 半導体装置の製造方法 | |
| JPS5828731B2 (ja) | ゼツエンキバンジヨウヘノ シリコンソウサクセイホウホウ | |
| JPH0462847A (ja) | 半導体装置及びその製造方法 | |
| JP2515040B2 (ja) | 半導体装置およびその製造方法 | |
| JPH02207534A (ja) | 半導体装置 | |
| JPS61220466A (ja) | 半導体集積回路装置の製造方法 | |
| JPH03175676A (ja) | 半導体装置 | |
| JPH0666275B2 (ja) | 半導体装置の製造方法 | |
| JPH0797634B2 (ja) | 電界効果トランジスタとその製造方法 | |
| JPH03155166A (ja) | 薄膜半導体素子 | |
| JPS62235778A (ja) | 半導体装置の製造方法 | |
| JPS6376374A (ja) | 半導体装置の製造方法 | |
| JPS59204251A (ja) | 小配線容量の半導体装置 | |
| JPS63152170A (ja) | 半導体装置の製造方法 | |
| JPH11307541A (ja) | 半導体装置及びその製造方法 |