KR100760514B1 - 실리콘 에피택셜 웨이퍼의 제조 방법 및 실리콘 에피택셜웨이퍼 - Google Patents

실리콘 에피택셜 웨이퍼의 제조 방법 및 실리콘 에피택셜웨이퍼 Download PDF

Info

Publication number
KR100760514B1
KR100760514B1 KR1020017008504A KR20017008504A KR100760514B1 KR 100760514 B1 KR100760514 B1 KR 100760514B1 KR 1020017008504 A KR1020017008504 A KR 1020017008504A KR 20017008504 A KR20017008504 A KR 20017008504A KR 100760514 B1 KR100760514 B1 KR 100760514B1
Authority
KR
South Korea
Prior art keywords
layer
ion implantation
epitaxial layer
epitaxial
silicon
Prior art date
Application number
KR1020017008504A
Other languages
English (en)
Other versions
KR20010101374A (ko
Inventor
에바라고지
오세히로키
가사하라야스오
Original Assignee
신에쯔 한도타이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쯔 한도타이 가부시키가이샤 filed Critical 신에쯔 한도타이 가부시키가이샤
Publication of KR20010101374A publication Critical patent/KR20010101374A/ko
Application granted granted Critical
Publication of KR100760514B1 publication Critical patent/KR100760514B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743—Making of internal connections, substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7809—Vertical DMOS transistors, i.e. VDMOS transistors having both source and drain contacts on the same surface, i.e. Up-Drain VDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

이온주입후의 결정회복을 위한 열처리를 수소분위기 중에서 행함으로써 주입전 산화처리를 행하지 않더라도 이온주입층(71,72)에의 면거칠기 발생이 극히 효과적으로 억제된다. 그 결과, 매립이온주입층(71',72')을 갖는 에피택셜 웨이퍼의 제조 방법에 있어서, 주입전 산화처리의 생략, 나아가 포토레지스트막만을 마스크 (64)로서 사용한 이온주입이 실현된다. 주입전 산화를 포함한 에피택셜층(3)에의 적극적 산화막 형성처리가 배제되는 결과, 매립이온주입층(71',72')에 첨가되는 열이력 횟수가 감소하여 가로방향 확산이 효과적으로 억제된다. 또, 산화막 형성/제거가 불필요해지는 결과 에피택셜 웨이퍼 제조의 공정수를 극적으로 저감할 수 있다.
Figure 112001016351416-pct00001
실리콘 에피택셜 웨이퍼, 이온주입, 이온매립층, 인, 붕소

Description

실리콘 에피택셜 웨이퍼의 제조 방법 및 실리콘 에피택셜 웨이퍼{PRODUCTION METHOD FOR SILICON EPITAXIAL WAFER AND SILICON EPITAXIAL WAFER}
본 발명은 실리콘 에피택셜 웨이퍼의 제조 방법과, 그에 따라 제조되는 에피택셜 웨이퍼에 관한 것이다. 더 상세하게는, 실리콘 에피택셜층에 이온주입 후 다시 실리콘 에피택셜층을 기체상 성장시킴으로써 매립층을 형성하는, 에피택셜 웨이퍼의 제조 방법 및 그에 따라 제조되는 에피택셜 웨이퍼에 관한 것이다.
실리콘 단결정 기판 위에 실리콘 단결정 박막을 기체상 에피택셜 성장시킨 실리콘 에피택셜 웨이퍼(이하, 단순히「에피택셜 웨이퍼」라고도 함) 중에 있어서, 그 실리콘 단결정 박막(이하,「실리콘 에피택셜층」또는 단순히「에피택셜층」이라고도 함)에 이온주입법으로 불순물 원소의 이온주입층을 형성하고, 또 다른 에피택셜층을 그 위에 형성하여 매립층으로 하는 기술이 가령 특개평 1-105557호 공보에 의해 이미 알려져 있다. 그 공보에는 일례로 에피택셜 웨이퍼에 CMOS 회로를 만들어 넣는 공정이 개시되어 있다.
에피택셜 웨이퍼에 종형 MOSFET이나 종형 바이폴라트랜지스터 등의 소자를 만들어 넣은 때에, 깊이 방향으로 긴 불순물 첨가영역(이하, 본 명세서에는「세로방향 첨가영역」또는「세로방향 불순물 첨가영역」이라 함)을 형성하지 않으면 안 될 경우가 있다. 가령, 소자를 다른 영역에서 절연 분리하기 위한 소자분리영역(상기 공보에는 그 공보 도 1의 소자분리영역 3, 4)이나, 웨이퍼 중에 매립형성된 고농도 불순물 확산층의 도전로를 형성하는 불순물 첨가영역(상기 공보에는 그 공보 도 1의 드레인영역 6, 6a)이 이「세로방향 첨가영역」에 해당한다.
가령 에픽택셜층이 단일의 비교적 두꺼운층으로 형성되어 있을 경우, 직접적 이온주입으로는 에피택셜층을 관통하는 세로방향 첨가영역 형성이 곤란해지는 경우가 있다. 이 경우, 기판 표면에 이온주입층을 형성해 두고, 에피택셜층의 성장 후에 층표면에 다른 이온주입층을 형성하고, 그후의 확산열처리에 의해 양이온주입에 기초한 불순물 첨가영역을 서로 확산시켜서 접속·일체화하는 수법이 취해진다. 그러나, 이 방법도 세로방향의 확산거리가 너무 긴 경우에는 가로방향의 확산영역이 많이 필요하고, 소자축소 등을 도모하는데 있어 지장이 생기는 결점이 있다. 그래서, 상기 공보에는 단일의 비교적 두꺼운 에피택셜층 대신 비교적 얇은 에피택셜층 성장공정을 복수회 행하여, 각 에피택셜층의 형성공정마다 소요 부분에 불순물을 첨가하고, 또 확산열처리를 실시함으로써 최종 에피택셜층에서 필요한 깊이까지 불순물이 첨가된 부분이 겹쳐 일치되게 하는 기술이 개시되어 있다. 비교적 얇은 에피택셜층마다 이온주입층이 형성되므로 세로방향 확산거리가 짧아도 되고, 결과로서 가로방향 확산이 억제됨과 동시에 열처리 시간도 단축되는 이점이 기술되어 있다.
그런데, 상기 공보에 개시된 기술은 에피택셜층의 특정 영역에 불순물 이온을 선택적으로 주입하기 때문에, 에피택셜층 위에 형성한 산화물 피막을 마스크로 사용하고 있다(이하,「이온주입 마스크용 산화막」이라 함). 이온주입 마스크용 산화막은 에피택셜층 표면을 열산화함으로써 형성되기 때문에, 복수의 에피택셜층 각각에 이온주입층을 형성한 경우, 에피택셜층의 층수 만큼 산화막 형성을 위한 열이력이 가해진다(제 1 열이력).
또, 이온주입층에는 고에너지로 이온을 주입함으로써 결정손상(결함)이 생기므로 이온주입 후에 그 결정손상 회복을 위한 열처리(이하,「결정회복 열처리」라함)도 필요하고, 그 열처리에 따른 열이력도 이온주입 회수 만큼 가해진다(제 2 열이력). 또, 도 12a와 같이, 이온주입 마스크용 산화막을 에칭제거하여 형성되는 패턴 개구부에 직접 이온주입하고, 또한 결정회복 열처리(일반적으로 질소분위기 등의 불활성 분위기 중에서 행한다)를 행하면, 이온주입이 실시된 영역의 표면에 면거칠기가 생기기 쉽다. 그래서, 통상 동도 b와 같이, 에칭에 의해 노출한 에피택셜층 표면에 면거칠기 방지용의 얇은 산화막을 형성하는 처리가 이온주입 처리에 앞서 행해진다(소위「주입전 산화처리」). 이 산화막 형성도 에피택셜층의 열산화에 의해 행해지므로 거기에 따른 열이력이 이온주입 회수 만큼 다시 가해진다(제 3 열이력). 또한, 이온주입층 위에 다른 에피택셜층을 기체상 성장하여 매립층을 형성할 때, 에피택셜 웨이퍼는 고온으로 가열되므로 기체상 성장에 따른 열이력이 에피택셜층의 수 만큼 가해진다(제 4 열이력).
따라서, 상기 공보에 기재된 기술은 형성된 이온주입층에 이와 같은 4 종류의 열이력이 각 에피택셜층의 형성과 이온주입의 사이클마다 반복하여 가해지므로 그 이온주입층에 기초하여 형성되는 세로방향 첨가영역은 반드시 가로방향 확산이 억제된 것은 아니라는 문제가 있다. 가령, 도 6a와 같이, 복수의 에피택셜층(103a∼103c)의 각 층간에 이온주입층(101,102)을 형성할 경우, 에피택셜층(103a∼103c) 및 이온주입층(101,102)을 형성한 단계에서 이미 다수회의 열이력이 가해짐으로써 확산영역(101a,102a)은 상당이 확장된다. 그리고, 동도 b와 같이, 다시 확산열처리를 실시하여, 세로방향으로 이온주입층이 접속한 세로방향 첨가영역(105)으로 할 경우는 가로방향의 확산이 더욱 진행한 (105a,105b)가 된다. 특히, 하층측의 이온주입층(101)일수록 에피택셜층과 이온주입층이 형성될 때마다 반복하여 가해지는 열이력이 많아지므로 가로방향의 확산이 상층측에 비해 심해진다.
더 구체적으로는, 도 6c와 같이, 에피택셜층(103)의 층간에 형성되는 이온주입층(101)은 하층측에 위치하는 것일수록 퍼짐이 큰 불균일한 것이 되어버려, 세로방향으로 확산하여 이미 어느 정도 연결된 구조로 되어 버린다(특히, 하층측의 이온주입층). 그 결과, 도 6d와 같이, 계속되는 확산열처리에 의해 얻어지는 세로방향 첨가영역(105)은 하측일수록 굵어지는 불균일한 크기의 것 밖에 얻어지지 않게 되어 버린다. 또, 동일한 에피택셜층에 서로 도전형이 다른 이온주입층(가령, n형과 p형)을 형성할 경우, 이온주입 마스크용 산화막 형성, 주입전 산화처리 및 결정회복 열처리의 사이클을 각 도전형의 이온주입 패턴마다 반복할 필요가 생기므로 상기 문제는 더욱 심각하게 된다.
한편, 상기 특개평 1-105557호 공보에 개시된 기술은 이온주입 마스크용 산화막 형성, 주입전 산화처리 및 결정회복열처리의 사이클을 몇번이나 반복하기 때문에, 그 공정수의 많음에 따른 저생산성도 큰 문제의 하나이다. 이 경우, 상기 공 정 이외에도 다음과 같은 파생 공정이 필연적으로 포함되므로 저생산성 문제가 실제로는 더 크다는 것은 말할나위 없다.
(1) 이온주입 마스크용 산화막 형성에 있어서는, 오염물질 제거 및 결함 없는 패턴 형성을 행하기 위하여 산화전 세정이 필요하다.
(2) 이온주입 마스크를 형성할 때는, 패턴 위치맞춤을 행하기 위한 마크(소위 얼라이먼트 마크)로서 단차 또는 오목부를 입체적으로 형성하는 것이 행해지고 있다. 이같은 입체적 마크(이하,「입체마크」라 함)는 에피택셜층을 1층 형성할 때마다, 그때마다 다시 형성하고 있다.
(3) 실리콘 에피택셜 웨이퍼 제조에 사용하는 기판에는 기판 주이면측으로부터의 오토도핑을 방지할 목적으로 이산화규소로 되는 이면산화막이 CVD법 등으로 형성되는 일이 많다. 한편, 기판 주표면에서는 에피택셜층에 대한 이온주입 마스크용 산화막의 형성과 제거가 몇번이나 반복된다. 산화막 제거는 일반적으로 기판을 불산 등의 에칭액에 침지하여 산화막을 화학적으로 용해하는 소위 습식에칭으로 행해지나, 웨이퍼를 그대로 에칭액에 침지하면 본래 필요한 이면산화막도 제거되어 버리기 때문에, 이것을 에칭액으로부터 보호하기 위한 레지스트막을 이면산화막 위에 형성한다. 레지스트막은 이온주입 마스크용 산화막 형성시의 열처리 온도에 견딜만한 것이 아니므로 습식에칭 종료 후에 즉시 제거되고, 이온주입 마스크용 산화막 제거를 행할 때마다 다시 형성하지 않으면 안된다.
(4) 산화막에의 패턴 형성을 위한 포토리소그래피가 필요하다. 포토리소그래피는 잘 알려진 바와 같이 포토레지스트의 노광, 현상 및 습식에칭의 3 공정이 포 함된다.
또, 매립층을 형성하는 에피택셜층의 기체상 성장에 있어서도 해결해야할 오토도핑 문제가 존재한다. 즉, 이온주입층을 형성한 후, 다시 에피택셜층을 기체상 성장시켜서 이것을 매립층으로 할 때에, 그 이온주입층에서 가로방향의 오토도핑(수평 오토도핑(lateral autodoping))이 발생하는 경우가 있다. 이같은 가로방향 오토도핑이 발생하면, 이온주입층에서 기체상 중에 유리한 도펀트 원소가 이온주입층 주위에서 성장 중의 에피택셜층에 재차 수용되는 결과, 이온주입이 행해지지 않는 영역까지 도핑되고, 에피택셜층의 계면 부근에서 목적하는 디바이스 성능이 얻어지지 않는 경우가 있다. 특히, n형 매립층을 가령 인(P)의 이온주입에 의해 형성할 경우, 인은 특히 오토도핑되기 쉬운 원소로 주의가 필요하다.
또 가령, 앞서 n형 이온주입층인 인주입층을 형성한 후, p형 이온주입층을 붕소(B) 주입으로 형성할 경우를 생각한다. 붕소주입층 형성에 있어서, 상기 주입전 산화처리를 행하면 앞서 형성되어 있는 인주입층의 표면에도 얇은 산화막이 형성된다. 산화막의 주성분은 이산화규소이나, 인은 이산화규소에 대한 편석계수가 크기 때문에, 인주입층에 있어서 산화막이 형성되는 주표면측에 인이 편재되기 쉬워진다. 이 상태로 산화막을 제거한 후, 에피택셜층을 기체상 성장시키면 주표면에 편재하는 인의 영향에 의해 인주입층으로부터의 가로방향 오토도핑이 한층 심해진다.
본 발명의 제 1 과제는, 매립층을 통하여 복수의 에피택셜층이 적층형성된 에피택셜 웨이퍼를 극히 능률적으로 제조할 수 있고, 게다가 형성되는 이온주입층 의 가로방향 확산이 적은 실리콘 에피택셜 웨이퍼의 제조 방법과, 그에 따라 제조가능한 에피택셜 웨이퍼를 제공함에 있다. 또, 제 2 과제는 이온주입과 에피택셜층 형성을 반복하여 에피택셜 웨이퍼를 제조할 때에, 패턴 위치맞춤을 행하기 위한 입체마크의 형성 회수를 감할 수 있고, 나아가 제조 공정의 간략화에 기여하는 실리콘 에피택셜 웨이퍼의 제조 방법과, 그에 따라 얻어지는 실리콘 에피택셜 웨이퍼를 제공함에 있다. 또한, 제 3 과제는 이온주입층으로부터의 가로방향 오토도핑을 효과적으로 억제할 수 있는 실리콘 에피택셜 웨이퍼의 제조 방법과, 그에 따라 얻어지는 실리콘 에피택셜 웨이퍼를 제공함에 있다.
발명의 개시
(제 1 태양)
상기 제 1 과제를 해결하기 위한 것이다. 이는 제 1 에피택셜층 중에 불순물 원소를 이온주입하여 이온주입층을 형성하고, 그 위에 제 2 에피택셜층을 기체상 성장하여 적층함으로써 이온주입층을 제 1 에피택셜층과 제 2 에피택셜층 사이에 매립하여 매립층을 이루는 실리콘 에피택셜 웨이퍼의 제조 방법에 있어서,
제 1 에피택셜층 표면에 포토레지스트막으로 되는 이온주입용 마스크를 직접 형성하는 마스크 형성공정과,
상기 이온주입용 마스크가 형성된 제 1 에피택셜층에 대하여 이온주입을 행하는 이온주입 공정과,
그 이온주입 공정 종료 후, 제 2 에피택셜층을 기체상 성장시키는 것에 앞서 행하는 수소열처리 공정과,
그 수소열처리 공정 종료 후, 제 2 에피택셜층을 기체상 성장시키는 기체상 성장공정을 포함하는 것을 특징으로 한다.
상기 제 1 태양의 제조 방법에 있어서 중요한 점은 둘이다. 하나는 이온주입의 마스크로서 산화막이 아니고 포토레지스트막을 사용하는 점, 즉, 이온주입을 실시하는 제 1 에피택셜층에 대하여 적극적으로 산화막 형성을 행하지 않고 포토레지스트막으로 되는 이온주입용 마스크를 제 1 에피택셜층에 즉시 형성하는 점이다. 단, 실온 부근에서 에피택셜층 표면에 형성되는 자연산화막은 허용된다. 또 다른 쪽은 이온주입 후의 결정성 회복 및 캐리어의 활성화를 위한 열처리를 수소분위기 중에서 행하는 점이다. 포토레지스트막으로 되는 이온주입용 마스크를 제 1 에피택셜층 위에 즉시 형성한다는 것은 이온주입 마스크용 산화막 형성만이 아니라 주입전 산화처리도 행하지 않음을 뜻하고, 결과로서 이온주입 처리 후의 결정성 회복 및 캐리어 활성화를 위한 열처리(이하, 단순히「결정성 회복 겸 활성화 열처리」라 할수도 있다)는 이온주입층 표면에 산화막을 적극적으로 형성하지 않는 상태로 행해진다.
이온주입층 표면에 산화막을 형성해 두지 않고 결정성 회복 겸 활성화 열처리를 종래와 같이 질소분위기 중에서 행하면 열처리에 의해 이온주입층 표면에 발생하는 거칠기의 요철이 커져버리나, 본 발명자 등이 예의 검토한 결과, 이 결정성 회복 겸 활성화 열처리를 수소분위기 중에서 행하면 상기 면거칠기가 매우 효과적으로 억제되는 것이 판명되었다. 그 결과, 매립층을 갖는 에피택셜 웨이퍼의 제조 방법에 있어서, 주입전 산화처리의 생략, 나아가 포토레지스트막 만을 마스크로 사용한 이온주입 공정이 실현가능하게 된다. 그리고, 주입전 산화를 포함한 에피택셜층 위에의 적극적인 산화막 형성 처리가 불필요한 결과, 다음 설명과 같이 산화막을 이온주입시의 마스크로 사용할 때에 생긴 종래의 제조 방법의 문제점을 모두 해결할 수 있는 것이다.
① 산화막을 이온주입 마스크로 사용하지 않으므로 종래 방법에 있어서는 불가피적으로 생기는 3개의 열이력 중 이온주입 마스크용 산화막 형성에 관한 제 1 열이력 및 주입전 산화처리에 관한 제 3 열이력을 회피할 수 있다. 그 결과, 매립층, 나아가 그에 기초하여 형성되는 불순물 첨가영역의 가로방향 확산을 매우 효과적으로 억제할 수 있다.
② 마스크용 산화막 형성 및 주입전 산화의 2개 산화막 형성 처리공정이 생략된다.
③ 마스크용 산화막 형성공정 생략에 따라, 산화전 세정이나 산화막의 에칭 공정 등도 생략된다. 또, 이면산화막 보호용 레지스트막 형성도 생략 내지 회수를 감할 수 있다.
이에 따라, 매립층을 갖는 에피택셜 웨이퍼, 특히 복수의 에피택셜층 및 이온주입층을 적층형성한 에피택셜 웨이퍼의 제조 공정을 극적으로 간략화할 수 있다.
상기 본 발명의 제조 방법은 같은 에피택셜층에 대하여 도전형이 서로 다른 이온주입층 패턴을 형성할 경우에 있어서도, 다음과 같은 공정을 포함하는 형으로 적용된다:
제 1 에피택셜층 표면의 제 1 영역에 제 1 불순물을 이온주입하기 위한 제 1 이온주입용 마스크를 포토레지스트막에 의해 상기 제 1 에피택셜층 표면에 직접 형성하는 제 1 마스크 형성공정;
상기 제 1 이온주입용 마스크가 형성된 제 1 에피택셜층에 대하여 제 1 불순물을 이온주입함으로써 상기 제 1 영역에 제 1 이온주입층을 형성하는 제 1 이온주입 공정;
제 1 에피택셜층 표면의 제 1 영역과는 다른 제 2 영역에 상기 제 1 불순물과는 종류가 다른 제 2 불순물을 이온주입하기 위한 제 2 이온주입용 마스크를 포토레지스트막에 의해 상기 제 1 에피택셜층 표면에 직접 형성하는 제 2 마스크 형성공정;
상기 제 2 이온주입용 마스크가 형성된 제 1 에피택셜층에 대하여 제 2 불순물을 이온주입함으로써 제 2 영역에 대응하는 위치에 제 2 이온주입층을 형성하는 제 2 이온주입 공정;
그 제 2 이온주입 공정 종료 후, 제 1 및 제 2 이온주입층이 표면에 형성된 제 1 에피택셜층 위에 제 2 에피택셜층을 기체상 성장시키기에 앞서 행하는 수소열처리 공정;
그 수소열처리 공정 종료 후, 제 2 에피택셜층을 기체상 성장시킴으로써 제 1 이온주입층 및 제 2 이온주입층을 각각 제 1 매립층 및 제 2 매립층으로 하는 기체상 성장공정.
종래와 같이 산화막을 마스크로 사용하여 제 1 이온주입층과 제 2 이온주입층을 같은 에피택셜층으로 형성할 경우, 양 종별 이온주입층에 대응하여 산화막 형성→포토레지스트 도포→패턴 노광·현상→에칭(패턴 형성)→포토레지스트 제거→이온주입→산화막 제거의 공정 사이클을 2회 반복하지 않으면 안된다. 그 결과, 산화막 형성에 따라 열처리가 2회 반복되고, 주입된 불순물의 확산도 그만큼 커진다(특히, 앞서 형성되는 종별 이온주입층). 또, 패턴 형성 또는 산화막 제거를 위한 에칭이 각각 2회씩 도합 4회 행해지므로 이면산화막 보호용 포토레지스트 피복(이면코팅)도 이에 대하여 4회 행하지 않으면 안된다.
그러나, 본 발명의 방법은 산화막 형성에 따른 열이력이 가해지지 않음은 물론, 패턴 형성 또는 산화막 제거를 위한 에칭, 또한 이면코팅도 전혀 불필요해지고, 공정 전체가 포토레지스트 도포→패턴 노광·현상→이온주입→포토레지스트 제거로 극적으로 단축되고, 또한 수소분위기 중에서 행하는 결정성 회복 겸 활성화 열처리를 2종류의 이온주입층에 대하여 일괄하여 행하므로 공정 간략화 효과가 더욱 현저해진다.
또, 본 발명의 제조 방법을 다음과 같이 함으로써 에피택셜층과 매립층을 복수 적층한 에피택셜 웨이퍼의 제조에 적용하기가 가능해진다. 즉, 형성된 제 2 에피택셜층을 새로이 제 1 에피택셜층으로 사용하는 형으로, 마스크 형성공정에서 이온주입 공정 및 수소열처리 공정을 거쳐 기체상 성장공정에 이르는 처리 사이클을 1회 또는 복수회 반복함으로써 층간에 매립층을 끼우는 형으로 복수의 에피택셜층을 적층형성한다.
상기 방법에 따르면, 각 에피택셜층에 가해지는 열이력은 이온주입 후에 수소분위기 중에서 행하는 결정성 회복 겸 활성화 열처리 및 기체상 성장시의 가열에 한정되므로 매립층을 통하여 다층의 에피택셜층을 형성할 때에, 하층의 매립층에 대하여 후속의 에피택셜층이나 매립층을 형성할 때의 열이력이 누적되기 어려워진다. 그 결과, 매립층의 열확산에 의한 퍼짐을 하층과 상층 사이에서 작게할 수 있고, 하층측에 위치하는 매립층일수록 가로방향으로 확장하여 불균일하게 되는 결함을 효과적으로 억제할 수 있다.
가령, 상기한 세로방향 첨가영역을 형성할 경우, 동일 불순물이 이온주입된 복수의 매립층을 실리콘 에피택셜층의 적층방향에 있어서 모두가 서로 이격되도록 형성하는 것이 유효하다. 이 경우, 확산 열처리를 실시함으로써 상기 복수의 매립층을 에피택셜층의 적층방향(이하, 세로방향으로도 표현함)으로 확산·일체화시켜서 상기 세로방향 첨가영역으로 할 수 있다.
그리고, 상기 방법으로 얻어지는 본 발명의 에피택셜 웨이퍼는 복수의 불순물 첨가영역이 에피택셜층의 적층방향으로 상호 접속한 구조를 갖는 소자를 제조하기 위한 실리콘 에피택셜 웨이퍼로서, 동일 도전형의 매립층이 동일 영역에 형성되어 있는 에피택셜층이 복수 적층된 구조를 갖는 실리콘 에피택셜 웨이퍼에 있어서, 상기 복수의 매립층이 모두 상기 에피택셜층의 적층방향에 있어서 서로 이격되어 있는 것을 특징으로 한다. 즉, 열이력의 누적이 어려운 본 발명의 방법을 채용함으로써 세로방향으로 배열하는 매립층의 확산이 억제되는 결과, 모든 매립층이 세로의 배열방향에 있어서 연결되지 않고 서로 이격된 상태를 유지한 구조가 실현된다. 이같은 구조에 있어서는 결과로서 매립층의 가로방향 확산도 상응하여 억제되므로, 확산 열처리에 의해 이들 매립층을 확산·일체화하여 얻어지는 세로방향 첨가영역은 하층측과 상층측에서 가로방향 확산(또는 치수)의 차가 작은 균일한 것이 얻어진다. 그 결과, 이같은 세로방향 첨가영역을 이용하여 형성되는 반도체 소자의 축소 등을 도모하는 데에도 매우 효과적이다.
(제 2 태양)
상기 제 2 과제를 해결하기 위한 것이다. 이는 제 1 에피택셜층 중에 불순물 원소를 이온주입하여 이온주입층을 형성하고, 그 위에 제 2 에피택셜층을 기체상 성장하여 적층함으로써 이온주입층을 제 1 에피택셜층과 제 2 에피택셜층 사이에 매립하여 매립층을 이루는 공정을 반복하여, 매립층이 형성된 에피택셜층이 복수 적층된 실리콘 에피택셜 웨이퍼를 제조하는 방법에 있어서,
제 1 에피택셜층 표면에 오목부 또는 단차로 되는 위치결정용 입체마크를 형성하고,
제 1 에피택셜층에 대하여 위치결정용 입체마크를 사용하여 위치결정을 행하면서 마스크 패턴을 전사하여 이온주입층을 형성하기 위한 이온주입용 마스크를 형성하고,
제 1 에피택셜층 위에 제 2 에피택셜층을 형성했을 때에 위치결정용 입체마크의 형상을 부상시키는 형으로, 제 2 에피택셜층 표면에 전사입체마크를 생기게 하고, 그 전사입체마크를 다음의 이온주입층 형성을 위한 위치결정용 입체마크로 사용하는 것을 특징으로 한다.
상기 방법은 하층측인 제 1 에피택셜층의 위치결정용 입체마크에 기초하여 상층측인 제 2 에피택셜층 형성시에 입체마크가 전사되므로, 이것을 제 2 에피택셜층에 대한 위치결정용 입체마크로 사용한다. 즉, 에피택셜층을 형성할 때에는 새로운 입체마크를 형성하지 않으므로 입체마크 형성 회수를 대폭 삭감할 수 있어 능률적이다. 더 구체적으로는, 하층의 에피택셜층의 위치결정용 입체마크에 유래하지 않고, 또 이후의 층에 전사입체마크를 형성하기 위한 전사원이 되는 전사원 위치결정용 입체마크가 매립층이 형성된 에피택셜층 중 최하층의 것을 포함한 일부의 것에 대해서만 형성하는 방법이 가능해진다. 즉, 최하층의 것을 포함한 일부 층 이외의 에피택셜층에는 전사원 위치결정 입체마크를 형성하지 않으므로 입체마크 형성 회수를 대폭 삭감할 수 있어 능률적이다.
또, 전사원 위치결정용 입체마크 형성은 습식에칭법 또는 이온에칭 등의 건식에칭법을 채용하여 행할 수 있다.
상기 방법으로 얻어지는 실리콘 에피택셜 웨이퍼 구성은 전사원 위치결정용 입체마크 형성층의 관점에서 포착하면, 이하와 같이 된다. 즉, 매립층이 형성된 에피택셜층이 복수 적층형성된 실리콘 에피택셜 웨이퍼에 있어서, 오목부 또는 단차로 되는 위치결정용 입체마크로서, 하층의 에피택셜층의 위치결정용 입체마크에 유래하지 않고, 또 이후의 층에 전사입체마크를 형성하기 위한 전사원이 되는 전사원 위치결정용 입체마크가 매립층이 형성된 에피택셜층 중 최하층의 것을 포함한 일부의 것에 대해서만 형성된다.
또, 최상층의 에피택셜층의 전사입체마크 출현수의 관점에서 포착하면, 실리 콘 에피택셜 웨이퍼 구성은 이하와 같이 된다. 즉, 매립층이 형성된 에피택셜층이 적층형성된 실리콘 에피택셜 웨이퍼에 있어서, 그 최상층의 에피택셜층에는 오목부 또는 단차로 되는 위치결정용 입체마크가 상기 매립층이 형성된 에피택셜층의 층수 보다 적은 수 만큼 형성된 것이 된다.
이들 어느 에피택셜 웨이퍼도 전사원 위치결정용 입체마크가 형성되지 않는 에피택셜층에 있어서, 상기 습식에칭법이나 건식에칭법에 의한 위치결정 입체마크 형성이 불필요하므로 고능률로 염가 제조가능한 이점이 있다.
또, 이온주입 마스크 형성이나 이온주입에 앞선 주입전 산화 등을 목적하여, 같은 에피택셜층 표면에 산화막 형성/제거를 반복하면, 입체마크가 형성된 에피택셜층 표층부가 산화막의 전환 및 제거에 의해 상실되어 형이 붕괴되기 쉽고, 경우에 따라서는 새로운 에피택셜층을 적층하면 전사입체마크의 원형이 손상되어 버리는 일이 있다. 이 경우, 에피택셜층 표면에 포토레지스트막으로 되는 이온주입용 마스크를 직접 형성하는 제 1 태양의 제조 방법을 조합시키면 입체마크의 형상 붕괴를 효과적으로 억제할 수 있다. 즉, 이온주입용 마스크를 산화막이 아닌 포토레지스트막으로 형성함으로써 산화막의 형성 및 그 에칭제거를 반복할 필요가 없고, 에피택셜층에 형성된 위치결정용 입체마크의 형상도 거의 붕괴되지 않게 된다. 이에 따라, 그 상측에 새로운 에피택셜층을 적층했을 때에 전사되는 하층측의 위치결정용 입체마크를 상층의 에피택셜층에 대한 위치결정용 입체마크로 사용하기가 가능해진다.
여기서, 제 1 태양에 있어서는 이온주입층의 패턴 형성에 관하여 산화막 에 칭 공정을 사실상 포함하지 않고, 여기에 습식에칭이 개재할 여지는 없다. 따라서, 전사원 위치결정 입체마크를 이온에칭 등의 건식에칭으로 형성하면 위치결정용 입체마크의 형성을 포함시켜 습식에칭 공정을 폐지할 수 있고, 가령 이면산화막 보호용 레지스트막 형성공정도 전혀 행할 필요가 없어진다. 또, 산성에칭 폐액도 발생하지 않게 되므로 폐액 처리비용을 삭감할 수 있다.
그런데, 이하의 설명에 있어서는 밀러 지수를 이용하여 결정면을 (hk1), 결정축을 [hk1]과 같이 표시하나, 밀러 지수의 표시법에 있어서는 하기 수학식 1의 ① 및 ②와 같이 음의 지수를 나타내는 부호는 지수 위에 부가하는 것이 일반적이다.
Figure 112001016351416-pct00032
(단, h, k, l ≥0)
단, 본 명세서는 상기 ①과 ②를 편의적으로 이하의 ①'과 ②'와 같이 표시하기로 한다.
Figure 112001016351416-pct00033
위치결정 입체마크를 제 2 에피택셜층 위에 전사할 경우, 전사입체마크의 외형에 기체상 성장 기구에 유래하는 변형이 발생하는 수가 있다. 이같은 전사입체마크의 변형은 형성하는 제 2 에피택셜층 두께나 전사 회수(즉, 에피택셜층의 적층 수)가 커질수록 정도가 커진다. 전사입체마크의 변형이 커지면 이온주입층 형성을 위하여 행해지는 마스크 위치맞춤의 정밀도 저하를 초래하는데로 이어진다.
본 발명자 등이 예의 검토한 결과, 면방위 (100)의 실리콘 단결정 기판 위에 에피택셜층을 형성할 경우, 위치결정용 입체마크는 [011] 방향 또는 [0-1-1] 방향에 대하여 45°이내의 방향을 향하는 직선부분을 갖도록 형성하는 것이 좋다는 것이 판명되었다. 전사원 입체마크에 상기 조건을 만족하는 직선부분을 포함시켜 두면, 제 2 에피택셜층을 기체상 성장시켜서 전사입체마크를 형성했을 때에 변형이 생기기 어렵고, 경계가 명확한 직선부분으로서 이것이 이어진다. 따라서, 전사입체마크를 새로운 입체마크로 사용하여 패턴 형성할 경우에, 그 이어진 직선부분을 패턴의 위치결정에 사용함으로써 이온주입층 형성을 위한 위치맞춤의 정밀도를 높일 수 있다. 또, 전사원, 위치결정용 입체마크가 형성된 에피택셜층 위에 상당수의 에피택셜층을 적층할 경우에도 전사되는 입체마크의 형상이 붕괴되기 어려워 전사원 위치결정용 입체마크 형성이 필요해지는 에피택셜층의 수를 줄일 수 있으므로 공정수 삭감에 한층 효과적이다.
이 경우 얻어지는 에피택셜 웨이퍼는 면방위 (100)의 실리콘 단결정 기판 위에 에피택셜층이 형성됨과 동시에, 그 최상층의 에피택셜층에는 오목부 또는 단차로 되는 위치결정용 입체마크가 형성되고, 또 그 위치결정용 입체마크는 [011] 방향 또는 [0-1-1] 방향에 대하여 45°이내의 방향을 향하는 직선부분을 갖게 된다. 위치결정용 입체마크를 이와 같은 직선부분을 포함하는 것으로 형성함으로써 전사입체마크의 변형 등이 생기기 어려워지고, 나아가 전사원 위치결정용 입체마크의 형성 회수를 감할 수 있으므로 더욱 능률좋게 제조하는 이점이 있다.
또, 위치결정용 입체마크의 직선부분 방향이 상기 각도 범위를 벗어나면, 이것을 이용하여 형성되는 전사입체마크에서 대응하는 직선부분의 변형 정도가 커지고 경계가 불명확해지기 때문에, 정확한 위치맞춤에 지장을 부르는 경우가 있다.
(제 3 태양)
상기 제 3 과제를 해결하기 위한 것이다. 이는 제 1 에피택셜층 중에 인을 이온주입하여 인주입층을 형성하고, 그 위에 제 2 에피택셜층을 기체상 성장하여 적층함으로써 인주입층을 제 1 에피택셜층과 제 2 에피택셜층 사이에 매립하여 인 매립층으로 되는 실리콘 에피택셜 웨이퍼의 제조 방법에 있어서,
제 1 에피택셜층에 인을 이온주입하는 이온주입 공정과,
그 이온주입 공정 종료 후, 제 2 에피택셜층을 기체상 성장시키기에 앞서 상압하에서 950℃ 이상 1100℃ 미만에서 열처리를 행하는 열처리공정과,
그 열처리공정이 종료된 후에 감압분위기 하에서 원료가스를 도입하여 봉지용 에피택셜층을 기체상 성장시키는 봉지성장공정과,
그 봉지용 에피택셜층 위에 제 2 에피택셜층을 기체상 성장시키는 본 성장공정을 포함하는 것을 특징으로 한다. 상기 실리콘 원료가스는, 가령 수소로 희석된 디클로로실란(SiH2Cl2) 또는 트리클로로실란(SiHCl3) 또는 사염화규소(SiCl 4)이다.
상기 방법에 따르면, 인을 이온주입하여 인주입층을 형성한 후에 열처리를 950℃ 이상 1100℃ 미만에서 상압으로 행하고, 이어서 감압분위기 하에서 실리콘 원료가스를 도입하여 오토도핑 봉지용 에피택셜층을 기체상 성장시키고, 또한 그 봉지용 에피택셜층 위에 제 2 에피택셜층을 본 성장시키는 2단 성장 처리를 행함으로써, 인의 가로방향 오토도핑을 극히 효과적으로 억제할 수 있다.
종래, 오토도핑 현상은 열처리 온도가 높으면 높을수록 오토도핑량이 커진다고 생각하고 있었다. 그런데, 본 발명자들이 상압하에서의 인의 오토도핑 현상에 대하여 열처리 온도 850∼1200℃ 범위에서 조사한 결과, 950℃ 이상 1100℃ 미만의 온도 영역에서 오토도프량이 역으로 작아지고, 1080℃ 근방에서 극소가 되는 것을 발견하였다.
상압하 950℃ 이상 1100℃ 미만의 온도 영역에서 인은 에피택셜층으로부터 기체상에 어느 일정 크기로 외방(外方) 확산되는 한편, 기체상 중에서 에피택셜층에 재차 수용되는 양이 감소되는 것이라 생각된다. 그래서, 상압하에서의 열처리 조건으로서 950℃ 이상 1100℃ 미만의 온도 영역을 채용함으로써 인의 외방 확산이 촉진되는 한편, 재차 결정 중에 수용되는 양은 억제되므로, 인주입층 표층부의 인 농도가 저하하고, 오토도핑을 방지하는데에 유리한 상태가 형성된다. 또, 봉지용 에피택셜층의 기체상 성장을 특히 감압분위기 하에서 실리콘 원료가스를 도입하면서 행함으로써, 인주입층 표면을 봉지할 때에 발생하는 인의 오토도핑도 효과적으로 억제된다. 그 결과, 공정 전체로서 인의 가로방향 오토도핑의 억제를 현저하게 도모할 수 있게 된다. 또, 열처리 분위기를 감압으로 하거나 또는 상압분위기를 채용할 경우에도, 950℃ 이상 1100℃ 미만의 온도 영역을 벗어나면 인의 가로방향 오토도핑의 방지 효과를 충분히 달성할 수 없게 된다. 또, 봉지용 에피택셜층의 기체 상 성장을 상압 또는 가압분위기로 행할 경우에도, 동일하게 인의 가로방향 오토도핑의 방지 효과를 충분히 달성할 수 없게 된다. 또, 봉지용 에피택셜층의 실리콘 원료가스로서 디클로로실란 또는 트리클로로실란 또는 사염화규소를 사용하는 이유는, 막 성장 속도가 크기 때문에 인의 외방 확산이 가장 생기기 쉬운 봉지용 에피택셜층의 성장시에, 그 성장 시간을 단축가능하고 가로방향 오토도핑의 방지를 도모하는데 있어 한층 유리하다는 것, 취급이 쉽다는 것 등이다. 또, 본 성장공정에서도 디클로로실란 또는 트리클로로실란 또는 사염화규소를 원료가스로 사용하면 본 성장공정에서 필요한 막두께의 제 2 에피택셜층이 얻어지기까지의 성장 시간이 단축가능하고, 또 봉지용 에피택셜 공정에서 본 성장공정으로 이동할 때에 원료가스종의 교체도 불필요하므로 공정 단축 및 제조 설비의 간략화에 유리하다.
또, 상기 방법으로 인의 가로방향 오토도핑이 방지되는 결과, p형 에피택셜층이 복수 적층되고, 또 그 에피택셜층끼리의 계면 위치에 인주입층을 매립한 구조를 갖는 실리콘 에피택셜 웨이퍼의 경우는 다음과 같은 구조를 달성할 수 있다. 즉, 인주입층에 인접하고, 또 그 인주입층을 횡단하지 않는 위치에서 에피택셜층의 막두께 방향으로 에피택셜층끼리의 계면을 횡단하여 에피택셜층 중의 정미(正味) 캐리어 농도 프로파일을 측정했을 때에, 에피택셜층의 계면에서 정미 캐리어 농도의 가장 낮은 값을 BH, 에피택셜층에서 캐리어 농도의 안정된 영역에서의 평균 정미 캐리어 농도를 AH로 하여 (AH-BH)/AH가 0.5 이하가 된다. 인주입층에 인접한 위치에서 (AH-BH)/AH를 0.5 이하로 함으로써 에피택셜층의 계면 부근에서 가로방향의 정미 캐리어 농도 분포가 더욱 균일해지고, 나아가 안정되고 양호한 특성을 나타내 는 디바이스를 얻을 수 있다. 여기서 정미 캐리어 농도란, 다수 캐리어 농도와 소수 캐리어 농도의 차로서, 가령 확산 저항치를 캐리어 농도로 환산하여 얻어진다.
(제 4 태양)
상기 제 3 과제를 해결하기 위한 것이다. 이는 동일 기판 위에 붕소매립층과 인매립층을 동시에 만들어 넣는 에피택셜 웨이퍼의 제조에 관한 것으로,
제 1 에피택셜층 표면의 제 1 영역에 붕소를 이온주입함으로써 제 1 영역에 대응하는 위치에 붕소주입층을 형성하는 붕소주입 공정과,
제 1 에피택셜층 표면의 제 1 영역과는 다른 제 2 영역에 인을 이온주입함으로써 제 2 영역에 대응하는 위치에 인주입층을 형성하는 인주입 공정과,
인주입 공정에 앞서 제 1 에피택셜층 표면을 산화하는 주입전 산화 공정과,
붕소주입층 및 인주입층이 형성된 제 1 에피택셜층 위에 제 2 에피택셜층을 기체상 성장시킴으로써, 제 1 이온주입층 및 제 2 이온주입층을 각각 제 1 매립층 및 제 2 매립층으로 하는 기체상 성장공정을 포함하는 것을 특징으로 한다.
일반적인 실리콘 에피택셜 웨이퍼의 제조에 있어서는, 이온주입에 앞서 주입전 산화 공정이나 마스크 형성을 위하여 산화막을 형성하는 이온주입 마스크용 산화막 형성공정이 개재하는 일이 많다. 이 경우 산화막은 주로 이산화규소에 의해 형성되게 되나, 가령 붕소주입층 및 인주입층 표면에 산화막이 형성될 경우, 인 및 붕소의 이산화규소에 대한 편석계수의 상위로, 붕소는 산화막 중에 수용되기 쉬운데 비해 인은 산화막과의 계면 부근에 모이기 쉽다는 상이한 거동을 취한다. 이 경우 특히 문제가 되는 것은, 인주입층 형성과 그 인주입층이 형성되는 에피택셜층의 산화피막의 형성 순서이다. 즉, 인주입층 형성 후에 그 인주입층이 형성된 제 1 에피택셜층 표면에 다른 이온주입층의 형성을 위한 주입전 산화 공정이 실시되면, 산화막과의 경계부, 즉 인주입층의 표층부에 인이 모여 농축하므로, 그후에 제 1 에피택셜층 위에 형성되는 제 2 에피택셜층의 기체상 성장시에 인의 가로방향 오토도핑이 생기기 쉬운 문제가 있다. 그러나, 상기 본 발명의 방법은, 주입전 산화 공정은 반드시 인주입 공정에 앞서 행하게 했으므로, 제 2 에피택셜층 성장전에 인주입층 표층부에 인이 농화해 있는 상황이 발생하기 어려워지고, 인의 가로방향 오토도핑이 효과적으로 억제된다.
가령, 동일 에피택셜층에 우선 인주입층을 형성하고, 그후에 붕소주입층을 형성할 경우, 붕소주입층을 형성하기 위한 주입전 산화를 행할 때에 앞서 형성되어 있는 인주입층 표면에는 산화피막이 형성되어 버린다. 그래서, 인주입 공정을 붕소주입 공정 후에 행하게 하면 붕소주입에 대한 주입전 산화가 인주입에 앞서는 일이 없어지고, 인의 가로방향 오토도핑의 회피에 유효하다. 또, 주입전 산화 공정은 붕소주입 공정에 앞서 행하는 것이 붕소주입에 있어 발생하기 쉬운 에피택셜층의 면거칠기 방지에 유효하다.
또, 이온 주입층을 형성한 후는 이온주입시에 발생한 결정손상을 회복시키는 열처리를 행하는 것이 일반적이나, 인주입 공정 후에 이같은 열처리를 독립하여 행하지 않고, 가령 제 2 에피택셜층의 기체상 성장의 전열처리에서 이온 주입시에 발생하는 결정손상을 회복시킬 수 있는 열처리를 행하면, 인의 가로방향 오토도핑 방지에 한층 유리하고, 또 매립층의 열확산에 의한 여분의 확산을 방지할 수 있다. 또, 결정손상은 제 2 에피택셜층의 기체상 성장시에 가해지는 열이력, 또는 제 2 에피택셜층 형성 후에 행해지는 확산 열처리(가령, 상기 세로방향 첨가영역 형성을 위한 것)에서도 회복할 수 있다.
(제 5 태양)
이것도 상기 제 3 과제를 해결하기 위한 것으로, 상기 제 1∼제 4 태양(또는, 후기 제 6 또는 제 7 태양)의 어느 것과도 조합시켜 적용할 수 있다. 즉, 동일 도전형 이온주입층이 동일 영역에 매립형성되어 있는 에피택셜층이 복수 적층된 구조를 갖는 실리콘 에피택셜 웨이퍼의 제조 방법에 있어서, 이온주입하는 원소가 붕소와 인으로, 동일 에피택셜층에 주입하는 붕소와 인의 도즈량의 비를 붕소와 인의 주입패턴 면적의 비에 반비례시키는 것을 특징으로 한다. 상기 인의 주입패턴 면적은 붕소주입패턴 면적의 3배∼10배인 것이 바람직하다. 또, 상기 인의 도즈량은 붕소 도즈량의 1/3∼1/10인 것이 바람직하다.
상기 실리콘 에피택셜 웨이퍼의 제조 방법에 따르면, 복수의 불순물 첨가영역이 에피택셜층의 적층방향으로 상호 접속한 구조를 갖는 소자를 제조하기 위한 실리콘 에피택셜 웨이퍼로서, 동일 도전형 이온주입층이 동일 영역에 매립형성되어 있는 에피택셜층이 복수 적층된 구조를 갖는 실리콘 에피택셜 웨이퍼에 있어서, 이온주입된 원소가 붕소와 인으로, 동일 에피택셜층에 주입되어 있는 붕소와 인의 도즈량의 비가 붕소와 인의 주입패턴 면적의 비에 반비례하는 것을 특징으로 하는 것을 제조할 수 있다.
가령 동일 에피택셜층에 동일 주입패턴 면적이고, 게다가 동일 도즈량의 붕 소와 인을 주입할 경우, 이들 주입층을 매립하는 에피택셜층을 기체상 성장할 때에 인은 붕소 보다 3배∼10배 큰 오토도핑을 발생한다. 그리고, 이 오토도핑량의 차가 에피택셜층 계면 부근에서 인에 의한 가로방향 오토도핑을 현저하게 해버린다.
인과 붕소의 오토도핑량을 같게할 수 있으면, 양자는 서로 상쇄하기 때문에 이온주입층으로부터의 가로방향 오토도핑을 효과적으로 억제할 수 있다. 그래서, 미리 인과 붕소의 오토도핑량을 조사해 두고, 양자로부터의 오토도핑량이 같아지도록 주입패턴의 면적과 도즈량을 결정한다.
즉, 오토도핑량이 이온주입층의 표면 불순물 온도와 비례 관계에 있는 것을 이용하여 오토도핑이 큰 인에 대하여 주입패턴 면적을 붕소의 3배∼10배로 형성함과 동시에, 인의 도핑량을 붕소의 1/3∼1/10으로 낮춘다. 그러면, 인의 주입총량을 일정하게 유지하면서 인의 오토도핑량을 낮출 수 있으므로 에피택셜층 계면 부근에서 균일한 첨가 불순물 농도 분포를 얻을 수 있다.
(제 6 태양)
이는 형성되는 세로방향 첨가영역의 농도 분포를 균일하게 하는 데에 효과가 있는 발명으로, 상기 제 1∼제 5 태양(또는, 후기 제 7 태양) 모두와 조합이 가능하다. 즉, 동일 동전형 이온주입층이 동일 영역에 매립형성되어 있는 에피택셜층이 복수 적층된 구조를 갖는 실리콘 에피택셜 웨이퍼의 제조 방법에 있어서, 이온주입층을 하층측에 위치한 것일수록 주입 불순물 농도가 높도록 형성하는 것을 특징으로 한다. 또, 이로써 얻는 실리콘 에피택셜 웨이퍼는 복수의 불순물 첨가영역이 에피택셜층의 적층방향으로 서로 접속한 구조를 갖는 소자를 제조하기 위한 실리콘 에피택셜 웨이퍼로서, 동일 도전형 이온주입층이 동일 영역에 매립형성되어 있는 에피택셜층이 복수 적층된 구조를 갖는 실리콘 에피택셜 웨이퍼에서 하층측에 위치한 이온주입층일수록 주입 불순물 농도가 높게 형성되는 것을 특징으로 한다.
이 태양의 요지는 세로방향 첨가영역을 형성하는 등의 목적으로 동일 도전형 이온주입층이 동일 영역에 매립형성되어 있는 에피택셜층이 복수 적층된 구조를 형성할 경우, 이온주입층을 하층측에 위치한 것일수록 주입 불순물 농도가 높도록 형성하는 점에 있다. 하층측의 이온주입층은 상측측의 에피택셜층이나 이온주입층, 또는 산화막 형성 등에 의해 열처리를 반복하여 받기 때문에, 열확산에 의한 퍼짐이 커지고, 불순물 농도가 낮아진다. 그래서, 도 28a∼c와 같이, 적층된 에피택셜층(103a∼103c)의 하층측에 위치하는 것, 환언하면, 먼저 형성되는 에피택셜층일수록 주입 불순물 농도가 높아지도록 이온주입층(250∼252)을 형성함으로써 도 28d와 같이 에피택셜층(103a∼103d)의 적층방향으로 늘어선 복수의 매립층(250', 251' 및 252')간의 주입 불순물 농도차를 축소할 수 있다. 즉, 이온주입층(250∼252)의 각 이온주입 농도를 C1, C2 및 C3으로 했을 때에 C1 > C2 > C3으로 하는 것이다. 이 경우, 하층측에 위치하는 이온주입층일수록 주입이온의 도즈량을 크게 하면 된다.
또, 여기서는 이온주입층(250∼251)은 하층측에 위치하는 것일수록 패턴면적이 작도록 형성되어 있다. 즉, 이온주입층(250∼252)의 각 패턴면적을 S1, S2 및 S3으로 했을 때에 S1 < S2 < S3으로 하고 있다. 그 결과, 도 28d와 같이, 매립층(250', 251' 및 252') 간의 패턴면적 차도 작게할 수 있다.
가령, 매립층을 상기와 같이 3층 형성할 경우, 각 층을 형성할 때의 이온주 입의 도즈량을 D1, D2, D3으로 할 때,
D1:D2:D3=(S2/S1)2×C2:C2:(S2/S3)2×C2가 되게 도즈량을 설정하는 것이 각 매립층(250', 251' 및 252') 간의 주입 불순물 농도차를 축소하는데 유효하다. 이 도즈량과 패턴면적의 관계는 매립층을 3층 형성할 경우에도 응용할 수 있다. 그 결과, 여기에 확산 열처리를 실시하여 얻어지는 세로방향 첨가영역은 불순물 농도만이 아니라 축단면적도 더 균일한 것이 얻어지게 되고, 가령 그 세로방향 첨가영역을 이용하여 만들어지는 소자의 집적밀도를 향상시킬 수도 있다.
(제 7 태양)
이 태양은 상기 제 1∼제 6 태양과도 조합이 가능하고, 제 1∼제 6 태양과는 무관하게 단독 실시할 수도 있다. 이는 불순물 원소의 이온 주입층을 끼고 복수의 에피택셜층을 적층한 구조를 갖는 실리콘 에피택셜 웨이퍼의 제조 방법에 관한 것으로,
제 1 에피택셜층을 기체상 성장시키는 제 1 기체상 성장공정과,
제 1 불순물 원소를 제 1 에피택셜층 표면의 제 1 영역에 이온주입함으로써 제 1 이온주입층을 형성하는 제 1 이온주입 공정과,
그 제 1 이온주입 공정 종료후, 제 2 에피택셜층을 기체상 성장시키는 제2기체상 성장공정과,
제 2 불순물 원소를 제 2 에피택셜층 표면에서 제 1 에피택셜층 표면의 제 1 영역과는 다른 제 2 영역에 이온주입함으로써, 제 2 영역에 대응하는 위치에 제 2 이온주입층을 형성하는 제 2 이온주입 공정을 1조로 하며,
이들 공정 조를 복수회 반복함으로써 제 1 이온주입층끼리 및 제 2 이온주입층끼리 각각 동일 영역에 형성되도록 복수의 에피택셜층의 각 층간에 제 1 이온층과 제 2 이온층을 서로 다르게 형성하는 것을 특징으로 한다.
도 29에 구체예를 표시한다. 여기서는 에피택셜층(103)을 적층하면서 제 1 이온주입층으로 붕소주입층(71)을, 제 2 이온주입층으로 인주입층(72)을 에피택셜층(103)의 각 층간에 서로 다르게 형성하고 있다. 붕소와 인은 이미 설명한대로 가로방향 오토도핑에 관한 거동에 큰 차가 있고, 그 영향이 최소화되는 에피택셜층의 성장조건도 서로 다르게 된다. 이와 같이, 가로방향 오토도핑의 거동이 다른 2종류의 불순물을 동일 에피택셜층에 주입할 경우, 이들을 매립할 때 제 2 에피택셜층의 성장조건은 한쪽 불순물을 우선하면 다른쪽 불순물의 오토도핑 억제의 관점에서는 불리해지는 딜레마가 생긴다. 또, 양 불순물에 관한 중간 조건을 채용할 경우도 가로방향 오토도핑 억제에 관하여 조건이 최적화되지 않는데는 변함이 없다. 그래서, 상기와 같은 방법을 채용하면 각 에피택셜층에는 제 1 이온주입층이나 제 2 이온주입층의 어느 한쪽만이 형성되므로 에피택셜층마다 대응하는 불순물의 가로방향 오토도핑이 최소가 되는 성장조건을 다른쪽 불순물과는 무관하게 자유롭게 설정할 수 있다. 그 결과, 각 불순물 매립층의 가로방향 오토도핑을 효과적으로 억제할 수 있게 된다.
상기와 같이 얻어진 실리콘 에피택셜 웨이퍼에 확산 열처리를 실시하면 각 층에 형성된 대응하는 이온주입층끼리 에피택셜층의 적층방향으로 서로 접속하고, 도 29e와 같이, 복수의 세로방향 불순물 첨가영역(여기서는 세로방향 붕소 첨가영역(171)과 세로방향 인 첨가영역(172))이 형성된다. 이 경우, 이것은 이하와 같은 특징을 갖는 것이 된다. 즉, 접속된 불순물 첨가영역으로 제 1 불순물을 첨가한 제 1 불순물 첨가영역(171)과 제 2 불순물을 첨가한 제 2 불순물 첨가영역(172)의 2종류가 형성되어 있고, 모두 에피택셜층(103)의 적층방향을 축방향으로하여, 축단면적이 극소가 되는 소경부(小經部)(171b,172b)와 축단면적이 극대가 되는 대경부(大經部)(171a,172a)가 번갈아 배열한 불균일 주상형태로 형성된다. 그리고, 그들 제 1 불순물 첨가영역(171) 및 제 2 불순물 첨가영역(172)은 적층방향에서 소경부(171b, 172b) 및 대경부(171a,172a)의 형성주기가 서로 엇갈림으로써 한쪽 대경부(171a 또는 172a)에 다른쪽 소경부(172b,171b)가 각각 대응하는 위치관계로 형성된다. 그 결과, 제 1 불순물 첨가영역(171)과 제 2 불순물 첨가영역(172)의 축선간 거리를 접근시킬 수 있고, 가령 이들 불순물 첨가영역(171,172)을 이용하여 형성하는 소자의 집적밀도를 형상시킬수 있다.
이 경우, 도 29e와 같이, 인접형성된 제 1 불순물 첨가영역(171) 및 제 2 불순물 첨가영역(172)을 평면시로서 대경부(171a,172a)끼리 일부 겹침이 생기는 위치관계로 형성할 것, 환언하면, 한쪽 첨가영역의 대경부에 의한 팽출부분을 다른쪽 첨가영역의 소경부에 의한 잘록부분의 내측에 들어가게 함으로써 제 1 불순물 첨가영역(171)과 제 2 불순물 첨가영역(172)의 축간거리를 더욱 접근시킬 수 있고, 상기 효과가 한층 높아진다. 이 경우, 제 1 이온주입층(71)과 제 2 이온주입층(72)은 에피택셜층(103)을 사이로 이격하여 서로 인접한 것끼리, 그 에피택셜층(103)의 적 층방향으로 볼 때에 일부 겹침이 생기는 위치관계로 형성한다. 도 30a와 같이, 제 1 이온주입층(71)과 제 2 이온주입층(72)을 동일 에피택셜층 중에 인접형성할 경우의 이온주입층(71,72)의 바깥치수를 A로 하면, 동도 b와 같이 제 1 이온주입층(71)과 제 2 이온주입층(72)을 번갈아 형성하고, 또한 그들 일부끼리 겹침을 일으킬 경우의 바깥치수 B는 A보다 가령 6%정도 축소할 수 있다.
(제 8 태양)
이는 소위 제 1 태양과 제 3 태양의 조합(단, 에피택셜층의 원료가스는 트리클로로실란에 한정되지 않고, 불순물은 인에 한정되지 않는다)에 상당하는 에피택셜 웨이퍼의 제조 방법에 관한 것으로,
주표면의 면방위가 (100)의 실리콘 단결정 기판 위에 제 1 에피택셜층을 기체상 성장시키는 제 1 기체상 성장공정과,
제 1 에피택셜층 표면의 제 1 영역에 제 1 불순물을 이온주입하기 위한 제 1 이온주입용 마스크를 포토레지스트막에 의해 제 1 에피택셜층 표면에 직접 형성하는 제 1 마스크 형성공정과,
제 1 이온주입용 마스크가 형성된 제 1 에피택셜층에 대하여 제 1 불순물을 이온주입함으로써 제 1 영역에 대응하는 위치에 제 1 이온주입층을 형성하는 제 1 이온주입 공정과,
제 1 에피택셜층 표면의 제 1 영역과는 다른 제 2 영역에 제 1 불순물과는 종류가 다른 제 2 불순물을 이온주입하기 위한 제 2 이온주입용 마스크를 포토레지스트막에 의해 제 1 에피택셜층 표면에 직접 형성하는 제 2 마스크 형성공정과,
제 2 이온주입용 마스크가 형성된 제 1 에피택셜층에 대하여 제 2 불순물을 이온주입함으로써 제 2 영역에 대응하는 위치에 제 2 이온주입층을 형성하는 제 2 이온주입 공정과,
그 제 2 이온주입 공정 종료 후, 상압하 950℃이상 1100℃미만의 온도 범위에서 행하는 수소열처리 공정과,
그 수소열처리 공정 종료 후, 감압분위기 하에서 봉지용 에피택셜층을 기체상 성장시키는 봉지성장공정을 1조로 하여,
이들 공정 조를 복수회 반복함으로써 층간에 이온주입층을 매립층으로 끼우는 형으로, 복수의 에피택셜층을 적층형성하는 것을 특징으로 한다.
여기서 특징적인 것은, 그 제 2 이온주입 공정 종료후에 행하는 제 1 태양의 수소열처리 공정이 상압하 950℃ 이상 1100℃ 이하의 온도 범위에서 행함으로써 제 3 태양의 열처리공정을 겸하게 되어 있는 점이다. 그리고, 수소열처리 공정 종료 후, 감압분위기 하에서 봉지용 에피택셜층을 기체상 성장시킴으로써 제 1 태양의 각종 효과에 더하여 불순물, 가령 인의 가로방향 오토도핑을 효과적으로 억제할 수 있다는 제 3 태양의 효과도 동시에 달성되는 것이다.
상기 방법에 있어서는, 매립층이 형성된 에피택셜층 중 최하층의 에피택셜층을 포함한 일부의 것에 대해서만 오목부 또는 단차로 되고, [011] 방향 또는 [0-1-1] 방향에 대하여 45°이내의 방향을 향한 직선부분을 갖는 위치결정용 입체마크를 형성하면 더욱 제 2 태양의 효과도 동시에 달성된다. 또, 이온주입층을 하층측에 위치하는 것일수록 주입불순물 농도가 높고, 또 패턴면적이 작게 형성되게 하면 제 5 태양의 효과가 동시에 달성된다.
도 1은 제 1 태양의 제조 방법의 1 실시형태를 나타내는 공정설명도,
도 2는 도 1에 이어지는 공정설명도,
도 3은 상기 실시형태의 공정에 의해 매립층을 6층 형성할 경우의 공정흐름도,
도 4는 기체상 반응장치 내에서 수소열처리 공정 및 기체상 성장공정을 연속적으로 행하는 공정을 기체상 반응장치의 단면구조와 함께 나타내는 설명도,
도 5는 제 1 태양의 제조 방법에 의해 형성된 매립층과, 그에 기초하여 형성되는 세로방향 첨가영역의 특징을 나타내는 단면모식도,
도 6은 참고기술의 제조 방법에 의해 형성된 매립층과, 그에 기초하여 형성되는 세로방향 첨가영역의 특징을 나타내는 단면모식도,
도 7은 매립층을 다층으로 형성한 본 발명의 에피택셜 웨이퍼의 단면구조의 모식적 표시도,
도 8은 도 7의 에피택셜 웨이퍼를 열처리하여 얻는 세로방향 첨가영역의 예를 나타내는 단면모식도,
도 9는 제 2 태양의 특징을 나타내는 공정설명도,
도 10은 본 발명의 제조 방법으로 제조되는 에피택셜 웨이퍼의 단면구조의 1예를 나타내는 모식도,
도 11은 동일한 다른예를 나타내는 모식도,
도 12는 결정회복 열처리를 행할 때 이온주입층에 면거칠기가 발생하는 모양과, 주입전 산화처리에 의해 이것이 방지되는 모양을 나타내는 설명도,
도 13은 수소열처리의 효과 설명도,
도 14는 참고기술(제 4 태양의 1예)의 에피택셜 웨이퍼의 제조 방법을 나타내는 공정설명도,
도 15는 도 14에 이어지는 공정설명도,
도 16은 도 15에 이어지는 공정설명도,
도 17은 상기 참고기술의 공정으로 매립층을 6층 형성할 경우의 공정흐름도,
도 18은 위치결정 입체마크의 적합한 실시형태의 하나의 모식적 표시도,
도 19는 도 18의 위치결정 입체마크 위치변형례를 나타내는 모식도,
도 20은 위치결정 입체마크에 포함되는 직선부분의 적합한 각도범위를 나타내는 설명도,
도 21은 도 20의 각도범위를 뒷받침하는 실험결과를 나타내는 설명도,
도 22는 종래의 위치결정 입체마크가 에피택셜층의 성장에 의해 변형하는 모양의 설명도,
도 23은 종래의 위치결정 입체마크를 이용한 실리콘 에피택셜 웨이퍼 제조 방법의 문제점 설명도,
도 24는 제 3 태양의 효과 설명도,
도 25는 제 4 태양의 변형례에 관한 제조 방법의 공정 요지의 설명도,
도 26은 제 3 태양의 효과확인 실험에서의 캐리어 농도 프로파일 측정라인의 설정 태양 설명도,
도 27은 그 캐리어 농도 프로파일의 측정례 표시도,
도 28은 제 6 태양의 제조 방법의 공정설명도,
도 29는 제 7 태양의 제조 방법의 공정설명도,
도 30은 그 효과의 1예의 설명도.
발명을 실시하기 위한 최량의 형태
본 발명의 실시형태를 도면을 참조하여 설명한다.
여기서는 소정의 도전형이 되도록 불순물 첨가를 행한 실리콘 단결정 기판상에 n-형(저농도로 도핑된 n형)의 실리콘 에피택셜층과, 도전형이 다른 2종의 이온주입층을 번갈아 형성한 에피택셜 웨이퍼의 제조를 예로 취한다. 또, 설명의 순서는 본 발명의 제 1 태양의 작용·효과가 명확해지도록 우선 산화막을 이온주입용 마스크로 사용하는 참고기술의 에피택셜 웨이퍼의 제조 방법에 대하여 참고기술례 1로서 설명하고, 이어서 제 1 태양의 실시형태를 그 참고기술과 대비하면서 설명한다. 또, 제 1 태양 이외의 태양에 대해서는 기본적으로 제 1 태양의 설명이 종료된 후에 모아서 설명한다. 또, 여기서 말하는 참고기술이란, 제 1 태양의 실시형태의 특징 및 우위성을 더 명확하게 하기 위한 대비기술을 뜻하고 당연히 공지기술을 뜻하는 것은 아니다.
(참고기술례 1)
이하, 도 14∼도 17에 따라 참고기술에 대하여 설명한다. 또, 도 17은 매립 층을 6층 형성할 경우의 공정흐름도이다.
우선, 도 14a와 같이 이면에 CVD법 등에 의해 이면산화막(2)을 형성한 실리콘 단결정 기판(1)을 준비한다. 이 실시형태는, 실리콘 단결정 기판(1)(이하, 단순히 기판(1)이라 함)은 안티몬도핑에 의해 저항률을 0.010 Ω·cm∼0.015 Ω·cm로 한 n+형(고농도로 도핑된 n형)으로 결정축 방위 <100>의 것을 사용하고 있으나, 이에 한하는 것은 아니다. 다음에, 도 14b와 같이 실리콘 단결정 기판(1)의 주표면에 n-형의 제 1 실리콘 에피택셜층(3)(이하, 단순히 에피택셜층(3)으로도 표함)을 기체상 성장시킨다. 여기서는 기체상 성장장치내에 실리콘 단결정 기판(1)을 배치하고, 에피택셜층(3) 형성에 앞서 실리콘 단결정 기판(1)을 소정 온도(가령, 1100℃, 수소분위기)로 열처리한 후, 에피택셜층(3)(가령, 막두께: 5㎛∼10㎛, 저항률: 10 Ω·cm∼50 Ω·cm)을 기체상 성장시킨다(도 17: 공정 1).
도 4b는 기체상 성장장치(121)의 1예를 모식적으로 나타내는 측면 단면도이다. 이 기체상 성장장치(121)는 편평상자상으로 형성된 반응용기(122)를 구비하고, 그 일단에 형성된 가스도입구(171)로부터 원료가스(SG)가 흐름조정부(124)를 거쳐 용기본체(123)의 내부 공간에 수평 그리고 한방향으로 공급된다. 그리고, 그 용기본체(123)내에 있어서, 서셉터 수용 오목부(110)내에 설치된 서셉터(112) 위에 웨이퍼(W)가 대략 수평으로 1매만 배치된다. 여기서 처리 대상이 되는 것은 실리콘 단결정 기판인데, 이하 공정에 있어서 실리콘 단결정 기판의 주표면에 에피택셜층을 이미 형성한 실리콘 에피텍셜 웨이퍼 위에 다시 에피택셜층을 형성할 경우에도 도 4를 사용하여 설명하므로, 이하 처리 대상물을 단순히 웨이퍼(W)라 칭한다. 반응용기(122)에는 원료가스도입구(171)가 형성되어 있는 것과 반대측의 단부에 벤츄리 상의 조리개부(129)를 통하여 가스배출구(128)가 형성되어 있다. 가스도입구(171)로부터 도입된 원료가스(SG)는 웨이퍼(W) 표면 위를 통과한 후 가스배출구(128)에서 배기된다. 원료가스(SG)는, 가령 트리클로로실란(SiHCl3)이고, 도펀트 가스(여기서는 n형의 불순물 첨가를 행하므로 포스핀(PH3)을 사용한다)나 캐리어 가스로서 H2가 적절히 배합된다. 웨이퍼(W)는 서셉터(112)와 함께 모터(M)에 의해 회전구동되고, 또 적외선 가열램프(111)로 가열되면서 원료가스(SG)의 공급을 받아 에피택셜층이 형성된다.
도 14로 돌아가서, 실리콘 단결정 기판(1)의 주표면 위에 형성된 에피택셜층(3)에 (f)에 표시한 위치결정용 입체마크(7)(이하, 단순히 입체마크(7)라고도 함)을 형성하기 위한 마크 식각용 산화막(4)을 형성한다. 위치결정용 입체마크(7)는 이온주입층의 패턴위치 결정에 사용하는 것으로, 그 마크 식각용 산화막(4)은 이하와 같은 포토리소그래피 공정을 거쳐 식각된다(이는 후기의 이온주입 마스크용 산화막 형성공정에 있어서도 동일하다). 우선, 에피택셜층(3)을 형성한 웨이퍼를 세정하고(도 17: 공정 2), 이어서 산화로 내에서 에피택셜층 표면을 열산화함으로써 두께가 가령 600nm 정도의 마크 식각용 산화막(4)을 형성한다(도 17: 공정3). 이어서, 그 위에 포토레지스트 피막(51)을 형성하고, 노광·현상 공정을 거쳐 포토레지스트 피막(51)에 입체마크의 패턴을 전사한다(도 17: 공정 4∼6).
다음에, 마크 식각용 산화막(4)은 포토레지스트 피막(51)을 통하여 습식에칭에 의해 패턴에칭되나, 이에 앞서 이면산화막(2)을 습식에칭으로부터 보호하기 위하여 이면산화막(2) 위에 포토레지스트막을 도포하여 보호막(52)(도 14c)을 형성하는 이면코팅 처리를 행한다(도 17: 공정 7). 그리고, 그 상태로 습식에칭을 실시함으로써 입체마크의 패턴개구부(4a)를 상기 마크 식각용 산화막(4)에 식각한다(도 14c, 도 17: 공정 8). 도 14d는 표리(表裏)의 각 포토레지스트막을 다시 제거한 상태이다(도 17: 공정 9).
이어서, 재차 웨이퍼를 세정한 후(도 17: 공정 10), 도 14e와 같이, 패턴개구부(4a)에서 노출하고 있는 에피택셜층(3) 표면에 대하여 소정 두께(가령 600nm)의 마크 형성용 산화막(6)을 형성한다(도 17: 공정 11). 그리고, 이면코팅 처리를 행하여 이면산화막(2)을 보호하고(도 17: 공정 12) 산화막 제거의 습식에칭을 실시하면(도 17: 공정 13), 마크 형성용 산화막(6) 형성시에 산화된 에피택셜층(3) 두께에 상당하는 깊이의 오목형상의 입체마크(7)가 (d)의 패턴개구부(4a)에 대응하는 형상과 위치에 식각된다. 그후, 이면측 포토레지스트막을 제거한다(도 14f, 도 17: 공정 14).
이어서, 도 15로 나아가, 에피택셜층(3)에 보론주입층(붕소주입층)을 형성하기 위한 이온주입 마스크용 산화막(8)을 열산화에 의해 형성한다. 이 공정은 기본적으로 마크 식각용 산화막(4) 형성공정과 같이 웨이퍼 세정→열산화막 형성→포토레지스트막 형성→패턴 노광·현상→이면코팅→습식에칭(패턴개구부 식각)→포토레지스트막 제거→세정의 일련의 공정으로 행해진다(도 17: 공정 15∼23). 도 15a는 습식에칭이 종료된 상태, 동도 b는 포토레지스트막(도 15a: 53,54)을 제거한 상태를 각각 표시하는 것으로, 이온주입 마스크용 산화막(8)에는 붕소주입층을 형성하기 위한 패턴개구부(11)가 형성되어 있다.
이어서, 도 15c와 같이, 패턴개구부(11)에 노출된 에피택셜층(3)에 면거칠기 방지용 산화막(12)(막두께: 가령 50nm)을 형성하기 위한 주입전 산화 공정을 행한다(도 17: 공정 24). 그리고, 도 15d와 같이, 공지의 이온주입법에 기초하여 보론(B)의 이온주입(박아넣기 에너지: 가령 50KeV∼70KeV, 도즈량: 2×1012/cm12)을 행하면 에피택셜층(3)의 패턴개구부(11)에 대응하는 위치에 붕소주입층(13)이 형성된다(도 17: 공정 25). 또, 산화막의 습식에칭에 의해 형성되는 패턴개구부(11)는 도 15e와 같이, 내면형상이 테이퍼 상이 되기 쉽고, 이것은 붕소주입층(13)의 형성면적의 편차요인이 된다.
다음에, 도 15f와 같이, 이온주입에 의해 붕소주입층(13)에 생긴 손상의 결정성 회복과 캐리어 활성화를 행하기 위한 결정성 회복 겸 활성화 열처리(가령 950℃, 30분간의 아닐)를 산화막(12)을 잔류시킨 상태로 질소분위기 중에서 실시한다(도 17: 공정 26). 도 12b와 같이, 산화막(12)을 잔류시킨 형으로 결정성 회복 겸 활성화 열처리를 행함으로써 붕소주입층(13)(이온주입층)의 면거칠기 발생은 방지된다. 또, 도 15g와 같이, 이 열처리에 의한 열이력(발명이 해결하고자 하는 과제에 기재한 제 2 열이력에 상당)의 영향으로 붕소주입층(13)에는 열확산에 의한 약간의 퍼짐이 생긴다.
결정성 회복 겸 활성화 열처리가 종료되면, 도 15h와 같이, 재차 이면코팅→습식에칭(도 17: 공정 27,28)을 거쳐 주표면의 이온주입 마스크용 산화막(8) 및 면거칠기 방지용 산화막(12)을 제거한다. 산화막(8)은 산화에 의해 에피택셜층(3)의 표층부를 소위 부식붕괴하는 형으로 형성되므로, 이것을 제거하면 도 15i와 같이 입체마크(7)의 폭(d)은 산화막 형성값에 상당하는 분만큼 확장하여 d'가 되어 형이 붕괴된다.
다음에, 도 16a와 같이, 에피택셜층(3)에 인주입층을 형성하기 위한 이온주입 마스크용 산화막(15)을 상기 붕소주입층 형성시와 꼭 같이하여 형성한다(도 17: 공정 29∼38). 또, 부호 (55) 및 (56)은 포토레지스트막이다. 이온주입 마스크용 산화막(15)에는 인주입층을 형성하기 위한 패턴개구부(18)가 형성된다. 여기서, 산화막(15)을 형성할 때의 열처리(제 1 열이력에 상당)에 의해, 도 16b와 같이 이미 형성되어 있는 붕소주입층(13)의 퍼짐이 조장된다.
여기서도, 도 16c에 표시한 주입전 산화 공정(면거칠기 방지용 산화막(19) 형성, 도 17: 공정 39)이 행해지나, 도 16d와 같이, 이 때의 열처리(제 3 열이력에 상당)에 의해 붕소주입층(13)의 열확산이 더욱 진행된다. 다음에, 인(P)의 이온주입(박아넣기 에너지: 가령 120KeV∼150KeV, 도즈량: 2×1012/cm2)을 행하면 에피택셜층(3)의 패턴개구부(18)에 대응하는 위치에 인주입층(20)이 형성된다(도 17: 공정 40). 그리고, 도 16e와 같이, 산화막(19)을 잔류시킨 상태로 인주입층(20)에 대한 결정성 회복 겸 활성화 열처리를 실시한다(도 17: 공정 41). 도 16f와 같이, 이 때 의 열처리(제 2 열이력)에 의해 붕소주입층(13) 및 인주입층(20)의 열확산이 진행한다.
이리하여 붕소주입층(13) 및 인주입층(20)을 형성한 후에, 도 16g와 같이, 이면코팅→습식에칭(도 17: 공정 42,43)을 거쳐 산화막(15)을 제거한다. 그러면, 도 16h와 같이, 입체마크(7)의 폭(d)이 더욱 확장하여 d"가 되고, 치수 변형이 생겨버린다. 그리고, 이면코팅으로서 형성된 레지스트막(57)을 제거·세정한 후(도 17: 공정 44,45), 에피택셜층(3) 위에 제 2 실리콘 에피택셜층(22)을 기체상 성장시킨다(도 17: 공정 46). 이에 따라, 붕소주입층(13) 및 인주입층(20)은 매립붕소주입층(13') 및 매립인주입층(20')이 된다. 이후, 같은 공정을 반복하여 매립붕소주입층 및 매립인주입층과 에피택셜층을 번갈아 적층한 구조를 형성해 간다. 또, 최후로 형성한 붕소주입층 및 인주입층을 매립층으로 하기 위하여, 그후 에피택셜층의 형성공정이 1층분 여분으로 행해진다.
이상 설명한 참고기술에 있어서도 산화막의 형성제거에 의해 형성한 입체마크(7)에 대하여 다시 산화막 형성/제거를 반복하기 때문에, 그 입체마크(7)가 형성된 에피택셜층 표층부가 산화막의 전환 및 제거에 의해 상실되어 형이 붕괴되어 버린다. 그 입체마크(7) 위에 에피택셜층(22)을 기체상 성장시키면, 도 16i와 같이, 그 입체형상(7')은 에피택셜층(22) 표면에 다소는 부상하여 남으나, 정확한 패턴 위치맞춤에 사용될 수 있는 거의 한계이다. 때문에, 1사이클마다 에피택셜층(22) 표면에서 입체형상(7')과는 다른 위치에 위치결정용 입체마크를 새로이 형성하지 않으면 안된다. 도 17에서는, 매립층을 1층 형성할 때마다 입체마크 형성(공정 3∼14)을 포함시켜 공정 1∼45의 전체를 반복하지 않으면 안되고, 가령 6층 구조는 전 공정수가 실로 271에나 이른다. 또, 1사이클 중 산화막 형성 처리가 상기와 같이 6회(3, 11, 16, 24, 31, 39), 이면코팅 처리 6회(7, 12, 20, 27, 35, 42), 산화막의 습식에칭 공정(제거공정을 포함) 6회(8, 13, 21, 28, 36, 43)와 산화막 형성과 파생 공정만으로 45공정 중 18공정을 점하고, 6사이클은 271 공정 중 108공정에 이른다. 이를 보더라도 상기 참고기술에 있어서는 산화막 형성/제거에 관련하여 얼마나 많은 공정을 요하는 가가 분명할 것이다.
또, 상기 공정 1∼45의 사이클에는 패턴 형성용 열산화막 형성공정 4회(3, 11, 16, 31), 주입전 산화공정 2회(24, 39), 또한 결정성 회복 겸 활성화 열처리 2회(26, 41)와, 웨이퍼에 열이력이 가해지는 공정이 합계 8회나 포함된다. 따라서, 매립층으로서 붕소주입층(13')과 인주입층(20')의 조를 6층에 걸쳐 형성할 경우, 그 최하층의 것은 이후의 5층 형성시에 가해지는 것에 한하여도 8×5=40회의 열이력이 누적되게 된다. 그 결과, 도 6c를 이용하여 이미 설명한 대로 하층에 위치하는 매립층(101)일수록 열확산에 의한 퍼짐이 커지고, 세로방향 및 가로방향 확산이 적층방향에서 불균일하게 되어버린다. 그리고, 도 6d와 같이 이들 매립층(101)을 확산 열처리에 의해 세로방향으로 이어서 얻어지는 세로방향 첨가영역(105)도 하측일수록 굵어지는 불균일한 것이 된다.
이상으로 참고예의 설명을 마친다.
(실시형태 1)
이어서, 본 발명의 1 실시형태에 대해 도 1∼도 4를 참조하여 설명한다. 또, 도 3은 매립층을 6층 형성할 경우의 공정흐름도이다.
우선, 도 1a와 같이 이면에 CVD법 등에 의해 이면산화막(2)을 형성한 실리콘 단결정 기판(1)을 준비한다. 이어서, 도 1b와 같이, 실리콘 단결정 기판(1)의 주표면에 n-형 제 1 에피택셜층(3)을 기체상 성장시킨다(도 3: 공정 1). 여기까지의 공정과 조건은 상기 참고기술과 꼭 같다.
다음에, 도 1c와 같이, 위치결정용 입체마크를 형성하기 위한 포토레지스트막(60)(막두께: 가령 1.2㎛정도)을 형성한다. 이 포토레지스트막(60)에 위치결정용 입체마크의 패턴을 노광·현상함으로써 패턴개구부(61)를 형성하여 입체마크 형성용 마스크로 한다(도 3: 공정 2∼4). 여기서, 최초의 위치결정용 입체마크는 실리콘 단결정 기판에 미리 형성되어 있는 오리엔테이션플랫 또는 노치에 기초하여 위치결정된다. 그리고, 도 1d와 같이, 이 상태로 기판에 건식에칭을 행함으로써 패턴개구부(61)에 대응하는 위치에 오목상 입체마크(7)를 형성한다(도 3: 공정 5, 깊이: 가령 200nm∼300nm). 건식에칭법은 가령 반응성 이온에칭(Reactive Ion Etching)을 채용할 수 있다. 그후, 포트레지스트막(60)을 제거한다(도 3: 공정 6).
위치결정용 입체마크 형성에는, 상기 참고기술례 1에서는 도 17의 공정 2∼14의 13공정을 요하고 있는데 비해, 이 실시형태는 도 3의 공정 2∼6의 경우 5공정으로 단축되어 있다. 이는 참고기술례 1에서 사용한 마크 식각용 산화막 형성이 불필요하기 때문에 세정공정, 이면코팅공정, 산화막 에칭공정, 또는 마크 형성용 산화막 형성과 이에 대응하는 세정공정, 이면코팅공정 및 산화막 제거공정 등이 모두 불필요한 데에 기인하고 있다.
이어서, 도 1로 돌아가 웨이퍼를 세정한 후(도 3: 공정 7), 노출한 제 1 에피택셜층(3) 위에 산화막을 적극 형성하지 않고 포토레지스트막을 즉시 도포한다(도 3: 공정 8, 막두께 : 가령 1.2㎛, 도면에는 포지형). 그리고, 그 포토레지스트막에 대하여 상기 입체마크(7)를 사용하여 패턴을 위치맞춤하고, 다시 노광·현상함으로써 제 1 불순물로서의 붕소(B)를 주입하기 위한 패턴개구부(63)를 형성하여 제 1 이온주입용 마스크(62)로 한다(도 3: 공정 9,10).
그리고, 도 1e와 같이 제 1 이온주입용 마스크(62)가 형성된 상태로 참고기술례 1과 같은 조건으로 붕소 이온주입을 행하면, 에피택셜층(3)의 패턴개구부(63)에 대응하는 영역을 제 1 영역으로 하여, 여기서 제 1 이온주입층으로서의 붕소주입층(71)이 형성된다(도 3: 공정 11). 그후, 제 1 이온주입용 마스크(62)를 제거한다(도 1g, 도 3: 공정 12). 여기서, 포토레지스트막의 노광·현상에 의해 형성되는 패턴개구부(63)는 도 1f와 같이 내면 형상이 산화막의 습식에칭에 의해 형성되는 것(도 15e)에 의해 급준하게 깎아지른 것이 되고, 붕소주입층(71)의 형성면적 편차가 생기기 어렵다.
헌데, 상기 붕소주입층(71) 형성에는, 상기 참고기술례 1에서는 결정성 회복 겸 활성화 열처리를 포함시켜 도 17의 공정 15∼26의 12공정을 요하고 있는데 비해, 이 실시형태는 도 3의 공정 7∼12의 6공정으로 단축되어 있다. 이는 이온주입용 마스크에 산화막을 사용하지 않고, 또 주입전 산화도 행하지 않으므로, 이들 양 산화공정에 첨가하여 세정, 이면코팅, 또한 산화막 에칭의 각 공정이 생략되는 데 기인한다.
또, 붕소주입층(71)을 형성한 후는, 웨이퍼를 세정한 후(도 3: 공정 13) 결정성 회복 겸 활성화 열처리를 행하지 않고, 계속하여 그 노출한 제 1 에피택셜층(3) 위에 도 2a와 같이 동일하게 산화막을 적극형성하지 않고 포토레지스트막을 즉시 도포한다(도 3: 공정 14). 그리고, 그 포토레지스트막에 대하여 입체마크(7)를 사용하여 패턴을 위치맞춤하고, 다시 노광·현상함으로써 제 2 불순물로서의 인(P)을 주입하기 위한 패턴개구부(65)를 상기 붕소를 주입하기 위한 패턴개구부(63)(도 1e)와는 다른 위치에 형성하여 제 2 이온주입용 마스크(64)로 한다(도 3: 공정 15,16). 그리고, 제 2 이온주입용 마스크(64)가 형성된 상태로 참고기술과 같은 조건으로 제 2 불순물로서의 인 이온주입을 행하면 제 1 에피택셜층(3)의 패턴개구부(65)에 대응하는 영역에는 이것을 제 2 영역으로 하여 제 2 이온주입층인 인주입층(72)이 형성된다(도 3: 공정 17). 그후, 제 2 이온주입용 마스크(64)를 제거한다(도 2b, 도 3: 공정 18).
상기 참고기술례 1에서는 산화막 제거의 에칭 및 결정성 회복 겸 활성화 열처리를 포함시켜 도 17의 공정 27∼41의 15공정을 요하고 있는데 비해, 이 실시형태는 붕소주입층 형성시와 같이 산화막 형성/제거에 관련한 공정이 생략되므로 도 3의 공정 13∼18의 6공정으로 단축되어 있다.
그리고, 웨이퍼 세정(도 3: 공정 19)을 거쳐 도 2d와 같이 결정성 회복 겸 활성화 열처리가 행해진다. 이 열처리는 도 4a와 같이 웨이퍼(w)를 기체상 성장장치(121)내에 배치하여 제 2 에피택셜층(22; 도 2f)의 기체상 성장을 행하기 직전에 그 기체상 성장장치(121)내에 수소를 도입하여 행해진다(도 3: 공정 20). 이 수소분위기 중에서의 열처리는 기체상 성장 전에 통상 행하는 웨이퍼 표면의 자연산화막을 제거하기 위한 열처리를 겸할 수 있으므로 효율적이다.
이온주입 후의 결정성 회복 겸 활성화 열처리를 상기와 같은 수소분위기 중에서 행함으로써 도 13과 같이 이온주입 전에 산화막을 적극형성하지 않음에도 불구하고 이온주입층 표면에 면거칠기가 생기기 어려운 뿐 아니라 면거칠기의 요철이 작아진다. 이미 반복 설명한 바와 같이, 본 발명에 의한 공정 단축효과에 가장 기여하고 있는 것은 산화막 형성/제거가 불필요하게 된 점인데, 산화막 형성공정의 생략을 실현할 수 있게 된 근본적 요인은 상기 수소열처리에 의한 면거칠기 방지효과 달성에 있다고도 하겠다.
또, 상기 참고기술례 1에서는 붕소주입층(13) 및 인주입층(20)에 대하여 각 개별로 결정성 회복 겸 활성화 열처리가 행해지고 있는데 비해, 이 실시형태는 상기 수소분위기 중에서의 열처리에 의해 붕소주입층(71) 및 인주입층(72)에 대한 결정성 회복 겸 활성화 열처리가 일괄하여 행해지고, 공정이 더욱 단축되어 있다.
상기 수소분위기 중에서의 열처리공정의 처리온도는 700℃ 이상으로 조정하는 것이 좋다. 처리온도가 700℃ 미만은 이온주입층의 결정성 회복 및 활성화가 충분히 행해지지 않는다. 또 그 처리온도는 더 바람직하게는 850℃∼1100℃ 범위로 조정하는 것이 좋다. 열처리온도가 850℃ 미만은 웨이퍼 표면의 자연산화막이 수소로 거의 에칭되지 않는다. 또, 열처리온도가 1100℃를 넘으면 이온주입층의 불순물 확산이 무시 못하게 된다. 또, 수소분위기 중에서의 열처리공정은 상압하에서 행함 으로써 충분한 면거칠기 방지효과가 달성되나, 면거칠기 방지효과가 손상되지 않는 범위내에서 감압한 수소분위기(가령 20torr∼760torr 정도)에서 행해도 된다.
수소분위기 중에서의 열처리가 종료되면, 도 4b와 같이, 기체상 성장장치(121) 내에서 계속 원료가스(SG)로서 트리클로로실란(SiHCl3)을 흘림으로써 기체상 성장공정을 행하고, 도 2f와 같이 제 2 에피택셜층(22)을 형성함과 동시에 제 1 및 제 2 이온주입층인 붕소주입층(71) 및 인주입층(72)을 제 1 및 제 2 매립층인 붕소매립층(71') 및 인매립층(72')으로 한다(도 3: 공정 20). 이와 같이, 수소분위기 중에서의 열처리공정과 제 2 에피택셜층을 형성하는 기체상 성장공정이 하나의 기체상 성장장치 내에서 일련의 공정(사실상 한공정)으로서 실시되기 때문에 전체의 더욱더 공정 단축을 도모할 수 있다.
또, 이 기체상 성장공정은 붕소주입층(71) 및 인주입층(72)으로부터의 가로방향 오토도핑을 억제하기 위하여 우선 봉지용의 얇은 에피택셜층을 기체상 성장(소위 캡데포처리)하여 제 2 에피택셜층(22)의 본 성장을 행하는 복수단계처리로 하는 것이 바람직하다.
이상으로 에피택셜층 위에의 입체마크 형성에서 붕소매립층(71') 및 인매립층(72')을 1층분 형성하기까지의 사이클은 종료되나, 도 3으로도 분명하듯이 이 1사이클의 공정수는 2∼20의 19공정이고, 산화막을 이온주입용 마스크로 사용하는 참고기술례 1(45 공정)의 반분 이하로 단축되어 있음을 알 수 있다. 또, 웨이퍼에 열이력이 가해지는 공정이 참고기술례 1에서는 8공정 포함되어 있음에 비해, 본 발 명의 실시형태 1은 에피택셜 성장공정의 1공정만이다. 따라서, 도 2e와 같이, 매립층을 1층분 형성하는 1사이클 당에 생기는 이온주입층(붕소주입층(71) 및 인주입층(72))의 열확산은 참고기술례와 비교하여 현격하게 작아진다. 그 결과, 도 5와 같이 세로방향으로 늘어선 매립층은 가로방향의 퍼짐의 차가 작아지고, 또 세로방향으로 서로 격리된 균일한 것이 얻어진다. 그리고, 복수의 에피택셜층을 적층형성한 후에 이들 매립층을 확산열처리에 의해 세로방향으로 이어서 얻는 세로방향 첨가영역(「세로방향 불순물 첨가영역」이라 할 수도 있다)도 단면적의 적층방향에 의한 균일한 것이 실현가능해진다.
도 7은 실시형태 1의 제조 방법에 의해 얻어지는 실리콘 에피택셜 웨이퍼의 주요부를 모식적으로 나타내는 단면도이다. 각 에피택셜층의 층간에는 제 1 매립층으로서 p형 붕소매립층과 제 2 매립층으로서 n형의 인매립층이 각 에피택셜층의 동일 영역에 형성된다. 또, 에피택셜층의 적층방향으로 연결되는 붕소주입층 및 인주입층은 그들 모두가 n-형 에피택셜층 영역을 통하여 적층방향으로 서로 이격되어 형성된다. 이같은 에피택셜 웨이퍼에 확산열처리를 행하면, 불순물 첨가영역을 구성하는 붕소매립층 및 인매립층은 도 8과 같이 각각 세로방향으로 연결되어 세로방향 붕소첨가영역 및 세로방향 인첨가영역이 된다. 이들 세로방향 첨가영역은 도 4d에 나타낸 참고기술과 비교하여 적층방향의 단면적이 현격하게 균일한 것이 된다.
또, 도 10a는 본 발명의 제조 방법을 MOSFET 소자용 에피택셜 웨이퍼의 제조에 적용한 예이다. p형 실리콘 단결정 기판(251) 위에 n형 에피택셜층(253a∼253c) 이 복수 적층되고, 기판(251)과 최하층의 에피택셜층(253a)간에 n+형의 매립층(252)이 형성됨과 동시에, 각각 링상의 붕소주입층과 인주입층이 에피택셜층 (253a∼253c)의 각 층간에 분리형태로 매립되어 있다. 도 10a에서, 세로방향의 붕소주입층 열은 매립층(252)의 외측에서 이것을 둘러싸듯이 형성된다. 한편, 세로방향의 인주입층 열은 에피택셜층(253a∼253c)의 적층방향과 직교하는 평면에의 투영에 있어서 매립층(252)과 겹치는 위치에 형성된다. 도 10b와 같이, 여기에 확산열처리를 실시함으로써 붕소주입층은 세로방향 붕소첨가영역인 통상의 p+형 소자분리영역 (254)이 되고, 인주입층은 세로방향 인첨가영역인 통상의 n+형 드레인영역(255; 매립층(252)에 도통))이 된다. 또, 도 10b는 드레인영역(255) 내측에 p형 웰, n형 소스영역 및 게이트를 형성하여 n채널형 MOSFET소자를 만들어 넣는 상태를 표시한다.
한편, 도 11a는 본 발명의 제조 방법을 바이폴라소자용 에피택셜 웨이퍼의 제조에 적용한 예이다. p형 실리콘 단결정 기판(261) 위에 n형 에피택셜층 (263a∼263c)이 복수 적층되고, 기판(261)과 최하층의 에피택셜층(263a) 사이에 n+형 매립층(262)이 형성됨과 동시에, 링상의 붕소주입층과 편평판상의 인주입층이 에피택셜층(263a∼263c)의 각 층간에 분리형태로 매립되어 있다. 도 11b와 같이, 여기에 확산열처리를 실시함으로써 붕소주입층은 세로방향 붕소첨가영역인 통상의 p+형 소자분리영역(264)이 되고, 인주입층은 세로방향 인첨가영역인 주상의 n+형 콜 렉터영역(265)이 된다. 또, 도 11b는 소자분리영역(264)의 내측에 p형 베이스 및 n형 에미터영역을 형성하여 npn형 바이폴라소자를 만들어 넣은 상태를 나타낸다.
또, 도 10 및 도 11에 나타낸 본 발명의 제조 방법은 p형 실리콘 단결정 기판을 사용하는 반도체소자를 제조할 경우에 대하여 예시하고 있다. 그러나, 본 발명에 관한 제조 방법 및 실리콘 에피택셜 웨이퍼는 이에 한하는 것은 아니고, p+형 실리콘 단결정 기판을 사용하여 제조되는 반도체소자용 에피택셜 웨이퍼 및 그 제조 방법에 대해서도 적용가능하다. 또, 다시 n형 실리콘 단결정 기판에 대해서도 적용되는 것은 말할나위 없다.
(실시형태 2)
다음에 제 2 태양의 실시형태에 대하여 설명한다.
도 1 및 도 2와 같이, 상기 실시형태 1에 있어서도, 제 1 에피택셜층(3) 위의 입체마크(7)(전사원 위치결정 입체마크) 형상이 너무 붕괴되지 않고, 상기 매립층을 1층분 형성하는 1사이클의 공정 종료시에도 원상태를 거의 유지하고 있다(도 2c). 이에 따라, 도 2f와 같이, 그 상측에 제 2 에피택셜층(22)을 적층했을 때에 하층측의 입체마크(7)가 그다지 형 붕괴하지 않고 부상하여 전사된다. 따라서, 제 2 에피택셜층(22)을 새로이 제 1 에피택셜층으로서 이온주입 및 기체상 성장의 공정 사이클을 반복할 때에, 그 전사된 마크를 위치결정용 입체마크(7')로서 사용할 수 있다(즉, 전사입체마크로서 사용된다).
이에 따라, 2층째의 붕소매립층 및 인매립층을 형성하는 사이클에서는 입체 마크 형성공정(도 3에서는 공정 2∼7)을 생략할 수 있고, 더욱 공정 단축이 가능하게 된다. 또, 이 결과 얻어지는 에피택셜 웨이퍼에 있어서는, 하층의 에피택셜층의 위치결정용 입체마크에 유래하지 않고, 또 이후의 층에 전사입체마크를 형성하기 위한 전사원이 되는 전사원 위치결정용 입체마크가 매립층이 형성된 에피택셜층 중, 최하층의 것을 포함한 일부의 것에 대해서만 형성하게 된다. 도 3에서는 입체마크 형성공정을 포함한 제 1 사이클이 공정 2∼20의 19공정인데 비해, 입체마크를 형성하지 않는 제 2 사이클은 6공정 단축된 공정 21∼33의 13공정이다. 에피택셜층과 매립층을 복수층으로 형성할 경우, 제 1 사이클은 최초의 1층만으로 하고, 이후는 제 2 사이클만을 반복하여도 된다. 또, 에피택셜층의 형성 두께에 따라서는 위치맞춤 정밀도 확보를 위해, 도 9와 같이 1층째의 입체마크(7a)에 기초하여 부상하는 입체마크(7b)(도 9a), (7c)(도 9b)의 사용을 일정 적층수로 잘라 새로운 입체마크(7d)를 다른 위치에 형성함(도 9c)에 의하여도 된다. 그러면, 매립층이 형성된 에피택셜층 중, 최상층의 것에 위치결정용 입체마크가 에피택셜층의 층수보다 적은 수 만큼 서로 겹치지 않는 위치관계로 형성된다. 이때, 복수의 에피택셜층 (3a∼3c) 중, 최하층의 에피택셜층(3a)에 형성되는 (7a)와, 2층 위의 에피택셜층(3c)에 형성되는 (7d)가 전자원 위치결정용 입체마크로서 기능한다.
가령, 도 3에서는 1층 간격으로 입체마크를 새로 형성하도록 설계되어 있고, 결과로서 제 1 사이클과 제 2 사이클이 번갈아 반복되는 형으로 되어 있다. 상기 본 발명의 실시형태에 있어서, 6층분의 매립층 형성에 요하는 최종적 공정수는 97이고, 도 17의 참고기술의 공정수 271의 1/3 정도로 삭감되어 있음을 알 수 있다.
또, 상기 공정은, 붕소주입층(71) 및 인주입층(72)의 형성을 통하여 산화막을 형성/제거할 필요가 없는 공정을 채용하고 있으므로, 전사원 위치결정 입체마크의 형상유지라는 점에 있어서는 한층 유리하다고도 할 수 있다. 단, 수소분위기 중에서의 열처리를 행하지 않고 통상대로 주입전 산화처리를 행하는 공정을 채용할 경우에 있어서도, 주입전 산화처리에 의한 산화막 형성두께는 50nm정도로 작기 때문에 상기 제 2 태양을 적용할 수 있다.
또, 상기 공정은 전사입체마크가 그대로 그 층의 위치결정용 입체마크로 유용됨에 더하여 산화막의 마스크를 사용하지 않기 때문에, 동일 에피택셜층에서 복수의 도전형 이온주입층을 패턴 형성할 경우에도 앞의 도전형 이온주입층 패턴의 마스크 위치결정에 사용한 입체마크를 다음 도전형 이온주입층 패턴의 마스크 위치결정에도 유용할 수 있다. 따라서, 하나의 에피택셜층에 몇종류의 패턴을 형성한다해도 마스크 위치결정용 위치결정 입체마크는 최저 하나면 된다. 이것은 신규로 식각형성하는 위치결정용 입체마크 형성수를 삭감할 수 있는 큰 요인의 하나임과 동시에, 마스크 수를 대폭 삭감할 수 있다는 새로운 이점도 생긴다. 또한, 에피택셜 웨이퍼의 주표면 위에서 위치결정용 입체마크가 점하는 면적을 삭감할 수 있는 효과도 있다.
(참고기술 2)
한편, 이온주입용 마스크에 산화막을 사용하는 참고기술례 1의 공정은 도 23과 같이 에피택셜층(3) 위에 도전형이 다른 이온주입층, 가령 붕소주입층(71)과 인주입층(72)을 형성할 경우, 이온주입용 마스크로 사용되는 산화막의 1회의 형성· 박리에 따라 위치결정용 입체마크(7)의 형상이 붕괴된다. 그래서, 위치결정용 입체마크(7)로서 같은 에피택셜층(3) 위라 하더라도 붕소주입층(71)의 패턴 형성용 위치결정 입체마크(7h)와 인주입층(72)의 패턴 형성용 위치결정 입체마크(7i)를 개별적으로 형성한다. 또, 이 위에 에피택셜층(22)을 중합형성할 때는 그 에피택셜층 (22) 위에 새로운 위치결정 입체마크를 형성한다. 이 경우 하층측의 에피택셜층(3) 위의 위치결정용 입체마크(7)가 상층의 에피택셜층(22)에 다소 전사되므로 이들을 이용하여 상층의 위치결정 입체마크 위치결정을 행한다. 이때, 산화막 형성·박리에 의해 붕괴된 입체마크(7h, 7i)에 기초한 전사입체마크는 위치결정의 정밀도가 확보되지 않으므로, 상층측의 에피택셜층(22)을 형성하기 전에 상층의 위치결정용 입체마크를 형성하기 위하여 사용하는 새로운 위치결정 입체마크(7j)를 형성한다. 도 23b와 같이, 이 위치결정 입체마크(7j)에 기초한 전사입체마크(7j')를 이용하여 위치결정용 입체마크의 신규 형성을 행한다. 어떻든 하나의 에피택셜층에 대하여 복수개, 여기서는 3개 위치결정용 입체마크가 형성된다.
이 경우 하층측 위치결정용 입체마크의 형은 상층측으로부터 인식되기 때문에, 상층측 위치결정용 입체마크가 하층측 위치결정 입체마크와 위치적으로 겹침을 일으키지 않도록 형성할 필요가 있다. 그 결과, 각 층마다 위치결정용 입체마크를 형성할 경우, 최상층 에피택셜층에는 층수에 상당한 수의 입체마크가 형성 또는 전사된다. 가령, 도 23d에는 매립층(71', 72') 또는 이온주입층(71, 72)을 형성하면서 3층의 에피택셜층(103a∼103c)을 형성하는 예를 나타내고 있으나, 최상층의 에피택셜층(103c)에는 그 층(103c)에 신규 식각된 위치결정용 입체마크(7)에 더하여, 2층 아래에 식각된 위치결정용 입체마크(7)에 기초하여 중간층(103b)에서의 전사마크(207)를 거쳐 2중 전사된 전사입체마크(307)와 중간층(103b)에서 신규 식각된 위치결정용 입체마크(7)에 기초한 전사입체마크(207)의 합계 3조의 입체마크가 나타난다. 특히, 도 23b 및 23c와 같이, 1층에 대하여 복수개의 위치결정용 입체마크를 형성할 경우, 그 수는 더욱 증대하게 된다. 그 결과로 얻어지는 에피택셜 웨이퍼의 최상층 에피택셜층에는 형성한 에피택셜층의 층수보다 훨씬 많은 입체마크가 나타나게 되고, 그 입체마크가 나타나는 스페이스를 준비하지 않으면 안되는 문제가 있다.
또, 세로방향 확산영역을 형성하기 위하여, 가령 도 7과 같이, 동일 도전형 매립층을 같은 위치에 겹쳐 형성할 경우, 이온주입층 마스크 패턴은 각 층 모두 꼭 같아도 된다. 그러나, 각 층마다 위치결정용 입체마크의 형성 위치는 변경하지 않으면 안되기 때문에, 이온주입층 패턴은 같음에도 불구하고 결국은 위치결정용 입체마크의 패턴 위치만을 바꾼 다수의 마스크를 준비하지 않으면 안되는 문제도 있다.
(실시형태 3)
전사입체마크는 위치결정에 사용가능한 형상 정밀도를 확보하기 위하여, 실리콘 기체상 성장기구에 유래하는 변형이 생기기 어려운 형상을 고려하는 것이 중요하다. 가령, 도 22는 면방위 (100)의 실리콘 단결정 기판을 나타내는 것이나, [011] 방향의 직선부분(407a)과 [01-1] 방향의 직선부분(407b)이 교차한 +자상 입체마크(407)를 사용할 경우, 이에 기초하여 그 입체마크(407) 위에 형성된 에피택 셜층에 전사되는 전사입체마크(407')는 가령 [011] 방향의 직선부분(407a') 폭이 축소하고, 이와 직교하는 [01-1] 방향의 직선부분(407b') 폭은 반대로 증대하는 패턴변형이 생기기 쉽다.
본 발명자들이 예의 검토한 결과, 면방위 (100)의 실리콘 단결정 기판 위에 에피택셜층을 형성할 경우, 도 20과 같이 위치결정용 입체마크(507)로서 [011] 방향 또는 [0-1-1] 방향에 대한 각도(θ)가 45°이내 방향의 직선부분을 갖도록 형성하면, 이에 기초한 전사입체마크의 변형이 생기기 어렵다는 것이 판명되었다. 도 18은 그 같은 위치결정용 입체마크(507)의 구체예를 나타낸 것으로, 홈상으로 형성된 2개의 라인패턴(507a, 507b)(가령, 각각 폭 약 4㎛, 깊이 약 0.2㎛)을 대략 직교하는 형태로서, 여기서는 1단부를 서로 공유하는 L자상으로 형성한 것이다. 단, 도 19와 같이, 입체마크를 볼록상으로 형성할 수도 있다. 여기서는, 입체마크(517)가 기판표면의 얕은 오목부(517c) 내에 볼록형태의 2개의 라인패턴(517a, 517b)을 대략 직교하는 형태로 L자상으로 형성한 것이다. 또, 기판 주표면에는 4°정도까지의 오프앵글을 부여할 수도 있다. 이 경우, 결정축 방위는 근사적으로 오프앵글을 부여하지 않을 경우의 것과 동일하다고 생각된다.
상기 효과를 확인하기 위하여 다음 실험을 행하였다. 우선, 실리콘 단결정 기판으로 결정축 방향을 [100](단, 오프앵글 없음), 오리엔테이션플랫면을 (011)로 한, 도 18a에 나타낸 형태의 실리콘 단결정 기판을 준비하여 도 21에 나타낸 높이 130nm, 폭 12㎛의 직선볼록상 형태의 입체마크(527)를 형성하였다. 단, 그 입체마크(527)의 엣지 방향은 [011] 방향을 θ=0°, [01-1] 방향을 θ=90°로 하여 각종 방향으로 설정하였다. 다음에, 도 4에 나타낸 타입의 기체상 성장장치(122)에 의해 그 입체마크(527)가 형성된 주표면 위에 에피택셜층을 트리클로로실란(SiHCl3)을 사용하여 1080℃, 80torr로 두께 24㎛만큼 형성하였다.
그리고, 이 에피택셜층 성장후의 기판에 대하여 네가형 포토레지스트를 0.8㎛ 도포하고, 상기 입체마크(527)를 위치맞춤 패턴으로 사용함으로써 공지의 얼라이너 장치를 사용하여 패턴 부착 마스크를 상기 에피택셜 웨이퍼에 자동위치결정(오토 얼라인먼트)하는 것을 시도하였다. 이 오토 얼라인먼트는 에피택셜 웨이퍼에 형성된 입체마크(527) 및 마스크의 패턴 엣지로부터의 반사광을 광전적으로 검출하고, 그들에 이 위치 엇갈림이 해소되도록 에피택셜 웨이퍼 및 마스크를 상대 이동시켜서 행하는 것이다. 도 21에 각 θ 값마다의 패턴 위치신호의 측정 프로파일을 나타낸다. 그 결과, θ가 45°를 넘으면 한쪽 엣지로부터의 반사 피크가 극단으로 작아지고, 오토 얼라인먼트가 불가능했으나, θ가 45°이하이면 문제 없이 오토 얼라인먼트된다는 것을 알았다. 이것은 에피택셜층에 전사된 입체마크(527)의 전사입체마크에 있어서, 그 한쪽 엣지가 현저히 패턴변형을 일으키나, θ가 45°이하이면 그 패턴변형을 오토 얼라인먼트될 정도로 작게 억제할 수 있는 효과가 있음을 의미한다.
(실시형태 4)
다음에 제 3 태양의 실시형태에 대하여 설명한다. 상기 제 1 실시형태에서 설명한대로 에피택셜층의 기체상 성장공정은 붕소주입층 및 인주입층으로부터의 가 로방향 오토도핑을 억제하기 위하여, 우선 봉지용의 얇은 에피택셜층을 기체상 성장(소위 캡데포처리)하여, 제 2 에피택셜층의 본성장을 행하는 2단 처리로 하는 것이 바람직하다. 이것은 특히, 인주입층으로부터의 인의 가로방향 오토도핑 방지의 관점에서 중요하다.
헌데 본 발명자 등이 검토한 결과, 도 24와 같이, 도 24a에 나타낸 인주입층(72)에 대해서는 인 주입공정 종료 후, 제 2 에피택셜층을 기체상 성장시킴에 앞서, 동도 b와 같이, 상압하 950℃∼1100℃(바람직하게는 1060℃∼1100℃)에서 수소분위기 중에서 열처리를 행하는 열처리공정을 행하고, 인주입층의 인의 일부를 미리 기체상 중에 외방확산하여 인주입층 표면부 온도를 내리고, 그 열처리공정이 종료한 후에, 도 24c와 같이 감압분위기 하에서 실리콘 원료가스를 공급하여 봉지용 에피택셜층(22a)을 기체상 성장시켜(봉지성장공정)」, 동도 b와 같이 그 봉지용 에피택셜층(22a) 위에 제 2 에피택셜층(22)을 기체상 성장시키는 본 성장을 행하는 것이 인의 가로방향 오토도핑 방지에 매우 유효하다는 것을 판명하였다. 또, 상기 제 1 태양의 실시형태를 적용한다면, 도 2b에 나타낸 수소분위기 중에서의 열처리를 약 30분간 행함으로써 결정성 회복 겸 활성화 열처리도 동시에 행하게 된다. 이는 제 7 태양의 실시형태에 상당한다. 또, 봉지용 에피택셜층(22a)의 기체상 성장 중에는 도펀트 가스를 공급하지 않는다. 단, 봉지용 에피택셜층(22a)의 형성두께가 1㎛보다 두꺼우면 제 2 에피택셜층(22)과의 계면에서 정미 캐리어 농도에 단차가 생겨버리기 때문에, 두께는 1㎛ 이하가 바람직하다. 그러나, 두께가 0.2㎛ 미만은 봉지 효과가 불충분하기 때문에, 봉지용 에피틱셜층(22a) 두께는 0.2㎛∼1 ㎛ 이하로 하는 것이 좋다.
봉지성장공정은 압력 5torr∼60torr로 행하는 것이 바람직하다. 압력이 5torr 미만이면 기체상 성장속도가 낮기 때문에 능률이 나쁘고, 압력이 60torr를 넘으면 인의 가로방향 오토도핑의 억제효과가 불충분해진다.
또, 봉지성장공정 후는 오토도핑이 충분히 방지되므로, 봉지성장공정 보다 생산효율이 좋은 고온 및/또는 고압조건으로 본 성장공정을 동일 기체상 성장장치에서 행할 수 있다.
상기 제 3 태양의 효과를 확인하기 위하여 다음 실험을 행하였다. 우선, 실리콘 단결정 기판으로서 직경 200mm, 결정축 방위 [100](단, 오프앵글 없음), n+형(저항률: 0.010∼0.015Ω·cm)으로 이면에 오토도핑 방지용 산화막이 0.5㎛의 두께로 형성된 것을 준비하였다. 이어서, 그 주표면 위에 p형의 제 1 에피택셜층(정미 캐리어 농도 3×10015atoms/cm3)을 트리클로로실란(SiHCl3)을 실리콘 원료가스로 사용하고 도펀트 가스로 수소로 희석된 디보란(B2H6)을 사용함으로써, 기체상 성장온도 1130℃, 상압하에서 10㎛ 두께로 형성하였다(저항률: 4.5Ω·cm). 이어서, 이 제 1 에피택셜층에 대하여 개개의 주입영역 치수가 1730㎛×8㎛의 세로로 긴 형상이 되고, 또 폭 방향으로 대략 16㎛ 정도의 간격으로 늘어서게 복수의 인주입층을 이온주입으로 형성하였다. 단, 이온주입층의 형성에 앞서 두께 약 50nm의 산화막이 형성되게 주입전 산화처리를 행하고, 이온주입은 가속전압 120KeV∼150KeV, 도즈량 2×1012/cm2로 행하였다. 또, 주입후에 결정성 회복 겸 활성화를 위하여 열처리를 질소분위기 하에서 950℃로 30분 행하였다.
이어서, 주입전 산화에 의해 형성된 산화막을 습식에칭으로 제거한 후, 기판을 도 4에 나타낸 타입의 기체상 성장장치(121)의 반응기(122) 내에 배치하고, 수소분위기에서 900℃, 1080℃ 및 1190℃의 각 온도에서 상압(760torr)에서 10분간 열처리하였다. 그리고, 제 1 에피택셜층과 같은 원료가스를 사용하여 도펀트 가스를 공급하지 않고 850℃, 2500torr에서 두께 0.5㎛의 봉지용 에피택셜층을 성장시키고, 이어서, 1080℃, 80torr에서 두께 10㎛의 제 2 에피택셜층을 도펀트 가스로 디보란(B2H6)을 공급하면서 본 성장시켰다(정미 캐리어 농도 3×1015atoms/cm 3).
이렇게 얻은 인매립층을 갖는 에피택셜 웨이퍼를 가로방향으로 늘어선 복수의 인매립층이 연마면에 나타나게 주표면과 1°정도의 각도를 이루도록 각도 연마하였다. 또한, 도 26과 같이, 그 연마면 위에서 서로 인접한 인매립층간에서(즉, 인매립층을 횡단하지 않는 위치에서), 에피택셜층의 계면과 직교방향으로 측정라인을 설정하여 퍼짐 저항법으로 에피택셜층 중의 정미 캐리어 농도 프로파일을 측정하였다. 그 측정 프로파일에 있어, 에피택셜층 계면에서의 정미 캐리어 농도의 가장 낮은 값을 BH, 에피택셜층에서 캐리어 농도의 가장 안정된 영역에서의 평균 정미 캐리어 농도를 AH로 하여 (AH-BH)/AH의 값을 각각 구하였다. (AH/BH)/AH의 값이 작을 수록 에피택셜층 계면에서의 인의 가로방향 오토도핑이 작은 것을 의미한다. 이상의 측정결과를 표 1에 표시한다.
상압열처리온도(℃) (AH-BH)/AH
900 0.72
1080 0.47
1190 0.99
즉, 봉지 에피택셜층 성장 전의 상압열처리 온도가 1080℃의 것에 있어서만 (AH-BH)/AH가 0.5이하가 되고, 1080℃ 근방에서 상압열처리함으로써 인성분의 가로방향 오토도핑이 효과적으로 억제된다. 또, 도 27은 퍼짐 저항법에 의한 캐리어 농도 프로파일의 측정례로서, 도 27a는 상압열처리 온도가 1080℃의 것, 도 27b는 1190℃의 것이다. 도 27a에는 계면위치에서도 캐리어 농도 저하가 그다지 생기지 않음에 비해, 도 27b에는 p형 에피택셜층 중의 인성분의 가로방향 오토도핑에 의해 캐리어 농도가 급감해 있음을 알 수 있다. 또, 동도에는 캐리어 농도 측정을 행한 샘플면을 불산-질산 수용액으로 되는 스테인액에 침지한 후 광조사함으로써 얻은 것의 확대 사진을 나타내고 있다. 배경의 검게 나타난 부분이 p형 에피택셜층, 그 안에 밝게 나타난 부분이 n형 인매립층인데, 도 27a는 서로 인접한 인매립층에 연결이 전혀 생기지 않음에 비해, 도 27b는 인성분의 가로방향 오토도핑에 의해 인매립층이 계면위치에서 연결되어 버렸다.
(실시형태 5)
다음에 제 4 태양의 실시형태에 대하여 설명한다. 이 태양의 요지는 제 1 에피택셜층에 붕소주입층과 인주입층 쌍방을 형성할 경우에, 인주입층 형성후에는 제 1 에피택셜층 표면을 산화하는 주입전 산화공정을 행하지 않는다. 즉, 인 주입공정 을 붕소 주입공정 후에 행하는 점이다. 그리고, 이 공정은 도 14∼도 17에 나타낸 상기 참고기술례 1로서 이미 설명되어 있다.
즉, 도 15h에서 붕소주입층(13)을 형성한 후, 이온주입 마스크용 산화막(15)이 형성되고, 붕소주입층(13)은 그 산화막(15)에 의해 덮여진다(도 16c). 그러나, 붕소는 산화막 중에 수용되기 쉽기 때문에 산화막(15)을 형성하여도 붕소주입층 (13)의 표층부에는 농화되지 않고, 오히려 표면 농도가 저하하기 때문에 오토도핑이 작아지는 방향으로 작용한다. 한편, 인은 산화막과의 계면에 모이기 쉬우나, 도 16c와 같이 인 주입은 주입전 산화막(19) 형성 후에 행해지기 때문에 인주입층(20)의 표층부에의 인 농화는 회피될 수 있다. 그 결과, 제 2 에피택셜층(22)을 형성하더라도 인 및 붕소의 가로방향 오토도핑이 효과적으로 방지된다. 또, 인 주입 후, 산화막(15)을 남긴 상태로 장시간의 열처리를 행하면 인 성분이 인주입층(20) 표층부에 농화하기 때문에, 도 16e의 결정회복을 위한 열처리를 생략하고 곧 에피택셜층(22) 성장을 행하는 것이 바람직하다.
또, 상기 제 4 태양은 포토레지스트 피막을 이온주입용 마스크로 사용하는 에피택셜 웨이퍼의 제조 방법에도 적용가능하다. 이 경우, 도 25a와 같이, 제 1 에피택셜층(3) 내에 앞서 붕소주입층(71)을 형성해 두고, 이어서 주입전 산화막(19)을 형성한다. 붕소주입층(71) 중의 붕소는 주입전 산화막(19)과의 계면에는 상기와 같은 이유로 모이기 어렵기 때문에, 붕소의 표층부에의 농화는 생기지 않는다. 이어서 도 25b와 같이 인주입층 형성을 위한 이온주입용 마스크(60)를 포토레지스트 피막으로 형성하고, 인을 주입한 후, 도 25c와 같이 이온주입용 마스크(60)와 주입 전 산화막(19)을 제거하고, 다시 도 25d와 같이, 제 2 에피택셜층(22)을 성장시켜서 붕소매립층(71') 및 인매립층(72')을 얻는다.

Claims (21)

  1. 제 1 에피택셜층 중에 불순물 원소를 이온주입하여 이온주입층을 형성하고, 그 위에 제 2 에피택셜층을 기체상 성장하여 적층시킴으로써, 상기 이온주입층을 상기 제 1 에피택셜층과 상기 제 2 에피택셜층 사이에 매립하여 매립층으로 하는 실리콘 에피택셜 웨이퍼의 제조 방법에 있어서,
    상기 제 1 에피택셜층 표면에 포토레지스트막으로 이루어진 이온주입용 마스크를 직접 형성하는 마스크 형성공정과,
    상기 이온주입용 마스크가 형성된 상기 제 1 에피택셜층에 대하여 상기 이온주입을 행하는 이온주입 공정과,
    그 이온주입 공정 종료 후, 상기 제 2 에피택셜층을 기체상 성장시키기에 앞서 행하는 수소열처리 공정과,
    그 수소열처리 공정이 종료된 후에 상기 제 2 에피택셜층을 기체상 성장시키는 기체상 성장공정을 포함하는 것을 특징으로 하는 실리콘 에피택셜 웨이퍼의 제조 방법.
  2. 제 1 항에 있어서, 상기 수소열처리 공정에서 상기 이온주입시에 상기 이온주입층에 발생한 결정손상을 회복시킴과 동시에 캐리어 활성화를 행하는 것을 특징으로 하는 실리콘 에피택셜 웨이퍼의 제조 방법.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 수소열처리 공정에서의 열처리온도를 950℃∼1150℃ 범위에서 조정하는 것을 특징으로 하는 실리콘 에피택셜 웨이퍼의 제조 방법.
  4. 제 1 항 또는 제 2 항에 있어서, 상기 수소열처리 공정을 상압수소분위기 중에서 행하는 것을 특징으로 하는 실리콘 에피택셜 웨이퍼의 제조 방법.
  5. 제 1 항 또는 제 2 항에 있어서, 상기 수소열처리 공정을 기체상 성장장치 내에서 상기 제 2 에피택셜층의 기체상 성장을 행하기 직전에 그 기체상 성장장치 내에 수소를 도입하여 행하는 것을 특징으로 하는 실리콘 에피택셜 웨이퍼의 제조 방법.
  6. 제 1 에피택셜층 표면의 제 1 영역에 제 1 불순물을 이온주입하기 위한 제 1 이온주입용 마스크를 포토레지스트막에 의해 상기 제 1 에피택셜층 표면에 직접 형성하는 제 1 마스크 형성공정과,
    상기 제 1 이온주입용 마스크가 형성된 상기 제 1 에피택셜층에 대하여 상기 제 1 불순물을 이온주입함으로써, 상기 제 1 영역에 대응하는 위치에 제 1 이온주입층을 형성하는 제 1 이온주입 공정과,
    상기 제 1 에피택셜층 표면의 상기 제 1 영역과는 다른 제 2 영역에 상기 제 1 불순물과는 종류가 다른 제 2 불순물을 이온주입하기 위한 제 2 이온주입용 마스크를 포토레지스트막에 의해 상기 제 1 에피택셜층 표면에 직접 형성하는 제 2 마스크 형성공정과,
    상기 제 2 이온주입용 마스크가 형성된 상기 제 1 에피택셜층에 대하여 상기 제 2 불순물을 이온주입함으로써, 상기 제 2 영역에 대응하는 위치에 제 2 이온주입층을 형성하는 제 2 이온주입 공정과,
    그 제 2 이온주입 공정 종료 후, 제 1 및 제 2 이온주입층이 표면에 형성된 제 1 에피택셜층 위에 상기 제 2 에피택셜층을 기체상 성장시키기에 앞서 행하는 수소열처리 공정과,
    그 수소열처리 공정이 종료한 후에 상기 제 2 에피택셜층을 기체상 성장시킴으로써 상기 제 1 이온주입층 및 상기 제 2 이온주입층을 각각 제 1 매립층 및 제 2 매립층으로 하는 상기 기체상 성장공정을 포함하는 것을 특징으로 하는 실리콘 에피택셜 웨이퍼의 제조 방법.
  7. 제 6 항에 있어서, 상기 수소처리공정에서 이온주입시에 상기 제 1 이온주입층과 상기 제 2 이온주입층에 각각 발생한 결정손상을 일괄하여 회복시킴과 동시에 캐리어 활성화를 행하는 것을 특징으로 하는 실리콘 에피택셜 웨이퍼의 제조 방법.
  8. 제 6 항 또는 제 7 항에 있어서, 형성된 상기 제 2 에피택셜층을 새로이 상기 제 1 에피택셜층으로 사용하는 형으로, 상기 마스크 형성공정으로부터 상기 이 온주입 공정 및 상기 수소열처리 공정을 거쳐 상기 기체상 성장공정에 이르는 처리사이클을 1회 또는 복수회 반복함으로써, 층간에 상기 매립층을 끼우는 형으로 복수의 에피택셜층을 적층형성하는 것을 특징으로 하는 실리콘 에피택셜 웨이퍼의 제조 방법.
  9. 제 8 항에 있어서, 동일 불순물이 이온주입된 복수의 매립층이 모두 상기 에피택셜층의 적층방향에서 서로 이격되어 있는 것을 특징으로 하는 실리콘 에피택셜 웨이퍼의 제조 방법.
  10. 제 1 에피택셜층 중에 인을 이온주입하여 인주입층을 형성하고, 그 위에 제 2 에피택셜층을 기체상 성장하여 적층함으로써, 상기 인주입층을 상기 제 1 에피택셜층과 상기 제 2 에피택셜층 사이에 매립하여 인매립층으로 하는 실리콘 에피택셜 웨이퍼의 제조 방법에 있어서,
    상기 제 1 에피택셜층에 인을 이온주입하는 이온주입 공정과,
    그 이온주입 공정 종료 후, 상기 제 2 에피택셜층을 기체상 성장시키기에 앞서 상압하에 950℃ 이상 1100℃미만에서 열처리를 행하는 열처리공정과,
    그 열처리공정 종료 후에 감압분위기 하에서 실리콘 원료가스를 도입하여 봉지용 에피택셜층을 기체상 성장시키는 봉지성장공정과,
    그 봉지용 에피택셜층 위에 상기 제 2 에피택셜층을 기체상 성장시키는 본 성장공정을 포함하는 것을 특징으로 하는 실리콘 에피택셜 웨이퍼의 제조 방법.
  11. 제 10 항에 있어서, 상기 실리콘 원료가스가 수소로 희석된 디클로로실란 또는 트리클로로실란 또는 사염화규소인 것을 특징으로 하는 실리콘 에피택셜 웨이퍼의 제조 방법.
  12. 제 10 항 또는 제 11 항에 있어서, 상기 봉지성장공정을 압력 5 torr∼60 torr, 성장온도 800℃∼950℃에서 행하는 것을 특징으로 하는 실리콘 에피택셜 웨이퍼의 제조 방법.
  13. 제 10 항 또는 제 11 항에 있어서, 상기 봉지용 에피택셜층의 형성두께를 0.2㎛∼1㎛로 하는 것을 특징으로 하는 실리콘 에피택셜 웨이퍼의 제조 방법.
  14. 제 10 항 또는 제 11 항에 있어서, 상기 봉지성장공정에 이어서 동일 기체상 성장장치 내에서 상기 봉지성장공정보다 고온, 고압, 또는 고온 및 고압하에서 상기 본 성장공정을 행하는 것을 특징으로 하는 실리콘 에피택셜 웨이퍼의 제조 방법.
  15. 동일 도전형의 이온주입층이 동일 영역에 매립형성되어 있는 에피택셜층이 복수 적층된 구조를 갖는 실리콘 에피택셜 웨이퍼의 제조 방법에 있어서, 상기 이 온주입층을 하층측에 위치하는 것일수록 주입불순물 농도가 높아지게 형성하는 것을 특징으로 하는 실리콘 에피택셜 웨이퍼의 제조 방법.
  16. 제 15 항에 있어서, 상기 이온주입층을 형성하기 위한 이온주입을 행할 때에 하층측에 위치하는 이온주입층일수록 주입이온의 도즈량을 크게하는 것을 특징으로 하는 실리콘 에피택셜 웨이퍼의 제조 방법.
  17. 제 15 항 또는 제 16 항에 있어서, 상기 이온주입층을 하층측에 위치하는 것일수록 패턴면적이 작아지게 형성하는 것을 특징으로 하는 실리콘 에피택셜 웨이퍼의 제조 방법.
  18. 복수의 불순물 첨가영역이 에피택셜층의 적층방향으로 상호 접속한 구조를 갖는 소자를 제조하기 위한 실리콘 에피택셜 웨이퍼로서, 동일 도전형 이온주입층이 동일 영역에 매립형성되어 있는 에피택셜층이 복수 적층된 구조를 갖는 실리콘 에피택셜 웨이퍼에 있어서, 하층측에 위치하는 이온주입층일수록 주입불순물 농도가 높아지게 형성되어 있는 것을 특징으로 하는 실리콘 에피택셜 웨이퍼.
  19. 제 18 항에 있어서, 상기 이온주입층이 하층측에 위치하는 것일수록 패턴면적이 작아지게 형성되어 있는 것을 특징으로 하는 실리콘 에피택셜 웨이퍼.
  20. 주표면의 면방위가 (100)인 실리콘 단결정 기판 위에 제 1 에피택셜층을 기체상 성장시키는 제 1 기체상 성장공정과,
    제 1 에피택셜층 표면의 제 1 영역에 제일 불순물을 이온주입하기 위한 제 1 이온주입용 마스크를 포토레지스트막에 의해 상기 제 1 에피택셜층 표면에 직접 형성하는 제 1 마스크 형성공정과,
    상기 제 1 이온주입용 마스크가 형성된 상기 제 1 에피택셜층에 대하여 상기 제 1 불순물을 이온주입함으로써, 상기 제 1 영역에 대응하는 위치에 제 1 이온주입층을 형성하는 제 1 이온주입 공정과,
    상기 제 1 에피택셜층 표면의 상기 제 1 영역과는 다른 제 2 영역에 상기 제 1 불순물과는 종류가 다른 제 2 불순물을 이온주입하기 위한 제 2 이온주입용 마스크를 포토레지스트막에 의해 상기 제 1 에피택셜층 표면에 직접형성하는 제 2 마스크 형성공정과,
    상기 제 2 이온주입용 마스크가 형성된 상기 제 1 에피택셜층에 대하여 상기 제 2 불순물을 이온주입함으로써, 상기 제 2 영역에 대응하는 위치에 제 2 이온주입층을 형성하는 제 2 이온주입 공정과,
    그 제 2 이온주입 공정 종료 후, 상압하에 950℃이상 1100℃이하의 온도 범위에서 행하는 수소열처리 공정과,
    그 수소열처리 공정 종료 후에 감압분위기 하에서 봉지용 에피택셜층을 기체상 성장시키는 봉지성장공정을 1조로 하여,
    이들 공정의 조를 복수회 반복함으로써 층간에 이온주입층을 매립층으로 끼 우는 형으로 복수의 에피택셜층을 적층형성하는 것을 특징으로 하는 실리콘 에피택셜 웨이퍼의 제조 방법.
  21. 제 20 항에 있어서, 상기 이온주입층을 하층측에 위치하는 것일수록 주입불순물 농도가 높고 또 패턴면적이 작게 형성하는 것을 특징으로 하는 실리콘 에피택셜 웨이퍼의 제조 방법.
KR1020017008504A 1999-11-10 2000-11-08 실리콘 에피택셜 웨이퍼의 제조 방법 및 실리콘 에피택셜웨이퍼 KR100760514B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-1999-00319970 1999-11-10
JP31997099A JP4016371B2 (ja) 1999-11-10 1999-11-10 シリコンエピタキシャルウェーハの製造方法

Publications (2)

Publication Number Publication Date
KR20010101374A KR20010101374A (ko) 2001-11-14
KR100760514B1 true KR100760514B1 (ko) 2007-09-20

Family

ID=18116299

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017008504A KR100760514B1 (ko) 1999-11-10 2000-11-08 실리콘 에피택셜 웨이퍼의 제조 방법 및 실리콘 에피택셜웨이퍼

Country Status (6)

Country Link
US (1) US6589336B1 (ko)
EP (1) EP1152458A4 (ko)
JP (1) JP4016371B2 (ko)
KR (1) KR100760514B1 (ko)
TW (1) TW497155B (ko)
WO (1) WO2001035452A1 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4190906B2 (ja) * 2003-02-07 2008-12-03 信越半導体株式会社 シリコン半導体基板及びその製造方法
US6809003B1 (en) * 2003-04-02 2004-10-26 Polarfab Llc Bi-directional epitaxial doping technique
US6911367B2 (en) * 2003-04-18 2005-06-28 Micron Technology, Inc. Methods of forming semiconductive materials having flattened surfaces; methods of forming isolation regions; and methods of forming elevated source/drain regions
JP2005057235A (ja) * 2003-07-24 2005-03-03 Mitsubishi Electric Corp 絶縁ゲート型バイポーラトランジスタ及びその製造方法、並びに、インバータ回路
JP4797514B2 (ja) * 2005-08-26 2011-10-19 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法
JP5985789B2 (ja) * 2010-03-15 2016-09-06 富士電機株式会社 超接合半導体装置の製造方法
JP5560897B2 (ja) 2010-05-20 2014-07-30 富士電機株式会社 超接合半導体装置の製造方法
JP5560931B2 (ja) * 2010-06-14 2014-07-30 富士電機株式会社 超接合半導体装置の製造方法
JP5699526B2 (ja) * 2010-10-21 2015-04-15 富士電機株式会社 半導体装置の製造方法
US8895325B2 (en) * 2012-04-27 2014-11-25 Varian Semiconductor Equipment Associates, Inc. System and method for aligning substrates for multiple implants
JP5799936B2 (ja) * 2012-11-13 2015-10-28 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP5799935B2 (ja) * 2012-11-13 2015-10-28 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
KR102098296B1 (ko) * 2013-04-15 2020-04-07 엘지이노텍 주식회사 에피택셜 웨이퍼
JP2015032611A (ja) * 2013-07-31 2015-02-16 住友電気工業株式会社 炭化珪素半導体装置の製造方法
US9306034B2 (en) * 2014-02-24 2016-04-05 Vanguard International Semiconductor Corporation Method and apparatus for power device with multiple doped regions
JP5757355B2 (ja) * 2014-04-23 2015-07-29 富士電機株式会社 超接合半導体装置の製造方法
CN107706148B (zh) * 2017-10-17 2020-09-08 吉林华微电子股份有限公司 改善光刻标记对准精度的方法、超级结产品的制备方法及超级结产品
IT202100022547A1 (it) * 2021-08-30 2023-03-02 St Microelectronics Srl Dispositivo opto-elettronico per il rilevamento e la localizzazione di oggetti per applicazioni lidar

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5070382A (en) * 1989-08-18 1991-12-03 Motorola, Inc. Semiconductor structure for high power integrated circuits
JPH0963956A (ja) * 1995-08-25 1997-03-07 Mitsubishi Materials Shilicon Corp エピタキシャルウェーハの製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3765960A (en) * 1970-11-02 1973-10-16 Ibm Method for minimizing autodoping in epitaxial deposition
JPS4871187A (ko) * 1971-12-24 1973-09-26
JPS53135571A (en) * 1977-05-02 1978-11-27 Hitachi Ltd Vapor phase growth method for semiconductor
JPS57106046A (en) * 1980-12-23 1982-07-01 Toshiba Corp Manufacture of semiconductor device
JPS57115822A (en) * 1981-01-08 1982-07-19 Nec Corp Manufacture of semiconductor device
JPS57192017A (en) * 1981-05-21 1982-11-26 Fujitsu Ltd Epitaxial growing method
JPS63313861A (ja) * 1987-06-17 1988-12-21 Seiko Epson Corp 半導体装置の製造方法
JPH01105557A (ja) * 1987-10-19 1989-04-24 Sharp Corp 半導体装置の製造方法
JPH0750689B2 (ja) * 1988-12-01 1995-05-31 日本電気株式会社 半導体装置の製造方法
JPH03235326A (ja) * 1990-02-13 1991-10-21 Fujitsu Ltd 半導体装置の製造方法
JP3086836B2 (ja) * 1991-04-27 2000-09-11 ローム株式会社 半導体装置の製造方法
JP3235326B2 (ja) 1994-02-28 2001-12-04 東陶機器株式会社 高輝度放電灯の封止部構造
US5885880A (en) * 1994-09-19 1999-03-23 Sony Corporation Bipolar transistor device and method for manufacturing the same
JPH11204771A (ja) * 1998-01-07 1999-07-30 Sony Corp 半導体基板の製造方法及び固体撮像装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5070382A (en) * 1989-08-18 1991-12-03 Motorola, Inc. Semiconductor structure for high power integrated circuits
JPH0963956A (ja) * 1995-08-25 1997-03-07 Mitsubishi Materials Shilicon Corp エピタキシャルウェーハの製造方法

Also Published As

Publication number Publication date
KR20010101374A (ko) 2001-11-14
TW497155B (en) 2002-08-01
US6589336B1 (en) 2003-07-08
EP1152458A4 (en) 2006-06-07
EP1152458A1 (en) 2001-11-07
JP2001139399A (ja) 2001-05-22
JP4016371B2 (ja) 2007-12-05
WO2001035452A1 (fr) 2001-05-17

Similar Documents

Publication Publication Date Title
KR100760514B1 (ko) 실리콘 에피택셜 웨이퍼의 제조 방법 및 실리콘 에피택셜웨이퍼
JP5338443B2 (ja) Ｓｏｉウェーハの製造方法
US20060216886A1 (en) SRAM devices having buried layer patterns and methods of forming the same
WO2006100640A1 (en) Method of manufacturing a semiconductor device having a buried doped region
US20230282713A1 (en) Trench type power device and manufacturing method thereof
KR101340002B1 (ko) Ｓｏｉ웨이퍼의 제조방법
KR100536930B1 (ko) 에피택셜 반도체 기판 및 그 제조 방법 및 반도체 장치의 제조방법 및 고체 촬상 장치의 제조 방법
JP4753075B2 (ja) シリコンエピタキシャルウェーハの製造方法
EP0417715B1 (en) Method of manufacturing a semicondcutor device
JP4290983B2 (ja) 半導体タイリング構造体及びその製造方法
KR100582146B1 (ko) 반도체 집적 회로 장치의 제조 방법
KR100366748B1 (ko) 스텐실 마스크 및 스텐실 마스크의 형성 방법
JP4743611B2 (ja) シリコンエピタキシャルウェーハの製造方法
US5637524A (en) Method for forming wells of semiconductor device
KR100678985B1 (ko) 고체촬상장치의 제조방법 및 고체촬상장치
KR100746623B1 (ko) 반도체소자의 듀얼폴리게이트 형성방법
CN112151511A (zh) 一种半导体结构及其制备方法
JP2010135533A (ja) 埋込拡散シリコンエピタキシャルウェーハの製造方法
CN114743999A (zh) 一种用于图像传感器的形成方法及图像传感器
EP0482829A1 (en) Method for forming a composite oxide over a heavily doped region
KR0144340B1 (ko) 초박막 에피텍셜층 제조방법
KR20000046948A (ko) 복합 반도체소자의 소자분리막 형성방법
KR100236057B1 (ko) 에스오아이(soi) 웨이퍼 제조방법
JPH09162278A (ja) 半導体装置およびその製造方法
JPH02135755A (ja) 誘電体分離基板及び半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20110811

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20120821

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee