WO2001035452A1 - Plaquette epitaxiee de silicium et son procede de production - Google Patents

Plaquette epitaxiee de silicium et son procede de production Download PDF

Info

Publication number
WO2001035452A1
WO2001035452A1 PCT/JP2000/007833 JP0007833W WO0135452A1 WO 2001035452 A1 WO2001035452 A1 WO 2001035452A1 JP 0007833 W JP0007833 W JP 0007833W WO 0135452 A1 WO0135452 A1 WO 0135452A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
ion
epitaxy
ion implantation
epitaxial
Prior art date
Application number
PCT/JP2000/007833
Other languages
English (en)
French (fr)
Inventor
Koji Ebara
Hiroki Ose
Yasuo Kasahara
Original Assignee
Shin-Etsu Handotai Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin-Etsu Handotai Co., Ltd. filed Critical Shin-Etsu Handotai Co., Ltd.
Priority to EP00974817A priority Critical patent/EP1152458A4/en
Priority to US09/889,020 priority patent/US6589336B1/en
Publication of WO2001035452A1 publication Critical patent/WO2001035452A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743—Making of internal connections, substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7809—Vertical DMOS transistors, i.e. VDMOS transistors having both source and drain contacts on the same surface, i.e. Up-Drain VDMOS transistors

Definitions

  • the present invention relates to a method for manufacturing a silicon epitaxial wafer and an epitaxial wafer manufactured by the method. More specifically, the present invention relates to a method of manufacturing an epitaxial wafer, in which a buried layer is formed by vapor-growing a silicon epitaxial layer after ion implantation into the silicon epitaxial layer, and an epitaxial wafer manufactured by the method.
  • Background art
  • a silicon single crystal thin film (hereinafter simply referred to as “silicon epitaxial wafer”) in which a silicon single crystal thin film is vapor-phase epitaxially grown on a silicon single crystal substrate (hereinafter simply referred to as “epitaxial wafer”).
  • epitaxial wafer silicon single crystal thin film
  • epitaxial layer or simply “epitaxial layer”
  • a technique of forming an ion-implanted layer of an impurity element by ion implantation and forming another epitaxy layer thereon to form a buried layer This is already known, for example, from Japanese Patent Application Laid-Open No. H11-55757.
  • the publication discloses a process of forming a CMOS circuit in an epitaxial wafer as an example.
  • an impurity-added region that is long in the depth direction (hereinafter, referred to as a “vertical-added region” or “ (Referred to as “directional impurity doped region”).
  • a vertical-added region for isolating and isolating an element from another region (in the above-mentioned publication, the element isolation regions 3 and 4 in FIG. 1 of the publication) or a buried formation in a pen nih
  • the impurity doped region (the drain region 6, 6a in FIG. 1 of the publication in the above-mentioned publication) forming the conductive path to the high-concentration impurity diffusion layer corresponds to the “vertical addition region”.
  • the epitaxy layer is formed as a single, relatively thick layer, direct ion implantation may make it difficult to form a vertical doped region through the epitaxy layer.
  • an ion-implanted layer is formed in advance on the substrate surface, another ion-implanted layer is formed on the layer surface after the growth of the epitaxial layer, and the impurity-added regions based on both ion implantations are mutually separated by a diffusion heat treatment.
  • a method of connecting and integrating by spreading is adopted.
  • the diffusion distance in the vertical direction is too long, a large diffusion region in the horizontal direction is required, and there is a disadvantage that inconvenience arises in reducing the size of elements.
  • the growth process of a relatively thin epitaxy layer is performed a plurality of times in place of a single relatively thick epitaxy layer, and a required portion is formed for each formation process of each epitaxy layer.
  • a technique has been disclosed in which an impurity is added to the substrate, and a diffusion heat treatment is performed so that the doped portion overlaps from the final epitaxial layer to a required depth. It states that the ion diffusion layer is formed for each relatively thin and epitaxial layer, so that the vertical diffusion distance can be shortened, and as a result, the lateral diffusion can be suppressed and the heat treatment time can be shortened.
  • an oxide film formed on the epitaxial layer is used as a mask in order to selectively implant impurity ions into a specific region of the epitaxial layer (hereinafter, referred to as a mask).
  • a mask a specific region of the epitaxial layer
  • Oxide film for ion implantation mask Since the oxide film for the ion implantation mask is formed by thermally oxidizing the surface of the epitaxy layer, if an ion implantation layer is formed on each of the plurality of epitaxy layers, it is oxidized by the number of epitaxy layers. Heat history for film formation is added (first heat history).
  • crystal recovery heat treatment heat treatment for recovering the crystal damage after ion implantation
  • the heat history accompanying the heat treatment is also ion-implanted (The second heat history).
  • ion implantation is performed by directly implanting ions into the pattern openings formed by etching away the oxide film for the ion implantation mask. (Which is performed in an active atmosphere), the surface of the ion-implanted region tends to be rough. Therefore, as shown in FIG.
  • a process of forming a thin oxide film for preventing surface roughness on the surface of the epitaxial layer exposed by etching is usually performed prior to the ion implantation process (so-called “ Oxidation treatment before injection ”).
  • the formation of this oxide film is also performed by thermal oxidation of the epitaxial layer, so that the additional thermal history is added by the number of times of ion implantation (third thermal history).
  • the thermal history accompanying the vapor-phase growth is reduced. It is added to the number of epitaxy layers (fourth thermal history).
  • the shape is formed between the layers of the epitaxial layer 103.
  • the formed ion-implanted layer 101 is non-uniform with a large spread as it is located on the lower layer side, and is diffused in the vertical direction to have a structure already connected to some extent (particularly, Lower ion implantation layer).
  • the vertical addition region 105 obtained by the subsequent diffusion heat treatment can only be obtained with a nonuniform size that becomes thicker toward the lower side.
  • ion implantation layers having different conductivity types for example, n-type and p-type
  • a cycle of formation of an ion implantation mask oxide film, pre-implantation oxidation treatment, and crystal recovery heat treatment is required. Need to be repeated for each ion-implanted layer pattern of each conductivity type, the above problem becomes more serious.
  • steps or recesses are three-dimensionally formed as marks (so-called alignment marks) for pattern alignment.
  • Such a three-dimensional mark (hereinafter referred to as a “three-dimensional mark”) is re-formed each time one epitaxial layer is formed.
  • the backside oxide film made of silicon dioxide must be formed by CVD or the like to prevent auto-doping from the backside of the substrate on the substrate used to manufacture silicon epitaxial wafers. There are many.
  • the formation and removal of the oxide film for the ion implantation mask with respect to the epitaxial layer are repeated many times. Generally, the oxide film is removed by immersing the substrate in an etchant such as hydrofluoric acid to chemically dissolve the oxide film. However, if the wafer is immersed in the etching solution as it is, the originally required backside oxide film will also be removed, so the resist for protecting this from the etching solution will be removed. A film is formed on the back oxide film.
  • the resist film Since the resist film does not withstand the heat treatment temperature when forming the ion implantation mask oxide film, it is removed immediately after the completion of the wet etching, and the resist film is formed again each time the ion implantation mask oxide film is removed. There must be.
  • Photolithography for pattern formation on oxide film is required.
  • Photolithography involves as many as three steps: photolithographic exposure, development, and wet etching.
  • the device is doped to an unexposed region, and the desired device performance may not be obtained near the interface of the epitaxial layer.
  • phosphorus in particular an element has Chasse auto-doping, attention t
  • a p-type ion implanted layer is formed by implanting boron (B).
  • a thin oxide film is also formed on the surface of the previously formed phosphorus implantation layer.
  • the main component of the oxide film is silicon dioxide.
  • phosphorus has a large segregation coefficient with respect to silicon dioxide, phosphorus is unevenly distributed on the main surface side of the oxide film in the phosphorus injection layer. After removing the oxide film in this state, the epitaxial layer is Due to the effect of phosphorus unevenly distributed on the main surface, lateral auto-doping from the phosphorus injection layer becomes extremely severe.
  • a first object of the present invention is to provide an extremely efficient epitaxy wafer having a plurality of epitaxy layers laminated via a buried layer, and furthermore, a lateral diffusion of an ion implantation layer to be formed. It is an object of the present invention to provide a method of manufacturing a silicon epitaxy with a small amount of silicon, and a silicon epitaxy which can be manufactured by the method.
  • the second problem is that, when manufacturing an epitaxy wafer by repeating ion injection and formation of an epitaxy layer, it is possible to reduce the number of times of forming a three-dimensional mark for performing pattern alignment, and consequently the manufacturing process.
  • the ion implantation layer is formed by vapor-growing a second epitaxy layer on top of the ion implantation layer by ion implantation of an impurity element into the first epitaxy layer, thereby forming the first epitaxy layer.
  • the ion implantation is performed on the first epitaxial layer on which the ion implantation mask is formed. Ion implantation step of performing
  • a vapor phase growth step of vapor phase growing the second epitaxial layer is provided.
  • a photoresist film is used instead of an oxide film as a mask for ion implantation, that is, the photoresist is not actively formed on the first epitaxial layer to be ion-implanted.
  • an ion implantation mask made of a film is formed directly on the first epitaxial layer.
  • a native oxide film formed on the surface of the epitaxial layer near room temperature is acceptable.
  • heat treatment for recovering crystallinity after ion implantation and activating carriers is performed in a hydrogen atmosphere.
  • Forming an ion implantation mask composed of a photoresist film directly on the first epitaxial layer means not only forming an ion implantation mask oxide film but also performing no pre-implantation oxidation treatment.
  • heat treatment for recovering crystallinity and activating the carrier after ion implantation involves the active formation of an oxide film on the surface of the ion implantation layer. It is performed in a state where it is not formed.
  • the oxide film is not used as the ion implantation mask, of the three thermal histories that are inevitable in the conventional method, the first thermal history related to the formation of the oxide film for the ion implantation mask and the oxidation treatment before implantation Can be avoided. As a result, the lateral diffusion of the buried layer and, consequently, the impurity-added region formed based on the buried layer can be suppressed very effectively.
  • pre-oxidation cleaning and oxide film etching steps can be omitted. Also, the formation of a resist film for protecting the backside oxide film can be omitted or reduced in number.
  • an epitaxial wafer having a buried layer in particular, an epitaxial wafer having a plurality of stacked epitaxial layers and ion-implanted layers can be dramatically simplified.
  • the above-mentioned manufacturing method of the present invention can be applied to the case where different ion-implanted layer patterns of the conductive type are formed on the same epitaxial layer, including the following steps:
  • a second ion implantation mask for ion-implanting a second impurity different from the first impurity, Forming a second mask directly on the surface of the first epitaxial layer with a photoresist film;
  • a second impurity is ion-implanted into the first epitaxial layer on which the second ion implantation mask is formed, thereby forming a second ion-implanted layer at a position corresponding to the second region.
  • a hydrogen heat treatment step performed prior to vapor-phase growth of the second epitaxy layer on the first epitaxy layer having the first and second ion implantation layers formed on the surface ;
  • the second epitaxy layer is vapor-phase grown to form the first ion implantation layer and the second ion implantation layer into the first buried layer and the second buried layer, respectively. Phase growth process.
  • the oxide film formation ⁇ photo
  • the process cycle of resist coating, pattern exposure, development, etching (pattern formation), photo resist removal, ion implantation, and oxide film removal must be repeated twice.
  • the heat treatment is repeated twice with the formation of the oxide film, and the diffusion of the implanted impurities increases accordingly (particularly, the ion implantation layer of the type previously formed).
  • etching for pattern formation or oxide film removal is performed twice each, which is convenient four times, photo resist coating (reverse coating) for protecting the back oxide film is also performed four times correspondingly. There must be.
  • the thermal history accompanying the oxide film formation is not added, and, of course, the etching for removing the pattern formation or the oxide film and the backside coating are not required at all.
  • the manufacturing method of the present invention as described below, it becomes possible to apply the manufacturing method of the epitaxial layer A 8 in which a plurality of epi layers and buried layers are laminated.
  • the processing cycle from the mask formation step to the vapor phase growth step through the ion implantation step and the hydrogen heat treatment step is performed by using the formed second epitaxy layer as the new first epitaxial layer.
  • a plurality of epitaxy layers are formed by laminating a buried layer between the layers.
  • the thermal history applied to each epitaxial layer is limited to crystallinity recovery and activation heat treatment performed in a hydrogen atmosphere after ion implantation and heating during vapor phase growth.
  • the thermal history when forming a subsequent epitaxy layer or buried layer is less likely to accumulate in the lower buried layer.
  • the spread of the buried layer due to thermal diffusion can be reduced between the lower layer and the upper layer, and the problem that the buried layer located on the lower layer side spreads in the lateral direction and becomes uneven is effectively suppressed. be able to.
  • the vertical addition region when forming the above-described vertical addition region, it is effective to form a plurality of buried layers into which the same impurity is ion-implanted so that all of the buried layers are separated from one another in the stacking direction of the silicon epitaxial layer. It is.
  • the plurality of buried layers can be diffused and integrated in the stacking direction of the epitaxial layers (hereinafter, also referred to as the vertical direction) to form the above-described vertical addition region. .
  • the epitaxial wafer of the present invention obtained by the above method is a silicon epitaxial wafer for manufacturing an element having a structure in which a plurality of impurity-added regions are interconnected in the direction of laminating the epitaxial layer.
  • the spread of the buried layers arranged in the vertical direction is suppressed, so that all the buried layers are not connected in the vertical arrangement direction and are separated from each other.
  • a structure that maintains the state is realized.
  • the lateral expansion of the buried layer is appropriately suppressed, and the vertical addition region obtained by diffusing and integrating these buried layers by the diffusion heat treatment is obtained.
  • a uniform difference is obtained between the lower layer and the upper layer with a small difference in lateral spread (or dimension). As a result, it is extremely effective in reducing the size of a semiconductor element formed using such a vertical addition region.
  • the ion implantation layer is formed by ion-implanting an impurity element into the first epitaxy layer, and the second epitaxy layer is vapor-phase grown and stacked on the ion implantation layer to form the first epitaxy layer.
  • a method of manufacturing a silicon epitaxy wafer in which a plurality of epitaxy layers in which a buried layer is formed is repeated by embedding a layer between the layer and the second epitaxy layer to form a buried layer,
  • the mask pattern is transferred to the first epitaxy layer while using the three-dimensional positioning mark to perform positioning, and an ion implantation mask for forming an ion implantation layer is formed.
  • a transfer three-dimensional mark is formed on the surface of the second epitaxy layer in a manner to raise the shape of the positioning mark.
  • the transfer solid mark is used as a positioning solid mark for forming the next ion injection layer.
  • the three-dimensional mark for positioning of the first epitaxal layer which is the lower layer
  • the three-dimensional mark is transferred when the second epitaxy layer, which is the upper layer, is formed, and is used as a positioning three-dimensional mark for the second epitaxy layer.
  • a new three-dimensional mark is not formed every time an epitaxial layer is formed, so that the number of times of forming three-dimensional marks can be greatly reduced, which is efficient.
  • the transfer source positioning three-dimensional mark which is not derived from the positioning three-dimensional mark of the lower epitaxy layer and is a transfer source for forming the three-dimensional mark to be transferred to the subsequent layer is formed on the embedded layer.
  • a method is possible in which only some of the formed epitaxial layers, including the lowermost layer, are formed. In other words, since the transfer source positioning solid mark is not formed on the epitaxy layer other than some layers including the lowermost layer, the number of times the solid mark is formed can be greatly reduced, which is efficient.
  • the transfer source positioning three-dimensional mark can be formed by a wet etching method or a dry etching method such as ion etching.
  • the structure of the silicon epitaxial wafer obtained by the above method is as follows from the viewpoint of the formation layer of the three-dimensional mark for determining the transfer origin. That is, in a silicon epitaxy wafer in which a plurality of epitaxy layers on which a buried layer is formed are formed, a positioning three-dimensional mark formed of a concave portion or a step, which is derived from the positioning three-dimensional mark of the lower epitaxy layer. Without transferring, and transferring to the subsequent layer The transfer source positioning solid mark, which is the transfer source for forming the solid mark, is the lowermost layer of the epitaxy layer with the embedded layer formed. Only some of them are formed.
  • the configuration of the silicon epitaxy wafer is as follows. That is, in a silicon epitaxy wafer in which an epitaxial layer having a buried layer formed thereon is formed by lamination, a positioning three-dimensional mark composed of a concave portion or a step is formed in the uppermost epitaxy layer. Less than the number of layers of the epitaxial layer Re, the same number is formed.
  • the mask for ion implantation as a photoresist film instead of an oxide film, there is no need to repeat the formation and etching removal of the oxide film, and the shape of the positioning three-dimensional mark formed on the epitaxial layer is eliminated. Almost does not collapse. This makes it possible to use the lower three-dimensional positioning mark transferred when a new epitaxy layer is laminated on the upper side as a positioning three-dimensional mark for the upper epitaxy layer.
  • the process of etching the oxide film is not substantially included in the pattern formation of the ion-implanted layer, and there is no room for wet etching here. Therefore, if the transfer source positioning three-dimensional mark is formed by dry etching such as ion etching, the wet etching process including the formation of the positioning three-dimensional mark can be eliminated, and for example, the backside oxidation can be performed. There is no need to perform a resist film forming step for film protection at all. In addition, since no acidic etching waste liquid is generated, the waste liquid treatment cost can be reduced.
  • the crystal plane is expressed as (hk 1) using the Miller index and the crystal axis is expressed as [hkl]. In general, a negative sign indicating a negative exponent is attached above the exponent.
  • the external shape of the transferred three-dimensional mark may be deformed due to a vapor growth mechanism.
  • the degree of such deformation of the transfer stereo mark increases as the thickness of the second epitaxy layer to be formed or the number of transfers (ie, the number of stacked epitaxy layers) increases. If the deformation of the transferred three-dimensional mark becomes large, the accuracy of mask alignment performed for forming the ion-implanted layer may be reduced.
  • the positioning three-dimensional mark when forming an epitaxial layer on a silicon single crystal substrate having a (100) plane orientation, the positioning three-dimensional mark must be in the [0 1 1] direction or the [0-1-1] direction. It has been found that it is better to form it so that it has a straight line part that is oriented within 45 ° to the direction. If the transfer source three-dimensional mark includes a straight line portion that satisfies the above conditions, deformation is unlikely to occur when the second three-dimensional layer is vapor-phase grown to form a three-dimensional transfer mark. This is taken over as a clear straight line.
  • the obtained epitaxial wafer is formed by forming an epitaxy layer on a silicon single crystal substrate having a plane orientation (100), and forming an epitaxy layer on the topmost layer from a recess or a step.
  • a three-dimensional mark for positioning is formed, and the three-dimensional mark for positioning has a straight line part oriented within 45 ° with respect to the [011] direction or the [0-1-1] direction. It will be.
  • the positioning three-dimensional mark so as to include such a straight portion, deformation of the transferred three-dimensional mark is less likely to occur, and the number of times of forming the transfer source positioning three-dimensional mark can be reduced. There is an advantage that it can be manufactured efficiently.
  • a heat treatment step of performing a heat treatment at a temperature of not less than 95 ° C. and less than 110 ° C. under normal pressure After the heat treatment step, a sealing growth step of introducing a source gas under a reduced pressure atmosphere to vapor-grow the sealing epitaxial layer,
  • a main growth step of vapor-phase growing a second epitaxy layer on the sealing epitaxy layer is.
  • the silicon source gas for example hydrogen in diluted dichlorosilane (S i H 2 C 1 2 ) or trichlorosilane (S i HC 1 3) or silicon tetrachloride (S i C 1 4).
  • heat treatment is performed at a normal pressure at a temperature of not less than 950 ° C. and less than 110 ° C., and subsequently, under a reduced pressure atmosphere.
  • a silicon source gas is introduced to vapor-grow an auto-doping sealing epitaxy layer, and then a second epitaxy layer is fully grown on the sealing epitaxy layer. This makes it possible to extremely effectively suppress lateral autodoping of phosphorus.
  • the auto-doping phenomenon was thought to increase as the heat treatment temperature increased.
  • the present inventors investigated the autodoping phenomenon of phosphorus under normal pressure at a heat treatment temperature in the range of 850 ° C to 120 ° C, and found that it was not less than 950 ° C and less than 1100 ° C. On the contrary, it was found that in the temperature range, the amount of photodop was reduced, and was minimized near 180 ° C.
  • phosphorus is diffused outward from the epitaxy layer to the gas phase by a certain size, while phosphorus is diffused from the gas phase to the epitaxy. It is believed that the amount taken back into the layer is reduced. Therefore, by adopting a temperature range of 950 ° C. or more and less than 110 ° C. as a heat treatment condition under normal pressure, outward diffusion of phosphorus is promoted, while the amount taken in the crystal again is As it is suppressed, the phosphorus injection layer The phosphorus concentration in the surface layer decreases, and an advantageous state for preventing autodoping of phosphorus is formed.
  • the auto-doping of phosphorus generated when the surface of the phosphorus injection layer is sealed is also reduced. It can be suppressed effectively. As a result, lateral autodoping of phosphorus is significantly suppressed in the entire process. Even if the heat treatment atmosphere is reduced in pressure or the ambient temperature is adopted, if the temperature is out of the temperature range of 950 ° C or more and less than 110 ° C, the effect of preventing the lateral autodoping of phosphorus can be sufficiently improved. It cannot be achieved.
  • the effect of preventing the lateral auto-doping of phosphorus cannot be sufficiently achieved.
  • the reason for using dichlorosilane, trichlorosilane, or silicon tetrachloride as the silicon source gas for the sealing epitaxial layer is that, because the film growth rate is high, the outward diffusion of phosphorus is most likely to occur. During the growth of the layer, the growth time can be reduced, and it is more advantageous in preventing lateral autodoping, and the handling is easier.
  • the lowest value of the net carrier concentration at the interface of the epitaxial layer was determined as BH, Assuming that the average net carrier concentration in the region where the carrier concentration is stable in the axial layer is AH, (AH-BH) / AH is 0.5 or less.
  • (AH-BH) ZAH ZAH to 0.5 or less at the position adjacent to the phosphorus injection layer, the distribution of the net carrier concentration in the lateral direction becomes more uniform near the interface of the epitaxy layer, and as a result, stable and good A device exhibiting characteristics can be obtained.
  • the net carrier concentration is the difference between the majority carrier concentration and the minority carrier concentration, and is obtained, for example, by converting the spreading resistance value into the carrier concentration.
  • This relates to the manufacture of an epitaxial wafer in which a boron buried layer and a phosphorus buried layer are simultaneously formed on the same substrate, and boron is ion-implanted in a first region on the surface of the first epitaxial layer. Implanting to form a boron implanted layer at a position corresponding to the first region,
  • the first ion implantation layer and the second ion implantation layer are first buried by vapor-phase growing a second epitaxy layer on the first epitaxial layer on which the boron implantation layer and the phosphorus implantation layer are formed.
  • c characterized in that it comprises a vapor-phase growth step that forms the layer and the second buried layer - in the preparation of general silicon E Pita press roux er c, and Sakiritsu one injection before the oxidation step to ion implantation mask formed Therefore, an oxide film forming process for an ion implantation mask for forming an oxide film is often interposed.
  • the oxide film is mainly formed of silicon dioxide.
  • the oxide film and the oxide film are formed.
  • Phosphorus concentrates at the boundary of the layer, i.e., the surface layer of the phosphorus injection layer, and is likely to cause lateral quat doping of phosphorus during the subsequent vapor phase growth of the second epitaxial layer formed on the first epitaxial layer. There is a problem.
  • the pre-implantation oxidation step is always performed prior to the phosphorus injection step, so that phosphorus is concentrated on the surface layer of the phosphorus injection layer before the growth of the second epitaxial layer. And the lateral auto-doping of phosphorus is effectively suppressed.
  • a phosphorus injection layer is first formed on the same epitaxial layer, and then a boron injection layer is formed
  • the phosphorus formed first is formed.
  • An oxide film is also formed on the surface of the injection layer. Therefore, if the phosphorus implantation step is performed after the boron implantation step, the pre-implantation oxidation for the boron implantation does not precede the phosphorus implantation, which is effective in avoiding the lateral auto-doping of phosphorus.
  • performing the pre-implantation oxidation step prior to the boron implantation step is effective for preventing surface roughness of the epitaxial layer, which is likely to occur during boron implantation.
  • a heat treatment to recover crystal damage generated during the ion implantation.
  • a heat treatment is not performed independently after the phosphorus implantation step.
  • the crystal damage may be caused by a thermal history applied during the vapor phase growth of the second epitaxial layer, or a diffusion heat treatment performed after the formation of the second epitaxial layer (for example, for forming the above-described vertical addition region). Can also recover it can.
  • the elements to be ion-implanted are boron and phosphorus. It is characterized in that the ratio of the dose of boron to that implanted into the same epitaxial layer is inversely proportional to the ratio of the area of the boron and phosphorus implantation pattern.
  • the area of the phosphorus implantation pattern is preferably 3 to 10 times the area of the boron implantation pattern.
  • the dose of phosphorus is preferably 1 Z 3 to 1/10 of the dose of boron.
  • a silicon epitaxial wafer for manufacturing an element having a structure in which a plurality of impurity-added regions are connected to each other in the direction in which the epitaxial layers are stacked In a silicon epitaxial wafer having a structure in which a plurality of epitaxy layers in which the same conductivity type ion implantation layers are buried in the same inclination region are stacked, the ion-implanted element is boron. It is possible to manufacture phosphorus, wherein the ratio of the dose of boron and phosphorus implanted in the same epitaxial layer is inversely proportional to the ratio of the area of the pattern of boron and phosphorus implanted.
  • the autodoping amounts of phosphorus and boron can be made equal, the two cancel each other out, so that the lateral autodoping from the ion implantation layer can be effectively suppressed. There Then, the autodoping amounts of phosphorus and boron are investigated in advance, and the area and the dose of the implantation pattern are determined so that the autodoping amounts from both become the same.
  • the area of the implantation pattern is formed to be 3 to 10 times that of boron for phosphorus having a large auto-doping, and Dose of boron to 1 to 3 to 110. Then, the autodoping amount of phosphorus can be reduced while keeping the total amount of phosphorus implantation constant, so that a uniform additive impurity concentration distribution can be obtained near the interface of the epitaxy layer.
  • the obtained silicon epitaxial wafer is a silicon epitaxial wafer for manufacturing an element having a structure in which a plurality of impurity-added regions are connected to each other in the stacking direction of the epitaxial layer,
  • the ion implantation layer located on the lower layer side has a higher implantation impurity concentration. It is characterized by being formed so that it becomes.
  • the gist of this embodiment is to form a structure in which a plurality of epitaxy layers in which an ion implantation layer of the same conductivity type is buried in the same region for the purpose of forming a vertical addition region, etc.
  • the point is that the injection layer is formed such that the lower the layer is, the higher the impurity concentration becomes.
  • the lower ion implanted layer is the upper epitaxy Heat treatment is repeated due to the formation of a layer, an ion-implanted layer, or an oxide film, so that the spread due to thermal diffusion increases and the impurity concentration decreases. Therefore, Fig. 28 (a)
  • the layer located below the stacked epitaxial layers 103a to 103c in other words, the epitaxial layer formed earlier has a higher implanted impurity concentration.
  • the difference in impurity concentration between the plurality of buried layers 250 ', 251', and 252 'arranged in the stacking direction of the epitaxial layers 103a to 103d is shown.
  • the dose of implanted ions may be increased in the lower ion-implanted layer.
  • the ion implantation layers 250 to 251 are formed such that the lower the layer, the smaller the pattern area.
  • each layer when three buried layers are formed as described above, when the dose of ion implantation for forming each layer is Dl, D2, and D3,
  • D 1: D 2: D 3 (S 2 / S 1) 2 XC 2: C 2: (S 2 / S 3) 2 XC 2 and that force each buried layer 2 50 to set the dose to be This is effective in reducing the difference in the concentration of the implanted impurity between ', 25 1' and 25 2 '.
  • the relationship between the dose and the pattern area can be applied to the case where three buried layers are formed.
  • the vertical addition region obtained by performing the diffusion heat treatment on the vertical addition region can obtain not only an impurity concentration but also a more uniform axial cross-sectional area, for example, using the vertical addition region. It is also possible to improve the integration density of elements.
  • This aspect can be combined with any of the above-described first to sixth aspects, and can be carried out independently irrespective of the first to sixth aspects.
  • This relates to a method of manufacturing a silicon epitaxy wafer having a structure in which a plurality of epitaxy layers are stacked with an ion injection layer of an impurity element interposed therebetween,
  • a second vapor phase growth step of vapor-phase growing the second epitaxy layer After the first ion implantation step, a second vapor phase growth step of vapor-phase growing the second epitaxy layer;
  • the second ion is implanted at a position corresponding to the second region.
  • a second ion implantation step of forming an implantation layer By repeating these steps a plurality of times, the first ion implantation layers and the second ion implantation layers are formed in the same region.
  • the f-th ion implantation layer and the second ion implantation layer are alternately formed between the respective layers of the plurality of epitaxial layers.
  • Fig. 29 shows a specific example.
  • each of the boron implanted layer 71 as the first ion implanted layer, the second implanted layer 72 as the second ion implanted layer, and the epitaxial layer 103 is formed.
  • the layers are alternately formed between the layers.
  • boron and phosphorus have a large difference in the behavior with respect to lateral auto-doping, and the growth conditions of the epitaxial layer, which minimize the effect, are also different from each other.
  • the growth condition of the second epitaxial layer at the time of embedding the impurity is determined if one of the impurities is prioritized.
  • a dilemma arises that is disadvantageous from the viewpoint of suppressing autodoping of the other impurity.
  • the conditions for lateral autodoping suppression are still not optimized. Therefore, if the above-described method is employed, only one of the first ion-implanted layer and the second ion-implanted layer is formed in each epitaxial layer. Therefore, for each epitaxial layer, a corresponding impurity is formed.
  • the growth condition that minimizes the lateral auto-doping of the semiconductor can be freely set independently of the other impurity. As a result, lateral autodoping of the buried layer of each impurity can be effectively suppressed.
  • a plurality of vertical impurity-doped regions (here, a vertical boron-doped region 171 and a vertical phosphorus-doped region 172) are formed.
  • a first impurity-added region 171 to which a first impurity is added and a second impurity-added region 172 to which a second impurity is added.
  • the small-diameter portions 17 1 b and 17 2 b with the minimum axial cross-sectional area, and the large-diameter portions 17 with the maximum axial cross-sectional area 17 1 a and 17 2 a are formed in a non-uniform columnar shape alternately arranged.
  • the first impurity-added region 17 1 and the second impurity-added region 17 2 are formed by the small-diameter portions 17 1 b and 17 2 b and the large-diameter portions 17 la and 17 2 a in the laminating direction.
  • one large-diameter portion 17 1a is formed in a positional relationship corresponding to 17 2a and the other small-diameter portion 17 2b or 17 1b respectively. You. As a result, the distance between the axes of the first impurity-added region 17 1 and the second impurity-added region 17 2 can be reduced. For example, an element formed using these impurity-added regions 17 1 and 17 2 Can be improved. In this case, as shown in FIG.
  • the first and second impurity-added regions 171, 172 formed adjacent to each other have a large diameter portion 171a, 1 7 2a must be formed in a positional relationship where they partially overlap with each other, in other words, By making the bulging portion of the large-diameter portion of the region into the constriction of the small-diameter portion of the other addition region, the first impurity-added region 17 1 and the second impurity-added region 17 2 Can be further reduced, and the above effect can be further enhanced.
  • the first ion-implanted layer 71 and the second ion-implanted layer 72 are formed by adjoining each other with the epitaxy layer 103 interposed therebetween in the stacking direction of the epitaxy layer 103. It is formed in a positional relationship where a partial overlap occurs when viewed.
  • FIG. 30 (a) when the first / T-on implantation layer 71 and the second ion implantation layer 72 are formed adjacently in the same epitaxial layer, the ion implantation layers 71, 7 Assuming that the outside dimension of A is A, the first ion implantation layer 71 and the second ion implantation layer 72 are formed alternately, as shown in FIG.
  • the outer dimension B when produced can be reduced by about 6% from A, for example.
  • This relates to a method of manufacturing an epitaxy wafer corresponding to a combination of the first embodiment and the third embodiment (however, the raw material gas of the epitaxy layer is not limited to trichlorosilane, and the impurities are not limited to phosphorus). Things,
  • First impurities are ion-implanted into the first epitaxial layer on which the first ion implantation mask is formed, thereby forming a first ion-implanted layer at a position corresponding to the first region.
  • a second ion implantation mask for ion-implanting a second impurity different from the first impurity into a second region different from the first region on the surface of the first epitaxy layer is provided. Forming a second mask directly on the surface of the first epitaxial layer by using a photoresist film;
  • a hydrogen heat treatment step performed in a temperature range of 95 ° C. or more and less than 110 ° C. under normal pressure
  • a sealing growth step in which a sealing epitaxy layer is vapor-phase grown under a reduced pressure atmosphere.
  • a plurality of epitaxy layers are stacked and formed such that an ion implantation layer is sandwiched between the layers as a buried layer.
  • the hydrogen heat treatment step of the first embodiment which is performed after the end of the second ion implantation step, is performed in a temperature range of 950 ° C. to 110 ° C. under normal pressure. This is the point that also serves as the heat treatment step of the third embodiment.
  • the sealing epitaxial layer is vapor-phase-grown under a reduced pressure atmosphere, so that in addition to the various effects of the first aspect, in addition to the effects of impurities such as phosphorus, Therefore, the effect of the third aspect, which is capable of effectively suppressing the noise, is also achieved at the same time.
  • FIG. 1 is a process explanatory view showing one embodiment of the manufacturing method of the first embodiment.
  • FIG. 2 is a process explanatory view following FIG.
  • FIG. 3 is a process flow chart in a case where six buried layers are formed by the process of the above embodiment.
  • FIG. 4 is an explanatory view showing a step of continuously performing a hydrogen heat treatment step and a vapor phase growth step in the vapor phase reactor together with a cross-sectional structure of the vapor phase reactor.
  • FIG. 5 is a schematic cross-sectional view showing characteristics of a buried layer formed by the manufacturing method of the first embodiment and a vertical addition region formed based on the buried layer.
  • FIG. 6 is a schematic cross-sectional view showing the characteristics of a buried layer formed by the manufacturing method of the reference technology and a vertical addition region formed based on the buried layer.
  • FIG. 7 is a diagram schematically showing a cross-sectional structure of an epitaxy wafer of the present invention in which a buried layer is formed in multiple layers.
  • FIG. 8 is a schematic cross-sectional view showing an example of a vertical addition region obtained by heat-treating the epitaxial wafer of FIG.
  • FIG. 9 is a process explanatory view showing the features of the second embodiment.
  • FIG. 10 is a schematic view showing an example of a cross-sectional structure of an epitaxy AA 8 manufactured by the manufacturing method of the present invention.
  • FIG. 11 is a schematic diagram showing another example.
  • FIG. 12 is an explanatory diagram showing a state in which surface roughness occurs in the ion-implanted layer when the crystal recovery heat treatment is performed, and a state in which this is prevented by the pre-implantation oxidation treatment.
  • FIG. 13 is a diagram illustrating the effect of the hydrogen heat treatment.
  • FIG. 14 is an explanatory process diagram showing a method of manufacturing an epitaxy wafer according to the reference technology (an example of the fourth embodiment).
  • FIG. 15 is a process explanatory view following FIG. 14.
  • FIG. 16 is an explanatory view of the process following FIG.
  • FIG. 17 is a process flow chart in the case of forming six buried layers by the process of the above-mentioned reference technology.
  • FIG. 18 is a diagram schematically showing one preferred embodiment of the positioning three-dimensional mark.
  • FIG. 19 is a schematic view showing a modified example of the position of the positioning solid mark of FIG.
  • FIG. 20 is an explanatory diagram showing a preferable angle range of a straight line portion included in the positioning three-dimensional mark.
  • FIG. 21 is an explanatory diagram showing experimental results supporting the angle range of FIG.
  • FIG. 22 is a diagram for explaining how a conventional positioning solid mark is deformed by the growth of an epitaxy layer.
  • FIG. 23 is a view for explaining a problem of a conventional method of manufacturing a silicon epitaxial wafer using a positioning solid mark.
  • FIG. 24 is an explanatory diagram of the effect of the third embodiment.
  • FIG. 25 is a view for explaining the gist of the steps of the manufacturing method according to the modified example of the fourth embodiment.
  • FIG. 26 is a view for explaining a setting mode of a measurement line of a carrier concentration profile in the effect confirmation experiment of the third mode.
  • FIG. 27 shows a measurement example of the carrier concentration profile.
  • FIG. 28 is a process explanatory view of the manufacturing method according to the sixth embodiment.
  • FIG. 29 is an explanatory view showing the steps of the manufacturing method according to the seventh embodiment.
  • FIG. 30 is a diagram illustrating an example of the effect. BEST MODE FOR CARRYING OUT THE INVENTION
  • an n-type (low-concentration doped n-type) silicon epitaxial layer and two types of different conductivity types are placed on a silicon single crystal substrate doped with impurities to have a predetermined conductivity type.
  • Example of the production of an epitaxy A8 with alternate ion implantation layers Take on The order of the description is as follows.
  • a reference technology example 1 using a oxide film as a mask for ion implantation is referred to as a reference method.
  • the embodiment of the first embodiment will be described in comparison with the reference technology.
  • aspects other than the first aspect will be basically described collectively after the description of the first aspect is completed.
  • the reference technology here means a comparison technology for clarifying the features and advantages of the embodiment of the first aspect, and does not naturally mean a known technology.
  • FIG. 17 is a process flow chart when six buried layers are formed.
  • a silicon single crystal substrate 1 having a back surface oxide film 2 formed on the back surface by a CVD method or the like is prepared.
  • the silicon single crystal substrate 1 (hereinafter simply referred to as substrate 1) has a resistivity of 0.010 ⁇ ⁇ cn! ⁇ 0.015 ⁇ ⁇ cm Force using n + type (highly doped n-type) with crystal axis orientation of 100> It is not limited to this.
  • an n-type first silicon epitaxial layer 3 (hereinafter, also simply referred to as the epitaxial layer 3) is vapor-phase grown on the main surface of the silicon single crystal substrate 1,
  • the silicon single crystal substrate 1 is placed in a vapor phase growth apparatus, and the silicon single crystal substrate 1 is heat-treated at a predetermined temperature (for example, 110 ° C., a hydrogen atmosphere) before the formation of the epitaxial layer 3.
  • the epitaxial layer 3 for example, film thickness: 5 ⁇ to 10 ⁇ , resistivity: 10 ⁇ ⁇ cm to 50 Q′cm
  • FIG. 17 Step 1
  • FIG. 4 (b) is a side sectional view schematically showing one example of the vapor phase growth apparatus 122.
  • This vapor phase growth apparatus 1 21 includes a flat box-shaped reaction vessel 1 22, and a raw material gas SG from a gas inlet 1 7 1 formed at one end thereof is supplied to a flow adjusting section 1 2 4. After that, it is supplied horizontally and in one direction to the internal space of the container body 123. And the container body 1 2 In 3, only one wafer W is disposed substantially horizontally on the susceptor 112 disposed in the susceptor receiving recess 110.
  • the silicon single crystal substrate is processed, but in the following process, an additional epitaxial layer is formed on the silicon epitaxy wafer on which the epitaxy layer has already been formed on the main surface of the silicon single crystal substrate.
  • the object to be processed is simply referred to as wafer A, since the processing will be described with reference to FIG.
  • the reaction vessel 1 22 has a gas outlet 1 2 8 formed at the end opposite to the source gas inlet 1 7 1 through a bench lily-shaped throttle 1 2 9. ing.
  • the source gas SG introduced from the gas inlet 171 passes through the surface of the wafer W, and is exhausted from the gas outlet 128.
  • the raw material gas SG is, for example, trichlorosilane (SiCl : i ), and a dopant gas (here, phosphine (PH 3 ) is used because an n-type impurity is added), and H 2 is appropriately used as a carrier gas. It is blended.
  • the wafer W is driven to rotate by the motor M together with the susceptor 112, and is heated by the infrared heating lamp 111 while being supplied with the raw material gas SG to form an epitaxy layer.
  • the positioning solid mark 7 (hereinafter simply referred to as solid mark 7) shown in (f) on the epitaxial layer 3 formed on the main surface of the silicon single crystal substrate 1.
  • a mark etching oxide film 4 is formed.
  • the positioning three-dimensional mark 7 is used for pattern positioning of the ion-implanted layer, and the mark etching oxide film 4 is etched through the following photolithography process (this will be described later). The same applies to the step of forming the oxide film for the ion implantation mask.)
  • the wafer on which the epitaxial layer 3 has been formed is washed (FIG.
  • Step 2 the surface of the epitaxial layer is thermally oxidized in an oxidation furnace to a thickness of, for example, about 600 nm. Then, an oxide film 4 for mark etching is formed (FIG. 17: Step 3). Subsequently, a photoresist film 51 is formed thereon, and the pattern of the solid mark is transferred to the photoresist film 51 through exposure and development steps (FIG. 17: Steps 4 to 6). Next, the mark etching oxide film 4 is pattern-etched by wet etching through the photoresist film 51. Prior to this, the back oxide film 2 is formed on the back oxide film 2 in order to protect the back oxide film 2 from wet etching. Apply a photoresist film to the protective film 5 2
  • FIG. 14 (c) A backside coating process is performed to form (FIG. 14 (c)) (FIG. 17: Step 7). Then, in this state, the pattern opening 4a of the three-dimensional mark is etched in the mark etching oxide film 4 by performing wet etching (FIG. 14 (c), FIG. 17: step 8). Fig. 14
  • a predetermined thickness is applied to the surface of the epitaxial layer 3 exposed at the pattern opening 4a.
  • a mark forming oxide film 6 having a thickness of, for example, 600 nm is formed (FIG. 17: Step 11).
  • the back surface oxide film 2 is protected by performing a back surface coating process (FIG. 17: Step 12), and a wet etching for removing the oxide film (FIG. 17: Step 13) is performed.
  • a concave three-dimensional mark 7 having a depth corresponding to the thickness of the epitaxial layer 3 oxidized at the time of forming is formed into a shape and position corresponding to the pattern opening 4a of (d). Then, the photo resist film on the back side is removed (FIG. 14 (f), FIG. 17: step 14).
  • an oxide film 8 for an ion implantation mask for forming a boron implantation layer is formed on the epitaxial layer 3 by thermal oxidation.
  • This step is basically the same as the step of forming the mark etching oxide film 4, i.e., wafer cleaning—thermal oxide film formation—photoresist film formation—pattern exposure—development—backside coating—wet etching (pattern opening etching) ) ⁇ Photoresist film removal ⁇ Washing ( Figure 17: Steps 15 to 23).
  • FIG. 15 (a) shows the state after the wet etching has been completed
  • FIG. 15 (b) shows the state after the photoresist film (FIG. 15 (a): 53, 54) has been removed.
  • a boron implantation layer is formed on the oxide film 8 for the ion implantation mask. Pattern opening 11 is formed.
  • an oxide film 12 (film thickness :, for example, 50 nm) for preventing surface roughness is formed on the epitaxial layer 3 exposed at the pattern opening 11.
  • a pre-injection oxidation step is performed ( Figure 17: Step 24).
  • boron (B) ion implantation implantation energy: for example, 50 keV to 70 keV, dose amount: 2 ⁇ 10 12 / cm 2 ), a boron injection layer 13 is formed at a position corresponding to the pattern opening 11 of the epitaxial layer 3.
  • a crystallinity recovery and activation heat treatment for recovering the crystallinity of the damage caused in the boron implanted layer 13 by ion implantation and activating the carrier (example) For example, annealing at 950 ° C. for 30 minutes is performed in a nitrogen atmosphere with the oxide film 12 remaining (FIG. 17: Step 26).
  • Fig. 12 (b) by performing the crystallinity recovery and activation heat treatment with the oxide film 12 remaining, the surface roughness of the boron implanted layer 13 (ion implanted layer) is reduced. Is prevented.
  • the thermal diffusion due to this heat treatment affects the boron injection layer 13 by thermal diffusion. Causes a slight spread.
  • the back surface is coated again and wet-etched (Fig. 17: Steps 27 and 28), and the main surface is used for ion implantation mask.
  • the oxide film 8 and the oxide film 12 for preventing surface roughness are removed.
  • the oxide film 8 is formed by oxidizing so as to crush the surface layer of the epitaxial layer 3 so that the width d of the three-dimensional mark 7 becomes oxidized as shown in FIG. 15 (i). It expands by an amount equivalent to the film formation allowance to d ', and the shape collapses.
  • a phosphorus injection layer was formed on the epitaxial layer 3.
  • An oxide film 15 for an ion implantation mask is formed in exactly the same manner as when the boron implanted layer is formed (FIG. 17: Steps 29 to 38).
  • Reference numerals 55 and 56 denote photoresist films.
  • a pattern opening 18 for forming a phosphorus implantation layer is formed in the oxide film 15 for the ion implantation mask.
  • the heat treatment (corresponding to the first thermal history) when forming the oxide film 15 promotes the spread of the boron-implanted layer 13 already formed, as shown in FIG. 16 (b). You.
  • the pre-implantation oxidation step shown in Fig. 16 (c) formation of oxide film 19 for preventing surface roughness, Fig. 17: step 39
  • the thermal treatment corresponding to the third thermal history
  • ion implantation of phosphorus (P) implantation energy: for example, 120 keV to 150 keV, dose amount: 2 ⁇ 10 12 / cm 2
  • a phosphorus injection layer 20 is formed at a position corresponding to 8 (FIG. 17: step 40). Then, as shown in FIG.
  • the crystallinity recovery and activation heat treatment is performed on the phosphorus implantation layer 20 with the oxide film 19 remaining (FIG. 17: Step 41).
  • the heat treatment (second thermal history) at this time causes thermal diffusion of the boron implantation layer 13 and the phosphorus implantation layer 20 to proceed.
  • the oxide film 15 is formed through backside coating and wet etching (FIG. 17: Steps 42, 43). Is removed. Then, as shown in FIG. 16 (h), the width d 'of the three-dimensional mark 7 further expands to d ", causing dimensional deformation. Then, the resist film 57 formed as the back coat is formed. After removing and washing (FIG. 17: Steps 44 and 45), a second silicon epitaxial layer 22 is vapor-phase grown on the epitaxial layer 3 (FIG. 17: Step 46).
  • the boron implanted layer 13 and the phosphorus implanted layer 20 become the buried boron implanted layer 13 ′ and the buried phosphorus implanted layer 20 ′.
  • Forming a structure in which phosphorous injection layers and epitaxy layers are alternately stacked In order to use the boron injection layer and the silicon injection layer formed last as buried layers, an additional step of forming an epitaxial layer is performed thereafter.
  • the removal of the oxide film is further repeated for the three-dimensional mark 7 formed by the formation and removal of the oxide film, so that the epitaxy layer surface layer portion on which the three-dimensional mark 7 is formed is transferred to the oxide film. Is lost due to conversion and removal.
  • the epitaxy layer 22 is grown on the solid mark 7 by vapor phase,
  • the three-dimensional shape 7 ′ is slightly lifted up on the surface of the epitaxial layer 22, but it is almost the limit that can be used for accurate pattern alignment. Therefore, it is necessary to newly form a positioning three-dimensional mark at a position different from the three-dimensional shape 7 'on the surface of the epitaxial layer 22 every cycle.
  • the entire steps 1 to 45 must be repeated, including formation of a three-dimensional mark (steps 3 to 14). With the structure, the total number of processes is as high as 271.
  • the oxide film was formed six times (3, 11, 16, 24, 31, 39) as described above, and the backside coating was performed six times (7, 12, 20, 20, 2 7, 3 5, 4 2)
  • Oxide film wet etching process (including removal process) 6 times (8, 13, 21, 28, 36, 43), oxide film formation and derivation The process alone occupies 18 of the 45 steps, and the 6 cycle covers 108 of the 27 steps. Even from this, it will be clear how many steps are required in the above-mentioned reference technology in relation to the formation of an oxide film and the removal of Z.
  • the thermal oxide film formation step for pattern formation was performed four times (3, 11, 16, 17) and the pre-implantation oxidation step was performed twice (24, 3). 9)
  • the lower buried layer 101 spreads more due to thermal diffusion, and the diffusion in the vertical and horizontal directions is uneven in the stacking direction. Will be. Then, as shown in FIG. 6 (d), the vertical addition region 105 obtained by connecting these buried layers 101 in the vertical direction by the diffusion heat treatment also becomes nonuniform, with the lower side becoming thicker. It is.
  • FIG. 3 is a process flow chart when six buried layers are formed.
  • a silicon single crystal substrate 1 having a back surface oxide film 2 formed on the back surface by a CVD method or the like is prepared.
  • an n-type first epitaxial layer 3 is vapor-phase grown on the main surface of the silicon single crystal substrate 1 (FIG. 3: Step 1). The steps and conditions up to this point are exactly the same as in the above-mentioned reference technology.
  • a photoresist film 60 (thickness: for example, about 1.) for forming a three-dimensional mark for positioning is formed.
  • a pattern opening 61 is formed to be a mask for forming a three-dimensional mark (FIG. 3: Steps 2 to 4).
  • the first positioning solid mark is positioned based on an orientation flat or a notch formed in advance on the silicon single crystal substrate.
  • dry etching is performed on the substrate in this state, so that no.
  • a concave solid mark 7 is formed at a position corresponding to the turn opening 61 (FIG.
  • Step 5 depth for example, 200 ⁇ ! ⁇ 300 nm).
  • the dry etching method for example, reactive ion etching (Reactive Ion Etching) can be adopted.
  • the photoresist film 60 is removed (FIG. 3: Step 6).
  • the formation of the positioning three-dimensional mark 7 required 13 steps of steps 2 to 14 in FIG. 17 in the above-described reference example 1, but in this embodiment, the steps in FIG. It has been reduced to only 5 steps, 2-6. This eliminates the need for the formation of the mark etching oxide film used in Reference Technical Example 1.Therefore, the cleaning step, the backside coating step, the oxide film etching step, and the formation of the mark formation oxide film Cleaning, backside coating, oxide film removal, etc.
  • a photoresist film is directly applied without actively forming an oxide film on the exposed first epitaxial layer 3.
  • Figure 3: Step 8 film thickness: 1.2 m, for example, positive type in the figure.
  • a pattern opening for implanting boron (B) as a first impurity is formed by aligning the pattern with the photoresist film using the above-described three-dimensional mark 7 and further performing exposure and development.
  • a portion 63 is formed to be a first ion implantation mask 62 (FIG. 3: Steps 9 and 10).
  • FIG. 1 (e) when boron ion implantation is performed under the same conditions as in Reference Example 1 in a state where the first ion implantation mask 62 is formed, an epitaxial layer is formed.
  • a region corresponding to the pattern opening 63 of FIG. 3 is defined as a first region, and a boron implantation layer 71 as a first ion implantation layer is formed here (FIG. 3: Step 11).
  • the first ion implantation mask 62 is removed (FIG. 1 (g), FIG. 3: Step 12).
  • the pattern opening 63 formed by exposure and development of the photoresist film has an inner surface formed by wet etching of an oxide film as shown in FIG. 1 (f) (FIG. 15).
  • the formation of the boron-implanted layer 71 required the 12 steps of the steps 15 to 26 in FIG. 17 including the crystallinity recovery and activation heat treatment.
  • the number of steps is reduced to six, steps 7 to 12 in FIG. This is Since no oxide film is used for the mask for on-implantation and pre-implantation oxidation is not performed, cleaning, backside coating, and oxide film etching are omitted in addition to both of these oxidation processes.
  • the wafer is washed (FIG. 3: Step 13), and then the crystallinity recovery and activation heat treatment are not performed on the exposed first epitaxial layer 3.
  • a photoresist film is applied directly without similarly forming an oxide film (FIG. 3: step 14).
  • the pattern is aligned with the photoresist film by using the three-dimensional mark 7, and is further exposed and developed to form a pattern opening 65 for injecting phosphorus (P) as a second impurity.
  • a second ion implantation mask 64 is formed at a position different from the pattern opening 63 for implanting boron (FIG. 1E) (FIG.
  • Steps 15 and 16 Steps 15 and 16). Then, in a state where the second ion implantation mask 64 is formed, ion implantation of phosphorus as the second impurity is performed under the same conditions as in the reference technology, and the pattern opening of the first epitaxial layer 3 is formed.
  • the region corresponding to 65 is used as a second region to form a phosphorus-implanted layer 72 as a second ion-implanted layer (FIG. 3: Step 17). Thereafter, the second ion implantation mask 64 is removed (FIG. 2 (b), FIG. 3: Step 18).
  • the 15 steps of steps 27 to 41 in Fig. 17 were required, including the etching for removing the oxide film and the heat treatment for crystallinity recovery and activation.
  • the steps related to the formation of the oxide film and the removal of Z are omitted, so that the steps are reduced to six steps 13 to 18 in FIG.
  • FIG. 2 (d) After cleaning the wafer (FIG. 3: step 19), a heat treatment for crystal recovery and activation is performed as shown in FIG. 2 (d).
  • this heat treatment as shown in FIG. 4 (a), the wafer W is placed in the vapor phase epitaxy apparatus 121, and the vapor phase of the second epitaxial layer 22 (FIG. 2 (f)) Immediately before the growth, hydrogen is introduced into the vapor phase growth apparatus 122 (FIG. 3: Step 20).
  • This heat treatment in a hydrogen atmosphere is usually performed before vapor deposition.
  • the heat treatment for removing the natural oxide film on the wafer surface is also effective, so that it is efficient.
  • the oxide film is not actively formed before the ion implantation.
  • the surface of the ion-implanted layer hardly roughened, but also the unevenness of the roughened surface is reduced.
  • the most contributing factor in the process shortening effect of the present invention is that the removal of the oxide film formation Z is not required, but the omission of the oxide film formation process can be realized. It can be said that the fundamental factor lies in the achievement of the surface roughening prevention effect by the hydrogen heat treatment.
  • the boron implantation layer 13 and the phosphorus implantation layer 20 were individually subjected to the crystallinity recovery and activation heat treatment.
  • the crystallinity recovery and activation heat treatment for the boron implanted layer 71 and the phosphorus implanted layer 72 is collectively performed, and the process is further shortened.
  • the treatment temperature of the heat treatment step in the hydrogen atmosphere is preferably adjusted to 700 ° C. or more. If the processing temperature is lower than 700 ° C., the recovery and the activation of the crystallinity of the ion-implanted layer are not sufficiently performed.
  • the processing temperature is more preferably adjusted in the range of 850 ° C. to 110 ° C.
  • the heat treatment temperature is lower than 850 ° C, the natural oxide film on the wafer surface is hardly etched by hydrogen.
  • the heat treatment temperature exceeds 110 ° C., impurity diffusion of the ion-implanted layer cannot be ignored.
  • the heat treatment step in a hydrogen atmosphere can be performed at normal pressure to achieve a sufficient surface roughness prevention effect.
  • a reduced pressure hydrogen atmosphere (for example, 2 ⁇ m) is used as long as the surface roughness prevention effect is not impaired. 0 tor !: ⁇ about 760 torr).
  • the gas by flowing as shown in FIG. 4 (b), subsequently in the gas phase growth apparatus 1 2 1, as a source gas SG trichlorosilane (S i HC 1 3)
  • a source gas SG trichlorosilane S i HC 1 3
  • the first and second ion-implanted layers the boron-implanted layer 71 and the phosphorus-implanted layer 72, are replaced with the first and second buried layers, the boron-embedded layer 7 1 ′ And a phosphorus buried layer 72 ′ (FIG. 3: step 20).
  • the heat treatment step in the hydrogen atmosphere and the vapor phase growth step of forming the second epitaxy layer are performed as a series of steps (effectively, one step) in one vapor phase growth apparatus. Therefore, the overall process can be further shortened.
  • a thin epitaxial layer for sealing is vapor-grown (so-called It is preferable to use a multi-step process in which the main growth of the second epitaxial layer 22 is performed after the cap devouring process.
  • the cycle from the formation of the three-dimensional mark on the epitaxial layer to the formation of the boron buried layer 7 1 ′ and the phosphorus buried layer 7 2 ′ is completed, but as is clear from FIG.
  • the number of steps in this one cycle is 19 steps, 2 to 20. It can be seen that the number of steps is reduced to less than half of the reference technology example 1 (45 steps) using an oxide film as a mask for ion implantation. .
  • the process to which the heat history is added is included in the eighteenth process in Reference Technical Example 1, only one epitaxy growth process is performed in the first embodiment of the present invention. Therefore, as shown in FIG.
  • the thermal diffusion of the ion implanted layers (boron implanted layer 71 and phosphorus implanted layer 72) generated in one cycle of forming the buried layer corresponds to the reference technology. It is much smaller than.
  • the buried layers arranged in the vertical direction have a small difference in the spread in the horizontal direction, and are uniform in the vertical direction.
  • a vertical addition region also referred to as a “vertical impurity addition region” obtained by stacking a plurality of epitaxial layers and then connecting these buried layers in the vertical direction by diffusion heat treatment also has a cross-sectional area. Uniform ones can be realized depending on the lamination direction.
  • FIG. 7 shows a silicon epitaxial layer obtained by the manufacturing method of the first embodiment. It is sectional drawing which shows the principal part of C typically. Between the layers of each epitaxial layer, a P-type boron buried layer as a first buried layer and an n-type phosphorus buried layer as a second buried layer are formed in the same region of each epitaxial layer. You. Further, each of the boron injection layer and the phosphorus injection layer connected in the stacking direction of the epitaxial layer is formed so that all of them are separated from each other in the stacking direction via an n-type epitaxy layer region.
  • the boron buried layer and the phosphorus buried layer constituting the impurity-added region are connected in the vertical direction as shown in FIG.
  • the cross-sectional area in the stacking direction of these vertical addition regions is much more uniform than in the reference technology shown in Fig. 4 (d).
  • FIG. 10A shows an example in which the manufacturing method of the present invention is applied to the manufacture of an epitaxial wafer for a MOS FET device.
  • a plurality of n-type epitaxial layers 25 3 a to 25 3 c are laminated on a p-type silicon single crystal substrate 25 1, and the substrate 25 1 and the lowermost epitaxial layer 25 3 a
  • an n + type buried layer 252 is formed between the layers, and a ring-shaped boron implantation layer and a phosphorus implantation layer are separated from each other between the epitaxial layers 253a to 253c.
  • a vertical row of boron implanted layers is formed outside the buried layer 252 so as to surround it.
  • the vertical row of the phosphorus injection layer is formed at a position overlapping with the buried layer 252 in the projection onto the plane orthogonal to the stacking direction of the epitaxial layers 253a to 253c. . Fig. 10
  • the boron-implanted layer becomes a cylindrical p + -type element isolation region 254 that is a vertical boron-added region, and the phosphorus-implanted layer becomes It becomes a cylindrical n + -type drain region 255 (conductive to the buried layer 255) as an addition region.
  • FIG. 10 (b) shows a state in which a p-type well, an n-type source region, and a gate are formed inside the drain region 255, thereby forming an n-channel M ⁇ SFET device.
  • FIG. 11A shows an example in which the manufacturing method of the present invention is applied to the manufacture of an epitaxial wafer for a bipolar element.
  • n-one Multiple epitaxial layers 2 63 a to 2 63 c are laminated, and an n + type buried layer 26 2 is formed between the substrate 26 1 and the lowermost epitaxial layer 26 3 a.
  • a ring-shaped boron injection layer and a flat-plate-shaped phosphorus injection layer are buried in a separable form between the layers of the epitaxial layers 2663a to 2663c. As shown in Fig.
  • the boron implanted layer becomes a cylindrical p + -type element isolation region 264, which is a vertical boron-doped region, and the phosphorus implanted layer becomes A columnar n + -type collector region 265 which is a directional phosphorus-added region is obtained.
  • FIG. 11B shows a state in which a p-type base and an n- type emitter region are formed inside the element isolation region 264 to form an npn-type bipolar element.
  • the manufacturing method of the present invention shown in FIGS. 10 and 11 illustrates the case of manufacturing a semiconductor element using a p-type silicon single crystal substrate.
  • the manufacturing method and the silicon epitaxial wafer according to the present invention are not limited thereto, and the epitaxy wafer for a semiconductor element manufactured using a p + type silicon single crystal substrate and the same are described.
  • the manufacturing method is also applicable.
  • the present invention can be applied to an n-type silicon single crystal substrate.
  • the shape of the three-dimensional mark 7 (transfer source positioning three-dimensional mark) on the first epitaxy layer 3 is not significantly deformed, and The original state is almost maintained even after the end of the one-cycle process of forming one layer (Fig. 2 (c)).
  • FIG. 2 (f) when the second epitaxy layer 22 is stacked on the upper side, the lower three-dimensional mark 7 is transferred without being deformed so much. Therefore, the second epitaxy layer 22 is newly used as the first epitaxy layer, and the transferred mark is used as the positioning three-dimensional mark 7 ′ when the process cycle of ion implantation and vapor phase growth is repeated. This (Ie, used as a transferred 3D mark).
  • the step of forming a three-dimensional mark (steps 2 to 7 in FIG. 3) can be omitted, and the number of steps can be further reduced. It becomes.
  • the transfer that is not derived from the three-dimensional mark for positioning of the lower epitaxy layer and is the transfer source for forming the transfer solid mark on the subsequent layers The original positioning three-dimensional mark is formed only for a part of the epitaxial layer having the embedded layer, including the lowermost layer.
  • the first cycle including the step of forming a three-dimensional mark is the 19th step of steps 2 to 20, whereas the second cycle without forming the three-dimensional mark is reduced by six steps. 1 to 3 3 steps.
  • the first cycle may include only the first layer, and thereafter, the second cycle may be repeated.
  • three-dimensional marks 7b (FIG. 9 (a)) and 7c ( The use of Fig. 9 (b)) may be discontinued at a fixed number of layers, and a new three-dimensional mark 7d may be formed at another position (Fig. 9 (c)).
  • three-dimensional positioning marks are formed in a positional relationship that does not overlap with each other by a number smaller than the number of epitaxy layers.
  • 7a formed on the lowermost epitaxial layer 3a and 7d formed on the second upper epitaxial layer 3c are transfer sources. Functions as a three-dimensional mark for positioning.
  • the design is such that a three-dimensional mark is newly formed every other layer, and as a result, the first cycle and the second cycle are alternately repeated.
  • the final number of steps required to form the six buried layers is 97, and the number of steps of the reference technology of FIG. Reduced to You can see that it is.
  • the shape of the transfer source positioning three-dimensional mark is maintained. Can be said to be more advantageous.
  • the oxide film formed by the pre-implantation oxidation process has a small thickness of about 50 nm.
  • the second embodiment can be applied.
  • the transferred solid mark can be used as it is as the solid mark for positioning the layer, and since no oxide film mask is used, a plurality of conductive ion-implanted layers can be patterned in the same epitaxal layer. Even in the case of forming, the three-dimensional mark used for the mask positioning of the conductive type ion implantation layer pattern can be used for the mask positioning of the next conductive type ion implantation layer pattern. Therefore, no matter how many patterns are formed on one epitaxial layer, at least one positioning solid mark for mask positioning is required. This is one of the major factors that can reduce the number of positioning stereo marks to be newly etched, and also has a new advantage that the number of masks can be significantly reduced. Further, there is an effect that the area occupied by the positioning three-dimensional mark on the main surface of the epitaxial wafer can be reduced.
  • an ion implantation layer of a different conductivity type for example, a boron implantation layer 71 and a phosphorous implantation layer 71 are formed on the epitaxial layer 3.
  • the shape of the positioning three-dimensional mark 7 is destroyed by one formation and peeling of the oxide film used as the ion implantation mask. Therefore, as the positioning solid mark 7, even on the same epitaxial layer 3, the positioning solid mark 7 h for pattern formation of the boron injection layer 71 and the pattern formation of the phosphorus injection layer 72. Are separately formed.
  • a new positioning solid mark is formed on the epitaxial layer 22.
  • the positioning three-dimensional mark 7 on the lower epitaxy layer 3 is slightly transferred to the upper epitaxy layer 22, the positioning three-dimensional mark is positioned using this.
  • the upper layer is formed before the upper epitaxial layer 22 is formed.
  • a new positioning three-dimensional mark 7 j used for forming the positioning three-dimensional mark is formed. As shown in FIG. 23 (b), a three-dimensional mark for positioning is newly formed using the transferred three-dimensional mark 7 based on the three-dimensional mark 7j. In any case, a plurality of, here three positioning solid marks are formed for one epitaxy layer.
  • FIG. 23 (d) shows that the buried layers 71 ′, 72 ′ or the ion implanted layers 71, 72 are formed while the three epitaxial layers 103 a to 103 are formed.
  • the force showing the example of forming 3c The topmost epitaxial layer 103c has the three-dimensional positioning mark 7 newly etched on the layer 103c, and has been etched two layers below. Based on the three-dimensional mark 7 for positioning, the transferred three-dimensional mark 300, which is double-transferred through the transfer mark 207 on the intermediate layer 103b, and the new etching on the intermediate layer 103b, A total of three sets of three-dimensional marks appear, including a transferred three-dimensional mark 207 based on the set positioning three-dimensional mark 7. In particular, when a plurality of three-dimensional positioning marks are formed for one layer as shown in FIGS. 23 (b) and (c), the number thereof is further increased. As a result, the top epitaxial layer of the resulting epitaxial There will be much more solid marks than the number of epitaxy layers, and there is a problem that a space for the solid marks to appear must be prepared.
  • the mask pattern of the ion implantation layer may be exactly the same for each layer. Les , since the position of the positioning three-dimensional mark must be changed for each layer, there are a number of cases where only the pattern position of the positioning three-dimensional mark is changed despite the fact that the pattern of the ion implantation layer is the same. There is also the problem that a mask must be provided.
  • FIG. 22 shows a silicon single crystal substrate having a plane orientation (100), in which a straight portion 40 7 a in the [0 1 1] direction and a straight portion 40 7 a in the [0 1-1] direction are used.
  • the transferred three-dimensional mark 407 ′ transferred to the epitaxy layer formed on the three-dimensional mark 407 based on this is, for example, [ The width of the linear portion 40 7 a 'in the 0 1 1] direction is reduced, and the width of the linear portion 40 7 b' in the [0 1-1] direction, which is orthogonal to the width, is increased. .
  • FIG. 18 shows a specific example of such a positioning three-dimensional mark 507, in which two line patterns 507a and 507b (for example, each having a width of about 4 m and a depth of about 0.2 ⁇ ) in a substantially orthogonal form, in this case formed into an L shape with one end shared by each other.
  • the three-dimensional mark 5 17 has two line patterns 5 1 in a convex form in shallow recesses 5 17 c on the substrate surface.
  • the crystal axis orientation was [100] (however, no off-angle) and the orientation flat plane was (0 1 1).
  • a single-crystal substrate was prepared, and a three-dimensional mark 527 having a height of 130 nm and a width of 12 ⁇ m as shown in FIG. 21 and having a linear convex shape was formed.
  • the Epitakisharu layer on the main surface of the solid mark 5 2 7 is formed, by using a trichlorosilane (S i HC l 3) 1
  • the film was formed only at a thickness of 24 ⁇ m at 80 ° C. and 80 torr.
  • a negative photoresist is applied to the substrate after the growth of the epitaxial layer.
  • FIG. 21 shows a measurement profile of a pattern position signal for each value of ⁇ .
  • the vapor phase growth step of the epitaxial layer includes the steps of first performing sealing for suppressing lateral auto-doping from the boron implantation layer and the phosphorus implantation layer. It is desirable to use a two-step process in which the thin epitaxy layer is vapor-phase grown (so-called cap deposition process) and then the main growth of the second epitaxy layer is performed. This is particularly important in terms of preventing lateral autodoping of phosphorus from the implanted layer.
  • the second epitaxy layer was vapor-phase grown after the phosphorus injection step was completed.
  • Figure (b) Prior to this, as shown in Figure (b), under normal pressure, 95 ° C to 110 ° C (preferably 106 ° C to 110 ° C) ), A heat treatment step of performing heat treatment in a hydrogen atmosphere is performed, and a part of the phosphorus in the implanted layer is diffused outward in the gas phase in advance to lower the temperature of the surface of the phosphorous implanted layer, and the heat treatment step is completed.
  • a silicon source gas is supplied under a reduced pressure atmosphere to vapor-grow the sealing epitaxial layer 22a (sealing growth process), and as shown in FIG.
  • the main growth in which the second epitaxy layer 22 is vapor-phase grown on the sealing epitaxy layer 22a can prevent lateral photodoping of phosphorus. It has been found that there is a Umate effect. If the embodiment of the first aspect described above is applied, the heat treatment in the hydrogen atmosphere shown in FIG. 2 (b) is performed for about 30 minutes, so that the crystallinity recovery and activation heat treatment can be performed at the same time. It will be. This corresponds to the embodiment of the seventh aspect.
  • the thickness of the sealing epitaxial layer 22 a is greater than 1 ⁇ m, the net carrier concentration is reduced at the interface with the second epitaxial layer 22.
  • the thickness is preferably 1 or less, because of the difference.
  • the thickness is less than 0.2 zm, the sealing effect is insufficient, so that the thickness of the sealing epitaxial layer 22a is preferably 0.2 ⁇ m to 1 m or less.
  • the sealing growth step is desirably performed at a pressure of 5 to 60 torr. If the pressure is less than 5 torr, the efficiency is poor because the vapor phase growth rate is low, and if the pressure exceeds 60 torr, the effect of suppressing the lateral autodoping of phosphorus becomes insufficient.
  • the main growth process is performed in the same vapor-phase growth apparatus under conditions of high temperature and no or high pressure that are more efficient in production than the encapsulation growth process. be able to.
  • the phosphorus implantation layer was formed by ion implantation. However, prior to the formation of the ion-implanted layer, pre-implantation oxidation treatment was performed so that an oxide film having a thickness of about 50 nm was formed, and the ion implantation was performed at an acceleration voltage of 120 keV to 150 keV and a dose. It was carried out in an amount 2 X 1 0 1 cm 2. After the implantation, heat treatment was performed at 950 ° C. for 30 minutes in a nitrogen atmosphere to recover and activate the crystallinity.
  • the plate was placed in a reaction vessel 122 of a vapor phase epitaxy apparatus 121 of the type shown in FIG. 4, and at normal pressure (900 ° C, 1080 ° C and 1190 ° C in a hydrogen atmosphere) Heat treatment at 760 torr) for 10 minutes. Then, the same source gas as that of the first epitaxial layer was used, and the dopant gas was not supplied. C, a 0.5 m thick epitaxy layer for sealing is grown at 25 torr, and then a second epitaxy layer with a thickness of 10 ⁇ m is grown at 1080 ° C and 80 torr with a diborane dopant gas. The main growth was carried out while supplying B 2 H 6 ) (net carrier concentration 3 ⁇ 10 15 at oms / cm 3 ).
  • Epitaxial No. 18 having the phosphorus buried layer obtained in this manner is angle-polished so that a plurality of phosphorus buried layers arranged in a horizontal direction appear on the polished surface and form an angle of about 1 ° with the main surface. did. Further, as shown in FIG. 26, on the polished surface, between the adjacent phosphorus buried layers (that is, at a position not crossing the phosphorus buried layer), a measurement line was set in a direction perpendicular to the interface of the epitaxial layer. The net carrier concentration profile in the epitaxial layer was measured by the spreading resistance method.
  • BH is the lowest value of the net carrier concentration at the interface of the epitaxial layer
  • AH is the average net carrier concentration in the most stable region of the carrier concentration in the epitaxial layer.
  • the value of / AH was determined respectively.
  • AH—BH The smaller the value of ZAH, the smaller the lateral autodoping of phosphorus at the interface of the epitaxy layer. Table 1 shows the above measurement results.
  • (AH-BH) / AH is 0.5 or less only when the normal pressure heat treatment temperature before the growth of the sealing epitaxial layer is 180 ° C.
  • Fig. 27 shows a measurement example of the carrier concentration profile by the spreading resistance method.
  • the carrier concentration does not significantly decrease even at the interface position, whereas in (b), the carrier concentration sharply decreases due to the lateral auto-doping of the phosphorus component into the p-type epitaxial layer. You can see that there is.
  • the figure also shows an enlarged photograph of the sample surface on which the carrier concentration measurement was performed, which was obtained by immersing the sample surface in a stin solution composed of an aqueous solution of hydrofluoric acid and nitric acid and then irradiating light.
  • the black part of the background is the p-type epitaxial layer, and the bright part in it is the n-type embedded layer.
  • the phosphorus buried layer is connected at the interface position by the lateral auto-doping of the phosphorus component, while no occurrence occurs.
  • the gist of this embodiment is that, when both the boron injection layer and the phosphorus injection layer are formed in the first epitaxial layer, after the formation of the phosphorus injection layer, a pre-injection oxidation step of oxidizing the surface of the first epitaxial layer is performed. Not performed. That is, the phosphorus implantation step is performed after the boron implantation step. This step has already been described as the reference example 1 shown in FIGS. 14 to 17.
  • the implantation of phosphorus is performed after the oxide film 19 before implantation is formed, so that the phosphorus implantation layer 20 Concentration of phosphorus in the surface layer is avoided. As a result, even if the second epitaxial layer 22 is formed, the lateral quadrupling of phosphorus and boron is effectively prevented. If heat treatment is performed for a long time after the phosphorus implantation while leaving the oxide film 15, the phosphorus component is concentrated in the surface layer of the phosphorus implantation layer 20, and the crystal recovery shown in FIG. It is preferable to omit the heat treatment for the growth and to grow the epitaxial layer 22 immediately.
  • the fourth embodiment can be applied to a method of manufacturing an epitaxial wafer using a photoresist film as a mask for ion implantation.
  • a boron implantation layer 71 is first formed in the first epitaxial layer 3, and then a pre-implantation oxide film 19 is formed. Since boron in the boron implanted layer 71 hardly collects at the interface with the pre-implantation oxide film 19 for the same reason as described above, boron does not concentrate on the surface layer portion.
  • a mask 60 for ion implantation for forming a phosphorus implantation layer is formed by a photoresist film, and after phosphorus is implanted, a mask for ion implantation is formed as shown in (c). 60 and the oxide film 19 before implantation are removed, and as shown in FIG. The second epitaxial layer 22 is grown to obtain a boron buried layer 71 ′ and a phosphorus buried layer 72 ′.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Description

明 細 書
シリコンェピタキシャルゥエーハの製造方法及びシリコンェピタキシャルゥエ- ノヽ
技術分野
本発明はシリコンェピタキシャルゥヱーハの製造方法と、 それにより製造される ェピタキシャルゥエーハに関する。 さらに詳しくは、 シリコンェピタキシャル層に イオン注入後さらにシリコンェピタキシャル層を気相成長させることにより埋込層 を形成するェピタキシャルゥエーハの製造方法及びそれにより製造されるェピタキ シャルゥヱーハに関する。 背景技術
シリコン単結晶基板上にシリコン単結晶薄膜を気相ェピタキシャル成長させたシ リコンェピタキシャルゥエーハ （以下、 単に 「ェピタキシャルゥエーハ」 ともい う） 中において、 そのシリコン単結晶薄膜 （以下、 「シリコンェピタキシャル層」 あるいは単に 「ェピタキシャル層」 ともいう） に、 イオン注入法により不純物元素 のイオン注入層を形成し、 さらに別のェピタキシャル層をその上に形成して埋込層 となす技術が、 例えば特開平 1一 1 0 5 5 5 7号公報により既に知られている。 該 公報には、 一例としてェピタキシャルゥェ一ハに C MO S回路を作り込む工程が開 示されている。
ェピタキシャルゥヱ一ハに縦型 MO S F E Tや縦型バイポーラトランジスタ等の 素子を作り込む際に、 深さ方向に長い不純物添加領域 （以下、 本明細書では、 「縦 方向添加領域」 あるいは 「縦方向不純物添加領域」 と称する） を形成しなければな らない場合がある。 例えば、 素子を他の領域から絶縁分離するための素子分離領域 (前記公報では、 該公報第 1図の素子分離領域 3 , 4 ) や、 ゥニーハ中に埋込形成 された高濃度不純物拡散層への導電路を形成する不純物添加領域 （前記公報では、 該公報第 1図のドレイン領域 6 , 6 a ) がこの 「縦方向添加領域」 に当たる。
例えばェピタキシャル層が単一の比較的厚い層として形成されている場合、 直接 的なイオン注入では、 ェピタキシャル層を貫く縦方向添加領域の形成が困難となる ことがある。 この場合、 基板表面に予めイオン注入層を形成しておき、 ェピタキシ ャル層の成長後に層表面に別のイオン注入層を形成し、 その後の拡散熱処理により 両イオン注入に基づく不純物添加領域を互いに拡散させて接続 ·一体化する手法が とられる。 しかしこの方法でも、 縦方向の拡散距離が長すぎる場合には横方向への 拡散領域が多く必要となり、 素子縮小等を図る上で不都合が生ずる欠点がある。 そ こで、 前記の公報では、 単一の比較的厚いェピタキシャル層の替わりに比較的薄い ェピタキシャル層の成長工程を複数回行レ、、 各々のェピタキシャル層の形成工程毎 に所要の部分に不純物を添加し、 さらに拡散熱処理を施すことにより、 最終のェピ タキシャル層から必要な深さまで不純物の添加された部分が重なり合うようにする 技術が開示されている。 比較的薄レ、ェピタキシャル層毎にィオン注入層が形成され るので縦方向拡散距離が短くて済み、 結果として横方向拡散が抑制されるととも 熱処理時間も短縮できる利点が述べられている。
ところで上記公報に開示された技術では、 ェピタキシャル層の特定の領域に不純 物イオンを選択的に注入するために、 ェピタキシャル層上に形成した酸化物被膜を マスクとして使用している （以下、 「イオン注入マスク用酸化膜」 という） 。 ィォ ン注入マスク用酸化膜はェピタキシャル層の表面を熱酸化することにより形成され るので、 複数のェピタキシャル層のそれぞれにイオン注入層を形成する場合、 ェピ タキシャル層の層数だけ酸化膜形成のための熱履歴が加わる （第一の熱履歴） 。 また、 イオン注入層には、 高エネルギーでイオンを打ち込むことにより結晶損傷 (欠陥） が生じるので、 イオン注入後にその結晶損傷回復のための熱処理 （以下、 「結晶回復熱処理」 という） も必要であり、 その熱処理に伴う熱履歴もイオン注入 の回数だけ加わる （第二の熱履歴） 。 また、 図 1 2 (a) に示すように、 イオン注 入マスク用酸化膜をエッチング除去して形成されるパターン開口部に直接イオン注 入し、 さらに結晶回復熱処理 （一般に、 窒素雰囲気等の不活性雰囲気中にて行われ る） を行うと、 イオン注入が施された領域の表面に面荒れが生じやすい。 そこで、 通常、 同図 （b) に示すように、 エッチングにより露出したェピタキシャル層の表 面に面荒れ防止用の薄い酸化膜を形成する処理が、 イオン注入処理に先立って行わ れる （いわゆる 「注入前酸化処理」 ） 。 この酸化膜の形成も、 ェピタキシャル層の 熱酸化により行われるので、 それに伴う熱履歴がイオン注入の回数だけさらに加わ る （第三の熱履歴） 。 さらに、 イオン注入層の上に別のェピタキシャル層を気相成 長して埋込層を形成する際、 ェピタキシャルゥヱ一ハは高温に加熱されるので、 気 相成長に伴う熱履歴がェピタキシャル層の数だけ加わる （第四の熱履歴） 。
従って、 前記公報に記載の技術では、 形成されたイオン注入層にこのような 4種 類もの熱履歴が、 各ェピタキシャル層の形成とィオン注入とのサイクル毎に繰返し 加わるので、 そのイオン注入層に基づいて形成される縦方向添加領域は、 必ずしも 横方向の拡散が抑制されたものにはならない問題がある。 例えば、 図 6 (a) に示 すように、 複数のェピタキシャル層 1 0 3 a〜 1 0 3 cの各層間にイオン注入層 1 0 1 , 1 0 2を形成する場合、 ェピタキシャル層 1 0 3 a〜 1 0 3 cおよびイオン 注入層 1 0 1， 1 0 2を形成した段階にて既に、 多数回の熱履歴が加わることで、 拡散領域 1 0 1 a， 1 0 2 aは相当に拡がる。 そして、 同図 （b) に示すように、 さらに拡散熱処理を施して縦方向にイオン注入層が接続した縦方向添加領域 1 05 とした場合には、 横方向への拡散がさらに進行した 1 0 5 a， 1 0 5 bとなる。 特 に、 下層側のイオン注入層 1 0 1ほどェピタキシャル層とイオン注入層が形成され る毎に繰返し加わる熱履歴が多くなるので、 横方向への拡がりは上層側に比べてひ どくなる。
より具体的には、 図 6 (c) に示すように、 ェピタキシャル層 1 0 3の層間に形 成されるイオン注入層 1 0 1は、 下層側に位置するものほど拡がりの大きい不均一 なものとなってしまい、 縦方向に拡散して既にある程度連結された構造になってし まう （特に、 下層側のイオン注入層） 。 その結果、 図 6 ( d ) に示すように、 続く 拡散熱処理により得られる縦方向添加領域 1 0 5は、 下側ほど太くなる不均一な大 きさのものしか得られなくなってしまうのである。 なお、 同一のェピタキシャル層 に互いに導電型の異なるイオン注入層 （例えば n型と p型） を形成する場合、 ィォ ン注入マスク用酸化膜の形成、 注入前酸化処理及び結晶回復熱処理のサイクルを、 各導電型のィオン注入層パターン毎に繰り返す必要が生じるので、 上記の問題はよ り深刻なものとなる。
一方、 上記特開平 1一 1 0 5 5 5 7号公報に開示された技術では、 イオン注入マ スク用酸化膜の形成、 注入前酸化処理及び結晶回復熱処理のサイクルを何度も繰り 返すため、 その工程数の多さによる低生産性も大きな問題の一つである。 この場合、 上記の工程以外にも、 次のような派生工程が必然的に含まれるので、 低生産性の問 題が実際にはさらに大きいことはいうまでもない。
( 1 ) イオン注入マスク用酸化膜の形成に際しては、 汚染物質の除去ならびに欠陥 のないパターンの形成を行うために、 酸化前洗浄が必要である。
( 2 ) イオン注入マスクを形成する際には、 パターン位置合わせを行うためのマー ク （いわゆるァライメントマーク） として、 段差あるいは凹部を立体的に形成する ことが行われている。 このような立体的なマーク （以下、 「立体マーク」 という） は、 ェピタキシャル層を 1層形成する毎に、 その都度形成し直している。
( 3 ) シリコンェピタキシャルゥヱ一ハの製造に使用する基板には、 基板主裏面側. からのオートドーピングを防止する目的で、 二酸化珪素からなる裏面酸化膜が C V D法等により形成されることが多い。 他方、 基板主表面においては、 ェピタキシャ ル層に対するイオン注入マスク用酸化膜の形成と除去が何度も繰り返される。 酸化 膜の除去は一般に、 基板を弗酸等のエッチング液に浸漬して酸化膜を化学的に溶解 する、 いわゆる湿式エッチングにより行われているが、 ゥェ一ハをそのままエッチ ング液に浸すと、 本来必要な裏面酸化膜も除去されてしまうので、 これをエツチン グ液から保護するためのレジス ト膜を裏面酸化膜上に形成する。 レジス ト膜は、 ィ オン注入マスク用酸化膜形成時の熱処理温度に耐えるようなものではないから、 湿 式エッチング終了後に直ちに除去され、 イオン注入マスク用酸化膜の除去を行う度 に形成し直さなければならない。
( 4 ) 酸化膜へのパターン形成のためのフォトリソグラフィ一が必要である。 フォ トリソグラフィーは、 よく知られている通り、 フォ トレジス トの露光、 現像及び湿 式エッチングの 3つもの工程が含まれる。
また、 埋込層を形成するェピタキシャル層の気相成長に際しては、 解決すべきォ —トドーピングの問題が存在する。 すなわち、 イオン注入層を形成後、 さらにェピ タキシャル層を気相成長させてこれを埋込層とする際に、 そのイオン注入層から横 方向のオート ドーピング （ラテラルオートドーピング （lateral autodoping) ) が 発生する場合がある。 このような横方向オートドーピングが発生すると、 イオン注 入層から気相中に遊離したド一パント元素がイオン注入層のまわりで成長中のェピ タキシャル層に再度取り込まれる結果、 イオン注入が行われていない領域までドー ビングされ、 ェピタキシャル層界面付近において、 目的とするデバイス性能が得ら れなくなる場合がある。 特に、 n型の埋込層を例えば燐 （P ) のイオン注入により 形成する場合、 燐は特にオート ドーピングしゃすい元素であり、 注意が必要である t また例えば、 先に n型イオン注入層である燐注入層を形成した後、 p型イオン注 入層を硼素 （B ) の注入により形成する場合を考える。 硼素注入層の形成に際して 前述の注入前酸化処理を行うと、 先に形成されている燐注入層の表面にも薄い酸化 膜が形成される。 酸化膜の主成分は二酸化珪素であるが、 燐は二酸化珪素に対する 偏析係数が大きいため、 燐注入層におレ、て酸化膜の形成される主表面側に燐が偏在 しゃすくなる。 この状態で酸化膜を除去後、 ェピタキシャル層を気相成長させると 主表面に偏在する燐の影響により、 燐注入層からの横方向のオートドーピングがー 層甚だしくなる。
本発明の第一の課題は、 埋込層を介して複数のェピタキシャル層が積層形成され たェピタキシャルゥ ーハを極めて能率的に製造でき、 しかも形成されるイオン注 入層の横方向拡散が少ないシリコンェピタキシャルゥエー八の製造方法と、 それに よって製造可能なシリコンェピタキシャルゥヱ一ハとを提供することにある。 また、 第二の課題は、 ィオン注入とェピタキシャル層の形成とを繰り返してェピタキシャ ルゥエーハを製造する際に、 パターン位置合わせを行うための立体マークの形成回 数を減ずることができ、 ひいては製造工程の簡略化に寄与するシリコンェピタキシ ャルゥエーハの製造方法と、 それによつて得られるシリ コンェピタキシャルゥェ一 ハとを提供することにある。 さらに、 第三の課題は、 イオン注入層からの横方向ォ ―トドーピングを効果的に抑制することができるシリコンェピタキシャルゥエーハ の製造方法と、 それによつて得られるシリコンェピタキシャルゥヱ一八とを提供す ることにある。 発明の開示
(第一態様）
上記第一の課題を解決するためのものである。 これは、 第一ェピタキシャル層中 に不純物元素をィオン注入してィオン注入層を形成し、 その上に第二ェピタキシャ ル層を気相成長して積み重ねることにより、 イオン注入層を第一ェピタキシャル層 と第二ェピタキシャル層との間に埋め込んで埋込層となすシリコンェピタキシャル ゥヱ一ハの製造方法において、
第一ェピタキシャル層の表面に、 フォトレジスト膜からなるイオン注入用マスク を直接形成するマスク形成工程と、
前記ィオン注入用マスクが形成された第一ェピタキシャル層に対してィオン注入 を行うイオン注入工程と、
該イオン注入工程の終了後、 第二ェピタキシャル層を気相成長させるのに先立つ て行う水素熱処理工程と、
該水素熱処理工程が終了した後に、 第二ェピタキシャル層を気相成長させる気相 成長工程とを含むことを特徴とする。
上記の第一態様の製造方法において重要な点は 2つある。 1つは、 イオン注入の マスクとして、 酸化膜ではなくフォトレジス ト膜を使用する点、 すなわち、 イオン 注入を施す第一ェピタキシャル層に対して積極的に酸化膜形成を行うことなく、 フ ォトレジスト膜からなるイオン注入用マスクを第一ェピタキシャル層に直に形成す る点である。 ただし、 室温付近でェピタキシャル層の表面に形成される自然酸化膜 は許容される。 また、 他方は、 イオン注入後の結晶性回復ならびにキャリアの活性 化のための熱処理を水素雰囲気中にて行う点である。 フォトレジスト膜からなるィ オン注入用マスクを第一ェピタキシャル層上に直に形成するということは、 イオン 注入マスク用酸化膜の形成のみならず注入前酸化処理も行わないことを意味し、 結 果としてイオン注入処理後の結晶性回復ならびにキヤリァ活性化のための熱処理 (以下、 単に 「結晶性回復兼活性化熱処理」 とよぶことがある） は、 イオン注入層 の表面に酸化膜を積極的に形成しない状態にて行われる。
イオン注入層の表面に酸化膜を形成しておかないで結晶性回復兼活性化熱処理を 従来のように窒素雰囲気中にて行うと、 熱処理によりイオン注入層の表面に発生す る荒れの凹凸が大きくなつてしまうのであるが、 本発明者らが鋭意検討した結果、 この結晶性回復兼活性化熱処理を水素雰囲気中にて行えば上記の面荒れが極めて効 果的に抑制されることが判明した。 その結果、 埋込層を有するェピタキシャルゥェ —ハの製造方法において、 注入前酸化処理の省略、 ひいてはフォ トレジス ト膜のみ をマスクとして用いたイオン注入工程が実現可能となる。 そして、 注入前酸化を含 めたェピタキシャル層上への積極的な酸化膜形成処理が不必要となる結果、 次に説 明するように、 酸化膜をイオン注入時のマスクとして用いる際に生じた従来の製造 方法の問題点を、 ことごとく解決することができるのである。
①酸化膜をイオン注入マスクとして用いないので、 従来の方法においては不可避的 に生ずる 3つの熱履歴のうち、 イオン注入マスク用の酸化膜形成に係る第一の熱履 歴、 及び注入前酸化処理に係る第三の熱履歴を回避することができる。 その結果、 埋込層、 ひいてはそれに基づいて形成される不純物添加領域の横方向拡散を極めて 効果的に抑制することができる。
②マスク用酸化膜形成及び注入前酸化の 2つの酸化膜形成処理工程が省略される。
③マスク用酸化膜形成工程の省略に伴い、 酸化前洗浄や酸化膜のェツチング工程等 も省略できる。 また、 裏面酸化膜保護用のレジスト膜形成も省略ないし回数を減ず ることができる。
これにより、 埋込層を有するェピタキシャルゥェ一ハ、 特に複数のェピタキシャ ル層及びィオン注入層を積層形成したェピタキシャルゥヱ一ハの製造工程を劇的に 簡略化することができる。
上記の本発明の製造方法は、 同じェピタキシャル層に対して導電型の互いに異な るイオン注入層パターンを形成する場合においても、 次のような工程を含む形にて 適用できる ：
第一ェピタキシャル層の表面の第一領域に第一不純物をィオン注入するための第 —イオン注入用マスクを、 フォトレジスト膜により前記第一ェピタキシャル層の表 面に直接形成する第一マスク形成工程；
前記第一イオン注入用マスクが形成された第一ェピタキシャル層に対して、 第一 不純物をイオン注入することにより、 前記第一領域に第一イオン注入層を形成する 第一イオン注入工程；
第一ェピタキシャル層の表面の第一領域とは異なる第二領域に、 前記第一不純物 とは種類の異なる第二不純物をィオン注入するための第ニイオン注入用マスクを、 フォトレジスト膜により前記第一ェピタキシャル層の表面に直接形成する第二マス ク形成工程；
前記第二イオン注入用マスクが形成された第一ェピタキシャル層に対して、 第二 不純物をイオン注入することにより、 第二領域に対応する位置に第二イオン注入層 を形成する第二イオン注入工程；
該第二イオン注入工程の終了後、 第一及び第二イオン注入層が表面に形成された 第一ェピタキシャル層の上に第二ェピタキシャル層を気相成長させるのに先立って 行う水素熱処理工程；
該水素熱処理工程が終了した後に、 第二ェピタキシャル層を気相成長させること により、 第一イオン注入層及び第二イオン注入層を、 それぞれ第一埋込層及び第二 埋込層となす気相成長工程。
従来のように、 酸化膜をマスクとして用いて第一イオン注入層と第二イオン注入 層とを同じェピタキシャル層に形成する場合、 両種別のイオン注入層に対応して、 酸化膜形成→フォトレジスト塗布—パターン露光 ·現像→エッチング （パターン形 成） —フォ トレジス ト除去—イオン注入—酸化膜除去の工程サイクルを 2度繰り返 さなければならない。 その結果、 酸化膜形成に伴い熱処理が 2度繰り返され、 注入 された不純物の拡散もそれだけ大きくなる （特に、 先に形成される種別のイオン注 入層） 。 また、 パターン形成あるいは酸化膜除去のためのエッチングがそれぞれ 2 回ずつ都合 4回行われるから、 裏面酸化膜の保護用のフォ トレジス ト被覆 （裏面コ ート） もこれに対応して 4回行わなければならない。
しかしながら、 本発明の方法では酸化膜形成に伴う熱履歴が加わらないのはもち ろん、 パターン形成あるいは酸化膜除去のためのエッチング、 さらには裏面コート も全く不要となり、 工程全体がフォトレジスト塗布—パターン露光 ·現像→イオン 注入—フォトレジスト除去と劇的に短縮され、 さらに水素雰囲気中で行う結晶性回 復兼活性化熱処理を 2種類のィオン注入層に対して一括して行うので、 工程簡略化 の効果がさらに顕著となる。
また、 本発明の製造方法を次のようにすることで、 ェピタキシャル層と埋込層と を複数積層したェピタキシャルゥエー八の製造に適用することが可能となる。 すな わち、 形成された第二ェピタキシャル層を新たに第一ェピタキシャル層として用い る形で、 マスク形成工程から、 イオン注入工程及び水素熱処理工程を経て気相成長 工程に至る処理サイクルを 1回又は複数回繰り返すことにより、 層間に埋込層を挟 む形にて複数のェピタキシャル層を積層形成する。
上記方法によれば、 各ェピタキシャル層に加わる熱履歴は、 イオン注入後に水素 雰囲気中で行う結晶性回復兼活性化熱処理及び気相成長時の加熱に限定されるので、 埋込層を介して多層のェピタキシャル層を形成する際に、 下層の埋込層に対し、 後 続のェピタキシャル層や埋込層を形成する際の熱履歴が累積しにくくなる。 その結 果、 埋込層の熱拡散による拡がりを下層と上層との間で小さくでき、 下層側に位置 する埋込層ほど横方向に拡がった不均一なものとなる不具合を効果的に抑制するこ とができる。
例えば、 前記した縦方向添加領域を形成する場合、 同一不純物がイオン注入され た複数の埋込層を、 シリコンェピタキシャル層の積層方向において全てが互いに隔 てられているように形成することが有効である。 この場合、 拡散熱処理を施すこと により、 上記複数の埋込層をェピタキシャル層の積層方向 （以下、 縦方向ともい う） に拡散 ·一体化させて、 前述の縦方向添加領域となすことができる。
そして、 上記の方法により得られる本発明のェピタキシャルゥェ一ハは、 複数の 不純物添加領域がェピタキシャル層の積層方向に相互に接続した構造を有する素子 を製造するためのシリコンェピタキシャルゥェ一ハであって、 同一導電型の埋込層 が同一領域に形成されているェピタキシャル層が複数積層された構造を有するシリ コンェピタキシャルゥェ一ハにおいて、 前記複数の埋込層が全て前記ェピタキシャ ル層の積層方向において互いに隔てられていることを特徴とする。 すなわち、 熱履 歴が累積しにくい本発明の方法を採用することにより、 縦方向に配列する埋込層の 拡がりが抑制される結果、 全ての埋込層が縦の配列方向においてつながらず、 互い に隔てられた状態を維持した構造が実現される。 このような構造においては、 結果 として埋込層の横方向への拡がりも相応に抑制されたものとなるから、 拡散熱処理 により、 これら埋込層を拡散 ·一体化して得られる縦方向添加領域は、 下層側と上 層側とで横方向の拡がり （あるいは寸法） の差が小さい、 均一なものが得られる。 その結果、 このような縦方向添加領域を用いて形成される半導体素子の縮小等を図 る上でも極めて効果的である。
(第二態様）
上記第二の課題を解決するためのものである。 これは、 第一ェピタキシャル層中 に不純物元素をイオン注入してイオン注入層を形成し、 その上に第二ェピタキシャ ル層を気相成長して積み重ねることにより、 イオン注入層を第一ェピタキシャル層 と第二ェピタキシャル層との間に埋め込んで埋込層となす工程を繰り返し、 埋込層 の形成されたェピタキシャル層が複数積層されたシリコンェピタキシャルゥェ一ハ を製造する方法において、
第一ェピタキシャル層表面に凹部又は段差からなる位置決め用立体マークを形成 し、
第一ェピタキシャル層に対し、 位置決め用立体マ一クを用レ、て位置決めを行いつ つマスクパターンを転写して、 イオン注入層を形成するためのイオン注入用マスク を形成し、
第一ェピタキシャル層上に第二ェピタキシャル層を形成した際に、 位置決め用立 体マ一クの形状を浮き上がらせる形で第二ェピタキシャル層の表面に転写立体マ一 クを生じさせ、 該転写立体マークを次のィオン注入層形成のための位置決め用立体 マークとして使用することを特徴とする。
上記の方法では、 下層側たる第一ェピタキシャル層の位置決め用立体マークに基 づき、 上層側たる第二ェピタキシャル層形成時に立体マークが転写されるので、 こ れを第二ェピタキシャル層に対する位置決め用立体マークとして使用する。 すなわ ち、 ェピタキシャル層を形成する度には新たな立体マ一クを形成しないので、 立体 マークの形成回数を大幅に削減することができ、 能率的である。 より具体的には、 下層のェピタキシャル層の位置決め用立体マークに由来せず、 かつ以降の層へ転写 立体マークを形成するための転写元となる転写元位置決め用立体マークが、 埋込層 の形成されたェピタキシャル層のうち、 最下層のものを含む一部のものについての み形成するような方法が可能となる。 すなわち、 最下層のものを含む一部の層以外 のェピタキシャル層には、 転写元位置決め立体マークを形成しないから、 立体マー クの形成回数を大幅に削減することができて能率的である。
なお、 転写元位置決め用立体マークの形成は、 湿式エッチング法、 あるいはィォ ンェツチング等の乾式ェツチング法を採用して行なうことができる。
上記方法により、 得られるシリ コンェピタキシャルゥエーハの構成は、 転写元位 置決め用立体マークの形成層の観点から捉えれば、 以下のようなものとなる。 すな わち、 埋込層の形成されたェピタキシャル層が複数積層形成されたシリコンェピタ キシャルゥヱーハにおいて、 凹部又は段差からなる位置決め用立体マークであって、 下層のェピタキシャル層の位置決め用立体マークに由来せず、 かつ以降の層へ転写 立体マ一クを形成するための転写元となる転写元位置決め用立体マ一クが、 埋込層 の形成されたェピタキシャル層のうち、 最下層のものを含む一部のものについての み形成される。
また、 最上層のェピタキシャル層への転写立体マ一クの出現数の観点から捉えれ ば、 シリ コンェピタキシャルゥエーハの構成は以下のようなものとなる。 すなわち. 埋込層の形成されたェピタキシャル層が積層形成されたシリコンェピタキシャルゥ エーハにおいて、 その最上層のェピタキシャル層には、 凹部又は段差からなる位置 決め用立体マークが、 前記埋込層の形成されたェピタキシャル層の層数よりも少な レ、数だけ形成されたものとなる。
これらレ、ずれのェピタキシャルゥヱーハも、 転写元位置決め用立体マークの形成 されないェピタキシャル層において、 前記した湿式ェッチング法ゃ乾式ェッチング 法による位置決め立体マークの形成が不要となるので、 高能率にて安価に製造でき る利点がある。
なお、 イオン注入マスクの形成や、 イオン注入に先立つ注入前酸化等を目的とし て、 同じェピタキシャル層の表面に酸化膜の形成 z除去を繰り返すと、 立体マーク の形成されたェピタキシャル層表層部が、 酸化膜への転換及び除去により失われて 形が崩れやすく、 場合によっては、 新たなェピタキシャル層を積層すると転写立体 マークの原形が損なわれてしまうことがある。 この場合、 ェピタキシャル層の表面 に、 フォトレジスト膜からなるイオン注入用マスクを直接形成する第一態様の製造 方法を組み合わせれば、 立体マークの形状崩壊を効果的に抑制することができる。 すなわち、 イオン注入用のマスクを酸化膜ではなくフォトレジスト膜として形成す ることで、 酸化膜の形成及びそのエッチング除去を繰り返す必要がなくなり、 ェピ タキシャル層に形成された位置決め用立体マークの形状もほとんど崩れなくなる。 これにより、 その上側に新たなェピタキシャル層を積層したときに転写される下層 側の位置決め用立体マークを、 上層のェピタキシャル層に対する位置決め用立体マ ークとして使用することが可能となる。
ここで、 第一態様においては、 イオン注入層のパターン形成に関して酸化膜エツ チングの工程を事実上含まず、 ここに湿式エッチングが介在する余地はない。 従つ て、 転写元位置決め立体マークをイオンエッチング等の乾式エッチングにて形成す るようにすれば、 位置決め用立体マークの形成を含めて、 湿式エッチング工程を廃 止することができ、 例えば裏面酸化膜保護用のレジス ト膜形成工程も全く行う必要 がなくなる。 また、 酸性エッチング廃液も発生しなくなるので、 廃液処理費用を削 減することができる。 ところで、 以下の説明においては、 ミラー指数を用いて結晶面を （h k 1 ) 、 結 晶軸を [h k l] のように表示するが、 ミラー指数の表示法においては、 下記数 1 の①及び②のように、 負の指数を表す負号は指数の上に付けるのが一般的である。
( h k l ) …①
[ h "k I ] …②
(ただし、 h, k ίθ ) ただし、 本明細書では、 上記の①及び②を、 便宜的に以下の①' 及び②' のよう に表すものとする。
(h-k 1 ) ①'
[h-k 1 ] ②'
位置決め立体マークを第二ェピタキシャル層上に転写する場合、 転写立体マーク の外形に、 気相成長機構に由来する変形が発生することがある。 このような転写立 体マークの変形は、 形成する第二ェピタキシャル層の厚さや、 転写回数 （すなわち ェピタキシャル層の積層数） が大きくなるほど程度が大きくなる。 転写立体マーク の変形が大きくなれば、 イオン注入層形成のために行われるマスク位置合わせの精 度の低下を招くことにつながる。
本発明者等が鋭意検討した結果、 面方位 （1 00) のシリコン単結晶基板上にェ ピタキシャル層を形成する場合、 位置決め用立体マークは、 [0 1 1] 方向又は [0-1-1] 方向に対して 4 5° 以内の方向を向く直線部分を有するように形成す るのがよいことが判明した。 転写元立体マークに、 上記の条件を満足する直線部分 を含ませておけば、 第二ェピタキシャル層を気相成長させて転写立体マ一クを形成 した際に変形が生じにく く、 境界が明確な直線部分としてこれが引き継がれる。 従 つて、 転写立体マークを新たな立体マークとして用いてパターン形成する場合に、 その引き継がれた直線部分をパターンの位置決めに用いることにより、 ィオン注入 層形成のための位置合わせの精度を高めることができる。 また、 転写元位置決め用 立体マ一クが形成されたェピタキシャル層上に、 相当数のェピタキシャル層を積層 した場合でも、 転写される立体マークの形状が崩れにくく、 転写元位置決め用立体 マークの形成が必要となるェピタキシャル層の数を減ずることができるので、 工程 数削減に一層効果的である。
この場合、 得られるェピタキシャルゥェ一ハは、 面方位 （1 0 0 ) のシリコン単 結晶基板上にェピタキシャル層が形成されるとともに、 その最上層のェピタキシャ ル層には、 凹部又は段差からなる位置決め用立体マークが形成され、 かつ該位置決 め用立体マークは、 [ 0 1 1 ] 方向又は [ 0 - 1 - 1 ] 方向に対して 4 5 ° 以内の方 向を向く直線部分を有するものとなる。 位置決め用立体マークをこのような直線部 分を含むものとして形成することで、 転写立体マークの変形等が生じにくくなり、 ひいては転写元位置決め用立体マークの形成回数を減ずることができるので、 さら に能率よく製造できる利点がある。
なお、 位置決め用立体マークの直線部分の方向が上記角度範囲を外れると、 これ を用いて形成される転写立体マークにおいて、 対応する直線部分の変形の度合いが 大きくなり、 境界が不明確となるので、 正確な位置合わせに支障を来たす場合があ る。
(第三態様）
上記第三の課題を解決するためのものである。 これは、 第一ェピタキシャル層中 に燐をイオン注入して燐注入層を形成し、 その上に第二ェピタキシャル層を気相成 長して積み重ねることにより、 燐注入層を第一ェピタキシャル層と第二ェピタキシ ャル層との間に埋め込んで燐埋込層となすシリコンェピタキシャルゥエーハの製造 方法において、 第一ェピタキシャル層に燐をィオン注入するイオン注入工程と、
該ィオン注入工程の終了後、 第二ェピタキシャル層を気相成長させるのに先立つ て、 常圧下にて 9 5 0 °C以上 1 1 0 0 °C未満にて熱処理を行う熱処理工程と、 該熱処理工程が終了した後に、 減圧雰囲気下にて原料ガスを導入して封止用ェピ タキシャル層を気相成長させる封止成長工程と、
その封止用ェピタキシャル層上に第二ェピタキシャル層を気相成長させる本成長 工程とを含むことを特徴とする。 前記シリコン原料ガスは、 例えば水素で希釈され たジクロロシラン （S i H 2 C 1 2 ) 又はトリクロロシラン （S i H C 1 3 ) あるいは 四塩化珪素 （S i C 1 4 ) である。
上記の方法によれば、 燐をイオン注入して燐注入層を形成した後に、 熱処理を 9 5 0 °C以上 1 1 0 0 °C未満にて常圧で行い、 続いて、 減圧雰囲気下にてシリコン原 料ガスを導入してオート ドーピング封止用ェピタキシャル層を気相成長させ、 さら にその封止用ェピタキシャル層上に第二ェピタキシャル層を本成長させる 2段成長 処理を行うことにより、 燐の横方向ォー卜 ドーピングを極めて効果的に抑制するこ とができる。
従来、 オート ドーピング現象は、 熱処理温度が高ければ高いほどオート ドープ量 が大きくなると思われていた。 しかるに、 本発明者らが常圧下における燐のオート ドーピング現象について、 熱処理温度 8 5 0〜 1 2 0 0 °Cの範囲で調査した結果、 9 5 0 °C以上 1 1 0 0 °C未満の温度域においてォートド一プ量が逆に小さくなり、 1 0 8 0 °C近傍において極小となることを見出した。
常圧下、 9 5 0 °C以上 1 1 0 0 °C未満の温度域において、 燐は、 ェピタキシャル 層から気相へある一定の大きさで外方拡散される一方、 気相中からェピタキシャル 層へ再度取り込まれる量が減少するものと考えられる。 そこで、 常圧下における熱 処理条件として 9 5 0 °C以上 1 1 0 0 °C未満の温度域を採用することで、 燐の外方 拡散が促進される一方、 再度結晶中に取り込まれる量は抑制されるので、 燐注入層 表層部の燐濃度が低下し、 燐のオートドーピングを防止する上で有利な状態が形成 される。 また、 封止用ェピタキシャル層の気相成長を、 特に減圧雰囲気下にてシリ コン原料ガスを導入しながら行うことにより、 燐注入層の表面を封止する際に発生 する燐のオート ドーピングも効果的に抑制できる。 その結果、 工程全体として燐の 横方向オートドーピングの抑制が顕著に図られることとなる。 なお、 熱処理雰囲気 を減圧としたり、 あるいは常圧雰囲気を採用する場合でも 9 5 0 °C以上 1 1 0 0 °C 未満の温度域を外れると、 燐の横方向オート ドーピングの防止効果を十分に達成で きなくなる。 また、 封止用ェピタキシャル層の気相成長を常圧あるいは加圧雰囲気 で行った場合も、 同様に燐の横方向オート ドーピングの防止効果を十分に達成でき なくなる。 なお、 封止用ェピタキシャル層のシリコン原料ガスとしてジクロロシラ ンまたはトリクロロシランあるいは四塩化珪素を使用する理由は、 膜成長速度が大 きいため、 燐の外方拡散が最も生じやすい封止用ェピタキシャル層の成長時におい て、 その成長時間を短縮でき、 横方向オートドーピングの防止を図るうえで一層有 利であること、 取扱いが容易であること等である。 なお、 本成長工程においてもジ クロロシランまたはトリクロロシランあるいは四塩化珪素を原料ガスとして使用す れば、 本成長工程において必要な膜厚の第二ェピタキシャル層が得られるまでの成 長時間を短縮でき、 また、 封止用ェピタキシャル工程から本成長工程に移る際に、 原料ガス種の切替も不要になるので、 工程短縮及び製造設備の簡略化に有利である, なお、 上記の方法により燐の横方向オートドーピングが防止される結果、 p型の ェピタキシャル層が複数積層され、 かつ該ェピタキシャル層同士の界面位置に燐注 入層を埋め込んだ構造を有するシリコンェピタキシャルゥヱ一ハの場合は、 次のよ うな構造を達成することができる。 すなわち、 燐注入層に隣接し、 かつ該燐注入層 を横切らなレ、位置にてェピタキシャル層の膜厚方向に、 ェピタキシャル層同士の界 面を横切ってェピタキシャル層中の正味キヤリァ濃度プロファイルを測定したとき に、 ェピタキシャル層の界面における正味キャリア濃度の最も低い値を B H、 ェピタ キシャル層におけるキヤリァ濃度の安定した領域での平均正味キヤリァ濃度を AHと して、 （AH— B H) /AHが 0 . 5以下となる。 燐注入層に隣接する位置において、 ( AH- B H) Z AHを 0 . 5以下とすることで、 ェピタキシャル層界面付近において、 横方向の正味キヤリァ濃度分布がより均一となり、 ひいては安定で良好な特性を示 すデバイスを得ることができる。 ここで、 正味キャリア濃度とは、 多数キャリアの 濃度と少数キャリアの濃度との差であり、 例えば、 拡がり抵抗値をキャリア濃度に 換算して得られる。
(第四態様）
上記第三の課題を解決するためのものである。 これは、 同一基板上に硼素埋込層 と燐埋込層とを同時に作り込むェピタキシャルゥェ一ハの製造に係るものであり、 第一ェピタキシャル層の表面の第一領域に硼素をイオン注入することにより、 第 一領域に対応する位置に硼素注入層を形成する硼素注入工程と、
第一ェピタキシャル層の表面の第一領域とは異なる第二領域に、 燐をィオン注入 することにより、 第二領域に対応する位置に燐注入層を形成する燐注入工程と、 燐注入工程に先立って、 第一ェピタキシャル層の表面を酸化する注入前酸化工程 と、
硼素注入層及び燐注入層の形成された第一ェピタキシャル層上に、 第二ェピタキ シャル層を気相成長させることにより、 第一イオン注入層及び第二イオン注入層を. それぞれ第一埋込層及び第二埋込層となす気相成長工程とを含むことを特徴とする c —般的なシリコンェピタキシャルゥエーハの製造においては、 イオン注入に先立 つ注入前酸化工程や、 マスク形成のために酸化膜を形成するイオン注入マスク用酸 化膜形成工程が介在することが多い。 この場合、 酸化膜は主に二酸化珪素により形 成されることとなるが、 例えば硼素注入層及び燐注入層の表面に酸化膜が形成され る場合、 燐及び硼素の二酸化珪素に対する偏析係数の相違から、 硼素は酸化膜中に 取り込まれやすいのに対し、 燐は酸化膜との界面付近に集まりやすいという、 異な つた挙動をとる。 この場合、 特に問題となるのは、 燐注入層の形成と、 該燐注入層 が形成されるェピタキシャル層への酸化被膜の形成の順序である。 すなわち、 燐注 入層の形成後に、 該燐注入層が形成された第一ェピタキシャル層の表面に別のィォ ン注入層形成のための注入前酸化工程が実施されると、 酸化膜との境界部すなわち 燐注入層の表層部に燐が集まって濃縮するので、 その後に第一ェピタキシャル層上 に形成される第二ェピタキシャル層の気相成長時に燐の横方向ォートドーピングを 生じやすくなる問題がある。 しかしながら、 上記本発明の方法では、 注入前酸化工 程は、 必ず燐注入工程に先立って行うようにしたから、 第二ェピタキシャル層の成 長前に燐注入層の表層部に燐が濃化している状況が生じにくくなり、 燐の横方向ォ ート ドーピングが効果的に抑制される。
例えば、 同一のェピタキシャル層に先ず燐注入層を形成し、 その後に硼素注入層 を形成する場合、 硼素注入層を形成するための注入前酸化を行う際に、 先に形成さ れている燐注入層の表面にも酸化被膜が形成されてしまう。 そこで、 燐注入工程を 硼素注入工程の後で行うようにすれば、 硼素注入に対する注入前酸化が燐注入に先 んずることがなくなり、 燐の横方向オート ドーピングの回避に有効である。 また、 注入前酸化工程は、 硼素注入工程に先立って行うことが、 硼素注入の際に発生しや すいェピタキシャル層の面荒れ防止に有効である。
なお、 イオン注入層を形成後は、 イオン注入の際に発生した結晶損傷を回復させ る熱処理を行うことが一般的であるが、 燐注入工程の後にこのような熱処理を独立 して行わずに、 例えば、 第二ェピタキシャル層の気相成長の前熱処理においてィォ ン注入の際に発生した結晶損傷を回復させうる熱処理を行うようにすれば、 燐の横 方向オート ドーピング防止に一層有利であり、 かつ埋込層の熱拡散による余分な拡 がりを防止することができる。 また、 結晶損傷は、 第二ェピタキシャル層の気相成 長時に加わる熱履歴、 あるいは第二ェピタキシャル層の形成後に行われる拡散熱処 理 （例えば前記した縦方向添加領域形成のためのもの） においても回復することが できる。
(第五態様）
これも、 上記第三の課題を解決するためのものであり、 上記第一〜第四態様 （あ るいは後記の第六もしくは第七態様） のいずれとも組み合わせて適用することがで きる。 すなわち、 同一導電型のイオン注入層が同一領域に埋込形成されているェピ タキシャル層が複数積層された構造を有するシリコンェピタキシャルゥエーハの製 造方法において、 イオン注入する元素が硼素と燐であり、 同一ェピタキシャル層に 注入する硼素と憐のドーズ量の比を、 硼素と燐の注入パターン面積の比に反比例さ せることを特徴とする。 前記燐の注入パターン面積は、 硼素の注入パターン面積の 3倍〜 1 0倍であることが好ましい。 また、 前記燐のドーズ量は、 硼素のドーズ量 の 1 Z 3〜： 1 / 1 0であることが好ましレ、。
上記のシリコンェピタキシャルゥエーハの製造方法によると、 複数の不純物添加 領域がェピタキシャル層の積層方向に相互に接続した構造を有する素子を製造する ためのシリコンェピタキシャルゥェ一ハであって、 同一導電型のイオン注入層が同 一傾域に埋込形成されているェピタキシャル層が複数積層された構造を有するシリ コンェピタキシャルゥエーハにぉレ、て、 ィオン注入された元素が硼素と燐であり、 同一ェピタキシャル層に注入されている硼素と燐のドーズ量の比が、 硼素と燐の注 入パターン面積の比に反比例することを特徴とするものを製造することができる。 例えば同一ェピタキシャル層に、 同一の注入パターン面積でしかも同一ドーズ量 の硼素と燐を注入した場合、 これらの注入層を埋込むェピタキシャル層を気相成長 する際に、 燐は、 硼素より 3倍〜 1 0倍大きいオートドープを発生する。 そして、 このオートドープ量の差が、 ェピタキシャル層界面付近において、 憐による横方向 のォートドープを顕著にしてしまう。
燐と硼素のオートドープ量を等しくできれば、 両者は互いに相殺しあうため、 ィ オン注入層からの横方向オートドーピングを効果的に抑制することができる。 そこ で、 予め燐と硼素のオートドープ量を調査しておき、 両者からのオートドープ量が 同じになるように注入パターンの面積と ドーズ量を決定する。
すなわち、 オートド一プ量がイオン注入層の表面不純物温度と比例関係にあるこ とを利用し、 オートドープの大きい燐について、 注入パターンの面積を硼素の 3倍 〜 1 0倍に形成するとともに、 燐のドーズ量を硼素の 1ノ3〜 1 1 0に下げる。 すると、 燐の注入総量を一定に保ちつつ、 燐のオートドープ量を下げることができ るので、 ェピタキシャル層界面付近で均一な添加不純物濃度分布を得ることができ る。
(第パ態 fe)
これは、 形成される縦方向添加領域の濃度分布を均一にする上で効果のある発明 であり、 上記第一〜第五態様 （あるいは後記の第七態様） のいずれとも組合せが可 能である。 すなわち、 同一導電型のイオン注入層が同一領域に埋込形成されている ェピタキシャル層が複数積層された構造を有するシリコンェピタキシャルゥヱ一ハ の製造方法において、 イオン注入層を、 下層側に位置するものほど注入不純物濃度 が高くなるように形成することを特徴とする。 また、 これにより得られるシリコン ェピタキシャルゥエーハは、 複数の不純物添加領域がェピタキシャル層の積層方向 に相互に接続した構造を有する素子を製造するためのシリコンェピタキシャルゥェ ーハであって、 同一導電型のイオン注入層が同一領域に埋込形成されているェピタ キシャル層が複数積層された構造を有するシリコンェピタキシャルゥエーハにおい て、 下層側に位置するイオン注入層ほど注入不純物濃度が高くなるように形成され ていることを特徴とする。
この態様の要旨は、 縦方向添加領域を形成する等の目的で、 同一導電型のイオン 注入層が同一領域に埋込形成されているェピタキシャル層が複数積層された構造を 形成する場合、 イオン注入層を、 下層側に位置するものほど注入不純物濃度が高く なるように形成する点にある。 下層側のイオン注入層は、 上層側のェピタキシャル 層やイオン注入層、 あるいは酸化膜の形成等により熱処理を繰返し受けるため、 熱 拡散による拡がりが大きくなり、 不純物濃度が低くなる。 そこで、 図 28 (a) 〜
(c) に示すように、 積層されたェピタキシャル層 1 03 a〜 1 0 3 cの下層側に 位置するもの、 換言すれば先に形成されるェピタキシャル層ほど、 注入不純物濃度 が高くなるようにイオン注入層 2 50〜2 5 2を形成することによって、 図 2 8
(d) に示すように、 ェピタキシャル層 1 0 3 a〜 1 0 3 dの積層方向に並ぶ複数 の埋込層 2 50 ' ， 2 5 1 ' 及び 2 5 2 ' 間の注入不純物濃度の差を縮めることが できるようになる。 すなわち、 イオン注入層 2 50〜 2 5 2の各イオン注入濃度を C l、 C 2及び C 3としたときに、 C 1〉C 2 >C 3とするのである。 この場合、 下層側に位置するイオン注入層ほど、 注入イオンのドーズ量を大きくすればよい。 また、 ここでは、 イオン注入層 2 50〜2 5 1は、 下層側に位置するものほどパ ターン面積が小さくなるように形成している。 すなわち、 イオン注入層 2 50〜 2 5 2の各パターン面積を S 1、 S 2及び S 3としたときに、 S 1く S 2く S 3とし ている。 その結果、 図 2 8 (d) に示すように、 埋込層 2 50 ' ， 2 5 1 ' 及び 2 5 2 ' 間のパターン面積の差も小さくできる。
例えば、 埋込層を上記のように 3層形成する場合、 各層を形成する際のイオン注 入のドーズ量を D l、 D 2、 D 3としたときに、
D 1 ： D 2 ： D 3 = (S 2/S 1 ) 2 X C 2 ： C 2 ： (S 2/S 3) 2 X C 2 となるようにドーズ量を設定すること力 各埋込層 2 50 ' , 2 5 1 ' 及び 2 5 2 ' 間の注入不純物濃度の差を縮小する上で有効である。 このドーズ量とパターン 面積の関係は、 埋込層を 3層形成する場合にも応用することができる。 その結果、 これに拡散熱処理を施して得られる縦方向添加領域は、 不純物濃度ばかりでなく軸 断面積もより均一なものが得られるようになり、 例えば該縦方向添加領域を利用し て作られる素子の集積密度を向上させることも可能となる。
(第七態様） この態様は、 上記第一〜第六のいずれの態様とも組み合わせ可能であるし、 第一 〜第六態様とは無関係に単独で実施することもできる。 これは、 不純物元素のィォ ン注入層を挟んで複数のェピタキシャル層を積層した構造を有するシリコンェピタ キシャルゥヱーハの製造方法に係るものであり、
第一ェピタキシャル層を気相成長させる第一気相成長工程と、
第一不純物元素を、 第一ェピタキシャル層の表面の第一領域にィオン注入するこ とにより、 第一イオン注入層を形成する第一イオン注入工程と、
その第一イオン注入工程の終了後、 第二ェピタキシャル層を気相成長させる第二 気相成長工程と、
第二不純物元素を、 第二ェピタキシャル層の表面において、 第一ェピタキシャル 層の表面の第一領域とは異なる第二領域にイオン注入することにより、 第二領域に 対応する位置に第二イオン注入層を形成する第二イオン注入工程と、 を 1組として. それら工程の組を複数回繰り返すことにより、 第一ィオン注入層同士及び第ニイ オン注入層同士がそれぞれ同一領域に形成されるように、 複数のェピタキシャル層 の各層間に第 fオン注入層と第二イオン注入層とを、 互い違いに形成することを 特徴とする。
図 2 9に具体例を示している。 ここでは、 ェピタキシャル層 1 0 3を積層しなが ら、 第一イオン注入層として硼素注入層 7 1を、 第二イオン注入層として憐注入層 7 2を、 ェピタキシャル層 1 0 3の各層間に互い違いに形成している。 硼素と燐と は、 既に説明した通り横方向オート ドーピングに関する挙動に大きな差があり、 そ の影響が最小化されるェピタキシャル層の成長条件も互いに異なるものとなる。 こ のように、 横方向オートドーピングの挙動が異なる 2種類の不純物を同一のェピタ キシャル層に注入する場合、 これを埋め込む際の第二ェピタキシャル層の成長条件 は、 一方の不純物を優先すれば他方の不純物のオートドーピング抑制の観点からは 不利となるジレンマが生ずる。 また、 両不純物に関する中間の条件を採用した場合 も、 横方向オートドーピング抑制に関して条件が最適化されないことに変わりはな い。 そこで、 上記のような方法を採用すれば、 各ェピタキシャル層には第一^ rオン 注入層か第ニイオン注入層のいずれか一方のみが形成されるから、 ェピタキシャル 層毎に、 対応する不純物の横方向オートドーピングが最小となる成長条件を、 他方 の不純物とは無関係に自由に設定できる。 その結果、 各不純物の埋込層の横方向ォ ―トドーピングを効果的に抑制することが可能となる。
上記のようにして得られるシリコンェピタキシャルゥエーハに拡散熱処理を施す と、 各層に形成された対応するイオン注入層同士がェピタキシャル層の積層方向に 相互に接続し、 図 2 9 (e) に示すように、 複数の縦方向の不純物添加領域 （ここ では縦方向、 硼素添加領域 1 7 1と縦方向燐添加領域 1 7 2) が形成される。 この 場合、 これは、 以下のような特徴を有したものとなる。 すなわち、 接続された不純 物添加領域として、 第一不純物を添加した第一不純物添加領域 1 7 1と、 第二不純 物を添加した第二不純物添加領域 1 7 2との 2種類が形成されており、 いずれもェ ピタキシャル層 1 0 3の積層方向を軸方向として、 軸断面積が極小となる小径部 1 7 1 b, 1 7 2 bと、 軸断面積が極大となる大径部 1 7 1 a , 1 7 2 aとが交互に 配列した不均一柱状形態に形成される。 そして、 それら第一不純物添加領域 1 7 1 及び第二不純物添加領域 1 7 2は、 積層方向における小径部 1 7 1 b, 1 7 2 b及 び大径部 1 7 l a , 1 7 2 aの形成周期が互いにずれることにより、 一方の大径部 1 7 1 aあるレ、は 1 7 2 aに他方の小径部 1 7 2 bあるいは 1 7 1 bが各々対応す る位置関係にて形成される。 その結果、 第一不純物添加領域 1 7 1と第二不純物添 加領域 1 7 2との軸線間距離を近付けることができ、 例えばこれら不純物添加領域 1 7 1 , 1 7 2を用いて形成する素子の集積密度を向上させることができる。 この場合、 図 2 9 (e) に示すように、 隣接形成された第一不純物添加領域 1 7 1及び第二不純物添加領域 1 7 2を、 平面視したときに大径部 1 7 1 a， 1 7 2 a 同士に一部重なりが生ずる位置関係にて形成すること、 換言すれば、 一方の添加領 域の大径部による膨出部分を、 他方の添加領域の小径部によるくびれ部分の内側に 入り込ませるようにすることにより、 第一不純物添加領域 1 7 1と第二不純物添加 領域 1 7 2との軸間距離をさらに近付けることができ、 上記の効果が一層高められ る。 この場合、 第一イオン注入層 7 1と第二イオン注入層 7 2とは、 ェピタキシャ ル層 1 0 3を間に隔てて互いに隣接するもの同士を、 該ェピタキシャル層 1 0 3の 積層方向に見たときに一部重なりが生ずる位置関係にて形成するようにする。 図 3 0 ( a ) に示すように、 第一/ Tオン注入層 7 1と第二イオン注入層 7 2とを同一の ェピタキシャル層中に隣接形成する場合の、 イオン注入層 7 1 ， 7 2の外寸法を A とすれば、 同図 （b ) に示すように、 第一イオン注入層 7 1と第二イオン注入層 7 2とを交互形成し、 さらにそれらの一部同士に重なりを生じさせた場合の外寸法 B は、 Aよりも例えば 6 %程度縮小できるのである。
(第八態様）
これは、 いわば第一態様と第三態様との組み合わせ （ただし、 ェピタキシャル層 の原料ガスはトリクロロシランに限定されず、 不純物は燐に限定されない） に相当 するェピタキシャルゥエーハの製造方法に係るものであり、
主表面の面方位が （1 0 0 ) のシリコン単結晶基板上に第一ェピタキシャル層を 気相成長させる第一気相成長工程と、
第一ェピタキシャル層の表面の第一領域に第一不純物をイオン注入するための第 一イオン注入用マスクを、 フォトレジスト膜により第一ェピタキシャル層の表面に 直接形成する第一マスク形成工程と、
第一ィオン注入用マスクが形成された第一ェピタキシャル層に対して、 第一不純 物をイオン注入することにより、 第一領域に対応する位置に第一イオン注入層を形 成する第一イオン注入工程と、
第一ェピタキシャル層の表面の第一領域とは異なる第二領域に、 第一不純物とは 種類の異なる第二不純物をイオン注入するための、 第二イオン注入用マスクを、 フ ォ トレジスト膜により第一ェピタキシャル層の表面に直接形成する第二マスク形成 工程と、
第二イオン注入用マスクが形成された第一ェピタキシャル層に対して、 第二不純 物をィオン注入することにより、 第二領域に対応する位置に第ニイオン注入層を形 成する第ニイオン注入工程と、
該第二イオン注入工程の終了後、 常圧下にて 9 5 0 °C以上 1 1 0 0 °C未満の温度 範囲にて行う水素熱処理工程と、
該水素熱処理工程が終了した後に、 減圧雰囲気下にて封止用ェピタキシャル層を 気相成長させる封止成長工程と、 を 1組として、
それら工程の組を複数回繰り返すことにより、 層間にイオン注入層を埋込層とし て挟む形にて複数のェピタキシャル層を積層形成することを特徴とする。
ここで特徴的なことは、 該第ニイオン注入工程の終了後に行う第一態様の水素熱 処理工程が、 常圧下にて 9 5 0 °C以上 1 1 0 0 °C以下の温度範囲にて行うことによ り、 第三態様の熱処理工程を兼ねるものとなっている点である。 そして、 水素熱処 理工程が終了した後に、 減圧雰囲気下にて封止用ェピタキシャル層を気相成長させ ることで、 第一態様の種々の効果に加え不純物、 例えば燐の横方向オート ドーピン グを効果的に抑制できるという、 第三態様の効果も同時に達成されるのである。 上記の方法においては、 埋込層の形成されたェピタキシャル層のうち、 最下層の ェピタキシャル層を含む一部のものについてのみ、 凹部又は段差からなり、 [ 0 1 1 ] 方向又は [ 0 - 1 - 1 ] 方向に対して 4 5 ° 以内の方向を向く直線部分を有する 位置決め用立体マークを形成するようにすれば、 さらに第二態様の効果も同時に達 成される。 また、 イオン注入層を、 下層側に位置するものほど注入不純物濃度が高 く、 かつ、 パターン面積が小さく形成するようにすれば、 第五態様の効果が同時に 達成される。 図面の簡単な説明 図 1は、 第一態様の製造方法の一実施の形態を示す工程説明図。
図 2は、 図 1に続く工程説明図。
図 3は、 上記実施の形態の工程により埋込層を 6層形成する場合の工程流れ図。 図 4は、 気相反応装置内にて水素熱処理工程及び気相成長工程を連続的に行うェ 程を、 気相反応装置の断面構造とともに示す説明図。
図 5は、 第一態様の製造方法により形成された埋込層と、 それに基づいて形成さ れる縦方向添加領域の特徴を示す断面模式図。
図 6は、 参考技術の製造方法により形成された埋込層と、 それに基づいて形成さ れる縦方向添加領域の特徴を示す断面模式図。
図 7は、 埋込層を多層に形成した、 本発明のェピタキシャルゥヱ一ハの断面構造 を模式的に示す図。
図 8は、 図 7のェピタキシャルゥェ一ハを熱処理して得られる縦方向添加領域の 例を示す断面模式図。
図 9は、 第二態様の特徴を示す工程説明図。
図 1 0は、 本発明の製造方法により製造されるェピタキシャルゥエー八の断面構 造の一例を示す模式図。
図 1 1は、 同じく別の例を示す模式図。
図 1 2は、 結晶回復熱処理を行ったときにイオン注入層に面荒れが発生する様子 と、 注入前酸化処理によりこれが防止される様子とを表す説明図。
図 1 3は、 水素熱処理の効果を説明する図。
図 1 4は、 参考技術 （第四態様の一例） のェピタキシャルゥエーハの製造方法を 示す工程説明図。
図 1 5は、 図 1 4に続く工程説明図。 図 1 6は、 図 1 5に続く工程説明図。
図 1 7は、 上記参考技術の工程により埋込層を 6層形成する場合の工程流れ図。 図 1 8は、 位置決め立体マークの好適な実施の形態の 1つを模式的に示す図。 図 1 9は、 図 1 8の位置決め立体マークの位置変形例を示す模式図。
図 2 0は、 位置決め立体マークに含まれる直線部分の好適な角度範囲を示す説明 図。
図 2 1は、 図 2 0の角度範囲を裏付ける実験結果を示す説明図。
図 2 2は、 従来の位置決め立体マークがェピタキシャル層の成長により変形する 様子を説明する図。
図 2 3は、 従来の位置決め立体マークを用いたシリコンェピタキシャルゥエーハ の製造方法の問題点を説明する図。
図 2 4は、 第三態様の効果の説明図。
図 2 5は、 第四態様の変形例に係る製造方法の、 工程の要旨を説明する図。
図 2 6は、 第三態様の効果確認実験における、 キャリア濃度プロファイルの測定 ラインの設定態様を説明する図。
図 2 7は、 そのキャリア濃度プロファイルの測定例を示す図。
図 2 8は、 第六態様の製造方法の工程説明図。
図 2 9は、 第七態様の製造方法の工程説明図。
図 3 0は、 その効果の一例を説明する図。 発明を実施するための最良の形態
本発明の実施の形態を、 図面を参照して説明する。
ここでは、 所定の導電型となるように不純物添加を行ったシリコン単結晶基板上 に、 n—型 （低濃度にドープされた n型） のシリコンェピタキシャル層と、 導電型の 異なる 2種のイオン注入層とを交互に形成したェピタキシャルゥエー八の製造を例 に取る。 なお、 説明の順序としては、 本発明の第一態様の作用 ·効果が明確となる ように、 まず、 酸化膜をイオン注入用マスクとして使用する参考技術のェピタキシ ャルゥユーハの製造方法について参考技術例 1として説明し、 続いて第一態様の実 施の形態を、 その参考技術と対比しながら説明することにする。 なお、 第一態様以 外の態様については、 基本的に第一態様の説明が終了後にまとめて説明を行う。 ま た、 ここでいう参考技術とは、 第一態様の実施の形態の特徴ならびに優位性をより 明確にするための対比技術を意味し、 当然に公知の技術を意味するものではない。
(参考技術例 1 )
以下、 図 1 4〜図 1 7により、 参考技術について説明する。 なお、 図 1 7は、 埋 込層を 6層形成する場合の、 工程流れ図である。
まず、 図 1 4 (a) に示すように、 裏面に CVD法等により裏面酸化膜 2を形成 したシリコン単結晶基板 1を用意する。 この実施の形態では、 シリコン単結晶基板 1 (以下、 単に基板 1と称する） は、 アンチモンドープにより抵抗率を 0. 0 1 0 Ω · c n！〜 0. 0 1 5 Ω · c mとした n+型 （高濃度にド一プされた n型） で結晶軸 方位く 1 00〉のものを使用している力 これに限られるものではない。 次に、 図 1 4 (b) に示すように、 シリコン単結晶基板 1の主表面に n—型の第一シリコンェ ピタキシャル層 3 (以下、 単にェピタキシャル層 3とも称する） を気相成長させる, ここでは、 気相成長装置内にシリコン単結晶基板 1を配置し、 ェピタキシャル層 3 の形成に先立ってシリコン単結晶基板 1を所定温度 （例えば 1 1 00°C、 水素雰囲 気） で熱処理した後、 ェピタキシャル層 3 (例えば膜厚： 5 μπι〜 1 0 χπι、 抵抗 率： 1 0 Ω · c m〜50 Q ' cm) を気相成長させる （図 1 7 ：工程 1 ) 。
図 4 (b) は気相成長装置 1 2 1の一例を模式的に示す側面断面図である。 この 気相成長装置 1 2 1は、 偏平箱状に形成された反応容器 1 2 2を備え、 その一端に 形成されたガス導入口 1 7 1からの原料ガス S Gが、 流れ調整部 1 24を経て容器 本体 1 2 3の内部空間に水平かつ一方向に供給される。 そして、 その容器本体 1 2 3内において、 サセプタ収容凹部 1 1 0内に配設されたサセプタ 1 1 2上にゥエー ハ Wが略水平に 1枚のみ配置される。 ここで処理対象となるのは、 シリコン単結晶 基板であるが、 以下の工程において、 シリコン単結晶基板の主表面にェピタキシャ ル層をすでに形成したシリコンェピタキシャルゥエーハ上にさらにェピタキシャル 層を形成する場合にも図 4を用いて説明するので、 以下、 処理対象物を単にゥエー ハ Wと称する。 反応容器 1 2 2には、 原料ガス導入口 1 7 1が形成されているのと 反対側の端部に、 ベンチユリ状の絞り部 1 2 9を介してガス排出口 1 2 8が形成さ れている。 ガス導入口 1 7 1から導入された原料ガス S Gは、 ゥェ一ハ Wの表面上 を通過した後ガス排出口 1 2 8から排気される。 原料ガス S Gは例えばトリクロ口 シラン （S i H C l :i ) であり、 ドーパンドガス （ここでは、 n型の不純物添加を行 うのでホスフィン （P H 3 ) を使用する） やキャリアガスとして H 2が適宜配合され る。 ゥヱ一ハ Wはサセプタ 1 1 2とともにモータ Mにより回転駆動され、 さらに赤 外線加熱ランプ 1 1 1にて加熱されながら、 原料ガス S Gの供給を受けてェピタキ シャル層が形成される。
図 1 4に戻り、 シリコン単結晶基板 1の主表面上に形成されたェピタキシャル層 3に、 （ f ) に示す位置決め用立体マーク 7 (以下、 単に立体マーク 7ともいう） を形成するための、 マーク蝕刻用酸化膜 4を形成する。 位置決め用立体マーク 7は、 イオン注入層のパタ一ン位置決めに使用するものであり、 そのマーク蝕刻用酸化膜 4は、 以下のようなフォトリソグラフィー工程を経て蝕刻される （これは、 後述す るイオン注入マスク用酸化膜の形成工程においても全く同様である） 。 まず、 ェピ タキシャル層 3を形成したゥエーハを洗浄し （図 1 7 ：工程 2 ) 、 次いで酸化炉内 にてェピタキシャル層の表面を熱酸化することにより、 厚さが例えば 6 0 0 n m程 度のマーク蝕刻用酸化膜 4を形成する （図 1 7 ：工程 3 ) 。 続いて、 その上にフォ トレジスト被膜 5 1を形成し、 露光 ·現像工程を経てフォトレジスト被膜 5 1に立 体マークのパターンを転写する （図 1 7 ：工程 4〜 6 ) 。 次に、 マーク蝕刻用酸化膜 4はフォトレジスト被膜 5 1を介して湿式エッチング によりパターンエッチングされるが、 これに先立って裏面酸化膜 2を湿式エツチン グから保護するために、 裏面酸化膜 2上にフォ トレジスト膜を塗布し保護膜 5 2
(図 1 4 (c ) ) を形成する、 裏面コ一ト処理を行う （図 1 7 ：工程 7) 。 そして. その状態で湿式エッチングを施すことにより立体マークのパターン開口部 4 aを上 記マーク蝕刻用酸化膜 4に蝕刻する （図 1 4 (c) 、 図 1 7 ：工程 8) 。 図 1 4
(d) は、 表裏の各フォ トレジス ト膜をさらに除去した状態である （図 1 7 ：工程 9) 。
続いて、 再びゥヱーハを洗浄後 （図 1 7 ：工程 1 0) 、 図 1 4 (e) に示すよう に、 パターン開口部 4 aにおいて露出しているェピタキシャル層 3の表面に対し、 所定厚さ （例えば 6 00 nm) のマーク形成用酸化膜 6を形成する （図 1 7 ：工程 1 1) 。 そして、 裏面コート処理を行って裏面酸化膜 2を保護し （図 1 7 ：工程 1 2) 、 酸化膜除去の湿式エッチングを施すと （図 1 7 ：工程 1 3) 、 マーク形成用 酸化膜 6の形成時に酸化されたェピタキシャル層 3の厚さに相当する深さの凹状の 立体マーク 7が、 （d) のパターン開口部 4 aに対応する形状及び位置に蝕刻され る。 その後、 裏面側のフォ トレジス ト膜を除去する （図 1 4 ( f ) 、 図 1 7 ：工程 1 4) 。
続いて、 図 1 5に進み、 ェピタキシャル層 3にボロン注入層 （硼素注入層） を形 成するためのイオン注入マスク用酸化膜 8を熱酸化により形成する。 この工程は、 基本的にマーク蝕刻用酸化膜 4の形成工程と同様に、 ゥエーハ洗浄—熱酸化膜形成 →フォトレジスト膜形成—パターン露光 ·現像—裏面コート→湿式エッチング （パ ターン開口部の蝕刻） →フォ トレジス ト膜除去→洗浄、 の一連の工程により行われ る （図 1 7 :工程 1 5〜 23) 。 図 1 5 (a) は湿式エッチングが終了した状態、 同図 （b) はフォトレジスト膜 （図 1 5 (a) : 5 3, 54) を除去した状態をそ れぞれ表すものであり、 イオン注入マスク用酸化膜 8には、 硼素注入層を形成する ためのパターン開口部 1 1が形成されている。
続いて、 図 1 5 (c) に示すように、 パターン開口部 1 1に露出したェピタキシ ャル層 3に面荒れ防止用の酸化膜 1 2 (膜厚：例えば 50 nm) を形成するための 注入前酸化工程を行う （図 1 7 :工程 24) 。 そして、 図 1 5 ( d) に示すように、 公知のイオン注入法に基づき、 ボロン （B) のイオン注入 （打込みエネルギー：例 えば 50 k e V〜 7 0 k e V、 ドーズ量： 2 X 1 012/ c m2) を行うと、 ェピタキ シャル層 3のパターン開口部 1 1に対応する位置に硼素注入層 1 3が形成される
(図 1 7 ： 工程 2 5) 。 なお、 酸化膜の湿式エッチングにより形成されるパターン 開口部 1 1は、 図 1 5 (e) に示すように、 内面形状がテーバ状となりやすく、 こ れが硼素注入層 1 3の形成面積のばらつきの要因となる。
次に、 図 1 5 ( f ) に示すように、 イオン注入により硼素注入層 1 3に生じた損 傷の結晶性回復とキヤリァの活性化とを行うための結晶性回復兼活性化熱処理 （例 えば 9 5 0°C、 30分間のァニール） を、 酸化膜 1 2を残留させた状態で窒素雰囲 気中にて施す （図 1 7 ：工程 2 6) 。 図 1 2 (b) に示すように、 酸化膜 1 2を残 留させた形で結晶性回復兼活性化熱処理を行うことで、 硼素注入層 1 3 (ィオン注 入層） の面荒れ発生は防止される。 なお、 図 1 5 (g) に示すように、 この熱処理 による熱履歴 （発明が解決しょうとする課題で記載した第二の熱履歴に相当） の影 響で硼素注入層 1 3には熱拡散による若干の拡がりが生ずる。
結晶性回復兼活性化熱処理が終了すれば、 図 1 5 (h) に示すように、 再び裏面 コート→湿式エッチング （図 1 7 ：工程 2 7， 28) を経て、 主表面のイオン注入 マスク用酸化膜 8及び面荒れ防止用の酸化膜 1 2を除去する。 酸化膜 8は、 酸化に より、 ェピタキシャル層 3の表層部をいわば食い潰す形で形成されるから、 これを 除去すると、 図 1 5 ( i ) に示すように、 立体マーク 7の幅 dは酸化膜形成代に相 当等する分だけ拡がって d' となり、 形が崩れることとなる。
次に、 図 1 6 (a) に示すように、 ェピタキシャル層 3に燐注入層を形成するた めのイオン注入マスク用酸化膜 1 5を、 上記硼素注入層形成時と全く同様にして形 成する （図 1 7 ：工程 2 9〜3 8) 。 なお、 符号 5 5及び 5 6はフォ トレジスト膜 である。 イオン注入マスク用酸化膜 1 5には、 燐注入層を形成するためのパターン 開口部 1 8が形成される。 ここで、 酸化膜 1 5を形成するときの熱処理 （第一の熱 履歴に相当） により、 図 1 6 (b) に示すように、 すでに形成されている硼素注入 層 1 3の拡がりが助長される。
ここでも、 図 1 6 (c) に示す注入前酸化工程 （面荒れ防止用の酸化膜 1 9の形 成、 図 1 7 ：工程 3 9) が行われるが、 図 1 6 (d) に示すように、 このときの熱 処理 （第三の熱履歴に相当） により硼素注入層 1 3の熱拡散がさらに進行する。 次 に、 燐 （P) のイオン注入 （打込みエネルギー：例えば 1 20 k e V〜 1 50 k e V、 ドーズ量： 2 X 1 012/c m2) を行うと、 ェピタキシャル層 3のパターン開口 部 1 8に対応する位置には燐注入層 20が形成される （図 1 7 ：ェ程 40) 。 そし て、 図 1 6 (e) に示すように、 酸化膜 1 9を残留させた状態にて燐注入層 20に 対する結晶性回復兼活性化熱処理を施す （図 1 7 ：工程 4 1 ) 。 図 1 6 ( f ) に示 すように、 このときの熱処理 （第二の熱履歴） により、 硼素注入層 1 3及び燐注入 層 20の熱拡散が進行する。
こうして硼素注入層 1 3及び燐注入層 20を形成した後に、 図 1 6 (g) に示す ように、 裏面コート→湿式エッチング （図 1 7 ：工程 4 2， 4 3) を経て酸化膜 1 5を除去する。 すると、 図 1 6 (h) に示すように、 立体マーク 7の幅 d' がさら に拡がって d" となり、 寸法の変形が生じてしまう。 そして、 裏面コートとして形 成されたレジスト膜 5 7を除去 ·洗浄後 （図 1 7 ：工程 44, 4 5) 、 ェピタキシ ャル層 3の上に第二シリコンェピタキシャル層 2 2を気相成長させる （図 1 7 ：ェ 程 46) 。 これにより、 硼素注入層 1 3及び燐注入層 20は、 埋込硼素注入層 1 3 ' 及び埋込燐注入層 20 ' となる。 以降、 同様の工程を繰り返して、 埋込硼素注 入層及び埋込燐注入層とェピタキシャル層とを交互に積層した構造を形成してゆく なお、 最後に形成した硼素注入層及び憐注入層を埋込層とするために、 その後、 ェ ピタキシャル層の形成工程が 1層分余分に行われる。
以上説明した参考技術においては、 酸化膜の形成除去により形成した立体マーク 7に対してさらに酸化膜の形成ノ除去を繰り返すので、 該立体マーク 7の形成され たェピタキシャル層表層部が酸化膜への転換及び除去により失われて形が崩れてし まう。 その立体マーク 7上にェピタキシャル層 2 2を気相成長させると、 図 1 6
( i ) に示すように、 その立体形状 7 ' はェピタキシャル層 2 2の表面に多少は浮 き上がって残るものの、 正確なパターン位置合わせに使用できるほぼ限界である。 そのため、 1サイクル毎にェピタキシャル層 2 2の表面において、 立体形状 7 ' と は別の位置に位置決め用立体マークを新たに形成し直さなければならない。 図 1 7 においては、 埋込層を一層形成する毎に、 立体マークの形成 （工程 3〜1 4) を含 め、 工程 1〜4 5の全体を反復しなければならなず、 例えば 6層構造では全工程数 が実に 2 7 1にも達する。 また、 1サイクル中、 酸化膜の形成処理が上記の通り 6 回 （3, 1 1， 1 6， 24, 3 1， 3 9) 、 裏面コート処理が 6回 （ 7， 1 2， 2 0， 2 7， 3 5, 4 2) 、 酸化膜の湿式エッチング工程 （除去工程を含む） が 6回 (8， 1 3, 2 1， 2 8， 3 6， 4 3) と、 酸化膜形成及び派生工程だけで 4 5ェ 程中 1 8工程を占め、 6サイクルでは 2 7 1工程中 1 08工程に及ぶ。 これを見て も、 上記参考技術においては、 酸化膜の形成 Z除去に関連して、 いかに多くの工程 を要しているかが明らかであろう。
また、 上記工程 1〜4 5のサイクルには、 パターン形成用の熱酸化膜の形成工程 が 4回 （3， 1 1， 1 6, 3 1) 、 注入前酸化工程が 2回 （24, 3 9) 、 さらに 結晶性回復兼活性化熱処理が 2回 （2 6, 4 1) と、 ゥェ一ハに熱履歴の加わるェ 程が合計 8回も含まれる。 従って、 埋込層として、 硼素注入層 1 3 ' 及び燐注入層 20' の組を 6層にわたって形成する場合、 その最下層のものには、 以降の 5層の 形成時に加わるものに限っても、 8 X 5 = 40回もの熱履歴が累積されることとな る。 その結果、 図 6 (c) を用いてすでに説明した通り、 下層に位置する埋込層 1 0 1ほど熱拡散による拡がりが大きくなり、 縦方向及び横方向の拡散が積層方向で 不均一なものとなってしまう。 そして、 図 6 (d) に示すように、 これら埋込層 1 0 1を拡散熱処理により縦方向につないで得られる縦方向添加領域 1 0 5も、 下側 ほど太くなる不均一なものとなるのである。
以上で、 参考技術の説明を終わる。
(実施の形態 1 )
続いて、 本発明の一実施の形態につき、 図 1〜図 4を用いて説明する。 なお、 図 3は、 埋込層を 6層形成する場合の工程流れ図である。
まず、 図 1 (a) に示すように、 裏面に CVD法等により裏面酸化膜 2を形成し たシリコン単結晶基板 1を用意する。 次いで図 1 (b) に示すように、 シリコン単 結晶基板 1の主表面に n—型の第一ェピタキシャル層 3を気相成長させる （図 3 ：ェ 程 1 ) 。 ここまでの工程及び条件は、 上記参考技術と全く同様である。
次に、 図 1 (c) に示すように、 位置決め用立体マークを形成するためのフォ ト レジスト膜 6 0 (膜厚：例えば 1. 程度） を形成する。 このフォ トレジス ト 膜 60に位置決め用立体マークのパターンを露光 ·現像することにより、 パターン 開口部 6 1を形成して立体マーク形成用のマスクとする （図 3 ：工程 2〜4) 。 こ こで、 最初の位置決め用立体マークは、 シリコン単結晶基板に予め形成されている オリエンテーションフラットあるいはノッチに基づいて位置決めされる。 そして、 図 1 (d) に示すように、 この状態で基板に乾式エッチングを行うことにより、 ノ、。 ターン開口部 6 1に対応する位置に凹状の立体マーク 7を形成する （図 3 ：工程 5 深さ ：例えば 20 0 ηπ！〜 3 00 nm) 。 乾式エッチング法としては、 例えば反応 性イオンエッチング （Reactive Ion Etching) を採用することができる。 その後、 フォ トレジス ト膜 6 0を除去する （図 3 ：工程 6) 。 位置決め用立体マーク 7の形成には、 前述の参考技術例 1では、 図 1 7の工程 2 〜 1 4の 1 3工程を要していたのに対し、 この実施の形態では、 図 3の工程 2〜6 のわずか 5工程に短縮されている。 これは、 参考技術例 1で用いたマーク蝕刻用酸 化膜の形成が不要になるため、 洗浄工程、 裏面コート工程、 酸化膜エッチング工程、 さらにはマーク形成用酸化膜の形成と、 これに対応する洗浄工程、 裏面コート工程 及び酸化膜除去工程等が軒並み不要となることに起因している。
次いで、 図 1に戻り、 ゥェ一ハを洗浄後 （図 3 ：工程 7 ) 、 露出した第一ェピタ キシャル層 3上に酸化膜を積極形成することなく、 フォ トレジスト膜を直に塗布す る （図 3 ： 工程 8、 膜厚：例えば 1 . 2 m , 図ではポジ型） 。 そして、 該フォト レジス ト膜に対し、 前記した立体マーク 7を用いてパターンを位置合わせし、 さら に露光 '現像することにより、 第一不純物としての硼素 （B ) を注入するためのパ ターン開口部 6 3を形成して第一イオン注入用マスク 6 2とする （図 3 ：工程 9 , 1 0 ) 。
そして、 図 1 ( e ) に示すように、 第一イオン注入用マスク 6 2が形成された状 態にて、 参考技術例 1と同様の条件にて硼素のイオン注入を行うと、 ェピタキシャ ル層 3のパターン開口部 6 3に対応する領域を第一領域として、 ここに第一イオン 注入層としての硼素注入層 7 1が形成される （図 3 ：工程 1 1 ) 。 その後、 第一ィ オン注入用マスク 6 2を除去する （図 1 ( g ) 、 図 3 ：工程 1 2 ) 。 ここで、 フォ トレジスト膜の露光 ·現像により形成されるパターン開口部 6 3は、 図 1 ( f ) に 示すように、 内面形状が酸化膜の湿式エッチングにより形成されるもの （図 1 5
( e ) ) より急峻で切り立つたものとなり、 硼素注入層 7 1の形成面積のばらつき が生じにくレ、。
さて、 上記硼素注入層 7 1の形成には、 前述の参考技術例 1では、 結晶性回復兼 活性化熱処理を含めて図 1 7の工程 1 5〜2 6の 1 2工程を要していたのに対し、 この実施の形態では、 図 3の工程 7〜 1 2の 6工程に短縮されている。 これは、 ィ オン注入用マスクに酸化膜を使用せず、 かつ注入前酸化も行わないので、 それら両 酸化工程に加え、 洗浄、 裏面コート、 さらに酸化膜エッチングの各工程が省略され ることに起因する。
また、 硼素注入層 7 1を形成後は、 ゥェ一ハを洗浄後 （図 3 ：工程 1 3) 、 結晶 性回復兼活性化熱処理を行わずに引き続きその露出した第一ェピタキシャル層 3上 に、 図 2 (a) に示すように、 同様に酸化膜を積極形成することなくフォ トレジス ト膜を直に塗布する （図 3 ：工程 1 4) 。 そして、 該フォ トレジス ト膜に対し立体 マーク 7を用いてパターンを位置合わせし、 さらに露光 '現像することにより、 第 二不純物としての燐 （P) を注入するためのパターン開口部 6 5を、 前記した硼素 を注入するためのパターン開口部 6 3 (図 1 (e) ) とは別の位置に形成して第二 イオン注入用マスク 64とする （図 3 ：工程 1 5， 1 6) 。 そして、 第二イオン注 入用マスク 64が形成された状態にて、 参考技術と同様の条件にて第二不純物とし ての燐のイオン注入を行うと、 第一ェピタキシャル層 3のパターン開口部 6 5に対 応する領域には、 これを第二領域として、 第二イオン注入層たる燐注入層 7 2が形 成される （図 3 ：工程 1 7) 。 その後、 第二イオン注入用マスク 6 4を除去する (図 2 ( b ) 、 図 3 ：工程 1 8) 。
前述の参考技術例丄では、 酸化膜除去のェツチング並びに結晶性回復兼活性化熱 処理を含めて、 図 1 7の工程 2 7〜4 1の 1 5工程を要していたのに対し、 この実 施の形態では硼素注入層形成時と同様に、 酸化膜の形成 Z除去に関連する工程が省 略されるので、 図 3の工程 1 3〜 1 8の 6工程に短縮されている。
そして、 ゥエーハの洗浄 （図 3 ：工程 1 9) を経て、 図 2 (d) に示すように、 結晶性回復兼活性化熱処理がなされる。 この熱処理は、 図 4 (a ) に示すように、 ゥェ一ハ Wを気相成長装置 1 2 1内に配置して、 第二ェピタキシャル層 2 2 (図 2 ( f ) ) の気相成長を行う直前に、 該気相成長装置 1 2 1内に水素を導入して行わ れる （図 3 ：工程 20) 。 この水素雰囲気中での熱処理は、 気相成長の前に通常行 うゥェ一ハ表面の自然酸化膜を除去するための熱処理を兼ねることができるので、 効率的である。
イオン注入後の結晶性回復兼活性化熱処理を上記のような水素雰囲気中で行うこ とで、 図 1 3に示すように、 イオン注入の前に酸化膜を積極形成していないにも拘 わらず、 イオン注入層の表面に面荒れが生じにくくなるばかりでなく、 面荒れの凹 凸が小さくなる。 すでに繰り返し説明している通り、 本発明による工程短縮効果に 最も寄与しているのは、 酸化膜形成 Z除去が不要となった点であるが、 酸化膜形成 工程の省略を実現できるようになった根本的な要因は、 上記水素熱処理による面荒 れ防止効果の達成にあるともいえる。
また、 前記した参考技術例 1では硼素注入層 1 3及び燐注入層 2 0に対して各々 個別に結晶性回復兼活性化熱処理が行われていたのに対し、 この実施の形態では、 上記水素雰囲気中における熱処理により、 硼素注入層 7 1及び燐注入層 7 2に対す る結晶性回復兼活性化熱処理が一括して行われ、 工程がさらに短縮されている。 上記水素雰囲気中における熱処理工程の処理温度は、 7 0 0 °C以上にて調整する のがよい。 処理温度が 7 0 0 °C未満では、 イオン注入層の結晶性回復並びに活性化 が十分になされない。 なお、 該処理温度は、 より望ましくは 8 5 0 °C〜 1 1 0 0 °C の範囲にて調整するのがよい。 熱処理温度が 8 5 0 °C未満では、 ゥヱーハ表面の自 然酸化膜が水素でほとんどエッチングされない。 また、 熱処理温度が 1 1 0 0 °Cを 超えると、 イオン注入層の不純物拡散が無視できなくなる。 また、 水素雰囲気中で の熱処理工程は、 常圧下にて行うことで十分な面荒れ防止効果が達成されるが、 面 荒れ防止効果が損なわれない範囲内にて、 減圧した水素雰囲気 （例えば 2 0 t o r ！:〜 7 6 0 t o r r程度） にて行ってもよレヽ。
水素雰囲気中における熱処理が終了すれば、 図 4 ( b ) に示すように、 気相成長 装置 1 2 1内にて引き続き、 原料ガス S Gとしてトリクロロシラン （S i H C 1 3 ) を流すことにより気相成長工程を行い、 図 2 ( f ) に示すように第二ェピタキシャ ル層 2 2を形成するとともに、 第一及び第二イオン注入層である硼素注入層 7 1及 び燐注入層 7 2を、 第一及び第二埋込層である硼素埋込層 7 1 ' 及び燐埋込層 7 2 ' となす （図 3 ：工程 2 0 ) 。 このように、 水素雰囲気中における熱処理工程と 第二ェピタキシャル層を形成する気相成長工程とが、 一つの気相成長装置内にて一 連の工程 （事実上、 1つの工程） として実施されるので、 全体のさらなる工程短縮 を図ることができる。
なお、 この気相成長工程は、 硼素注入層 7 1及び燐注入層 7 2からの横方向ォ一 トドーピングを抑制するために、 まず、 封止用の薄いェピタキシャル層を気相成長 (いわゆるキャップデボ処理） してから第二ェピタキシャル層 2 2の本成長を行う 複数段階処理とすることが望ましい。
以上にて、 ェピタキシャル層上への立体マーク形成から硼素埋込層 7 1 ' 及び燐 埋込層 7 2 ' を 1層分形成するまでのサイクルは終了するが、 図 3からも明らかな 通り、 この 1サイクルの工程数は 2〜 2 0の 1 9工程であり、 酸化膜をイオン注入 用マスクとして使用する参考技術例 1 ( 4 5工程） の半分以下に短縮されているこ とがわかる。 また、 ゥヱ一八に熱履歴の加わる工程が、 参考技術例 1では 8工程含 まれていたのに对し、 本発明の実施の形態 1ではェピタキシャル成長工程の 1工程 のみである。 従って、 図 2 ( e ) に示すように、 埋込層を 1層分形成する 1サイク ル当たりに生ずるイオン注入層 （硼素注入層 7 1及び燐注入層 7 2 ) の熱拡散は、 参考技術と比較して格段に小さくなる。 その結果、 図 5に示す通り、 縦方向に並ぶ 埋込層は横方向の拡がりの差が小さくなり、 かつ縦方向に互いに隔離された均一な ものが得られる。 そして、 複数のェピタキシャル層を積層形成した後にこれら埋込 層を拡散熱処理により縦方向につないで得られる縦方向添加領域 （ 「縦方向不純物 添加領域」 ということもある。 ） も、 断面積の積層方向により均一なものが実現可 能となる。
図 7は、 実施の形態 1の製造方法により得られるシリコンェピタキシャルゥエー ハの要部を模式的に示す断面図である。 各ェピタキシャル層の層間には、 第一埋込 層として P型の硼素埋込層と、 第二埋込層として n型の燐埋込層とが各ェピタキシ ャル層の同一領域に形成される。 また、 ェピタキシャル層の積層方向に連なる各硼 素注入層及び燐注入層は、 それらの全てが n—型ェピタキシャル層領域を介して積層 方向に互いに隔てられ形成される。 このようなェピタキシャルゥェ一ハに拡散熱処 理を行うと、 不純物添加領域を構成する硼素埋込層及び燐埋込層は、 図 8に示すよ うにそれぞれ縦方向につながって縦方向硼素添加領域及び縦方向燐添加領域となる。 これら縦方向添加領域は、 図 4 (d) に示す参考技術と比較して積層方向の断面積 が格段に均一なものとなる。
なお、 図 1 0 (a) は、 本発明の製造方法を、 MOS F ET素子用ェピタキシャ ルゥエーハの製造に適用した例である。 p—型のシリコン単結晶基板 2 5 1上に、 n -型のェピタキシャル層 2 5 3 a〜2 5 3 cが複数積層され、 基板 2 5 1と最下層の ェピタキシャル層 2 5 3 aとの間に n+型の埋込層 2 5 2が形成されるとともに、 各々リング状の硼素注入層と燐注入層とがェピタキシャル層 2 5 3 a〜 2 5 3 cの 各層間に分離形態で埋込まれている。 図 1 0 (a) において、 縦方向の硼素注入層 の列は、 埋込層 2 5 2の外側においてこれを取り囲むように形成される。 他方、 縦 方向の燐注入層の列は、 ェピタキシャル層 2 5 3 a〜2 5 3 cの積層方向と直交す る平面への投影において埋込層 2 5 2と重なる位置に形成されている。 図 1 0
(b) に示すように、 これに拡散熱処理を施すことで、 硼素注入層は縦方向硼素添 加領域である筒状の p +型素子分離領域 2 54となり、 燐注入層は、 縦方向燐添加領 域である筒状の n+型ドレイン領域 2 5 5 (埋込層 2 5 2に導通） となる。 なお、 図 1 0 (b) では、 ドレイン領域 2 5 5の内側に p型ゥエル、 n型ソース領域、 及び ゲートを形成して、 nチャネル型 M〇S F ET素子を作り込んだ状態を示している ( 他方、 図 1 1 (a) は、 本発明の製造方法を、 バイポーラ素子用ェピタキシャル ゥェ一ハの製造に適用した例である。 p—型のシリコン単結晶基板 26 1上に、 n一 型のェピタキシャル層 2 6 3 a 〜 2 6 3 cが複数積層され、 基板 2 6 1と最下層の ェピタキシャル層 2 6 3 aとの間に n +型の埋込層 2 6 2が形成されるとともに、 リ ング状の硼素注入層と扁平板状の燐注入層とがェピタキシャル層 2 6 3 a 〜 2 6 3 cの各層間に分離形態で埋込まれている。 図 1 1 ( b ) に示すように、 これに拡散 熱処理を施すことで、 硼素注入層は縦方向硼素添加領域である筒状の p +型素子分離 領域 2 6 4となり、 燐注入層は縦方向燐添加領域である柱状の n +型コレクタ領域 2 6 5となる。 なお、 図 1 1 ( b ) では、 素子分離領域 2 6 4の内側に p型ベース及 び n型エミッタ領域を形成して、 n p n型バイポーラ素子を作り込んだ状態を示し ている。
なお、 図 1 0及び図 1 1に示す本発明の製造方法は、 p—型のシリコン単結晶基板 を用いる半導体素子を製造する場合について例示している。 しかしながら、 本発明 に係る製造方法及びシリコンェピタキシャルゥエーハはこれに限られるものではな く、 p +型のシリコン単結晶基板を用いて製造される半導体素子用のェピタキシャル ゥェ一ハ及びその製造方法についても適用可能である。 また、 さらに n型のシリコ ン単結晶基板にっレ、ても適用できることは言うまでもない。
(実施の形態 2 )
次に、 第二態様の実施の形態について説明する。
図 1及び図 2に示すように、 上記の実施の形態 1においては、 第一ェピタキシャ ル層 3上の立体マーク 7 (転写元位置決め立体マーク） の形状があまり崩れること なく、 前述の埋込層を 1層分形成する 1サイクルの工程終了時にも元の状態をほぼ 維持している （図 2 ( c ) ) 。 これにより、 図 2 ( f ) に示すように、 その上側に 第二ェピタキシャル層 2 2を積層したときに、 下層側の立体マーク 7がそれほど形 崩れすることなく浮き上がり転写される。 従って、 第二ェピタキシャル層 2 2を新 たに第一ェピタキシャル層として、 イオン注入及び気相成長の工程サイクルを繰り 返すときに、 その転写されたマークを位置決め用立体マーク 7 ' として使用するこ とが可能となる （すなわち、 転写立体マークとして使用される） 。
これにより、 2層目の硼素埋込層及び燐埋込層を形成するサイクルにおいては、 立体マークの形成工程 （図 3では工程 2〜 7 ) を省略することができ、 更なる工程 短縮が可能となるのである。 また、 この結果得られるェピタキシャルゥエーハにお いては、 下層のェピタキシャル層の位置決め用立体マークに由来せず、 かつ以降の 層へ転写立体マ一クを形成するための転写元となる転写元位置決め用立体マークが, 埋込層の形成されたェピタキシャル層のうち、 最下層のものを含む一部のものにつ いてのみ形成されることとなる。 図 3では、 立体マークの形成工程を含む第一サイ クルが工程 2〜 2 0の 1 9工程であるのに対し、 立体マークを形成しない第二サイ クルは 6工程短縮された、 工程 2 1 〜 3 3の 1 3工程である。 ェピタキシャル層及 び埋込層を複数層に形成する場合、 第一サイクルは最初の 1層のみとし、 以降は第 二サイクルのみを繰り返すようにしてもよい。 また、 ェピタキシャル層の形成厚さ によっては位置合わせ精度確保のため、 図 9に示すように、 一層目の立体マーク 7 aに基づき浮き上がる立体マーク 7 b (図 9 ( a ) ) ， 7 c (図 9 ( b ) ) の使用 を一定の積層数で打ち切って、 新たな立体マーク 7 dを別の位置に形成する （図 9 ( c ) ) ようにしてもよレ、。 すると、 埋込層の形成されたェピタキシャル層のうち 最上層のものに、 位置決め用立体マークがェピタキシャル層の層数よりも少ない数 だけ互いに重ならない位置関係にて形成される。 この時、 複数のェピタキシャル層 3 a〜 3 cのうち、 最下層のェピタキシャル層 3 aに形成される 7 aと、 2層上の ェピタキシャル層 3 cに形成される 7 dが転写元位置決め用立体マークとして機能 する。
例えば、 図 3においては、 1層おきに立体マークを新たに形成するように設計し ており、 結果として第一サイクルと第二サイクルとが交互に繰り返される形となつ ている。 上記した本発明の実施の形態において、 6層分の埋込層の形成に要する最 終的な工程数は 9 7であり、 図 1 7の参考技術の工程数 2 7 1の 1 Z 3強に削減さ れていることがわかる。
なお、 上記の工程では、 硼素注入層 7 1及び燐注入層 7 2の形成を通じて、 酸化 膜を形成 除去する必要がない工程を採用しているから、 転写元位置決め立体マー クの形状保持という点においては一層有利であるともいえる。 ただし、 水素雰囲気 中での熱処理を行わずに通常通り注入前酸化処理を行う工程を採用する場合におい ても、 注入前酸化処理による酸化膜の形成厚さは 5 0 n m程度と小さいので、 上記 第二態様を適用することができる。
また、 上記の工程では、 転写立体マークがそのまま該層の位置決め用立体マーク として流用できることに加え、 酸化膜のマスクを使用しないため、 同一ェピタキシ ャル層において複数の導電型のイオン注入層をパターン形成する場合でも、 先の導 電型のィオン注入層パターンのマスク位置決めに使用した立体マークを、 次の導電 型のイオン注入層パターンのマスク位置決めにも流用できる。 従って、 1つのェピ タキシャル層に何種類のパターンを形成しようとも、 マスク位置決め用の位置決め 立体マークは最低 1つあれば良い。 このことは、 新規に蝕刻形成する位置決め用立 体マークの形成数を削減できる大きな要因の一つであるとともに、 マスクの数を大 幅に削減できるという新たな利点も生ずる。 さらに、 ェピタキシャルゥヱーハの主 表面上で位置決め用立体マークの占める面積を削減できるという効果もある。
(参考技術例 2 )
一方、 ィオン注入用マスクに酸化膜を使用する参考技術例 1の工程では、 図 2 3 に示すように、 ェピタキシャル層 3上に導電型の異なるイオン注入層、 例えば硼素 注入層 7 1と燐注入層 7 2とを形成する場合、 イオン注入用マスクとして用いられ る酸化膜の 1回の形成 ·剥離に伴い、 位置決め用立体マーク 7の形状が崩れる。 そ こで、 位置決め用立体マーク 7として、 同じェピタキシャル層 3上といえども、 硼 素注入層 7 1のパターン形成用の位置決め立体マーク 7 hと、 燐注入層 7 2のパタ —ン形成用の位置決め立体マーク 7 i とを個別に形成する。 また、 この上にェピタ キシャル層 2 2を重ねて形成したときには、 そのェピタキシャル層 2 2上に、 新し い位置決め立体マークを形成する。 この場合、 下層側のェピタキシャル層 3上の位 置決め用立体マーク 7が上層のェピタキシャル層 2 2に多少転写されるので、 これ を利用して上層の位置決め立体マークの位置決めを行う。 このとき、 酸化膜の形 成 ·剥離により崩れた立体マーク 7 h , 7 iに基づく転写立体マークでは位置決め の精度が確保できないので、 上層側のェピタキシャル層 2 2を形成する前に、 上層 の位置決め用立体マークを形成するために使用する新たな位置決め立体マーク 7 j を形成する。 図 2 3 ( b ) に示すように、 この位置決め立体マーク 7 j に基づく転 写立体マーク 7 を利用して位置決め用立体マークの新規形成を行う。 いずれに しろ、 1つのェピタキシャル層に対して複数個、 ここでは 3つの位置決め用立体マ ークが形成される。
この場合、 下層側の位置決め用立体マークの形は上層側から認識できるため、 上 層側の位置決め用立体マークが下層側の位置決め立体マークと位置的に重なりを生 じないように形成される必要がある。 その結果、 各層毎に位置決め用立体マークを 形成する場合、 最上層のェピタキシャル層には、 層数に相当する数の立体マークが 形成あるいは転写される。 例えば、 図 2 3 ( d ) には、 埋込層 7 1 ' , 7 2 ' ある いはイオン注入層 7 1 , 7 2を形成しつつ、 3層のェピタキシャル層 1 0 3 a〜 1 0 3 cを形成する例を示している力 最上層のェピタキシャル層 1 0 3 cには、 該 層 1 0 3 cに新規蝕刻された位置決め用立体マーク 7に加え、 2層下に蝕刻された 位置決め用立体マ一ク 7に基づいて、 中間層 1 0 3 bでの転写マーク 2 0 7を経て 2重に転写された転写立体マーク 3 0 7と、 中間層 1 0 3 bにて新規蝕刻された位 置決め用立体マーク 7に基づく転写立体マーク 2 0 7との計 3組の立体マークが現 われる。 特に図 2 3 ( b ) 及び （c ) に示すように一層に対して複数個の位置決め 用立体マークを形成する場合では、 その数はさらに増大することとなる。 その結果 として、 得られるェピタキシャルゥェ一ハの最上層のェピタキシャル層には、 形成 したェピタキシャル層の層数よりもはるかに多い立体マークが現われることとなり、 その立体マークが現れるスペースを用意しなければならないという問題がある。
また、 縦方向拡散領域を形成するために、 例えば図 7に示すように、 同一導電型 の埋込層を同じ位置に重ねて形成する場合、 イオン注入層のマスクパターンは各層 とも全く同じでよレ、。 しかしながら、 各層毎に位置決め用立体マークの形成位置は 変更しなければならないから、 ィオン注入層のパターンは同じであるにも拘わらず、 結局のところ位置決め用立体マークのパターン位置のみを変えた多数のマスクを用 意しなければならないという問題もある。
(実施の形態 3 )
転写立体マークは、 位置決めに使用可能な形状精度を確保するために、 シリコン の気相成長機構に由来する変形を生じにくい形状を考慮することが重要である。 例 えば、 図 22は面方位 （1 00) のシリコン単結晶基板を示すものであるが、 [0 1 1] 方向の直線部分 40 7 aと、 [0 1-1] 方向の直線部分 40 7 bとが交差し た十字状の立体マーク 40 7を使用した場合、 これに基づいて該立体マーク 40 7 上に形成されたェピタキシャル層に転写される転写立体マーク 4 0 7 ' は、 例えば [0 1 1 ] 方向の直線部分 40 7 a ' の幅が縮小し、 これと直交する [0 1-1 ] 方 向の直線部分 40 7 b ' の幅は逆に増大するというパターン変形が生じやすい。
本発明者等が鋭意検討した結果、 面方位 （1 00) のシリコン単結晶基板上にェ ピタキシャル層を形成する場合、 図 2 0に示すように、 位置決め用立体マーク 50 7として、 [0 1 1] 方向又は [0-1- 1] 方向に対する角度 Θ が 4 5° 以内の方 向の直線部分を有するように形成すると、 これに基づく転写立体マークの変形が生 じにくくなることが判明した。 図 1 8は、 そのような位置決め用立体マーク 5 0 7 の具体例を示すものであり、 溝状に形成された 2本のラインパターン 50 7 a , 5 0 7 b (例えば、 各々幅約 4 m、 深さ約 0. 2 μιη) を略直交する形態で、 ここ では一端部を互いに共有する L字状に形成したものである。 ただし、 図 1 9に示す ように、 立体マークを凸状に形成することも可能である。 ここでは、 立体マ一ク 5 1 7は、 基板表面の浅い凹部 5 1 7 c内に、 凸状形態の 2本のラインパターン 5 1
7 a , 5 1 7 bを略直交する形態で L字状に形成したものである。 なお、 基板の主 表面には 4° 程度までのオフアングルを付与することもできる。 この場合、 結晶軸 方位は近似的にオフアングルを付与しない場合のものと同一であると考える。
上記の効果を確認するために次の実験を行った。 まず、 シリコン単結晶基板とし て、 結晶軸方位を [ 1 00] (ただし、 オフアングルなし） 、 オリエンテーション フラッ ト面を （0 1 1) とした、 図 1 8 (a) に示す形態のシリ コン単結晶基板を 用意し、 図 2 1に示す高さ 1 30 nm、 幅 1 2 μ mの直線凸状形態の立体マーク 5 2 7を形成した。 ただし、 その立体マ一ク 5 2 7のエッジの向きは、 [0 1 1 ] 方 向を 0 = 0° 、 [0 1-1 ] 方向を Θ = 90° として各種方向に設定した。 次に、 図 4に示すタイプの気相成長装置 1 2 2により、 その立体マーク 5 2 7が形成され た主表面上にェピタキシャル層を、 トリクロロシラン （S i HC l 3) を用いて 1 0 80°C、 8 0 t o r rにて厚さ 24 μ mだけ形成した。
そして、 このェピタキシャル層成長後の基板に対し、 ネガ型フォ トレジス トを 0.
8 β m塗布し、 上記の立体マーク 5 2 7を位置合わせパターンとして利用すること により、 公知のァライナー装置を用いてパターン付マスクを上記のェピタキシャル ゥエーハに自動位置決め （オートァライメント） することを試みた。 このオートァ ライメントは、 ェピタキシャルゥエーハに形成された立体マーク 5 2 7及びマスク のパターンエッジからの反射光を光電的に検出し、 それらエッジ位置のずれが解消 されるようにェピタキシャルゥヱーハ及びマスクを相対移動させて行うものである, 図 2 1に、 各 Θ の値毎のパターン位置信号の測定プロファイルを示す。 この結果、 0 が 4 5° を超えると一方のエッジからの反射ピークが極端に小さくなり、 オート ァライメント不可となったが、 Θ が 4 5° 以下であれば問題なくオートァライメン トできることがわかった。 これは、 ェピタキシャル層に転写された立体マーク 5 2 7の転写立体マークにおいて、 その一方のエッジが顕著にパターン変形を起こすが. Θ が 4 5 ° 以下であれば、 そのパターン変形をオートァライメントができる程度に 小さく抑制することができるという効果があることを意味する。
(実施の形態 4 )
次に、 第三態様の実施の形態について説明する。 前記第一態様の実施の形態にお いて説明した通り、 ェピタキシャル層の気相成長工程は、 硼素注入層及び燐注入層 からの横方向オートドーピングを抑制するために、 まず、 封止用の薄いェピタキシ ャル層を気相成長 （いわゆるキャップデポ処理） してから第二ェピタキシャル層の 本成長を行う、 二段階処理とすることが望ましい。 このことは、 特に憐注入層から の燐の横方向オート ドーピング防止の観点において重要である。
さて、 本発明者等が検討した結果、 図 2 4に示すように、 （a ) に示す燐注入層 7 2に対しては、 燐注入工程の終了後、 第二ェピタキシャル層を気相成長させるの に先立って、 同図 （b ) に示すように、 常圧下にて 9 5 0 °C〜1 1 0 0 °C (望まし くは 1 0 6 0 °C〜 1 1 0 0 °C) にて水素雰囲気中で熱処理を行う熱処理工程を行い 憐注入層の燐の一部をあらかじめ気相中に外方拡散して燐注入層表面部の温度を下 げ、 該熱処理工程が終了した後に、 （ c ) に示すように減圧雰囲気下にてシリコン 原料ガスを供給して封止用ェピタキシャル層 2 2 aを気相成長させ （封止成長ェ 程） 、 同図 （d ) に示すように、 その封止用ェピタキシャル層 2 2 a上に第二ェピ タキシャル層 2 2を気相成長させる本成長を行うことが、 燐の横方向ォ一トドーピ ング防止に極めて効果があることが判明した。 なお、 前述の第一態様の実施の形態 を適用するならば、 図 2 ( b ) に示す水素雰囲気中での熱処理を約 3 0分間行うこ とで、 結晶性回復兼活性化熱処理も同時に行えることとなる。 これは、 第七態様の 実施形態に相当する。 また、 封止用ェピタキシャル層 2 2 aを気相成長中は、 ドー パントガスを供給しない。 ただし、 封止用ェピタキシャル層 2 2 aの形成厚さが 1 μ mより厚いと第二ェピタキシャル層 2 2との界面において正味キヤリァ濃度に段 差が生じてしまうので、 厚さは 1 以下が好ましレ、。 しかし、 厚さが 0. 2 zm 未満では封止効果が不十分となるので、 封止用ェピタキシャル層 2 2 aの厚さは 0. 2 μ m〜 1 m以下とするのが良い。
封止成長工程は、 圧力 5 t o r r〜6 0 t o r rにて行うことが望ましい。 圧力 が 5 t o r r未満では気相成長速度が低いので能率が悪く、 圧力が 6 0 t o r rを 超えると燐の横方向ォー卜ドーピングの抑制効果が不十分となる。
なお、 封止成長工程後はオートドーピングが十分防止されているので、 封止成長 工程よりも生産効率の良い高温及びノ又は高圧の条件にて本成長工程を同一の気相 成長装置にて行うことができる。
上記第三態様の効果を確認するために次の実験を行った。 まず、 シリコン単結晶 基板として、 直径 200mm, 結晶軸方位 [ 1 00] (ただし、 オフアングルな し） 、 n +型 （抵抗率： 0. 0 1 0〜0. 0 1 5 Q ' c m) で、 裏面にォート ドープ 防止用酸化膜が 0. 5 / mの厚さに形成されたものを用意した。 次いで、 その主表 面上に p 型の第一ェピタキシャル層 （正味キヤリァ濃度 3 X 1 015 a t om s/ c m3) を、 トリクロロシラン （S i HC 1 3) をシリコン原料ガスとして用レ、、 ド —パントガスとして水素で希釈されたジボラン （B2H6) を用いることにより、 気 相成長温度 1 1 3 0°C、 常圧下にて 1 0 mの厚さに形成した （抵抗率： 4. 5 Ω . c m) 。 次いで、 この第一ェピタキシャル層に対し、 個々の注入領域の寸法が 1 7 30 μ παΧ 8 μ mの縦長形状となり、 かつ幅方向に概ね 1 6 μ m程度の間隔で 並ぶように、 複数の燐注入層をイオン注入により形成した。 ただし、 イオン注入層 の形成に先立って厚さ約 5 0 nmの酸化膜が形成されるように注入前酸化処理を行 レヽ、 イオン注入は加速電圧 1 20 k e V〜 1 5 0 k e V、 ドーズ量 2 X 1 01 c m2にて行った。 また、 注入後において、 結晶性回復兼活性化のため、 熱処理を窒素 雰囲気下にて 9 5 0°Cで 30分行った。
続いて、 注入前酸化により形成された酸化膜を湿式エッチングにより除去後、 基 板を図 4に示すタイプの気相成長装置 1 21の反応容器 1 22内に配置し、 水素雰 囲気にて 900°C、 1080°C及び 1 1 90°Cの各温度にて常圧 （760 t o r r ) にて 10分間熱処理した。 そして、 第一ェピタキシャル層と同じ原料ガスを用 い、 ドーパントガスを供給しないで、 850。C、 25 t o r rにて厚さ 0. 5 m の封止用ェピタキシャル層を成長させ、 引き続き 1080 °C、 80 t o r rにて厚 さ 1 0 μ mの第二ェピタキシャル層をドーパントガスのジボラン （B2H6) を供給 しながら本成長させた （正味キヤリァ濃度 3 X 1 015a t oms/cm3) 。
こうして得られた燐埋込層を有するェピタキシャルゥヱ一八を、 横方向に並ぶ複 数の燐埋込層が研磨面に現われるよう、 主表面と 1° 程度の角度をなすように角度 研磨した。 さらに図 26に示すように、 その研磨面上において、 互いに隣接する燐 埋込層間において （すなわち燐埋込層を横切らない位置において） 、 ェピタキシャ ル層の界面と直交する向きに測定ラインを設定して拡がり抵抗法により、 ェピタキ シャル層中の正味キヤリァ濃度プロファイルを測定した。 その測定プロファイルに おいて、 ェピタキシャル層の界面における正味キャリア濃度の最も低い値を BH、 ェ ピタキシャル層におけるキヤリァ濃度の最も安定した領域での平均正味キヤリァ濃 度を AHとして、 （AH— BH) /AHの値をそれぞれ求めた。 （AH—BH) ZAHの 値が小さいほど、 ェピタキシャル層界面における燐の横方向オート ドーピングが小 さいことを意味する。 以上の測定結果を表 1に示す。
常圧熱処理温度
(AH一 BH) / AH
CO
900 0. 72
1080 0. 47
1 190 0. 99
すなわち、 封止ェピタキシャル層成長前の常圧熱処理温度が 1 0 8 0°Cのものに おいてのみ、 （AH—BH) /AHが 0. 5以下となり、 1 0 80 °C近傍において常圧 熱処理することにより燐成分の横方向ォート ドーピングが効果的に抑制される。 な お、 図 2 7は、 拡がり抵抗法によるキャリア濃度プロファイルの測定例であり、
(a) は常圧熱処理温度が 1 0 80°Cのもの、 （b) は 1 1 90°Cのものである。
(a) では界面位置においてもキヤリァ濃度の低下がそれほど生じていないのに対 し、 （b) では、 p型ェピタキシャル層中への燐成分の横方向オート ドーピングに よりキャリア濃度が急減していることがわかる。 また、 同図には、 キャリア濃度測 定を行ったサンプル面を弗酸一硝酸水溶液からなるスティン液に浸漬後光照射する ことにより得られたものの拡大写真を示している。 背景の黒く現われている部分が p型のェピタキシャル層、 その中に明るく現われている部分が n型の憐埋込層であ るが、 （a) では互いに隣接する燐埋込層につながりが全く生じていないのに対し、 (b) では燐成分の横方向オート ドーピングにより燐埋込層が界面位置において連 結されてしまっている。
(実施の形態 5 ) 次に、 第四態様の実施の形態について説明する。 この態様の要旨は、 第一ェピタ キシャル層に硼素注入層と燐注入層との双方を形成する場合に、 燐注入層形成後に は、 第一ェピタキシャル層の表面を酸化する注入前酸化工程を行わない。 すなわち. 燐注入工程を硼素注入工程の後に行う点にある。 そして、 この工程は、 図 1 4〜図 1 7に示す前記参考技術例 1としてすでに説明されている。
すなわち、 図 1 5 ( h ) において硼素注入層 1 3を形成した後、 イオン注入マス ク用酸化膜 1 5が形成され、 硼素注入層 1 3は該酸化膜 1 5により覆われる （図 1 6 ( c ) ) 。 しかしながら、 硼素は酸化膜中に取り込まれやすいため、 酸化膜 1 5 を形成しても硼素注入層 1 3の表層部には濃化せず、 むしろ表面濃度が低下するた め、 オート ドーピングが小さくなる方向に作用する。 他方、 燐は酸化膜との界面に 集まりやすいのであるが、 図 1 6 ( c ) に示すように、 燐の注入は注入前酸化膜 1 9の形成後に行われるから、 燐注入層 2 0の表層部への燐の濃化は回避される。 そ の結果、 第二ェピタキシャル層 2 2を形成しても燐及び硼素の横方向ォート ド一ピ ングが効果的に防止されるのである。 なお、 燐注入後、 酸化膜 1 5を残した状態に て長時間の熱処理を行うと、 燐成分が燐注入層 2 0の表層部に濃化するため、 図 1 6 ( e ) の結晶回復のための熱処理は省略し、 直ちにェピタキシャル層 2 2の成長 を行うことが望ましい。
なお、 上記第四態様は、 フォトレジスト被膜をイオン注入用マスクとして使用す るェピタキシャルゥェ一ハの製造方法にも適用可能である。 この場合、 図 2 5 ( a ) に示すように、 第一ェピタキシャル層 3内に先に硼素注入層 7 1を形成して おき、 次いで注入前酸化膜 1 9を形成する。 硼素注入層 7 1中の硼素は注入前酸化 膜 1 9との界面には前記と同様な理由で集まりにくいので、 硼素の表層部への濃化 は生じない。 次いで、 （b ) に示すように、 燐注入層形成のためのイオン注入用マ スク 6 0をフォ トレジス ト被膜により形成し、 燐を注入後、 （c ) に示すようにィ オン注入用マスク 6 0と注入前酸化膜 1 9とを除去し、 さらに （d ) に示すように 第二ェピタキシャル層 22を成長させて、 硼素埋込層 71 ' 及び燐埋込層 72' を 得る。

Claims

請 求 の 範 囲
1 . 第一ェピタキシャル層中に不純物元素をイオン注入してイオン注入層を形成し. その上に第二ェピタキシャル層を気相成長して積み重ねることにより、 前記イオン 注入層を前記第一ェピタキシャル層と前記第二ェピタキシャル層との間に埋め込ん で埋込層となすシリコンェピタキシャルゥェ一ハの製造方法において、
前記第一ェピタキシャル層の表面に、 フォ トレジス ト膜からなるイオン注入用マ スクを直接形成するマスク形成工程と、
前記ィオン注入用マスクが形成された前記第一ェピタキシャル層に対して前記ィ オン注入を行うイオン注入工程と、
該ィオン注入工程の終了後、 前記第二ェピタキシャル層を気相成長させるのに先 立って行う水素熱処理工程と、
該水素熱処理工程が終了した後に、 前記第二ェピタキシャル層を気相成長させる 気相成長工程とを含むことを特徴とするシリコンェピタキシャルゥヱ一八の製造方 法。
2 . 前記水素熱処理工程において、 前記イオン注入の際に前記イオン注入層に発生 した結晶損傷を回復させるとともに、 キヤリァの活性化を行うことを特徴とする請 求の範囲第 1項記載のシリコンェピタキシャルゥェ一ハの製造方法。
3 . 前記水素熱処理工程における熱処理温度が 9 5 0 °C〜1 1 5 0 °Cの範囲にて調 整される請求の範囲第 1項又は第 2項に記載のシリコンェピタキシャルゥェ一ハの 製造方法。
4 . 前記水素熱処理工程は常圧水素雰囲気中にて行われる請求の範囲第 1項ないし 第 3項のいずれかに記載のシリコンェピタキシャルゥヱ一ハの製造方法。
5 . 前記水素熱処理工程は、 気相成長装置内にて前記第二ェピタキシャル層の気相 成長を行う直前に、 該気相成長装置内に水素を導入して行われる請求の範囲第 1項 ないし第 4項のいずれかに記載のシリコンェピタキシャルゥェ一ハの製造方法。
6 . 第一ェピタキシャル層の表面の第一領域に第一不純物をイオン注入するための 第一イオン注入用マスクを、 フォトレジスト膜により前記第一ェピタキシャル層の 表面に直接形成する第一マスク形成工程と、
前記第一ィオン注入用マスクが形成された前記第一ェピタキシャル層に対して、 前記第一不純物をイオン注入することにより、 前記第一領域に対応する位置に第一 イオン注入層を形成する第一イオン注入工程と、
前記第一ェピタキシャル層の表面の前記第一領域とは異なる第二領域に、 前記第 一不純物とは種類の異なる第二不純物をィオン注入するための、 第ニイオン注入用 マスクを、 フォ トレジス ト膜により前記第一ェピタキシャル層の表面に直接形成す る第二マスク形成工程と、
前記第二イオン注入用マスクが形成された前記第一ェピタキシャル層に対して、 前記第二不純物をイオン注入することにより、 前記第二領域に対応する位置に第二 イオン注入層を形成する第ニイオン注入工程と、
該第二イオン注入工程の終了後、 第一及び第二イオン注入層が表面に形成された 第一ェピタキシャル層の上に前記第二ェピタキシャル層を気相成長させるのに先立 つて行う水素熱処理工程と、
該水素熱処理工程が終了した後に、 前記第二ェピタキシャル層を気相成長させる ことにより、 前記第一イオン注入層及び前記第二イオン注入層を、 それぞれ第一埋 込層及び第二埋込層となす前記気相成長工程とを含むことを特徴とするシリコンェ ピタキシャルゥェ一ハの製造方法。
7 . 前記水素熱処理工程において、 イオン注入の際に前記第一イオン注入層と前記 第ニイオン注入層とにそれぞれ発生した結晶損傷を一括して回復させるとともに、 キヤリァの活性化を行うことを特徴とする請求の範囲第 6項記載のシリコンェピタ キシャルゥ: —ハの製造方法。
8 . 形成された前記第二ェピタキシャル層を新たに前記第一ェピタキシャル層とし て用いる形で、 前記マスク形成工程から、 前記イオン注入工程及び前記水素熱処理 工程を経て前記気相成長工程に至る処理サイクルを 1又は複数回繰り返すことによ り、 層間に前記埋込層を挟む形にて複数のェピタキシャル層を積層形成する請求の 範囲第 6項又は第 7項に記載のシリコンェピタキシャルゥニーハの製造方法。
9 . 同一不純物がイオン注入された複数の埋込層が全て、 前記ェピタキシャル層の 積層方向において互いに隔てられている請求の範囲第 8項記載のシリコンェピタキ シャルゥェ一ハの製造方法。
1 0 . 第一ェピタキシャル層中に燐をイオン注入して燐注入層を形成し、 その上に 第二ェピタキシャル層を気相成長して積み重ねることにより、 前記燐注入層を前記 第一ェピタキシャル層と前記第二ェピタキシャル層との間に埋め込んで燐埋込層と なすシリコンェピタキシャルゥヱ一ハの製造方法において、
前記第一ェピタキシャル層に燐をィオン注入するイオン注入工程と、
該イオン注入工程の終了後、 前記第二ェピタキシャル層を気相成長させるのに先 立って、 常圧下にて 9 5 0 °C以上 1 1 0 0 °C未満にて熱処理を行う熱処理工程と、 該熱処理工程が終了した後に、 減圧雰囲気下にてシリコン原料ガスを導入して封 止用ェピタキシャル層を気相成長させる封止成長工程と、
その封止用ェピタキシャル層上に前記第二ェピタキシャル層を気相成長させる本 成長工程とを含むことを特徴とするシリコンェピタキシャルゥヱ一八の製造方法。
1 1 . 前記シリコン原料ガスは、 水素で希釈されたジクロロシラン又はトリクロ口 シランあるいは四塩化珪素である請求の範囲第 1 0項記載のシリコンェピタキシャ ルゥェ一ハの製造方法。
1 2 . 前記封止成長工程は、 圧力 5 t o r r〜6 0 t o r r、 成長温度 8 0 0 °C〜 9 5 0 °Cにて行われる請求の範囲第 1 0項又は第 1 1項に記載のシリコンェピタキ シャルゥヱーハの製造方法。
1 3 . 前記封止用ェピタキシャル層の形成厚さを 0 . 2 ！〜 1 μ πιとする請求の 範囲第 1 0項ないし第 1 2項のいずれかに記載のシリコンェピタキシャルゥヱーハ の製造方法。
1 4 . 前記封止成長工程に引き続き、 同一の気相成長装置内にて、 前記封止成長ェ 程よりも高温及び Ζ又は高圧にて前記本成長工程を行う請求の範囲第 1 0項ないし 第 1 3項のいずれかに記載のシリコンェピタキシャルゥエーハの製造方法。
1 5 . 同一導電型のイオン注入層が同一領域に埋込形成されているェピタキシャル 層が複数積層された構造を有するシリコンェピタキシャルゥエーハの製造方法にお いて、 前記イオン注入層を、 下層側に位置するものほど注入不純物濃度が高くなる ように形成することを特徴とするシリコンェピタキシャルゥヱ一八の製造方法。
1 6 . 前記イオン注入層を形成するためのイオン注入を行う際に、 下層側に位置す るイオン注入層ほど、 注入イオンのドーズ量を大きくする請求の範囲第 1 5項記載 のシリコンェピタキシャルゥエーハの製造方法。
1 7 . 前記イオン注入層を、 下層側に位置するものほどパターン面積が小さくなる ように形成する請求の範囲第 1 5項又は第 1 6項に記載のシリコンェピタキシャル ゥ-—ハの製造方法。
1 8 . 複数の不純物添加領域がェピタキシャル層の積層方向に相互に接続した構造 を有する素子を製造するためのシリコンェピタキシャルゥエーハであって、 同一導 電型のィオン注入層が同一領域に埋込形成されているェピタキシャル層が複数積層 された構造を有するシリコンェピタキシャルゥエーハにおいて、 下層側に位置する ィオン注入層ほど注入不純物濃度が高くなるように形成されていることを特徴とす るシリコンェピタキシャノレゥエーハ。
1 9 . 前記イオン注入層は、 下層側に位置するものほどパターン面積が小さくなる ように形成されている請求の範囲第 1 8項記載のシリコンェピタキシャルゥエーハ。
2 0 . 主表面の面方位が （1 0 0 ) のシリコン単結晶基板上に第一ェピタキシャル 層を気相成長させる第一気相成長工程と、
第一ェピタキシャル層の表面の第一領域に第一不純物をィオン注入するための第 一イオン注入用マスクを、 フォ トレジスト膜により前記第一ェピタキシャル層の表 面に直接形成する第一マスク形成工程と、
前記第一ィオン注入用マスクが形成された前記第一ェピタキシャル層に対して、 前記第一不純物をィオン注入することにより、 前記第一領域に対応する位置に第一 イオン注入層を形成する第一イオン注入工程と、
前記第一ェピタキシャル層の表面の前記第一領域とは異なる第二領域に、 前記第 一不純物とは種類の異なる第二不純物をィオン注入するための、 第二ィォン注入用 マスクを、 フォトレジスト膜により前記第一ェピタキシャル層の表面に直接形成す る第二マスク形成工程と、
前記第ニイオン注入用マスクが形成された前記第一ェピタキシャル層に対して、 前記第二不純物をイオン注入することにより、 前記第二領域に対応する位置に第二 イオン注入層を形成する第二イオン注入工程と、
該第二イオン注入工程の終了後、 常圧下にて 9 5 0 °C以上 1 1 0 0 °C以下の温度 範囲にて行う水素熱処理工程と、
該水素熱処理工程が終了した後に、 減圧雰囲気下にて封止用ェピタキシャル層を 気相成長させる封止成長工程と、 を 1組として、
それら工程の組を複数回繰り返すことにより、 層間にイオン注入層を埋込層とし て挟む形にて複数のェピタキシャル層を積層形成することを特徴とするシリコンェ ピタキシャルゥヱーハの製造方法。
2 1 . 前記イオン注入層は、 下層側に位置するものほど注入不純物濃度が高く、 か つ、 パターン面積が小さく形成される請求の範囲第 2 0項記載のシリコ
シャルゥヱーハの製造方法。
PCT/JP2000/007833 1999-11-10 2000-11-08 Plaquette epitaxiee de silicium et son procede de production WO2001035452A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
EP00974817A EP1152458A4 (en) 1999-11-10 2000-11-08 SILICON EPITAXIAL DISC AND ITS MANUFACTURE
US09/889,020 US6589336B1 (en) 1999-11-10 2000-11-08 Production method for silicon epitaxial wafer and silicon epitaxial wafer

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP31997099A JP4016371B2 (ja) 1999-11-10 1999-11-10 シリコンエピタキシャルウェーハの製造方法
JP11-319970 1999-11-10

Publications (1)

Publication Number Publication Date
WO2001035452A1 true WO2001035452A1 (fr) 2001-05-17

Family

ID=18116299

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2000/007833 WO2001035452A1 (fr) 1999-11-10 2000-11-08 Plaquette epitaxiee de silicium et son procede de production

Country Status (6)

Country Link
US (1) US6589336B1 (ja)
EP (1) EP1152458A4 (ja)
JP (1) JP4016371B2 (ja)
KR (1) KR100760514B1 (ja)
TW (1) TW497155B (ja)
WO (1) WO2001035452A1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4190906B2 (ja) * 2003-02-07 2008-12-03 信越半導体株式会社 シリコン半導体基板及びその製造方法
US6809003B1 (en) * 2003-04-02 2004-10-26 Polarfab Llc Bi-directional epitaxial doping technique
US6911367B2 (en) * 2003-04-18 2005-06-28 Micron Technology, Inc. Methods of forming semiconductive materials having flattened surfaces; methods of forming isolation regions; and methods of forming elevated source/drain regions
JP2005057235A (ja) * 2003-07-24 2005-03-03 Mitsubishi Electric Corp 絶縁ゲート型バイポーラトランジスタ及びその製造方法、並びに、インバータ回路
JP4797514B2 (ja) * 2005-08-26 2011-10-19 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法
JP5985789B2 (ja) * 2010-03-15 2016-09-06 富士電機株式会社 超接合半導体装置の製造方法
JP5560897B2 (ja) * 2010-05-20 2014-07-30 富士電機株式会社 超接合半導体装置の製造方法
JP5560931B2 (ja) * 2010-06-14 2014-07-30 富士電機株式会社 超接合半導体装置の製造方法
JP5699526B2 (ja) * 2010-10-21 2015-04-15 富士電機株式会社 半導体装置の製造方法
US8895325B2 (en) 2012-04-27 2014-11-25 Varian Semiconductor Equipment Associates, Inc. System and method for aligning substrates for multiple implants
JP5799936B2 (ja) * 2012-11-13 2015-10-28 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP5799935B2 (ja) * 2012-11-13 2015-10-28 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
KR102098296B1 (ko) * 2013-04-15 2020-04-07 엘지이노텍 주식회사 에피택셜 웨이퍼
JP2015032611A (ja) * 2013-07-31 2015-02-16 住友電気工業株式会社 炭化珪素半導体装置の製造方法
US9306034B2 (en) 2014-02-24 2016-04-05 Vanguard International Semiconductor Corporation Method and apparatus for power device with multiple doped regions
JP5757355B2 (ja) * 2014-04-23 2015-07-29 富士電機株式会社 超接合半導体装置の製造方法
CN107706148B (zh) * 2017-10-17 2020-09-08 吉林华微电子股份有限公司 改善光刻标记对准精度的方法、超级结产品的制备方法及超级结产品
IT202100022547A1 (it) * 2021-08-30 2023-03-02 St Microelectronics Srl Dispositivo opto-elettronico per il rilevamento e la localizzazione di oggetti per applicazioni lidar

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4871187A (ja) * 1971-12-24 1973-09-26
JPS53135571A (en) * 1977-05-02 1978-11-27 Hitachi Ltd Vapor phase growth method for semiconductor
JPS57106046A (en) * 1980-12-23 1982-07-01 Toshiba Corp Manufacture of semiconductor device
JPS57115822A (en) * 1981-01-08 1982-07-19 Nec Corp Manufacture of semiconductor device
JPS57192017A (en) * 1981-05-21 1982-11-26 Fujitsu Ltd Epitaxial growing method
JPS63313861A (ja) * 1987-06-17 1988-12-21 Seiko Epson Corp 半導体装置の製造方法
JPH01105557A (ja) * 1987-10-19 1989-04-24 Sharp Corp 半導体装置の製造方法
JPH02151022A (ja) * 1988-12-01 1990-06-11 Nec Corp 半導体装置の製造方法
EP0413256A2 (en) * 1989-08-18 1991-02-20 Motorola, Inc. Semiconductor structure for high power integrated circuits
JPH03235326A (ja) * 1990-02-13 1991-10-21 Fujitsu Ltd 半導体装置の製造方法
JPH04328846A (ja) * 1991-04-27 1992-11-17 Rohm Co Ltd 半導体装置の製造方法
JPH0963956A (ja) * 1995-08-25 1997-03-07 Mitsubishi Materials Shilicon Corp エピタキシャルウェーハの製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3765960A (en) * 1970-11-02 1973-10-16 Ibm Method for minimizing autodoping in epitaxial deposition
JP3235326B2 (ja) 1994-02-28 2001-12-04 東陶機器株式会社 高輝度放電灯の封止部構造
US5885880A (en) * 1994-09-19 1999-03-23 Sony Corporation Bipolar transistor device and method for manufacturing the same
JPH11204771A (ja) * 1998-01-07 1999-07-30 Sony Corp 半導体基板の製造方法及び固体撮像装置の製造方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4871187A (ja) * 1971-12-24 1973-09-26
JPS53135571A (en) * 1977-05-02 1978-11-27 Hitachi Ltd Vapor phase growth method for semiconductor
JPS57106046A (en) * 1980-12-23 1982-07-01 Toshiba Corp Manufacture of semiconductor device
JPS57115822A (en) * 1981-01-08 1982-07-19 Nec Corp Manufacture of semiconductor device
JPS57192017A (en) * 1981-05-21 1982-11-26 Fujitsu Ltd Epitaxial growing method
JPS63313861A (ja) * 1987-06-17 1988-12-21 Seiko Epson Corp 半導体装置の製造方法
JPH01105557A (ja) * 1987-10-19 1989-04-24 Sharp Corp 半導体装置の製造方法
JPH02151022A (ja) * 1988-12-01 1990-06-11 Nec Corp 半導体装置の製造方法
EP0413256A2 (en) * 1989-08-18 1991-02-20 Motorola, Inc. Semiconductor structure for high power integrated circuits
JPH03235326A (ja) * 1990-02-13 1991-10-21 Fujitsu Ltd 半導体装置の製造方法
JPH04328846A (ja) * 1991-04-27 1992-11-17 Rohm Co Ltd 半導体装置の製造方法
JPH0963956A (ja) * 1995-08-25 1997-03-07 Mitsubishi Materials Shilicon Corp エピタキシャルウェーハの製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1152458A4 *

Also Published As

Publication number Publication date
KR20010101374A (ko) 2001-11-14
EP1152458A4 (en) 2006-06-07
JP2001139399A (ja) 2001-05-22
TW497155B (en) 2002-08-01
US6589336B1 (en) 2003-07-08
JP4016371B2 (ja) 2007-12-05
EP1152458A1 (en) 2001-11-07
KR100760514B1 (ko) 2007-09-20

Similar Documents

Publication Publication Date Title
WO2001035452A1 (fr) Plaquette epitaxiee de silicium et son procede de production
JP2006086519A (ja) 半導体装置の製造方法
JP4753075B2 (ja) シリコンエピタキシャルウェーハの製造方法
JPS61501483A (ja) 埋込層の形成および位置づけ方法
KR100366748B1 (ko) 스텐실 마스크 및 스텐실 마스크의 형성 방법
JP4743611B2 (ja) シリコンエピタキシャルウェーハの製造方法
JPH09289323A (ja) 半導体装置の製造方法
JP3775508B1 (ja) 半導体装置の製造方法及び半導体装置
JP2010135533A (ja) 埋込拡散シリコンエピタキシャルウェーハの製造方法
US7060567B1 (en) Method for fabricating trench power MOSFET
JP5245180B2 (ja) 半導体装置の製造方法
TWI241632B (en) Method for fabricating poly patterns
US20100065945A1 (en) Semiconductor device and manufacturing method thereof
JP6951308B2 (ja) 半導体装置の製造方法
JP3756617B2 (ja) 半導体装置の製造方法
JPH01309320A (ja) 半導体装置の製造方法
KR100194654B1 (ko) 반도체장치 및 그의 제조방법
EP0482829A1 (en) Method for forming a composite oxide over a heavily doped region
CN111696854A (zh) 半导体器件的制造方法
JP2004140062A (ja) 半導体装置の製造方法
JPH08330409A (ja) 半導体装置の製造方法
JP2007109835A (ja) 半導体装置の製造方法
US20080246117A1 (en) Surface patterned topography feature suitable for planarization
JPH11233445A (ja) 半導体装置の製造方法
JP2004047765A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR

WWE Wipo information: entry into national phase

Ref document number: 1020017008504

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 2000974817

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 09889020

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWP Wipo information: published in national office

Ref document number: 2000974817

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1020017008504

Country of ref document: KR

WWW Wipo information: withdrawn in national office

Ref document number: 2000974817

Country of ref document: EP