JPH08330409A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH08330409A JPH08330409A JP7135223A JP13522395A JPH08330409A JP H08330409 A JPH08330409 A JP H08330409A JP 7135223 A JP7135223 A JP 7135223A JP 13522395 A JP13522395 A JP 13522395A JP H08330409 A JPH08330409 A JP H08330409A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- conductivity type
- concentration
- forming
- diffusion region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】本発明は、Ｎ型埋込層およびＰ型埋込層を有し
てなる半導体装置の製造方法において、工程数の簡素化
が図れ、製造にかかる時間と費用とを削減することがで
きるようにすることを最も主要な特徴とする。 【構成】たとえば、Ｎ−ＢＬ１２，Ｎ＋ＢＬ１３の形成
されたウェーハ１１を酸化させ、ウェーハ１１の表面で
薄く、Ｎ−ＢＬ１２，Ｎ＋ＢＬ１３の表面で厚い、表面
酸化膜１４を形成する。この状態で、Ｐ型不純物をイオ
ン注入し、熱拡散処理して、表面酸化膜１４の薄い部分
にＰ＋ＢＬ1 １５を形成する。同様に、Ｎ−ＢＬ１２の
表面で薄く、Ｎ＋ＢＬ１３，Ｐ＋ＢＬ1 １５の表面で厚
い、表面酸化膜１６を形成し、表面酸化膜１６の薄い部
分にＰ＋ＢＬ2 １７を形成する。こうして、下地の不純
物濃度に応じた膜厚差を有する表面酸化膜１４，１６を
直に介して、Ｐ＋ＢＬ1 １５，Ｐ＋ＢＬ2 １７を形成す
るようになっている。
てなる半導体装置の製造方法において、工程数の簡素化
が図れ、製造にかかる時間と費用とを削減することがで
きるようにすることを最も主要な特徴とする。 【構成】たとえば、Ｎ−ＢＬ１２，Ｎ＋ＢＬ１３の形成
されたウェーハ１１を酸化させ、ウェーハ１１の表面で
薄く、Ｎ−ＢＬ１２，Ｎ＋ＢＬ１３の表面で厚い、表面
酸化膜１４を形成する。この状態で、Ｐ型不純物をイオ
ン注入し、熱拡散処理して、表面酸化膜１４の薄い部分
にＰ＋ＢＬ1 １５を形成する。同様に、Ｎ−ＢＬ１２の
表面で薄く、Ｎ＋ＢＬ１３，Ｐ＋ＢＬ1 １５の表面で厚
い、表面酸化膜１６を形成し、表面酸化膜１６の薄い部
分にＰ＋ＢＬ2 １７を形成する。こうして、下地の不純
物濃度に応じた膜厚差を有する表面酸化膜１４，１６を
直に介して、Ｐ＋ＢＬ1 １５，Ｐ＋ＢＬ2 １７を形成す
るようになっている。
Description
【０００１】
【産業上の利用分野】この発明は、たとえば半導体基板
上に異なる導電型の拡散領域を設けるようにしてなる半
導体装置の製造方法に関するもので、特にＰＥＰ（Phot
o EngravingProcess ）なしでＮ型およびＰ型埋込層を
形成する場合に用いられるものである。
上に異なる導電型の拡散領域を設けるようにしてなる半
導体装置の製造方法に関するもので、特にＰＥＰ（Phot
o EngravingProcess ）なしでＮ型およびＰ型埋込層を
形成する場合に用いられるものである。
【０００２】
【従来の技術】従来、Ｎ型埋込層およびＰ型埋込層を有
してなる半導体装置の製造においては、一般にＰＥＰが
用いられている。図２は、ＰＥＰを用いて製造される、
Ｎ型埋込層およびＰ型埋込層の形成プロセスを概略的に
示すものである。
してなる半導体装置の製造においては、一般にＰＥＰが
用いられている。図２は、ＰＥＰを用いて製造される、
Ｎ型埋込層およびＰ型埋込層の形成プロセスを概略的に
示すものである。
【０００３】まず、ウェーハ１の表面を熱酸化処理によ
り酸化し、表面酸化膜（図示していない）を形成する。
その表面酸化膜上に、図示せぬレジスト（感光性樹脂）
をフォトリソグラフィ工程でパターニングし、それをマ
スクに、特定部位、たとえば低濃度のＮ型埋込層を形成
する部分の表面酸化膜を酸処理によりエッチングして除
去する。
り酸化し、表面酸化膜（図示していない）を形成する。
その表面酸化膜上に、図示せぬレジスト（感光性樹脂）
をフォトリソグラフィ工程でパターニングし、それをマ
スクに、特定部位、たとえば低濃度のＮ型埋込層を形成
する部分の表面酸化膜を酸処理によりエッチングして除
去する。
【０００４】そして、その表面酸化膜中に露出する、上
記ウェーハ１の表面領域にＮ型不純物（３価の元素）を
イオン注入（Ion Implantation）し、熱拡散処理して、
低濃度のＮ型埋込層（Ｎ−ＢＬ）２を形成する。
記ウェーハ１の表面領域にＮ型不純物（３価の元素）を
イオン注入（Ion Implantation）し、熱拡散処理して、
低濃度のＮ型埋込層（Ｎ−ＢＬ）２を形成する。
【０００５】一旦、上記表面酸化膜を全面的に除去した
後、再度、ウェーハ１の全面に表面酸化膜（図示してい
ない）を形成する。今度は、フォトリソグラフィおよび
エッチングにより、特定部位、たとえばＮ−ＢＬ２の外
周部上および高濃度のＮ型埋込層を形成する部分の表面
酸化膜を除去する。
後、再度、ウェーハ１の全面に表面酸化膜（図示してい
ない）を形成する。今度は、フォトリソグラフィおよび
エッチングにより、特定部位、たとえばＮ−ＢＬ２の外
周部上および高濃度のＮ型埋込層を形成する部分の表面
酸化膜を除去する。
【０００６】そして、その表面酸化膜中に露出する、上
記Ｎ−ＢＬ２の外周部および上記ウェーハ１の表面領域
に、イオン注入および熱拡散処理により、高濃度のＮ型
埋込層（Ｎ＋ＢＬ）３を形成する（以上、同図
（ａ））。
記Ｎ−ＢＬ２の外周部および上記ウェーハ１の表面領域
に、イオン注入および熱拡散処理により、高濃度のＮ型
埋込層（Ｎ＋ＢＬ）３を形成する（以上、同図
（ａ））。
【０００７】上記ウェーハ１の表面に残る上記表面酸化
膜を除去した後、再度、ウェーハ１の全面に表面酸化膜
４を形成する。今度は、フォトリソグラフィおよびエッ
チングにより、特定部位、たとえばＮ−ＢＬ２，Ｎ＋Ｂ
Ｌ３以外の、高濃度のＰ型埋込層を形成する部分の表面
酸化膜４を除去する。
膜を除去した後、再度、ウェーハ１の全面に表面酸化膜
４を形成する。今度は、フォトリソグラフィおよびエッ
チングにより、特定部位、たとえばＮ−ＢＬ２，Ｎ＋Ｂ
Ｌ３以外の、高濃度のＰ型埋込層を形成する部分の表面
酸化膜４を除去する。
【０００８】そして、その表面酸化膜４中に露出する、
上記Ｎ−ＢＬ２，Ｎ＋ＢＬ３以外の、上記ウェーハ１の
表面領域にＰ型不純物をイオン注入（Ｉ／Ｉ）し、熱拡
散処理して、高濃度のＰ型埋込層（Ｐ＋ＢＬ1 ）５を形
成する（同図（ｂ））。
上記Ｎ−ＢＬ２，Ｎ＋ＢＬ３以外の、上記ウェーハ１の
表面領域にＰ型不純物をイオン注入（Ｉ／Ｉ）し、熱拡
散処理して、高濃度のＰ型埋込層（Ｐ＋ＢＬ1 ）５を形
成する（同図（ｂ））。
【０００９】また、上記ウェーハ１の表面に残る上記表
面酸化膜４を除去した後、再度、ウェーハ１の全面に表
面酸化膜６を形成する。今度は、フォトリソグラフィお
よびエッチングにより、特定部位、たとえばＮ−ＢＬ２
上の、高濃度のＰ型埋込層を形成する部分の表面酸化膜
６を除去する。
面酸化膜４を除去した後、再度、ウェーハ１の全面に表
面酸化膜６を形成する。今度は、フォトリソグラフィお
よびエッチングにより、特定部位、たとえばＮ−ＢＬ２
上の、高濃度のＰ型埋込層を形成する部分の表面酸化膜
６を除去する。
【００１０】そして、その表面酸化膜６中に露出する、
上記Ｎ−ＢＬ２の上部領域に、イオン注入および熱拡散
処理により、高濃度のＰ型埋込層（Ｐ＋ＢＬ2 ）７を形
成する（同図（ｃ））。
上記Ｎ−ＢＬ２の上部領域に、イオン注入および熱拡散
処理により、高濃度のＰ型埋込層（Ｐ＋ＢＬ2 ）７を形
成する（同図（ｃ））。
【００１１】しかる後、上記表面酸化膜６を除去し、上
記ウェーハ１の表面にシリコン（Ｓｉ）をエピタキシャ
ル成長させることにより、Ｎ型埋込層とＰ型埋込層とが
形成される。
記ウェーハ１の表面にシリコン（Ｓｉ）をエピタキシャ
ル成長させることにより、Ｎ型埋込層とＰ型埋込層とが
形成される。
【００１２】なお、極性が逆の場合にも、同様の手法に
より製造することが可能である。しかしながら、上記し
た手法による埋込層の形成には、第２導電型の埋込層を
形成する際にＰＥＰによるフォトリソグラフィおよびエ
ッチングの作業が必要となるため、製造に時間や手間を
要するという問題があった。
より製造することが可能である。しかしながら、上記し
た手法による埋込層の形成には、第２導電型の埋込層を
形成する際にＰＥＰによるフォトリソグラフィおよびエ
ッチングの作業が必要となるため、製造に時間や手間を
要するという問題があった。
【００１３】
【発明が解決しようとする課題】上記したように、従来
においては、第２導電型の埋込層を形成する際にＰＥＰ
によるフォトリソグラフィおよびエッチングの作業が必
要となるため、製造に時間や手間を要するという問題が
あった。そこで、この発明は、工程を簡素化でき、製造
にかかる時間と費用とを削減することが可能な半導体装
置の製造方法を提供することを目的としている。
においては、第２導電型の埋込層を形成する際にＰＥＰ
によるフォトリソグラフィおよびエッチングの作業が必
要となるため、製造に時間や手間を要するという問題が
あった。そこで、この発明は、工程を簡素化でき、製造
にかかる時間と費用とを削減することが可能な半導体装
置の製造方法を提供することを目的としている。
【００１４】
【課題を解決するための手段】上記の目的を達成するた
めに、この発明の半導体装置の製造方法にあっては、半
導体基板上に異なる導電型の拡散領域を設けるようにし
てなる場合において、前記半導体基板の表面領域に第１
導電型の拡散領域を形成する工程と、前記第１導電型の
拡散領域を含む前記半導体基板の全面に、下地の濃度差
に応じた膜厚差を有する酸化膜を形成する工程と、前記
酸化膜の膜厚差を利用し、前記酸化膜の膜厚の薄い部分
に直接的に第２導電型の拡散領域を形成する工程とから
なっている。
めに、この発明の半導体装置の製造方法にあっては、半
導体基板上に異なる導電型の拡散領域を設けるようにし
てなる場合において、前記半導体基板の表面領域に第１
導電型の拡散領域を形成する工程と、前記第１導電型の
拡散領域を含む前記半導体基板の全面に、下地の濃度差
に応じた膜厚差を有する酸化膜を形成する工程と、前記
酸化膜の膜厚差を利用し、前記酸化膜の膜厚の薄い部分
に直接的に第２導電型の拡散領域を形成する工程とから
なっている。
【００１５】また、この発明の半導体装置の製造方法に
あっては、半導体基板の表面領域に選択的に第１導電型
の不純物を注入し、それを熱拡散して低濃度の第１導電
型の拡散領域を形成する工程と、前記低濃度の第１導電
型の拡散領域の特定部位に第１導電型の不純物を注入
し、それを熱拡散して高濃度の第１導電型の拡散領域を
形成する工程と、前記低濃度および高濃度の第１導電型
の拡散領域を含む前記半導体基板の全面に、下地の不純
物濃度差に応じた膜厚差を有する酸化膜を形成する工程
と、前記酸化膜を介して、前記半導体基板の全面に第２
導電型の不純物の注入および熱拡散を行って、前記酸化
膜の膜厚の薄い、前記低濃度および高濃度の第１導電型
の拡散領域以外の部分に直接的に高濃度の第２導電型の
拡散領域を形成する工程と、前記酸化膜を除去した後、
再度、前記半導体基板の全面に、下地の不純物濃度差に
応じた膜厚差を有する酸化膜を形成する工程と、前記酸
化膜を介して、前記半導体基板の全面に第２導電型の不
純物の注入および熱拡散を行って、前記酸化膜の膜厚の
薄い、前記低濃度の第１導電型の拡散領域の部分に直接
的に高濃度の第２導電型の拡散領域を形成する工程とか
らなっている。
あっては、半導体基板の表面領域に選択的に第１導電型
の不純物を注入し、それを熱拡散して低濃度の第１導電
型の拡散領域を形成する工程と、前記低濃度の第１導電
型の拡散領域の特定部位に第１導電型の不純物を注入
し、それを熱拡散して高濃度の第１導電型の拡散領域を
形成する工程と、前記低濃度および高濃度の第１導電型
の拡散領域を含む前記半導体基板の全面に、下地の不純
物濃度差に応じた膜厚差を有する酸化膜を形成する工程
と、前記酸化膜を介して、前記半導体基板の全面に第２
導電型の不純物の注入および熱拡散を行って、前記酸化
膜の膜厚の薄い、前記低濃度および高濃度の第１導電型
の拡散領域以外の部分に直接的に高濃度の第２導電型の
拡散領域を形成する工程と、前記酸化膜を除去した後、
再度、前記半導体基板の全面に、下地の不純物濃度差に
応じた膜厚差を有する酸化膜を形成する工程と、前記酸
化膜を介して、前記半導体基板の全面に第２導電型の不
純物の注入および熱拡散を行って、前記酸化膜の膜厚の
薄い、前記低濃度の第１導電型の拡散領域の部分に直接
的に高濃度の第２導電型の拡散領域を形成する工程とか
らなっている。
【００１６】
【作用】この発明は、上記した手段により、下地の濃度
の低い部分に酸化膜を介して直に第２導電型の拡散領域
を形成できるようになるため、第２導電型の拡散領域を
形成する際のＰＥＰを省略することが可能となるもので
ある。
の低い部分に酸化膜を介して直に第２導電型の拡散領域
を形成できるようになるため、第２導電型の拡散領域を
形成する際のＰＥＰを省略することが可能となるもので
ある。
【００１７】
【実施例】以下、この発明の一実施例について図面を参
照して説明する。図１は、本発明にかかる、Ｎ型埋込層
およびＰ型埋込層を有する半導体装置の製造プロセスの
要部を概略的に示すものである。
照して説明する。図１は、本発明にかかる、Ｎ型埋込層
およびＰ型埋込層を有する半導体装置の製造プロセスの
要部を概略的に示すものである。
【００１８】まず、ウェーハ１１の表面を熱酸化処理に
より酸化し、表面酸化膜（図示していない）を形成す
る。その表面酸化膜上に、図示せぬレジスト（感光性樹
脂）をフォトリソグラフィ工程でパターニングしてパタ
ーン（図していない）を形成し、そのパターンをマスク
に、特定部位、たとえば低濃度のＮ型埋込層を形成する
部分の表面酸化膜を酸処理によりエッチングして除去す
る。
より酸化し、表面酸化膜（図示していない）を形成す
る。その表面酸化膜上に、図示せぬレジスト（感光性樹
脂）をフォトリソグラフィ工程でパターニングしてパタ
ーン（図していない）を形成し、そのパターンをマスク
に、特定部位、たとえば低濃度のＮ型埋込層を形成する
部分の表面酸化膜を酸処理によりエッチングして除去す
る。
【００１９】そして、その表面酸化膜中に露出する、上
記ウェーハ１１の表面領域に第１導電型としてのＮ型不
純物（３価の元素）をイオン注入（Ion Implantation）
し、熱拡散処理して、低濃度のＮ型埋込層（Ｎ−ＢＬ）
１２を形成する。
記ウェーハ１１の表面領域に第１導電型としてのＮ型不
純物（３価の元素）をイオン注入（Ion Implantation）
し、熱拡散処理して、低濃度のＮ型埋込層（Ｎ−ＢＬ）
１２を形成する。
【００２０】一旦、上記表面酸化膜を全面的に除去した
後、再度、ウェーハ１１の全面に表面酸化膜（図示して
いない）を形成する。今度は、フォトリソグラフィおよ
びエッチングにより、特定部位、たとえばＮ−ＢＬ１２
の外周部上および高濃度のＮ型埋込層を形成する部分の
表面酸化膜を除去する。
後、再度、ウェーハ１１の全面に表面酸化膜（図示して
いない）を形成する。今度は、フォトリソグラフィおよ
びエッチングにより、特定部位、たとえばＮ−ＢＬ１２
の外周部上および高濃度のＮ型埋込層を形成する部分の
表面酸化膜を除去する。
【００２１】そして、その表面酸化膜中に露出する、上
記Ｎ−ＢＬ１２の外周部および上記ウェーハ１１の表面
領域に、イオン注入および熱拡散処理により、高濃度の
Ｎ型埋込層（Ｎ＋ＢＬ）１３を形成する（以上、同図
（ａ））。
記Ｎ−ＢＬ１２の外周部および上記ウェーハ１１の表面
領域に、イオン注入および熱拡散処理により、高濃度の
Ｎ型埋込層（Ｎ＋ＢＬ）１３を形成する（以上、同図
（ａ））。
【００２２】上記ウェーハ１１の表面に残る上記表面酸
化膜を除去した後、再度、ウェーハ１１の全面に表面酸
化膜１４を形成する。このとき、形成される表面酸化膜
１４に、下地（ウェーハ１１、Ｎ−ＢＬ１２およびＮ＋
ＢＬ１３）の不純物濃度の差に応じた膜厚差を生じさせ
る。
化膜を除去した後、再度、ウェーハ１１の全面に表面酸
化膜１４を形成する。このとき、形成される表面酸化膜
１４に、下地（ウェーハ１１、Ｎ−ＢＬ１２およびＮ＋
ＢＬ１３）の不純物濃度の差に応じた膜厚差を生じさせ
る。
【００２３】すなわち、表面酸化膜１４は、各部の酸化
レートの違いにより、ウェーハ１１の表面では薄く、Ｎ
−ＢＬ１２およびＮ＋ＢＬ１３の表面では厚く形成され
る。この状態で、上記ウェーハ１１の全面に、第２導電
型としてのＰ型不純物（５価の元素）をイオン注入（Ｉ
／Ｉ）する。この場合、表面酸化膜１４の薄い部分（Ｎ
−ＢＬ１２およびＮ＋ＢＬ１３以外の部分）にのみ選択
的にイオンの注入がなされる。そして、その表面酸化膜
１４の薄い部分に注入されたイオンを熱拡散処理して、
高濃度のＰ型埋込層（Ｐ＋ＢＬ1 ）１５を形成する。
レートの違いにより、ウェーハ１１の表面では薄く、Ｎ
−ＢＬ１２およびＮ＋ＢＬ１３の表面では厚く形成され
る。この状態で、上記ウェーハ１１の全面に、第２導電
型としてのＰ型不純物（５価の元素）をイオン注入（Ｉ
／Ｉ）する。この場合、表面酸化膜１４の薄い部分（Ｎ
−ＢＬ１２およびＮ＋ＢＬ１３以外の部分）にのみ選択
的にイオンの注入がなされる。そして、その表面酸化膜
１４の薄い部分に注入されたイオンを熱拡散処理して、
高濃度のＰ型埋込層（Ｐ＋ＢＬ1 ）１５を形成する。
【００２４】一方、表面酸化膜１４の厚い部分（Ｎ−Ｂ
Ｌ１２およびＮ＋ＢＬ１３）ではイオンの注入が妨げら
れるため、熱拡散処理してもＰ型埋込層は形成されない
（以上、同図（ｂ））。
Ｌ１２およびＮ＋ＢＬ１３）ではイオンの注入が妨げら
れるため、熱拡散処理してもＰ型埋込層は形成されない
（以上、同図（ｂ））。
【００２５】また、上記ウェーハ１１の表面の上記表面
酸化膜１４を除去した後、再度、ウェーハ１１の全面に
表面酸化膜１６を形成する。このとき、形成される表面
酸化膜１６は、各部の酸化レートの違いにより、上記Ｎ
−ＢＬ１２の表面では薄く、Ｎ＋ＢＬ１３およびＰ＋Ｂ
Ｌ1 １５の表面では厚く形成される。
酸化膜１４を除去した後、再度、ウェーハ１１の全面に
表面酸化膜１６を形成する。このとき、形成される表面
酸化膜１６は、各部の酸化レートの違いにより、上記Ｎ
−ＢＬ１２の表面では薄く、Ｎ＋ＢＬ１３およびＰ＋Ｂ
Ｌ1 １５の表面では厚く形成される。
【００２６】この状態で、上記ウェーハ１１の全面にＰ
型不純物をイオン注入し、熱拡散処理して、表面酸化膜
１６の薄い部分（Ｎ−ＢＬ１２）に選択的に高濃度のＰ
型埋込層（Ｐ＋ＢＬ2 ）１７を形成する（以上、同図
（ｃ））。
型不純物をイオン注入し、熱拡散処理して、表面酸化膜
１６の薄い部分（Ｎ−ＢＬ１２）に選択的に高濃度のＰ
型埋込層（Ｐ＋ＢＬ2 ）１７を形成する（以上、同図
（ｃ））。
【００２７】しかる後、上記表面酸化膜１６を除去し、
上記ウェーハ１１の表面にＮ型不純物を添加したシリコ
ン（Ｓｉ）をエピタキシャル成長させてエピタキシャル
層１８を形成する（同図（ｄ））。
上記ウェーハ１１の表面にＮ型不純物を添加したシリコ
ン（Ｓｉ）をエピタキシャル成長させてエピタキシャル
層１８を形成する（同図（ｄ））。
【００２８】なお、極性が逆の場合にも、同様の手法に
より製造することが可能である。上記したように、下地
の不純物濃度の低い部分に表面酸化膜を介して直に第２
導電型の埋込層を形成できるようにしている。
より製造することが可能である。上記したように、下地
の不純物濃度の低い部分に表面酸化膜を介して直に第２
導電型の埋込層を形成できるようにしている。
【００２９】すなわち、下地の不純物濃度の差に応じた
膜厚で形成される表面酸化膜をマスクに、下地の不純物
濃度の低い部分に直にイオンを注入して第２導電型の埋
込層を形成するようにしている。これにより、第２導電
型の埋込層を形成する部分の表面酸化膜を除去すること
なしに、第２導電型の埋込層の形成が可能となる。した
がって、第２導電型の埋込層を形成する際のＰＥＰを省
略でき、その分、製造にかかる時間やコストを削減する
ことが可能となるものである。なお、この発明は上記実
施例に限定されるものではなく、発明の要旨を変えない
範囲において、種々変形実施可能なことは勿論である。
膜厚で形成される表面酸化膜をマスクに、下地の不純物
濃度の低い部分に直にイオンを注入して第２導電型の埋
込層を形成するようにしている。これにより、第２導電
型の埋込層を形成する部分の表面酸化膜を除去すること
なしに、第２導電型の埋込層の形成が可能となる。した
がって、第２導電型の埋込層を形成する際のＰＥＰを省
略でき、その分、製造にかかる時間やコストを削減する
ことが可能となるものである。なお、この発明は上記実
施例に限定されるものではなく、発明の要旨を変えない
範囲において、種々変形実施可能なことは勿論である。
【００３０】
【発明の効果】以上、詳述したようにこの発明によれ
ば、工程を簡素化でき、製造にかかる時間と費用とを削
減することが可能な半導体装置の製造方法を提供でき
る。
ば、工程を簡素化でき、製造にかかる時間と費用とを削
減することが可能な半導体装置の製造方法を提供でき
る。
【図１】この発明の一実施例にかかる半導体装置の製造
プロセスの要部を説明するために示す概略断面図。
プロセスの要部を説明するために示す概略断面図。
【図２】従来技術とその問題点を説明するために半導体
装置の製造プロセスの要部を示す概略断面図。
装置の製造プロセスの要部を示す概略断面図。
１１…ウェーハ、１２…Ｎ−ＢＬ、１３…Ｎ＋ＢＬ、１
４，１６…表面酸化膜、１５…Ｐ＋ＢＬ1 、１７…Ｐ＋
ＢＬ2 、１８…エピタキシャル層。
４，１６…表面酸化膜、１５…Ｐ＋ＢＬ1 、１７…Ｐ＋
ＢＬ2 、１８…エピタキシャル層。
Claims (2)
- 【請求項１】 半導体基板上に異なる導電型の拡散領域
を設けるようにしてなる半導体装置の製造方法におい
て、 前記半導体基板の表面領域に第１導電型の拡散領域を形
成する工程と、 前記第１導電型の拡散領域を含む前記半導体基板の全面
に、下地の濃度差に応じた膜厚差を有する酸化膜を形成
する工程と、 前記酸化膜の膜厚差を利用し、前記酸化膜の膜厚の薄い
部分に直接的に第２導電型の拡散領域を形成する工程と
からなることを特徴とする半導体装置の製造方法。 - 【請求項２】 半導体基板の表面領域に選択的に第１導
電型の不純物を注入し、それを熱拡散して低濃度の第１
導電型の拡散領域を形成する工程と、 前記低濃度の第１導電型の拡散領域の特定部位に第１導
電型の不純物を注入し、それを熱拡散して高濃度の第１
導電型の拡散領域を形成する工程と、 前記低濃度および高濃度の第１導電型の拡散領域を含む
前記半導体基板の全面に、下地の不純物濃度差に応じた
膜厚差を有する酸化膜を形成する工程と、 前記酸化膜を介して、前記半導体基板の全面に第２導電
型の不純物の注入および熱拡散を行って、前記酸化膜の
膜厚の薄い、前記低濃度および高濃度の第１導電型の拡
散領域以外の部分に直接的に高濃度の第２導電型の拡散
領域を形成する工程と、 前記酸化膜を除去した後、再度、前記半導体基板の全面
に、下地の不純物濃度差に応じた膜厚差を有する酸化膜
を形成する工程と、 前記酸化膜を介して、前記半導体基板の全面に第２導電
型の不純物の注入および熱拡散を行って、前記酸化膜の
膜厚の薄い、前記低濃度の第１導電型の拡散領域の部分
に直接的に高濃度の第２導電型の拡散領域を形成する工
程とからなることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7135223A JPH08330409A (ja) | 1995-06-01 | 1995-06-01 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7135223A JPH08330409A (ja) | 1995-06-01 | 1995-06-01 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08330409A true JPH08330409A (ja) | 1996-12-13 |
Family
ID=15146704
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7135223A Pending JPH08330409A (ja) | 1995-06-01 | 1995-06-01 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08330409A (ja) |
-
1995
- 1995-06-01 JP JP7135223A patent/JPH08330409A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100188096B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2521611B2 (ja) | ツインウェルを有するｃｍｏｓの製造方法 | |
| US5130271A (en) | Method of manufacturing a semiconductor device having no step at the boundary between self aligned p- or n- type impurity regions | |
| US7504313B2 (en) | Method for forming plural kinds of wells on a single semiconductor substrate | |
| JPH0828424B2 (ja) | 半導体装置およびその製造方法 | |
| JP3018993B2 (ja) | 半導体装置の製造方法 | |
| US7060567B1 (en) | Method for fabricating trench power MOSFET | |
| JPH08330409A (ja) | 半導体装置の製造方法 | |
| US7524721B2 (en) | High voltage CMOS device and method of fabricating the same | |
| JPH0268930A (ja) | 半導体装置の製造法 | |
| JPS59204252A (ja) | 半導体集積回路の製造方法 | |
| JP3390125B2 (ja) | 半導体装置の製造方法 | |
| JPH07321015A (ja) | 半導体装置の製造方法 | |
| KR0180136B1 (ko) | 마스크름의 워드라인 형성 방법 | |
| KR0178994B1 (ko) | 접합격리영역 형성방법 | |
| JPH0479336A (ja) | 半導体装置の製造方法 | |
| JP2594697B2 (ja) | 半導体装置の製造方法 | |
| JPS59964A (ja) | 半導体装置の製造方法 | |
| JP2943855B2 (ja) | 半導体装置の製造方法 | |
| JPH01223741A (ja) | 半導体装置及びその製造方法 | |
| JPH05175441A (ja) | 半導体装置，およびその製造方法 | |
| JPS6358963A (ja) | シヨツトキバリヤダイオ−ドの製造方法 | |
| KR960009204A (ko) | 이피롬의 제조방법 | |
| JPH01204414A (ja) | 半導体装置の製造方法 | |
| JPH04309226A (ja) | 半導体装置の製造方法 |