CN112151511A - 一种半导体结构及其制备方法 - Google Patents
一种半导体结构及其制备方法 Download PDFInfo
- Publication number
- CN112151511A CN112151511A CN202010827990.1A CN202010827990A CN112151511A CN 112151511 A CN112151511 A CN 112151511A CN 202010827990 A CN202010827990 A CN 202010827990A CN 112151511 A CN112151511 A CN 112151511A
- Authority
- CN
- China
- Prior art keywords
- silicon oxide
- layer
- filling layer
- doped silicon
- filling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 32
- 238000002360 preparation method Methods 0.000 title abstract description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 72
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 71
- 230000004888 barrier function Effects 0.000 claims abstract description 47
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims abstract description 16
- 239000011574 phosphorus Substances 0.000 claims abstract description 16
- 229910052698 phosphorus Inorganic materials 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 16
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims abstract description 14
- 229910052796 boron Inorganic materials 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims description 29
- 238000000151 deposition Methods 0.000 claims description 21
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 13
- 238000004519 manufacturing process Methods 0.000 claims description 11
- 238000000137 annealing Methods 0.000 claims description 6
- 238000005468 ion implantation Methods 0.000 claims description 6
- 238000011282 treatment Methods 0.000 claims description 6
- 238000011065 in-situ storage Methods 0.000 claims description 3
- 230000001360 synchronised effect Effects 0.000 claims description 3
- 239000010410 layer Substances 0.000 abstract description 139
- 230000007797 corrosion Effects 0.000 abstract description 18
- 238000005260 corrosion Methods 0.000 abstract description 18
- 230000007547 defect Effects 0.000 abstract description 7
- 239000002346 layers by function Substances 0.000 abstract description 7
- 239000007788 liquid Substances 0.000 abstract description 2
- 238000005530 etching Methods 0.000 description 19
- 230000008021 deposition Effects 0.000 description 10
- 239000007789 gas Substances 0.000 description 6
- 238000000059 patterning Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- 238000001289 rapid thermal chemical vapour deposition Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000002019 doping agent Chemical group 0.000 description 3
- 230000000873 masking effect Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 229910003818 SiH2Cl2 Inorganic materials 0.000 description 2
- 229910003826 SiH3Cl Inorganic materials 0.000 description 2
- 229910003822 SiHCl3 Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- UORVGPXVDQYIDP-UHFFFAOYSA-N borane Chemical compound B UORVGPXVDQYIDP-UHFFFAOYSA-N 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- SLLGVCUQYRMELA-UHFFFAOYSA-N chlorosilicon Chemical compound Cl[Si] SLLGVCUQYRMELA-UHFFFAOYSA-N 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910000085 borane Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- WXRGABKACDFXMG-UHFFFAOYSA-N trimethylborane Chemical compound CB(C)C WXRGABKACDFXMG-UHFFFAOYSA-N 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
- H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
本发明涉及一种半导体结构及其制备方法。一种半导体结构，包括：设有空腔的基底；所述基底内填充有填充层，所述填充层表面设有阻挡层，并且所述填充层的至少部分表面裸露在外；其中，所述阻挡层为硼掺杂氧化硅或非掺杂氧化硅；所述填充层为磷掺杂氧化硅或非掺杂氧化硅；所述阻挡层与所述填充层中的至少一个为掺杂氧化硅。本发明利用填充层和阻挡层中掺杂硼/磷比例的不同，使阻挡层与填充层的被腐蚀速率的差异扩大，从而提高腐蚀液对空腔中填充层的腐蚀选择性，使空腔图形更加规则，同时减少对其余功能层尤其是阻挡层的腐蚀缺陷。
Description
技术领域
本发明涉及半导体生产领域，特别涉及一种半导体结构及其制备方法。
背景技术
氧化硅是硅基集成电路制造技术的基础材料之一，在集成电路中发挥着非常重要的作用。氧化硅在硅基集成电路中可以用来作为栅氧化层、场氧化层、屏蔽层、绝缘层以及垫氧化层、掺杂阻挡层、牺牲层等。
在滤波器芯片中，空腔很常见，其是实现谐振功能的重要结构之一。在滤波器的工艺中，为了保护前期形成的空腔不被后期沉积或生长的各种功能层材料污染，预先在空腔图形中填充氧化硅作为牺牲层(或填充层)进行保护，该填充层在最后的流程中会被湿法腐蚀去除。现有技术在湿法腐蚀氧化硅填充层存在以下技术难题：腐蚀液对滤波器芯片结构表面的阻挡层和氧化硅填充层的腐蚀选择性低，这样一方面容易对阻挡层保护的结构造成腐蚀性缺陷，另一方面对填充层腐蚀不彻底，导致空腔图形不达标。
为此，特提出本发明。
发明内容
本发明的主要目的在于提供一种半导体结构，其利用填充层和阻挡层中掺杂硼/磷比例的不同，使阻挡层与填充层的被腐蚀速率的差异扩大，从而提高腐蚀液对空腔中填充层的腐蚀选择性，使空腔图形更加规则，同时减少对其余功能层尤其是阻挡层的腐蚀缺陷。
本发明的另一目的在于提供上述半导体结构的制备方法，该方法利用PECVD沉积填充层和阻挡层，可以实现沉积于掺杂同步进行的目的，提高了生产效率。
本发明的另一目的在于提供上述半导体结构的另一制备方法，该方法利用先沉积后离子注入实现掺杂的手段，以满足不能同步掺杂的沉积工艺的要求。
本发明的另一目的在于提供上述半导体结构中填充层的腐蚀方法。
为了实现以上目的，本发明提供了以下方案：
一种半导体结构，包括：
设有空腔的基底；
所述基底内填充有填充层，所述填充层表面设有阻挡层，并且所述填充层的至少部分表面裸露在外；
其中，所述阻挡层为硼掺杂氧化硅或非掺杂氧化硅；所述填充层为磷掺杂氧化硅或非掺杂氧化硅；并且所述阻挡层与所述填充层中的至少一个为掺杂氧化硅。
由于氧化硅中掺杂硼B后腐蚀速率会降低，掺杂磷P腐蚀速率加快，因此，当阻挡层和填充层都采用氧化硅时，在下列情况中阻挡层和填充层的腐蚀速率差距都会增加：1)向阻挡层硼掺杂氧化硅且填充层中掺杂磷，或者2)阻挡层为非掺杂氧化硅且填充层为磷掺杂氧化硅，或者3)填充层为非掺杂氧化硅且阻挡层为硼掺杂氧化硅。当阻挡层和填充层的腐蚀速率差距很大时，为获得空腔进行腐蚀时，就会优先腐蚀填充层，即填充层的腐蚀选择性更大，控制掺杂比例可以使阻挡层和填充层的腐蚀选择比达到1:100左右，这样容易达到以下目的：使空腔图形更加规则，同时减少对其余功能层尤其是阻挡层的腐蚀缺陷。
在半导体领域，上述半导体结构在滤波器中更为常见，因此，在制备滤波器的过程中，上述结构对改善滤波器的质量非常重要。
上述半导体结构可采用多种制备方法实现，本发明列举了以下方法：
基底设有空腔；
在所述空腔中填充硼掺杂氧化硅或非掺杂氧化硅，然后选择性地进行退火处理，形成填充层；
在所述填充层的表面形成磷掺杂氧化硅层或非掺杂氧化硅层，并且使所述填充层的至少部分表面裸露在外。
以上方法分为同步原位掺杂和分步掺杂两种类型，具体如下。
制备方法1：
基底设有空腔；
以等离子体增强化学气相沉积法在所述空腔中沉积硼掺杂氧化硅或非掺杂氧化硅，然后选择性地进行退火处理，形成填充层；
在所述填充层的表面以等离子体增强化学气相沉积法沉积磷掺杂氧化硅或非掺杂氧化硅，然后图形化使所述填充层的至少部分表面裸露在外。
制备方法2：
基底设有空腔；
在所述空腔中沉积氧化硅，然后根据是否有硼掺杂进行硼离子注入，形成填充层；
在所述填充层的表面沉积氧化硅，然后根据是否有磷掺杂进行磷离子注入，之后图形化使所述填充层的至少部分表面裸露在外。
与现有技术相比，本发明达到了以下技术效果：
(1)通过掺杂增加填充层相比阻挡层的腐蚀选择性，使以滤波器为例的半导体结构中空腔图形更加规则，同时减少对其余功能层的腐蚀缺陷。
(2)阻挡层和填充层的腐蚀选择比达到1:100左右；
(3)硼/磷掺杂的方式是多样的，可根据实际情况任意选择；
(4)阻挡层在掺杂后还可进一步退火处理，以加倍降低其被腐蚀速率；
(5)湿法腐蚀方法是通用的，本发明无需改变本领域常见的腐蚀方法，使产品及工艺更容易推广。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。
图1为本发明提供的半导体结构示意图；
图2为图1中填充层经腐蚀后的形貌图；
附图标记：
1-基底，2-空腔，201-填充层，3-阻挡层。
具体实施方式
以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。
以滤波器为例，其空腔结构的规则性对性能非常重要，为了改善空腔图形，研究人员致力于使空腔中的填充层腐蚀完全，且对其他叠层或功能层/膜产生尽量少的腐蚀缺陷。
为此，本发明提供了以下一种腐蚀前的半导体结构：
如图1所述，该一种半导体结构包括：
设有空腔的基底1；
所述基底1内填充有填充层201，所述填充层表面设有阻挡层3，并且所述填充层201的至少部分表面裸露在外；
其中，所述阻挡层3为硼掺杂氧化硅或非掺杂氧化硅；所述填充层201为磷掺杂氧化硅或非掺杂氧化硅，并且所述阻挡层3与所述填充层201中的至少一个为掺杂氧化硅。
由于氧化硅中掺杂硼B后腐蚀速率会降低，掺杂磷P腐蚀速率加快，因此，当阻挡层和填充层都采用氧化硅时，在下列情况中阻挡层和填充层的腐蚀速率差距都会增加：
1)向阻挡层硼掺杂氧化硅且填充层中掺杂磷，
2)阻挡层为非掺杂氧化硅(SG)且填充层为磷掺杂氧化硅(PSG)，
3)填充层为非掺杂氧化硅且阻挡层为硼掺杂氧化硅(BSG)。
其中，在第一种情况下阻挡层和填充层的腐蚀速率差距最大，通过控制比例可以使阻挡层和填充层的腐蚀选择比达到1:100左右。
当阻挡层和填充层的腐蚀速率差距很大时，为获得空腔进行腐蚀时，腐蚀液就会优先腐蚀填充层，即填充层的腐蚀选择性更大，这样容易达到以下目的：使空腔图形更加规则，同时减少对其余功能层尤其是阻挡层的腐蚀缺陷，得到如图2所述的结构，保留出空腔2。
以上半导体结构主要适用于填充层被腐蚀以形成有益空腔的器件中，因此一般作为半导体器件生产中的中间结构，并不仅限于本文列举的滤波器，还包括图像传感器、发光器件等。该半导体结构用于这些器件时，需要将空腔内的填充材料腐蚀掉。
半导体结构中的基底包括晶圆、蓝宝石衬底等载体，或者在以上载体经过刻蚀或叠层沉积等处理后的结构，以满足不同类型产品的需求。
在以上结构中，为了获得更好的腐蚀选择比，同时保持半导体结构良好的电特性，所述阻挡层中硼的掺杂浓度越高越好，所述填充层中磷的掺杂浓度越高越好。
在一些实施方式中，所述阻挡层经过退火处理，无论是否经过硼掺杂都可以进行退火处理，但若经过掺杂后再退火处理，则可以达到加倍降低腐蚀速率的效果。
上述的半导体结构可通过以下方法制备：
第一步、在基底形成空腔，其形成方式是多样的，可根据器件类型或工厂条件而定，常见的手段有掩膜、蚀刻、图形化等。
第二步、以等离子体增强化学气相沉积法(PECVD)在所述空腔中沉积硼掺杂氧化硅或非掺杂氧化硅，然后选择性地进行退火处理，形成填充层；若有掺杂，PECVD沉积时以硅源气体和掺杂原子源气体为原料，硅源气体包括但不限于SiH4、SiH3Cl、SiH2Cl2、SiHCl3，掺杂原子源气体包括但不限于硼烷、三甲基硼。
第三步、在所述填充层的表面以等离子体增强化学气相沉积法(PECVD)沉积磷掺杂氧化硅或非掺杂氧化硅，并且使所述填充层的至少部分表面裸露在外；若有掺杂，PECVD沉积时以硅源气体和掺杂原子源气体为原料，硅源气体包括但不限于SiH4、SiH3Cl、SiH2Cl2、SiHCl3，掺杂原子源气体包括但不限于PH3。
第三步中，使所述填充层的至少部分表面裸露在外的手段是任意的，例如在沉积之前以掩膜(优选硬掩模)为遮挡，使填充层的部分表面沉积磷掺杂氧化硅或非掺杂氧化硅；或者，在填充层的全部表面沉积磷掺杂氧化硅或非掺杂氧化硅之后，利用图形化处理使部分填充层裸露。
另外，为了使沉积层共形性或者均匀性更好，在完成第二步后还可以进行化学机械抛光。
以上方法利用PECVD沉积填充层和阻挡层，可以实现沉积于掺杂同步进行的目的，提高了生产效率。
但很多情况下受各方面因素限制，无法采用PECVD沉积，此时还可以采用以下工艺制备：
第一步、在基底形成空腔，同样，其形成方式是多样的，可根据器件类型或工厂条件而定，常见的手段有掩膜、蚀刻、图形化等。
第二步、在所述空腔中沉积氧化硅，然后根据是否有硼掺杂进行硼离子注入，形成填充层；其中，沉积的手段可以是APCVD(常压化学气相沉积)、LPCVD(低压化学气相沉积)、RTCVD(快速热化学气相沉积)等。
第三步、在所述填充层的表面沉积氧化硅，并且使所述填充层的至少部分表面裸露在外；然后根据是否有磷掺杂进行磷离子注入。其中，沉积的手段可以是APCVD(常压化学气相沉积)、LPCVD(低压化学气相沉积)、RTCVD(快速热化学气相沉积)等。
以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。
Claims (7)
1.一种半导体结构，其特征在于，包括：
设有空腔的基底；
所述基底内填充有填充层，所述填充层表面设有阻挡层，并且所述填充层的至少部分表面裸露在外；
其中，所述阻挡层为硼掺杂氧化硅或非掺杂氧化硅；所述填充层为磷掺杂氧化硅或非掺杂氧化硅，并且所述阻挡层与所述填充层中的至少一个为掺杂氧化硅。
2.根据权利要求1所述的半导体结构，其特征在于，所述阻挡层经过退火处理。
3.权利要求1-2任一项所述的半导体结构，其特征在于，所述半导体结构为制备滤波器的中间结构。
4.权利要求1-3任一项所述的半导体结构的制备方法，其特征在于，包括：
基底设有空腔；
在所述空腔中填充硼掺杂氧化硅或非掺杂氧化硅，然后选择性地进行退火处理，形成填充层；
在所述填充层的表面形成磷掺杂氧化硅层或非掺杂氧化硅层，并且使所述填充层的至少部分表面裸露在外。
5.根据权利要求4所述的半导体结构的制备方法，其特征在于，所述填充硼掺杂氧化硅的方法为：以等离子体增强化学气相沉积法实现同步原位掺杂；
所述形成磷掺杂氧化硅层的方法为：以等离子体增强化学气相沉积法实现同步原位掺杂。
6.根据权利要求4所述的半导体结构的制备方法，其特征在于，
所述填充硼掺杂氧化硅的方法为：先在所述空腔中沉积氧化硅，然后进行硼离子注入；
所述形成磷掺杂氧化硅层的方法为：先在所述填充层的表面沉积氧化硅，并且使所述填充层的至少部分表面裸露在外；然后进行磷离子注入。
7.根据权利要求4所述的制备方法，其特征在于，所述退火处理的条件为：
700～1200℃。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010827990.1A CN112151511A (zh) | 2020-08-17 | 2020-08-17 | 一种半导体结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010827990.1A CN112151511A (zh) | 2020-08-17 | 2020-08-17 | 一种半导体结构及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112151511A true CN112151511A (zh) | 2020-12-29 |
Family
ID=73887548
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010827990.1A Pending CN112151511A (zh) | 2020-08-17 | 2020-08-17 | 一种半导体结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112151511A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108538835A (zh) * | 2018-05-16 | 2018-09-14 | 睿力集成电路有限公司 | 电容器阵列结构及其制备方法 |
Citations (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02165626A (ja) * | 1988-12-20 | 1990-06-26 | Nec Corp | 半導体装置 |
| EP0405886A2 (en) * | 1989-06-26 | 1991-01-02 | Hashimoto Chemical Industries Co., Ltd. | Surface treatment agent for fine surface treatment |
| CN1659469A (zh) * | 2002-06-28 | 2005-08-24 | 日本电气株式会社 | 热光移相器及其制造方法 |
| US20090065879A1 (en) * | 2007-09-11 | 2009-03-12 | United Microelectronics Corp. | High voltage device and method of fabricating the same |
| CN101452871A (zh) * | 2007-11-28 | 2009-06-10 | 上海华虹Nec电子有限公司 | Sti隔离结构的制备方法 |
| CN103241705A (zh) * | 2012-02-03 | 2013-08-14 | 中国科学院微电子研究所 | 硅腐蚀局部终止层制作方法 |
| CN103618044A (zh) * | 2013-11-29 | 2014-03-05 | 上海集成电路研发中心有限公司 | 压电悬臂梁传感器结构制造方法 |
| US20140117815A1 (en) * | 2012-10-26 | 2014-05-01 | Avago Technologies General Ip (Singapore) Pte. Ltd | Temperature compensated resonator device having low trim sensitivy and method of fabricating the same |
| CN103985814A (zh) * | 2014-05-13 | 2014-08-13 | 上海集成电路研发中心有限公司 | 双层压电薄膜悬臂梁传感器结构及其制造方法 |
| CN104599972A (zh) * | 2014-12-19 | 2015-05-06 | 成都士兰半导体制造有限公司 | 一种半导体器件及其形成方法 |
| US20160043203A1 (en) * | 2014-08-05 | 2016-02-11 | International Business Machines Corporation | Self-aligned emitter-base bipolar junction transistor with reduced base resistance and base-collector capacitance |
| CN105680813A (zh) * | 2016-02-25 | 2016-06-15 | 锐迪科微电子（上海）有限公司 | 一种薄膜体声波谐振器及其制造方法 |
| US20170264264A1 (en) * | 2016-03-10 | 2017-09-14 | Semiconductor Manufacturing International (Shanghai) Corporation | Thin-film bulk acoustic resonator, semiconductor apparatus comprising of such an acoustic resonator, and manufacture thereof |
| CN108736856A (zh) * | 2017-04-19 | 2018-11-02 | 三星电机株式会社 | 体声波谐振器及制造体声波谐振器的方法 |
| CN109087951A (zh) * | 2018-08-23 | 2018-12-25 | 深圳市南硕明泰科技有限公司 | 功率器件及其制备方法 |
| CN109474255A (zh) * | 2018-11-14 | 2019-03-15 | 开元通信技术（厦门）有限公司 | 薄膜体声波谐振器及其制作方法、滤波器 |
| WO2019228750A1 (en) * | 2018-05-28 | 2019-12-05 | RF360 Europe GmbH | Method of manufacturing a bulk acoustic wave resonator and bulk acoustic wave resonator device |
| CN111106812A (zh) * | 2019-12-30 | 2020-05-05 | 武汉大学 | 一种高性能薄膜体声波谐振器及其制备方法 |
| CN111162746A (zh) * | 2020-01-18 | 2020-05-15 | 杭州见闻录科技有限公司 | 一种体声波谐振器的平坦压电层结构及制作工艺 |
| CN111277937A (zh) * | 2020-02-13 | 2020-06-12 | 中芯集成电路制造(绍兴)有限公司 | Mems麦克风及其制造方法 |
| CN111294010A (zh) * | 2020-02-15 | 2020-06-16 | 杭州见闻录科技有限公司 | 一种薄膜体声波谐振器的腔体结构及制造工艺 |
| CN111510092A (zh) * | 2020-05-28 | 2020-08-07 | 苏州汉天下电子有限公司 | 体声波谐振器及其制造方法 |
-
2020
- 2020-08-17 CN CN202010827990.1A patent/CN112151511A/zh active Pending
Patent Citations (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02165626A (ja) * | 1988-12-20 | 1990-06-26 | Nec Corp | 半導体装置 |
| EP0405886A2 (en) * | 1989-06-26 | 1991-01-02 | Hashimoto Chemical Industries Co., Ltd. | Surface treatment agent for fine surface treatment |
| CN1659469A (zh) * | 2002-06-28 | 2005-08-24 | 日本电气株式会社 | 热光移相器及其制造方法 |
| US20090065879A1 (en) * | 2007-09-11 | 2009-03-12 | United Microelectronics Corp. | High voltage device and method of fabricating the same |
| CN101452871A (zh) * | 2007-11-28 | 2009-06-10 | 上海华虹Nec电子有限公司 | Sti隔离结构的制备方法 |
| CN103241705A (zh) * | 2012-02-03 | 2013-08-14 | 中国科学院微电子研究所 | 硅腐蚀局部终止层制作方法 |
| US20140117815A1 (en) * | 2012-10-26 | 2014-05-01 | Avago Technologies General Ip (Singapore) Pte. Ltd | Temperature compensated resonator device having low trim sensitivy and method of fabricating the same |
| CN103618044A (zh) * | 2013-11-29 | 2014-03-05 | 上海集成电路研发中心有限公司 | 压电悬臂梁传感器结构制造方法 |
| CN103985814A (zh) * | 2014-05-13 | 2014-08-13 | 上海集成电路研发中心有限公司 | 双层压电薄膜悬臂梁传感器结构及其制造方法 |
| US20160043203A1 (en) * | 2014-08-05 | 2016-02-11 | International Business Machines Corporation | Self-aligned emitter-base bipolar junction transistor with reduced base resistance and base-collector capacitance |
| CN104599972A (zh) * | 2014-12-19 | 2015-05-06 | 成都士兰半导体制造有限公司 | 一种半导体器件及其形成方法 |
| CN105680813A (zh) * | 2016-02-25 | 2016-06-15 | 锐迪科微电子（上海）有限公司 | 一种薄膜体声波谐振器及其制造方法 |
| US20170264264A1 (en) * | 2016-03-10 | 2017-09-14 | Semiconductor Manufacturing International (Shanghai) Corporation | Thin-film bulk acoustic resonator, semiconductor apparatus comprising of such an acoustic resonator, and manufacture thereof |
| CN108736856A (zh) * | 2017-04-19 | 2018-11-02 | 三星电机株式会社 | 体声波谐振器及制造体声波谐振器的方法 |
| WO2019228750A1 (en) * | 2018-05-28 | 2019-12-05 | RF360 Europe GmbH | Method of manufacturing a bulk acoustic wave resonator and bulk acoustic wave resonator device |
| CN109087951A (zh) * | 2018-08-23 | 2018-12-25 | 深圳市南硕明泰科技有限公司 | 功率器件及其制备方法 |
| CN109474255A (zh) * | 2018-11-14 | 2019-03-15 | 开元通信技术（厦门）有限公司 | 薄膜体声波谐振器及其制作方法、滤波器 |
| CN111106812A (zh) * | 2019-12-30 | 2020-05-05 | 武汉大学 | 一种高性能薄膜体声波谐振器及其制备方法 |
| CN111162746A (zh) * | 2020-01-18 | 2020-05-15 | 杭州见闻录科技有限公司 | 一种体声波谐振器的平坦压电层结构及制作工艺 |
| CN111277937A (zh) * | 2020-02-13 | 2020-06-12 | 中芯集成电路制造(绍兴)有限公司 | Mems麦克风及其制造方法 |
| CN111294010A (zh) * | 2020-02-15 | 2020-06-16 | 杭州见闻录科技有限公司 | 一种薄膜体声波谐振器的腔体结构及制造工艺 |
| CN111510092A (zh) * | 2020-05-28 | 2020-08-07 | 苏州汉天下电子有限公司 | 体声波谐振器及其制造方法 |
Non-Patent Citations (1)
| Title |
|---|
| 王振龙等 * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108538835A (zh) * | 2018-05-16 | 2018-09-14 | 睿力集成电路有限公司 | 电容器阵列结构及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3227920B1 (en) | Selective floating gate semiconductor material deposition in a three-dimensional memory structure | |
| US7622383B2 (en) | Methods of forming conductive polysilicon thin films via atomic layer deposition and methods of manufacturing semiconductor devices including such polysilicon thin films | |
| KR100449948B1 (ko) | 콘택저항을 감소시킨 콘택플러그 형성방법 | |
| TW201528344A (zh) | 使用離子佈植製造的太陽電池射極區域 | |
| JP2000216346A (ja) | 半球形グレ―ンキャパシタ及びその形成方法 | |
| CN110459464B (zh) | 一种厚膜氮化硅的区域挖槽制备方法 | |
| KR100406580B1 (ko) | 반도체 소자의 콘택 플러그 형성방법 | |
| CN111354838A (zh) | 太阳能电池及其制备方法、n型掺杂硅膜的处理方法 | |
| TW201330103A (zh) | 減少間隙填充製程期間基板差排之方法 | |
| US20160254179A1 (en) | Method for fabricating shallow trench isolation and semiconductor structure using the same | |
| KR20010101374A (ko) | 실리콘 에피택셜 웨이퍼의 제조 방법 및 실리콘 에피택셜웨이퍼 | |
| CN112151511A (zh) | 一种半导体结构及其制备方法 | |
| AU2008344986A1 (en) | A method of selectively doping a semiconductor material for fabricating a solar cell | |
| US20030068885A1 (en) | Method of forming a contact plug for a semiconductor device | |
| CN103258716A (zh) | 制作具有织化表面的半导体层的方法、制作太阳能电池的方法 | |
| CN107527802A (zh) | 沟槽型双层栅mos成膜方法 | |
| JP2022008194A (ja) | シリコンを備える層を形成するための方法 | |
| CN112864088A (zh) | 浅沟槽隔离结构的制作方法 | |
| KR20040087068A (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| CN111564365A (zh) | 一种沉积薄膜的方法及其应用、形成半导体有源区的方法 | |
| KR100364813B1 (ko) | 반도체 소자의 에피택셜층 형성 방법 | |
| CN111490003B (zh) | 一种半导体结构的形成方法 | |
| KR100494127B1 (ko) | 반도체소자의 플러그 형성방법 | |
| CN114597159A (zh) | 半导体结构的制备方法以及半导体结构 | |
| KR100548846B1 (ko) | 도핑 균일도를 향상시킨 캐패시터의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20201229 |