JP2724264B2 - 集積回路の接触抵抗低減方法と半導体へのオーミック金属コンタクト形成方法 - Google Patents
集積回路の接触抵抗低減方法と半導体へのオーミック金属コンタクト形成方法Info
- Publication number
- JP2724264B2 JP2724264B2 JP3352103A JP35210391A JP2724264B2 JP 2724264 B2 JP2724264 B2 JP 2724264B2 JP 3352103 A JP3352103 A JP 3352103A JP 35210391 A JP35210391 A JP 35210391A JP 2724264 B2 JP2724264 B2 JP 2724264B2
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- contact
- semiconductor material
- applying
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 71
- 229910052751 metal Inorganic materials 0.000 title claims description 44
- 239000002184 metal Substances 0.000 title claims description 44
- 239000004065 semiconductor Substances 0.000 title claims description 36
- 238000000137 annealing Methods 0.000 claims description 43
- 238000005275 alloying Methods 0.000 claims description 30
- 239000010408 film Substances 0.000 claims description 29
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 28
- 230000008569 process Effects 0.000 claims description 26
- 229910052782 aluminium Inorganic materials 0.000 claims description 22
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 22
- 229910052710 silicon Inorganic materials 0.000 claims description 19
- 239000010703 silicon Substances 0.000 claims description 19
- 239000000463 material Substances 0.000 claims description 18
- 229910052757 nitrogen Inorganic materials 0.000 claims description 14
- 239000010409 thin film Substances 0.000 claims description 13
- 229910045601 alloy Inorganic materials 0.000 claims description 4
- 239000000956 alloy Substances 0.000 claims description 4
- 230000007423 decrease Effects 0.000 claims description 3
- 239000007769 metal material Substances 0.000 claims 4
- 239000011261 inert gas Substances 0.000 claims 2
- 235000012431 wafers Nutrition 0.000 description 32
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 20
- 238000005530 etching Methods 0.000 description 11
- 229920002120 photoresistant polymer Polymers 0.000 description 11
- 238000001020 plasma etching Methods 0.000 description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 229920005591 polysilicon Polymers 0.000 description 9
- 239000000758 substrate Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 7
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 239000011574 phosphorus Substances 0.000 description 5
- 239000001257 hydrogen Substances 0.000 description 4
- 229910052739 hydrogen Inorganic materials 0.000 description 4
- 238000001465 metallisation Methods 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 230000002950 deficient Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000002474 experimental method Methods 0.000 description 3
- 239000005368 silicate glass Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical group [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000008439 repair process Effects 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical class O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- -1 for example Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 231100000989 no adverse effect Toxicity 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 238000010405 reoxidation reaction Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【産業上の利用分野】本発明は集積回路の製造に関す
る。特に、本発明は集積回路に於けるオーミック金属半
導体インタフェイスの製造方法に関する。
る。特に、本発明は集積回路に於けるオーミック金属半
導体インタフェイスの製造方法に関する。
【０００２】
【従来の技術】例えばアルミニウム等をメタライズする
ために半導体の表面を準備する際に使用される反応性イ
オンエッチング（ＲＩＥ）が半導体表面を損傷し、半導
体金属インタフェイスに高い接触抵抗を生じさせること
があることは当業者に良く知られている。高い接触抵抗
は、回路の速度を低下させるので好ましくなく、それに
より製造上歩留りが低下する。
ために半導体の表面を準備する際に使用される反応性イ
オンエッチング（ＲＩＥ）が半導体表面を損傷し、半導
体金属インタフェイスに高い接触抵抗を生じさせること
があることは当業者に良く知られている。高い接触抵抗
は、回路の速度を低下させるので好ましくなく、それに
より製造上歩留りが低下する。
【０００３】シリコン基板の格子への例えばアルミニウ
ム等の金属原子の拡散は、高い接触抵抗の原因であると
考えられている。シリコン基板の格子への金属拡散の量
に影響を与えるものとして知られている要素には、温度
と半導体表面の損傷との２つが含まれる。更に、この温
度は、より高温になると金属のシリコンへの溶解度が高
くなるためにより多くの金属原子がシリコン基板の格子
内に拡散することから、シリコン表面の損傷という要因
を更に強くする要因であると考えられている。溶解度の
高まりによりシリコン基板の格子内に拡散された金属原
子が、更にシリコン表面を損傷することになる。これが
シリコン表面を更に損傷し、次にはシリコンへの金属原
子の拡散を更に容易にする。
ム等の金属原子の拡散は、高い接触抵抗の原因であると
考えられている。シリコン基板の格子への金属拡散の量
に影響を与えるものとして知られている要素には、温度
と半導体表面の損傷との２つが含まれる。更に、この温
度は、より高温になると金属のシリコンへの溶解度が高
くなるためにより多くの金属原子がシリコン基板の格子
内に拡散することから、シリコン表面の損傷という要因
を更に強くする要因であると考えられている。溶解度の
高まりによりシリコン基板の格子内に拡散された金属原
子が、更にシリコン表面を損傷することになる。これが
シリコン表面を更に損傷し、次にはシリコンへの金属原
子の拡散を更に容易にする。
【０００４】接触抵抗が高くなるかどうかを決定する要
因の１つは、アロイング過程で使用される金属である。
例えば、アルミニウムはホウ素のようなｐ型材料であ
る。従って、アルミニウム原子がｐ＋活性領域内に拡散
すると、前記領域のｐ型不純物濃度は、ｐ＋／アルミニ
ウム・インタフェイスに於ける接触抵抗を低減させるよ
うに増大する。しかしながら、ｎ＋／アルミニウム・イ
ンタフェイスでは逆の減少が生じる。従って、アルミニ
ウム原子がｎ＋活性領域内に拡散すると、アルミニウム
／ｎ＋インタフェイスに薄膜が形成され、それがｐｎ接
合に似た作用をする。その結果、アルミニウム／ｎ＋接
触抵抗が大きくなる。
因の１つは、アロイング過程で使用される金属である。
例えば、アルミニウムはホウ素のようなｐ型材料であ
る。従って、アルミニウム原子がｐ＋活性領域内に拡散
すると、前記領域のｐ型不純物濃度は、ｐ＋／アルミニ
ウム・インタフェイスに於ける接触抵抗を低減させるよ
うに増大する。しかしながら、ｎ＋／アルミニウム・イ
ンタフェイスでは逆の減少が生じる。従って、アルミニ
ウム原子がｎ＋活性領域内に拡散すると、アルミニウム
／ｎ＋インタフェイスに薄膜が形成され、それがｐｎ接
合に似た作用をする。その結果、アルミニウム／ｎ＋接
触抵抗が大きくなる。
【０００５】従来技術では、ＲＩＥ工程の後に非反応性
プラズマエッチング工程（「コンタクト損傷除去エッチ
ング」または「シリコン・ダスト・エッチング」と称さ
れる）を行なって、メタライゼーションの前にシリコン
表面から最大３００オングストロームも損傷したシリコ
ンを除去する。このプラズマエッチング工程は、例えば
米国カリフォルニア州フリモントのラム・リサーチ（La
m Reserch）社から市販されているモデル４９０プラズ
マエッチング装置を用いて行なうことができる。しかし
ながら、この方法では、損傷したシリコンの深さが相当
範囲に亘って変化するので、一応に良好な結果が得られ
るわけではない。所定のウエハについて、除去するべき
シリコンの適当な深さを予測することは非常に困難であ
る。この補修のエッチングが不完全な場合には、損傷し
たシリコン表面の影響が残存する。補修のエッチングを
過度に行った場合には、金属のスパイクによってシリコ
ン表面の下側の半導体領域が損傷を受け、それによって
半導体デバイスの適当な動作が損われる虞れがある。
プラズマエッチング工程（「コンタクト損傷除去エッチ
ング」または「シリコン・ダスト・エッチング」と称さ
れる）を行なって、メタライゼーションの前にシリコン
表面から最大３００オングストロームも損傷したシリコ
ンを除去する。このプラズマエッチング工程は、例えば
米国カリフォルニア州フリモントのラム・リサーチ（La
m Reserch）社から市販されているモデル４９０プラズ
マエッチング装置を用いて行なうことができる。しかし
ながら、この方法では、損傷したシリコンの深さが相当
範囲に亘って変化するので、一応に良好な結果が得られ
るわけではない。所定のウエハについて、除去するべき
シリコンの適当な深さを予測することは非常に困難であ
る。この補修のエッチングが不完全な場合には、損傷し
たシリコン表面の影響が残存する。補修のエッチングを
過度に行った場合には、金属のスパイクによってシリコ
ン表面の下側の半導体領域が損傷を受け、それによって
半導体デバイスの適当な動作が損われる虞れがある。
【０００６】第１図は、従来技術の方法に於けるアロイ
ング（alloying）工程の温度対時間特性を表す線図であ
る。そのアロイング工程は、一般にウエハ製造の最後の
工程である。下側にあるシリコン構造への接続点を与え
る「コンタクト・エッチング」工程の後に、スパッタリ
ングによって金属が被着される。説明を簡単にするため
に、この従来技術の方法を、本明細書中以下の説明に於
て「ＡＬＬＯＹ２」方法と称する。図１に示されるよう
に、炉心管内のシリコンウエハを窒素の存在下で１０分
間（期間１０）に亘って４００℃に維持し、その後に、
窒素を搬送ガスとする１０体積％の水素ガスからなる
「成形ガス」（forming gas）を炉心管内に導入して、
前記ウエハを３０分間（期間１１）に亘ってこの混合物
と反応させる。次に、水素を炉心管から排出させ、かつ
前記ウエハを更に５分間（期間１２）に亘って窒素内に
保持して、その後に前記ウエハを４００℃の炉心管から
取り出す。
ング（alloying）工程の温度対時間特性を表す線図であ
る。そのアロイング工程は、一般にウエハ製造の最後の
工程である。下側にあるシリコン構造への接続点を与え
る「コンタクト・エッチング」工程の後に、スパッタリ
ングによって金属が被着される。説明を簡単にするため
に、この従来技術の方法を、本明細書中以下の説明に於
て「ＡＬＬＯＹ２」方法と称する。図１に示されるよう
に、炉心管内のシリコンウエハを窒素の存在下で１０分
間（期間１０）に亘って４００℃に維持し、その後に、
窒素を搬送ガスとする１０体積％の水素ガスからなる
「成形ガス」（forming gas）を炉心管内に導入して、
前記ウエハを３０分間（期間１１）に亘ってこの混合物
と反応させる。次に、水素を炉心管から排出させ、かつ
前記ウエハを更に５分間（期間１２）に亘って窒素内に
保持して、その後に前記ウエハを４００℃の炉心管から
取り出す。
【０００７】
【発明が解決しようとする課題】本発明の目的は、上述
した従来技術の問題点に鑑み、Ｍ１／Ｎ＋接触抵抗を低
減させた集積回路の製造方法を提供することにある。
した従来技術の問題点に鑑み、Ｍ１／Ｎ＋接触抵抗を低
減させた集積回路の製造方法を提供することにある。
【０００８】
【課題を解決するための手段】本発明によれば、アロイ
ング過程の後にアロイング過程に於て使用される温度よ
り低い温度でアニール過程（「低温アニール」）を行う
ことによって、集積回路のＭ１／Ｎ＋金属−半導体接触
抵抗が低減される。
ング過程の後にアロイング過程に於て使用される温度よ
り低い温度でアニール過程（「低温アニール」）を行う
ことによって、集積回路のＭ１／Ｎ＋金属−半導体接触
抵抗が低減される。
【０００９】或る実施例では、本発明は、アルミニウム
のメタライズ層を有する集積回路について適用すること
ができる。アルミニウムが使用される場合には、アロイ
ング温度は約４００℃であり、２５０℃〜３００℃の範
囲内の温度に於けるアニール過程の後にＭ１／Ｎ＋接触
抵抗の低減が達成される。
のメタライズ層を有する集積回路について適用すること
ができる。アルミニウムが使用される場合には、アロイ
ング温度は約４００℃であり、２５０℃〜３００℃の範
囲内の温度に於けるアニール過程の後にＭ１／Ｎ＋接触
抵抗の低減が達成される。
【００１０】本発明の別の実施例では、アロイング過程
及び低温アニール過程の双方に於て同じ炉心管を使用す
る。この第１実施例では、炉心管の温度が最初により高
いアロイング温度から第１の時間に亘ってより低いアニ
ール温度に低下され、その後により低い温度で第２の時
間に亘って集積回路をアニールする。
及び低温アニール過程の双方に於て同じ炉心管を使用す
る。この第１実施例では、炉心管の温度が最初により高
いアロイング温度から第１の時間に亘ってより低いアニ
ール温度に低下され、その後により低い温度で第２の時
間に亘って集積回路をアニールする。
【００１１】本発明の更に別の実施例では、メタライズ
工程及び低温アニール工程が異なる装置で実行される。
この第２の実施例では、半導体集積回路を、金属−半導
体コンタクトの形成に使用したものとは別個の装置に於
てかつアロイング過程に於て使用される温度より低い温
度でアニールする。
工程及び低温アニール工程が異なる装置で実行される。
この第２の実施例では、半導体集積回路を、金属−半導
体コンタクトの形成に使用したものとは別個の装置に於
てかつアロイング過程に於て使用される温度より低い温
度でアニールする。
【００１２】本発明は、添付図面を用いて以下の詳細な
説明からより良く理解することができる。
説明からより良く理解することができる。
【００１３】
【実施例】図２のＡ図は、金属−ｎ半導体コンタクトを
示している。図示されるように、高ドープドｎ＋領域１
０１が基板１０４に形成されている。基板１０４は低ド
ープドｐ型またはｎ型の半導体である。図２のＡ図で
は、このｎ＋領域１０１が、ゲート酸化膜１０８の上の
ポリサイド構造１０２によって画定される２個の活性領
域間に形成されている。ポリサイド構造１０２は、同図
に於てｎ＋領域１０１を共有するように図示される２個
の電界効果トランジスタのゲートを形成する。低温酸化
物の膜層１０９によって、ポリサイド層１０２と図示さ
れない第２ポリシリコン構造との間が絶縁されている。
ホウケイ酸リンガラスからなる層１０５によって、図面
に金属層１０３で示される第１金属層を被着させるため
の丸みを帯びた形状が与えられている。
示している。図示されるように、高ドープドｎ＋領域１
０１が基板１０４に形成されている。基板１０４は低ド
ープドｐ型またはｎ型の半導体である。図２のＡ図で
は、このｎ＋領域１０１が、ゲート酸化膜１０８の上の
ポリサイド構造１０２によって画定される２個の活性領
域間に形成されている。ポリサイド構造１０２は、同図
に於てｎ＋領域１０１を共有するように図示される２個
の電界効果トランジスタのゲートを形成する。低温酸化
物の膜層１０９によって、ポリサイド層１０２と図示さ
れない第２ポリシリコン構造との間が絶縁されている。
ホウケイ酸リンガラスからなる層１０５によって、図面
に金属層１０３で示される第１金属層を被着させるため
の丸みを帯びた形状が与えられている。
【００１４】金属層１０３の上には、別の低温酸化膜１
０６が図示されている。低温酸化膜１０６の上には、別
のケイ酸リンガラスの層１０７が設けられている。更に
その表面は、プラズマ窒化物の層１１０で保護されてい
る。金属層１０３を設ける過程は、通常製造工程の後の
方で、反応性イオンエッチング（ＲＩＥ）のようなエッ
チング工程を用いてｎ＋領域１０１の上の半導体構造を
選択的に食刻することによってｎ＋領域１０１を露出さ
せた後に実行される。
０６が図示されている。低温酸化膜１０６の上には、別
のケイ酸リンガラスの層１０７が設けられている。更に
その表面は、プラズマ窒化物の層１１０で保護されてい
る。金属層１０３を設ける過程は、通常製造工程の後の
方で、反応性イオンエッチング（ＲＩＥ）のようなエッ
チング工程を用いてｎ＋領域１０１の上の半導体構造を
選択的に食刻することによってｎ＋領域１０１を露出さ
せた後に実行される。
【００１５】本発明は、商業的にまたは一般的に周知の
ＮＭＯＳ技術及びＣＭＯＳ技術に於て用いることができ
る。実例として、後述するツイン（双子形）ウエルＣＭ
ＯＳ方法のシーケンスによる製造が挙げられる。
ＮＭＯＳ技術及びＣＭＯＳ技術に於て用いることができ
る。実例として、後述するツイン（双子形）ウエルＣＭ
ＯＳ方法のシーケンスによる製造が挙げられる。
【００１６】或る実施例では、清浄されかつ熱応力を除
去した酸化物薄膜及びそれより厚い窒化シリコン薄膜で
被覆したＮ型基板の上に半導体構造が形成される。フォ
トレジスト層を被着させ、かつ前記フォトレジスト層、
その下にある窒化シリコン膜及び酸化膜をパターニング
しかつエッチングする。リンを注入して集積回路のＮウ
エル領域が得られる。前記フォトレジスト層を除去しか
つ前記Ｎウエル領域を酸化してＰウエルマスクを形成す
る。残余の窒化膜及び酸化膜を除去し、かつホウ素を注
入して集積回路のＰウエル領域が得られる。応力除去酸
化膜及び窒化膜を再形成する。
去した酸化物薄膜及びそれより厚い窒化シリコン薄膜で
被覆したＮ型基板の上に半導体構造が形成される。フォ
トレジスト層を被着させ、かつ前記フォトレジスト層、
その下にある窒化シリコン膜及び酸化膜をパターニング
しかつエッチングする。リンを注入して集積回路のＮウ
エル領域が得られる。前記フォトレジスト層を除去しか
つ前記Ｎウエル領域を酸化してＰウエルマスクを形成す
る。残余の窒化膜及び酸化膜を除去し、かつホウ素を注
入して集積回路のＰウエル領域が得られる。応力除去酸
化膜及び窒化膜を再形成する。
【００１７】活性領域は次のようにして画定される。前
記酸化膜及び窒化膜を適当な活性領域マスクでパターニ
ングし、Ｐフィールド・イオン注入を行ない、前記活性
領域間に熱フィールド酸化膜を成長させる。図２のＡ図
の膜層１０８のような膜厚約２００オングストロームの
ゲート酸化膜を前記活性領域の上に形成する。
記酸化膜及び窒化膜を適当な活性領域マスクでパターニ
ングし、Ｐフィールド・イオン注入を行ない、前記活性
領域間に熱フィールド酸化膜を成長させる。図２のＡ図
の膜層１０８のような膜厚約２００オングストロームの
ゲート酸化膜を前記活性領域の上に形成する。
【００１８】ゲート、配線及び活性領域コンタクトとし
て様々な機能を有する図２のＡ図の層１０２のようなポ
リサイド導電構造は以下のように形成される。ゲート酸
化膜をパターニングして、埋込みコンタクトへの埋込み
層コンタクト孔を形成する。例えば米国ロサンジェルス
のテルムコ・コーポレイション（Thermco Corporatio
n）から市販されているようなＬＰＣＶＤ管のような適
当な成膜装置を６１５℃の成膜温度で用いて、膜厚約３
０００オングストロームの第１ポリシリコン薄膜を被着
させる。この第１ポリシリコン薄膜を、例えば上記テル
ムコ・コーポレイションから市販されているようなＰＯ
Ｃｌ3 管のような適当な装置を用いて、リンにより約１
７．５Ω／□のシート抵抗にドーピングする。
て様々な機能を有する図２のＡ図の層１０２のようなポ
リサイド導電構造は以下のように形成される。ゲート酸
化膜をパターニングして、埋込みコンタクトへの埋込み
層コンタクト孔を形成する。例えば米国ロサンジェルス
のテルムコ・コーポレイション（Thermco Corporatio
n）から市販されているようなＬＰＣＶＤ管のような適
当な成膜装置を６１５℃の成膜温度で用いて、膜厚約３
０００オングストロームの第１ポリシリコン薄膜を被着
させる。この第１ポリシリコン薄膜を、例えば上記テル
ムコ・コーポレイションから市販されているようなＰＯ
Ｃｌ3 管のような適当な装置を用いて、リンにより約１
７．５Ω／□のシート抵抗にドーピングする。
【００１９】ディグレイズ（deglaz）及び硫酸による洗
浄の後に、例えば米国カリフォルニア州マウンテンビュ
ウのジーナス・コーポレイション（Genus Corporatio
n）から市販されているＣＶＤ反応装置のような適当な
成膜装置を用いて、膜厚約２０００オングストロームの
ケイ化タングステン薄膜を形成する。目標のシート抵抗
は約４３Ω／□である。集合的にポリサイドと称される
ケイ化タングステン及びポリシリコンの膜をポリサイド
マスクに従ってパターニングして、導電構造を形成す
る。前記ポリサイド構造によって保護されていない全活
性領域の上に、例えば約１５０オングストロームの十分
な膜厚の酸化膜を残す。次に、上記テルムコ社製の炉を
用いて９００℃の温度で追加のアニール・再酸化工程を
行ない、前記活性領域の上に約１１０オングストローム
の膜を付加する。
浄の後に、例えば米国カリフォルニア州マウンテンビュ
ウのジーナス・コーポレイション（Genus Corporatio
n）から市販されているＣＶＤ反応装置のような適当な
成膜装置を用いて、膜厚約２０００オングストロームの
ケイ化タングステン薄膜を形成する。目標のシート抵抗
は約４３Ω／□である。集合的にポリサイドと称される
ケイ化タングステン及びポリシリコンの膜をポリサイド
マスクに従ってパターニングして、導電構造を形成す
る。前記ポリサイド構造によって保護されていない全活
性領域の上に、例えば約１５０オングストロームの十分
な膜厚の酸化膜を残す。次に、上記テルムコ社製の炉を
用いて９００℃の温度で追加のアニール・再酸化工程を
行ない、前記活性領域の上に約１１０オングストローム
の膜を付加する。
【００２０】図面のｎ＋領域１０１のようなソース領域
及びドレイン領域は以下のように形成される。米国カリ
フォルニア州サンノゼのアニコン・インコーポレイテッ
ド（Anicon, Inc.）から市販されているＣＶＤ反応装置
のような適当な装置を用いて、膜厚２０００オングスト
ロームの低温酸化膜を形成する。この結果得られたＬＴ
Ｏ薄膜について、前記ポリサイド構造の側面上にある部
分を除く全ＬＴＯ薄膜を取除くために、例えば米国カリ
フォルニア州サンタクララのアプライド・マテリアルズ
・インコーポレイテッド（Appplied Materials, Inc.）
から市販されているようなモデル８３１０のＲＩＥエッ
チング装置のような適当な装置を用いて、異方性エッチ
ングを行なう。この結果、側面スペーサが得られる。前
記ポリサイド構造によって保護されていない前記活性領
域の上には、膜厚約１００オングストローム＋／−１０
０オングストロームの酸化膜が残る。Ｎウエル領域をフ
ォトレジストでマスクし、かつリンまたは砒素もしくは
それらの双方のような適当なＮ型ドーパントを、ゲート
構造、そのＬＴＯ側面またはフィールド酸化膜で保護さ
れていないＰウエルの領域に注入する。
及びドレイン領域は以下のように形成される。米国カリ
フォルニア州サンノゼのアニコン・インコーポレイテッ
ド（Anicon, Inc.）から市販されているＣＶＤ反応装置
のような適当な装置を用いて、膜厚２０００オングスト
ロームの低温酸化膜を形成する。この結果得られたＬＴ
Ｏ薄膜について、前記ポリサイド構造の側面上にある部
分を除く全ＬＴＯ薄膜を取除くために、例えば米国カリ
フォルニア州サンタクララのアプライド・マテリアルズ
・インコーポレイテッド（Appplied Materials, Inc.）
から市販されているようなモデル８３１０のＲＩＥエッ
チング装置のような適当な装置を用いて、異方性エッチ
ングを行なう。この結果、側面スペーサが得られる。前
記ポリサイド構造によって保護されていない前記活性領
域の上には、膜厚約１００オングストローム＋／−１０
０オングストロームの酸化膜が残る。Ｎウエル領域をフ
ォトレジストでマスクし、かつリンまたは砒素もしくは
それらの双方のような適当なＮ型ドーパントを、ゲート
構造、そのＬＴＯ側面またはフィールド酸化膜で保護さ
れていないＰウエルの領域に注入する。
【００２１】例えば、リン及び砒素の双方が使用された
場合、リンの注入に関して、適当なドーズ量は１．５
Ｅ１４乃至２．５ Ｅ１４の範囲内でありかつ適当なエ
ネルギ量は６５ＫｅＶ乃至７５ＫｅＶの範囲内である。
砒素の注入に関して適当なドーズ量は６ Ｅ１５乃至８
Ｅ１５の範囲内でありかつ適当なエネルギー量は６５
ＫｅＶ乃至８０ＫｅＶである。前記フォトレジストを剥
離させ、かつ新しいフォトレジストを被着させて前記Ｐ
ウエル領域をマスクする。ゲート構造、そのＬＴＯ側壁
またはフィールド酸化膜で保護されていない前記Ｎウエ
ルの領域に２フッ化酵素のような適当なＰ型ドーパント
を注入する。３ Ｅ１５乃至６ Ｅ１５の範囲内のドー
ズ量及び６０ＫｅＶ乃至８０ＫｅＶの範囲内のエネルギ
が適当である。前記フォトレジストを剥離させる。
場合、リンの注入に関して、適当なドーズ量は１．５
Ｅ１４乃至２．５ Ｅ１４の範囲内でありかつ適当なエ
ネルギ量は６５ＫｅＶ乃至７５ＫｅＶの範囲内である。
砒素の注入に関して適当なドーズ量は６ Ｅ１５乃至８
Ｅ１５の範囲内でありかつ適当なエネルギー量は６５
ＫｅＶ乃至８０ＫｅＶである。前記フォトレジストを剥
離させ、かつ新しいフォトレジストを被着させて前記Ｐ
ウエル領域をマスクする。ゲート構造、そのＬＴＯ側壁
またはフィールド酸化膜で保護されていない前記Ｎウエ
ルの領域に２フッ化酵素のような適当なＰ型ドーパント
を注入する。３ Ｅ１５乃至６ Ｅ１５の範囲内のドー
ズ量及び６０ＫｅＶ乃至８０ＫｅＶの範囲内のエネルギ
が適当である。前記フォトレジストを剥離させる。
【００２２】第２ポリ（「ポリII」）の特徴は、次のよ
うにして形成される。上述したアニコン社のＣＶＤ反応
装置のような適当な装置を用いて、図２のＡ図の層１０
９のようなＬＴＯ層を３６０℃の温度で約２０００オン
グストロームの膜厚に形成する。前記ＬＴＯ薄膜を、上
述したテルムコ社製の炉のような適当な装置内で焼きし
められる。この時点でマスク工程を行って、前記ＬＴＯ
層（例えば層１０９）にコンタクト孔をエッチングす
る。フォトレジストをパターニングし、かつ上述したア
プライド・マテリアルズ社製ＲＩＤエッチング装置を用
いるプラズマエッチングのような適当な装置を用いて、
焼きしめた前記ＬＴＯ層にコンタクト孔をエッチングす
る。
うにして形成される。上述したアニコン社のＣＶＤ反応
装置のような適当な装置を用いて、図２のＡ図の層１０
９のようなＬＴＯ層を３６０℃の温度で約２０００オン
グストロームの膜厚に形成する。前記ＬＴＯ薄膜を、上
述したテルムコ社製の炉のような適当な装置内で焼きし
められる。この時点でマスク工程を行って、前記ＬＴＯ
層（例えば層１０９）にコンタクト孔をエッチングす
る。フォトレジストをパターニングし、かつ上述したア
プライド・マテリアルズ社製ＲＩＤエッチング装置を用
いるプラズマエッチングのような適当な装置を用いて、
焼きしめた前記ＬＴＯ層にコンタクト孔をエッチングす
る。
【００２３】次に、上述したテルムコ社製ＬＰＣＶＤ管
のような適当な装置を用いて膜厚約２０００オングスト
ロームの第２ポリシリコン薄膜を形成する。前記第２ポ
リシリコン層の上にフォトレジスト層を被着させ、かつ
ポリIIマスクに従って適当にパターニングしかつエッチ
ングして、薄膜トランジスタのソース、ドレイン及びチ
ャネルを含む第２ポリシリコン構造を画定する。適当な
エッチング技術には、米国カリフォルニア州フリモント
のＬＡＭリサーチ・コーポレイション（LAM Research C
orporation）から市販されているモデル４９０プラズマ
エッチング装置を用いたプラズマ・ポリ・エッチングが
ある。
のような適当な装置を用いて膜厚約２０００オングスト
ロームの第２ポリシリコン薄膜を形成する。前記第２ポ
リシリコン層の上にフォトレジスト層を被着させ、かつ
ポリIIマスクに従って適当にパターニングしかつエッチ
ングして、薄膜トランジスタのソース、ドレイン及びチ
ャネルを含む第２ポリシリコン構造を画定する。適当な
エッチング技術には、米国カリフォルニア州フリモント
のＬＡＭリサーチ・コーポレイション（LAM Research C
orporation）から市販されているモデル４９０プラズマ
エッチング装置を用いたプラズマ・ポリ・エッチングが
ある。
【００２４】前記第２ポリシリコン層の残余の部分は、
膜厚約１５０オングストロームに再酸化され、かつフォ
トレジスト層で被覆される。前記フォトレジスト層は適
当にパターニングされ、かつ前記第２ポリシリコン層の
残余部分の将来のソース領域及びドレイン領域のような
ポリIIイオン注入マスク露出導電部分に従ってエッチン
グされる。例えばリンのような適当なドーパントをドー
ズ量８．０Ｅ１５及び５０ＫｅＶのエネルギで用いてポ
リIIイオン注入を行なう。
膜厚約１５０オングストロームに再酸化され、かつフォ
トレジスト層で被覆される。前記フォトレジスト層は適
当にパターニングされ、かつ前記第２ポリシリコン層の
残余部分の将来のソース領域及びドレイン領域のような
ポリIIイオン注入マスク露出導電部分に従ってエッチン
グされる。例えばリンのような適当なドーパントをドー
ズ量８．０Ｅ１５及び５０ＫｅＶのエネルギで用いてポ
リIIイオン注入を行なう。
【００２５】第１金属構造は次のようにして形成され
る。図２のＡ図の層１０５のようなホウケイ酸リンガラ
ス（ＢＰＳＧ）の層を４００℃の温度で被着させかつ約
５５００オングストローム〜７０００オングストローム
の適当な膜厚にリフローさせる。マスキング工程の後に
様々なエッチング工程を行なって、必要に応じて前記Ｂ
ＰＳＧ層及びその下の層にコンタクト孔を形成する。ア
ルミニウムのような適当な第１金属の膜を例えば６５０
０オングストロームの膜厚に形成し、かつ適当にパター
ニングして配線を形成する。
る。図２のＡ図の層１０５のようなホウケイ酸リンガラ
ス（ＢＰＳＧ）の層を４００℃の温度で被着させかつ約
５５００オングストローム〜７０００オングストローム
の適当な膜厚にリフローさせる。マスキング工程の後に
様々なエッチング工程を行なって、必要に応じて前記Ｂ
ＰＳＧ層及びその下の層にコンタクト孔を形成する。ア
ルミニウムのような適当な第１金属の膜を例えば６５０
０オングストロームの膜厚に形成し、かつ適当にパター
ニングして配線を形成する。
【００２６】前記金属をスパッタ装置により被着させ、
プラズマで金属ターゲットに衝撃を加えるが、他の適当
な金属被着方法を使用することができる。前記金属ター
ゲットには、９８．５％のアルミニウム、１％のシリコ
ン及び０．５％の銅を含むインゴットを用いることがで
きる。プラズマによって蒸気化されるアルミニウムは、
半導体表面に被着する。余分の金属が前記半導体表面か
らエッチングにより除去されて金属線が画定される。
プラズマで金属ターゲットに衝撃を加えるが、他の適当
な金属被着方法を使用することができる。前記金属ター
ゲットには、９８．５％のアルミニウム、１％のシリコ
ン及び０．５％の銅を含むインゴットを用いることがで
きる。プラズマによって蒸気化されるアルミニウムは、
半導体表面に被着する。余分の金属が前記半導体表面か
らエッチングにより除去されて金属線が画定される。
【００２７】その後に、パッシベーション層１０７の形
成や追加のメタライズ層の形成のような工程を、各工程
に於ける温度が４００℃を越えないという条件で、適当
な手法で実行することができる。（以下の説明を参照）
成や追加のメタライズ層の形成のような工程を、各工程
に於ける温度が４００℃を越えないという条件で、適当
な手法で実行することができる。（以下の説明を参照）
【００２８】金属線１００とｎ＋領域１０１との間のイ
ンタフェイスに於ける良好なオーミック・コンタクトを
確保するために、例えばアルミニウムに関して４００℃
のような十分に高い温度でアロイング工程が行なわれ
る。金属の融点以下であるその温度では、前記金属はア
ロイングされかつ最大の均一なコンタクト領域を確保す
るように流れる。このアロイング過程に於て成形ガスが
導入され、シリコン表面に存在するダングリングボンド
を除去する。
ンタフェイスに於ける良好なオーミック・コンタクトを
確保するために、例えばアルミニウムに関して４００℃
のような十分に高い温度でアロイング工程が行なわれ
る。金属の融点以下であるその温度では、前記金属はア
ロイングされかつ最大の均一なコンタクト領域を確保す
るように流れる。このアロイング過程に於て成形ガスが
導入され、シリコン表面に存在するダングリングボンド
を除去する。
【００２９】図２のＢ図は、Ａ図に類似する構造を示し
ているが、図２のＡ図に示されるようなｎ＋領域１０１
ではなく高ドープドｐ＋領域２０１を有する。ｐ＋／金
属コンタクトを達成するための処理工程については、図
２のＡ図に関して上述した通りである。
ているが、図２のＡ図に示されるようなｎ＋領域１０１
ではなく高ドープドｐ＋領域２０１を有する。ｐ＋／金
属コンタクトを達成するための処理工程については、図
２のＡ図に関して上述した通りである。
【００３０】本発明によれば、アロイング工程の後に低
温アニール工程を行なう。この低温アニール工程は、前
記アロイング工程が行なわれる温度より低い温度で行な
われる。固体の溶解度が温度と共に低下することから、
この低温アニール工程に於て金属原子が格子構造から析
出する。アルミニウムの場合、原子の析出がｎ＋／アル
ミニウム接触抵抗を改善し、かつｐ＋／アルミニウム接
触抵抗を僅かに上昇させる。本発明の利益を十分に享受
するためには、析出した金属原子が再び半導体格子に入
るのが防止されるように、最終的な低温アニール工程の
後に低温アニール工程の温度以上の温度に集積回路を曝
すべきでない。
温アニール工程を行なう。この低温アニール工程は、前
記アロイング工程が行なわれる温度より低い温度で行な
われる。固体の溶解度が温度と共に低下することから、
この低温アニール工程に於て金属原子が格子構造から析
出する。アルミニウムの場合、原子の析出がｎ＋／アル
ミニウム接触抵抗を改善し、かつｐ＋／アルミニウム接
触抵抗を僅かに上昇させる。本発明の利益を十分に享受
するためには、析出した金属原子が再び半導体格子に入
るのが防止されるように、最終的な低温アニール工程の
後に低温アニール工程の温度以上の温度に集積回路を曝
すべきでない。
【００３１】図３は、本発明によるアロイング工程とア
ロイング後の工程との温度対時間特性を表わす線図を示
している。説明を簡単にするために、図３に示される過
程を含むプロセスを以下の本明細書中に於て「ＡＬＬＯ
Ｙ３」と称する。ＡＬＬＯＹ３に於ては、先ずウエハを
４００℃の炉内部に配置した時、１０分間（時間２０）
窒素の存在下に置る。その後に水素（１０体積％、窒素
によって搬送）を炉心管内に３０分間（時間２１）導入
する。時間２１の最後に、前記炉心管内に窒素を導入し
て水素を排除する。次に、本発明に従って前記ウエハを
３時間（時間２２）に亘って低温で前記炉心管内でアニ
ールする。この３時間の間、前記炉心管の温度は２時間
に亘って制御しながら４００℃から約２５０℃に低下さ
せることができ、その後に炉の温度を１時間に亘って２
５０℃の一定温度に保持する。
ロイング後の工程との温度対時間特性を表わす線図を示
している。説明を簡単にするために、図３に示される過
程を含むプロセスを以下の本明細書中に於て「ＡＬＬＯ
Ｙ３」と称する。ＡＬＬＯＹ３に於ては、先ずウエハを
４００℃の炉内部に配置した時、１０分間（時間２０）
窒素の存在下に置る。その後に水素（１０体積％、窒素
によって搬送）を炉心管内に３０分間（時間２１）導入
する。時間２１の最後に、前記炉心管内に窒素を導入し
て水素を排除する。次に、本発明に従って前記ウエハを
３時間（時間２２）に亘って低温で前記炉心管内でアニ
ールする。この３時間の間、前記炉心管の温度は２時間
に亘って制御しながら４００℃から約２５０℃に低下さ
せることができ、その後に炉の温度を１時間に亘って２
５０℃の一定温度に保持する。
【００３２】低温アニールに関する適当な温度−時間曲
線の範囲を決定するために、幾つかの実験を行なった。
図４は、炉心管内で窒素の存在下で３５０℃、３００
℃、２５０℃の各温度でそれぞれ２時間に亘るアニーリ
ングを連続して行なった場合のウエハの接触抵抗の変化
を示している。ｐ＋／アルミニウムコンタクト領域（Ｍ
１／Ｐ＋及びｎ＋／アルミニウムコンタクト領域Ｍ１／
Ｎ＋）に於ける接触抵抗は、それぞれ２時間のアニーリ
ングの後に測定した。図３に示されるように、前記アロ
イング工程が４００℃で完了した時に１５２＋／−１
７．３Ωと測定された線４０１で表されるＭ１／Ｎ＋接
触抵抗は、３５０℃に於ける２時間のアニーリングの後
に１０９＋／−８．７Ωに低下し、かつ次の２時間の３
００℃に於けるアニーリングの後に７８．４＋／−５．
５Ωまで低下した。２５０℃に於ける更に２時間のアニ
ーリングでは、前記Ｍ１／Ｎ＋接触抵抗は変化しなかっ
た。この各２時間の３つの時間に於て、前記Ｍ１／Ｐ＋
接触抵抗（線４０２で表示）は３５０℃に於ける２時間
の後に６８．３＋／−２．９Ωから６９．０＋／−３．
５Ωに僅かに上昇し、かつ次の３００℃に於ける２時間
のアニーリングの後に７０．７＋／−３．７Ωに、かつ
最後の２５０℃に於ける２時間のアニーリングの後に７
１．４＋／−３．６Ωに上昇した。
線の範囲を決定するために、幾つかの実験を行なった。
図４は、炉心管内で窒素の存在下で３５０℃、３００
℃、２５０℃の各温度でそれぞれ２時間に亘るアニーリ
ングを連続して行なった場合のウエハの接触抵抗の変化
を示している。ｐ＋／アルミニウムコンタクト領域（Ｍ
１／Ｐ＋及びｎ＋／アルミニウムコンタクト領域Ｍ１／
Ｎ＋）に於ける接触抵抗は、それぞれ２時間のアニーリ
ングの後に測定した。図３に示されるように、前記アロ
イング工程が４００℃で完了した時に１５２＋／−１
７．３Ωと測定された線４０１で表されるＭ１／Ｎ＋接
触抵抗は、３５０℃に於ける２時間のアニーリングの後
に１０９＋／−８．７Ωに低下し、かつ次の２時間の３
００℃に於けるアニーリングの後に７８．４＋／−５．
５Ωまで低下した。２５０℃に於ける更に２時間のアニ
ーリングでは、前記Ｍ１／Ｎ＋接触抵抗は変化しなかっ
た。この各２時間の３つの時間に於て、前記Ｍ１／Ｐ＋
接触抵抗（線４０２で表示）は３５０℃に於ける２時間
の後に６８．３＋／−２．９Ωから６９．０＋／−３．
５Ωに僅かに上昇し、かつ次の３００℃に於ける２時間
のアニーリングの後に７０．７＋／−３．７Ωに、かつ
最後の２５０℃に於ける２時間のアニーリングの後に７
１．４＋／−３．６Ωに上昇した。
【００３３】図５は、４００℃に於けるアロイング工程
の直後に、２時間に亘る窒素内でのアニーリングのため
に２５０℃の炉心管に移したウエハの接触抵抗の変化を
示している。図４に示されるように、線５０１で表され
る前記Ｍ１／Ｍ＋接触抵抗は、２５０℃の窒素内に於け
る２時間のアニーリングの後に１０１．５＋／−７．４
Ωから７３．９＋／−３．３Ωに減少した。対応する線
５０２で表されるＭ１／Ｐ＋接触抵抗は、６３．０＋／
−０．４Ωから６３．９＋／−０．６Ωに僅かに上昇し
た。この図５に示されるウエハに於て達成された最終的
な接触抵抗が低温で連続的にアニールされた図４に示さ
れる前記ウエハのそれと匹敵していることから、以前に
アニーリングを行なったことによる影響は最小であると
考えられる。
の直後に、２時間に亘る窒素内でのアニーリングのため
に２５０℃の炉心管に移したウエハの接触抵抗の変化を
示している。図４に示されるように、線５０１で表され
る前記Ｍ１／Ｍ＋接触抵抗は、２５０℃の窒素内に於け
る２時間のアニーリングの後に１０１．５＋／−７．４
Ωから７３．９＋／−３．３Ωに減少した。対応する線
５０２で表されるＭ１／Ｐ＋接触抵抗は、６３．０＋／
−０．４Ωから６３．９＋／−０．６Ωに僅かに上昇し
た。この図５に示されるウエハに於て達成された最終的
な接触抵抗が低温で連続的にアニールされた図４に示さ
れる前記ウエハのそれと匹敵していることから、以前に
アニーリングを行なったことによる影響は最小であると
考えられる。
【００３４】図４及び図５に示される結果に鑑みて、最
終的な接触抵抗は第１に最終的なアニール温度によって
決定されると考えられる。従って、ウエハはアロイング
の直後にアニール工程を行う必要はないが、アロイング
の後に必要に応じて不定時間の間室温で保存しておき、
その後にアニール工程を行うことができる。
終的な接触抵抗は第１に最終的なアニール温度によって
決定されると考えられる。従って、ウエハはアロイング
の直後にアニール工程を行う必要はないが、アロイング
の後に必要に応じて不定時間の間室温で保存しておき、
その後にアニール工程を行うことができる。
【００３５】図６は、前記ＡＬＬＯＹ２工程及びＡＬＬ
ＯＹ３工程の下でのウエハの接触抵抗を比較している。
図１に示される前記ＡＬＬＯＹ２工程によれば、ウエハ
は、水素を炉心管から排出させた後の５分間である時間
１２の最後に４００℃の前記炉心管から取り出される。
このウエハについて、線６０１で表される前記Ｍ１／Ｎ
＋抵抗は１００＋／−１０．２Ωと測定され、かつ線６
０２で表される前記Ｍ１／Ｐ＋接触抵抗は６２．６＋／
−０．６Ωと測定された。しかしながら、図３に示され
る前記ＡＬＬＯＹ３工程によれば、温度が２時間に亘っ
て２５０℃に低下される間、別の同様のウエハを前記炉
心管内に保持しておくことができ、かつその後に更に窒
素内で２５０℃の温度で１時間に亘ってアニールするこ
とができる。低温アニールの後に、この後者のウエハに
於ける前記Ｍ１／Ｎ＋接触抵抗は８１．２＋／−４．２
Ωと測定され、かつ前記Ｍ１／Ｐ＋抵抗は６５．７＋／
−１．１Ωと測定された。
ＯＹ３工程の下でのウエハの接触抵抗を比較している。
図１に示される前記ＡＬＬＯＹ２工程によれば、ウエハ
は、水素を炉心管から排出させた後の５分間である時間
１２の最後に４００℃の前記炉心管から取り出される。
このウエハについて、線６０１で表される前記Ｍ１／Ｎ
＋抵抗は１００＋／−１０．２Ωと測定され、かつ線６
０２で表される前記Ｍ１／Ｐ＋接触抵抗は６２．６＋／
−０．６Ωと測定された。しかしながら、図３に示され
る前記ＡＬＬＯＹ３工程によれば、温度が２時間に亘っ
て２５０℃に低下される間、別の同様のウエハを前記炉
心管内に保持しておくことができ、かつその後に更に窒
素内で２５０℃の温度で１時間に亘ってアニールするこ
とができる。低温アニールの後に、この後者のウエハに
於ける前記Ｍ１／Ｎ＋接触抵抗は８１．２＋／−４．２
Ωと測定され、かつ前記Ｍ１／Ｐ＋抵抗は６５．７＋／
−１．１Ωと測定された。
【００３６】従って、前記Ｍ１／Ｎ＋接触抵抗は最後の
アニール温度によって大きな影響を受けている。最適の
アニール温度は約２５０℃乃至約３００℃の範囲内であ
ると考えられる。この低温アニール工程がＭ１／Ｐ＋接
触抵抗を僅かに増加させるだけである。
アニール温度によって大きな影響を受けている。最適の
アニール温度は約２５０℃乃至約３００℃の範囲内であ
ると考えられる。この低温アニール工程がＭ１／Ｐ＋接
触抵抗を僅かに増加させるだけである。
【００３７】Ｍ１／Ｎ＋接触抵抗を改善することによっ
て、より高い歩留りが得られる。以下の表１は、アニー
ル工程の前に非常に多数の欠陥品のダイを有する多数の
ウエハに於て達成された歩留りの改善を示している。表
１では、ビン１のダイが仕様の制限内に電気的パラメー
タの値を有する。ビン８のダイは、低論理出力が必要な
場合にダイの出力パッドに於ける電圧が所定の電圧（例
えば０．３ボルト）を超えることから、それぞれ欠陥品
であると考えられる。出力トランジスタに於けるＮ＋／
金属インタフェースに於ける高接触抵抗によって、ビン
８が欠陥品となる場合がある。低温アニール工程の後
に、ビン１のダイの数（合格したダイ）が増加し、ビン
８のダイの数（不合格のダイ）が大幅に減少したことが
分かる。このウエハの組の全体的な歩留りは、３３．１
％から５３．５％に改善された。
て、より高い歩留りが得られる。以下の表１は、アニー
ル工程の前に非常に多数の欠陥品のダイを有する多数の
ウエハに於て達成された歩留りの改善を示している。表
１では、ビン１のダイが仕様の制限内に電気的パラメー
タの値を有する。ビン８のダイは、低論理出力が必要な
場合にダイの出力パッドに於ける電圧が所定の電圧（例
えば０．３ボルト）を超えることから、それぞれ欠陥品
であると考えられる。出力トランジスタに於けるＮ＋／
金属インタフェースに於ける高接触抵抗によって、ビン
８が欠陥品となる場合がある。低温アニール工程の後
に、ビン１のダイの数（合格したダイ）が増加し、ビン
８のダイの数（不合格のダイ）が大幅に減少したことが
分かる。このウエハの組の全体的な歩留りは、３３．１
％から５３．５％に改善された。
【００３８】
【表１】
【００３９】以下の表２は、低温アニール工程の前に良
好なビン１の歩留りを有するウエハに対して、前記低温
アニール工程が悪影響を有しないことを示している。
好なビン１の歩留りを有するウエハに対して、前記低温
アニール工程が悪影響を有しないことを示している。
【００４０】
【表２】
【００４１】本発明の第２実施例では、アロイング工程
を実行する炉心管とは別個のオーブン内で低温アニール
工程が行われる。炉心管内で実行されるＡＬＬＯＹ３の
低温アニール工程と異なり、前記第２実施例ではオーブ
ン内で低温アニール工程が行われる。この第２実施例で
は、ウエハが、必ずしも前記アロイング過程の直後でな
くてもよい後の方の時間に窒素の存在下で２時間に亘っ
て２５０℃のオーブン内に配置される。例えば、前記ウ
エハは、アニール工程のために２５０℃のオーブン内に
配置する前に、１日以上室温で保存しておくことができ
る。
を実行する炉心管とは別個のオーブン内で低温アニール
工程が行われる。炉心管内で実行されるＡＬＬＯＹ３の
低温アニール工程と異なり、前記第２実施例ではオーブ
ン内で低温アニール工程が行われる。この第２実施例で
は、ウエハが、必ずしも前記アロイング過程の直後でな
くてもよい後の方の時間に窒素の存在下で２時間に亘っ
て２５０℃のオーブン内に配置される。例えば、前記ウ
エハは、アニール工程のために２５０℃のオーブン内に
配置する前に、１日以上室温で保存しておくことができ
る。
【００４２】この方法では、前記オーブンが４００℃の
高い温度から２５０℃の低いアニール温度に傾斜させる
必要がないことから、スループット時間はＡＬＬＯＹ３
工程より短い。更に、すぐに処理する必要がないことか
ら、この方法では前記オーブンを製造施設内ではなく試
験場に配置することができる。従って、この第２実施例
に於ける低温アニール工程は、ウエハのソートまたはテ
ストの際に多数の不合格のダイを有することが判明した
ウエハについてのみ選択的に適用することができる。
高い温度から２５０℃の低いアニール温度に傾斜させる
必要がないことから、スループット時間はＡＬＬＯＹ３
工程より短い。更に、すぐに処理する必要がないことか
ら、この方法では前記オーブンを製造施設内ではなく試
験場に配置することができる。従って、この第２実施例
に於ける低温アニール工程は、ウエハのソートまたはテ
ストの際に多数の不合格のダイを有することが判明した
ウエハについてのみ選択的に適用することができる。
【００４３】
【表３】
【００４４】表３は、２５０℃及び１５０℃のオーブン
内でそれぞれ２時間に亘って連続してそれぞれにアニー
ルされた２個のウエハの接触抵抗を示している。Ｍ１／
Ｎ＋接触抵抗及びＭ１／Ｐ＋接触抵抗を前記低温アニー
ル前、２５０℃のアニール後及び１５０℃のアニール後
に測定した。図３に示されるように、前記ウエハのＭ１
／Ｎ＋接触抵抗は２５０℃のアニール過程の後に減少す
るか、１５０℃のアニール後に僅かに上昇していること
が分かる。炉心管内に於ける低温アニールに関する上述
した結果と一致するように、これらのウエハに於けるＭ
１／Ｐ＋接触抵抗は同様に僅かに上昇することが分か
る。この実験は、本発明の第１実施例による炉内で１５
０℃と２５０℃との間で行われる低温アニールの効果
が、同じく本発明の第２実施例によるオーブン内に於け
るアニール工程に於ても達成されることを示している。
内でそれぞれ２時間に亘って連続してそれぞれにアニー
ルされた２個のウエハの接触抵抗を示している。Ｍ１／
Ｎ＋接触抵抗及びＭ１／Ｐ＋接触抵抗を前記低温アニー
ル前、２５０℃のアニール後及び１５０℃のアニール後
に測定した。図３に示されるように、前記ウエハのＭ１
／Ｎ＋接触抵抗は２５０℃のアニール過程の後に減少す
るか、１５０℃のアニール後に僅かに上昇していること
が分かる。炉心管内に於ける低温アニールに関する上述
した結果と一致するように、これらのウエハに於けるＭ
１／Ｐ＋接触抵抗は同様に僅かに上昇することが分か
る。この実験は、本発明の第１実施例による炉内で１５
０℃と２５０℃との間で行われる低温アニールの効果
が、同じく本発明の第２実施例によるオーブン内に於け
るアニール工程に於ても達成されることを示している。
【００４５】
【表４】
【００４６】表４は、オーブン内に於て窒素の存在下で
２５０℃で２時間に亘るアニーリングを行う前後の４個
のウエハに関するＭ１／Ｎ＋接触抵抗及びＭ１／Ｐ＋接
触抵抗を示している。表４に示されるように、これらの
ウエハのＭ１／Ｎ＋接触抵抗は、低温アニール工程によ
って大幅に減少している。予想される通り、Ｍ１／Ｐ＋
接触抵抗は僅かに上昇している。この実験は、前記第１
実施例及び第２実施例に匹敵する効果が達成されたこと
をも示している。
２５０℃で２時間に亘るアニーリングを行う前後の４個
のウエハに関するＭ１／Ｎ＋接触抵抗及びＭ１／Ｐ＋接
触抵抗を示している。表４に示されるように、これらの
ウエハのＭ１／Ｎ＋接触抵抗は、低温アニール工程によ
って大幅に減少している。予想される通り、Ｍ１／Ｐ＋
接触抵抗は僅かに上昇している。この実験は、前記第１
実施例及び第２実施例に匹敵する効果が達成されたこと
をも示している。
【００４７】上述した実施例は本発明の特定の実施例を
説明するためのものであり、本発明の技術的範囲を制限
するものではない。本発明は、その技術的範囲内に於て
様々な変形・変更を加えて実施することができる。例え
ば、前記ＡＬＬＯＹ３工程の２時間より急激に４００℃
から２５０℃に低下させることができる炉心管を用いる
ことができる。
説明するためのものであり、本発明の技術的範囲を制限
するものではない。本発明は、その技術的範囲内に於て
様々な変形・変更を加えて実施することができる。例え
ば、前記ＡＬＬＯＹ３工程の２時間より急激に４００℃
から２５０℃に低下させることができる炉心管を用いる
ことができる。
【図１】従来技術のアロイング過程に於ける温度対時間
曲線を示す線図である。
曲線を示す線図である。
【図２】Ａ図は金属／Ｎ＋半導体コンタクトを、Ｂ図は
金属／Ｐ＋半導体コンタクトをそれぞれ示す断面図であ
る。
金属／Ｐ＋半導体コンタクトをそれぞれ示す断面図であ
る。
【図３】本発明によるアロイング過程及びアロイング後
過程の温度対時間曲線を示す線図である。
過程の温度対時間曲線を示す線図である。
【図４】４００℃でアロイングされ、かつ炉心管内で窒
素の存在下で３５０℃、３００℃、２５０℃の各温度で
それぞれ２時間アニーリングを行ったウエハのＭ１／Ｎ
＋コンタクト及びＭ１／Ｐ＋コンタクトの接触抵抗を示
す線図である。
素の存在下で３５０℃、３００℃、２５０℃の各温度で
それぞれ２時間アニーリングを行ったウエハのＭ１／Ｎ
＋コンタクト及びＭ１／Ｐ＋コンタクトの接触抵抗を示
す線図である。
【図５】４００℃でアロイングされ、かつ窒素が存在す
る２５０℃の炉心管内で２時間のアニーリング工程を行
うウエハのＭ１／Ｎ＋コンタクト及びＭ１／Ｐ＋コンタ
クトの接触抵抗を示す線図である。
る２５０℃の炉心管内で２時間のアニーリング工程を行
うウエハのＭ１／Ｎ＋コンタクト及びＭ１／Ｐ＋コンタ
クトの接触抵抗を示す線図である。
【図６】図２の方法によるウエハのＭ１／Ｎ＋コンタク
ト及びＭ１／Ｐ＋コンタクトの接触抵抗を示す線図であ
る。
ト及びＭ１／Ｐ＋コンタクトの接触抵抗を示す線図であ
る。
１０〜１２ 時間 ２０〜２２ 時間 １０１ Ｎ＋領域 １０２ ポリサイド構造 １０３ 金属層 １０４ 基板 １０５ ホウケイ酸リンガラス層 １０６ 酸化膜 １０７ ケイ酸リンガラス層 １０８ ゲート酸化膜 １０９ 酸化膜 １１０ プラズマ窒化膜 ２０１ Ｐ＋領域 ４０１、４０２ 線 ５０１、５０２ 線 ６０１、６０２ 線
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭59−217361（ＪＰ，Ａ) 特開 昭60−225425（ＪＰ，Ａ) 特開 昭62−165328（ＪＰ，Ａ)
Claims (20)
- 【請求項１】 集積回路に於ける接触抵抗を低減させる
ための方法であって、 半導体材料の上に金属材料のパターンを形成する過程
と、 前記金属材料の第１のパターンを第１温度で実質的に１
分よりも長い時間に亘ってアロイングする過程と、 前記アロイング過程の後に、所定時間の経過後に実質的
に接触抵抗が最小となるような前記第１温度より低い温
度範囲内に於いて前記所定時間に亘って前記金属材料の
第１のパターンをアニールする過程とからなり、前記所
定時間は１時間を越えることを特徴とする集積回路の接
触抵抗低減方法。 - 【請求項２】 前記アニール過程が、不活性ガスを充填
したチャンバ内で実行されることを特徴とする請求項１
に記載の方法。 - 【請求項３】 前記不活性ガスが窒素であることを特徴
とする請求項２に記載の方法。 - 【請求項４】 前記金属材料がアルミニウムであること
を特徴とする請求項１に記載の方法。 - 【請求項５】 前記第１温度が約４００℃であり、かつ
前記温度範囲が約２５０℃〜３５０℃であることを特徴
とする請求項４に記載の方法。 - 【請求項６】 前記所定時間が少なくとも１時間である
ことを特徴とする請求項１に記載の方法。 - 【請求項７】 前記アニール過程が、前記集積回路を前
記温度範囲内の温度に維持することによって実行される
ことを特徴とする請求項１に記載の方法。 - 【請求項８】 前記アロイング過程及び前記アニール過
程が、前記集積回路を反応室から取り出すことなく前記
反応室内で連続的に実行され、前記アニール過程が更
に、前記反応室の温度を第２の時間に亘って前記第１温
度から前記第２温度に低下させる過程からなることを特
徴とする請求項１に記載の方法。 - 【請求項９】 前記アロイング過程が反応室内で行わ
れ、かつ前記アニール過程がオーブン内で行われること
を特徴とする請求項１に記載の方法。 - 【請求項１０】 前記集積回路が、前記アロイング過程
の後であって前記アニール過程の前に前記温度範囲以下
の温度を得ることができることを特徴とする請求項１に
記載の方法。 - 【請求項１１】 半導体材料にオーミック金属コンタク
トを形成するための方法であって、 前記半導体材料の上に該半導体材料と少なくとも１つの
位置で接触する金属薄膜を有するコンタクト構造を形成
する過程と、 前記コンタクト構造に実質的に１分よりも長い第１の所
定時間に亘って第１の温度を加えて前記金属をアロイン
グする過程と、 第１の温度を加える前記過程の後に、前記コンタクト構
造に第２の所定時間に亘って前記第１の温度より低い第
２の温度を与えて、前記半導体材料の格子から金属原子
を析出させる過程からなることを特徴とする半導体への
オーミック金属コンタクトの形成方法。 - 【請求項１２】 前記金属薄膜がアルミニウムであり、
かつ前記半導体材料がシリコンであることを特徴とする
請求項１１に記載の方法 - 【請求項１３】 半導体材料にオーミック金属コンタク
トを形成するための方法であって、 前記半導体材料の上に位置し、かつｎ型ドープド半導体
材料を有する第１の位置とｐ型ドープド半導体材料を有
する第２の位置との少なくとも２つの位置で前記半導体
材料と接触する金属薄膜を有するコンタクト構造を形成
する過程と、 前記コンタクト構造に実質的に１分よりも長い第１の所
定時間に亘って第１の温度を与えて前記金属をアロイン
グする過程と、 第１の温度を与える前記過程の後に、前記コンタクト構
造に第２の所定時間に亘って第２の温度を与えて前記第
１の位置で接触抵抗を低下させ、かつ前記第２の位置で
接触抵抗を増加させる過程とからなることを特徴とする
半導体材料へのオーミック金属コンタクト形成方法。 - 【請求項１４】 前記第１の位置に於ける接触抵抗の低
下が、前記第２の位置に於ける接触抵抗の増加より大き
いことを特徴とする請求項１３に記載の方法。 - 【請求項１５】 半導体材料にオーミック金属コンタク
トを形成するための方法であって、 前記半導体材料の上に位置し、かつ少なくとも１つの位
置で該半導体材料と接触するアルミニウム薄膜を有する
コンタクト構造を形成する過程と、 前記コンタクト構造に実質的に１分よりも長い第１の所
定時間に亘って第１の温度を与えて前記アルミニウムを
アロイングする過程と、 前記第１の温度を与える過程の後に、前記コンタクト構
造に約１５０゜Ｃ乃至約３００゜Ｃの範囲内の第２の温
度を第２の所定時間に亘って与える過程とからなること
を特徴とする半導体へのオーミック金属コンタクト形成
方法。 - 【請求項１６】 前記第１の温度が約４００゜Ｃであ
り、 前記第２の温度が、約４００゜Ｃから約２５０゜Ｃに約
２時間に亘って実質的に直線的に低下し、かつその後約
１時間に亘って約２５０゜Ｃに維持されることを特徴と
する請求項１５に記載の方法。 - 【請求項１７】 前記第１の温度が約４００℃であり、 前記第２の温度が少なくとも２時間に亘って約２５０℃
に維持されることを特徴とする請求項１５に記載の方
法。 - 【請求項１８】 前記温度を約４００゜Ｃから約２５０
゜Ｃに急激に低下させることを特徴とする請求項１７に
記載の方法。 - 【請求項１９】 前記第１の温度を与える前記過程の後
であって前記第２の温度を与える前記過程の前に、前記
コンタクト構造に所定時間に亘って室温を与える過程を
更に含むことを特徴とする請求項１７に記載の方法。 - 【請求項２０】 前記第１の温度を与える前記過程の後
であって前記第２の温度を与える前記過程の前に、前記
コンタクト構造に所定の時間に亘って室温を与える過程
を更に含むことを特徴とする請求項１５に記載の方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/627,680 | 1990-12-14 | ||
| US7/627,680 | 1990-12-14 | ||
| US07/627,680 US5166095A (en) | 1990-12-14 | 1990-12-14 | Low contact resistance process |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06120165A JPH06120165A (ja) | 1994-04-28 |
| JP2724264B2 true JP2724264B2 (ja) | 1998-03-09 |
Family
ID=24515659
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3352103A Expired - Lifetime JP2724264B2 (ja) | 1990-12-14 | 1991-12-13 | 集積回路の接触抵抗低減方法と半導体へのオーミック金属コンタクト形成方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5166095A (ja) |
| JP (1) | JP2724264B2 (ja) |
| KR (1) | KR960000360B1 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5358574A (en) * | 1993-11-22 | 1994-10-25 | Midwest Research Institute | Dry texturing of solar cells |
| US5429985A (en) * | 1994-01-18 | 1995-07-04 | Midwest Research Institute | Fabrication of optically reflecting ohmic contacts for semiconductor devices |
| US5877087A (en) * | 1995-11-21 | 1999-03-02 | Applied Materials, Inc. | Low temperature integrated metallization process and apparatus |
| US5670432A (en) * | 1996-08-01 | 1997-09-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Thermal treatment to form a void free aluminum metal layer for a semiconductor device |
| US5897331A (en) * | 1996-11-08 | 1999-04-27 | Midwest Research Institute | High efficiency low cost thin film silicon solar cell design and method for making |
| US6322849B2 (en) | 1998-11-13 | 2001-11-27 | Symetrix Corporation | Recovery of electronic properties in hydrogen-damaged ferroelectrics by low-temperature annealing in an inert gas |
| US6855648B2 (en) * | 2003-06-20 | 2005-02-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of reducing stress migration in integrated circuits |
| KR101284475B1 (ko) * | 2005-11-22 | 2013-07-15 | 가부시끼가이샤 하이테크 시스템즈 | 반도체장치의 제조방법 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59217361A (ja) * | 1983-05-25 | 1984-12-07 | Hitachi Ltd | 半導体装置の製造法 |
| JPS59231836A (ja) * | 1983-06-14 | 1984-12-26 | Toshiba Corp | 多層構造アルミニウム層の形成方法 |
| JPS60225425A (ja) * | 1984-04-23 | 1985-11-09 | Seiko Instr & Electronics Ltd | 半導体装置の製造装置 |
| US4525221A (en) * | 1984-05-16 | 1985-06-25 | Rca Corporation | Alloying of aluminum metallization |
| EP0225224A3 (en) * | 1985-10-29 | 1987-11-19 | Thomson Components-Mostek Corporation | After oxide metal alloy process |
| US4968644A (en) * | 1986-06-16 | 1990-11-06 | At&T Bell Laboratories | Method for fabricating devices and devices formed thereby |
| US5019533A (en) * | 1989-05-26 | 1991-05-28 | The United States Of America As Represented By The Adminstrator Of The National Aeronautics And Space Administration | Thermal treatment of silicon integrated circuit chips to prevent and heal voids in aluminum metallization |
-
1990
- 1990-12-14 US US07/627,680 patent/US5166095A/en not_active Expired - Lifetime
-
1991
- 1991-10-10 KR KR1019910017719A patent/KR960000360B1/ko not_active IP Right Cessation
- 1991-12-13 JP JP3352103A patent/JP2724264B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR960000360B1 (ko) | 1996-01-05 |
| JPH06120165A (ja) | 1994-04-28 |
| US5166095A (en) | 1992-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7030451B2 (en) | Method and apparatus for performing nickel salicidation | |
| US6274447B1 (en) | Semiconductor device comprising a MOS element and a fabrication method thereof | |
| JP2891092B2 (ja) | 半導体装置の製造方法 | |
| US5940725A (en) | Semiconductor device with non-deposited barrier layer | |
| JPH0613403A (ja) | Ｍｏｓ集積回路上の自己整列珪化コバルト | |
| JPH0845875A (ja) | 半導体デバイスおよびその形成方法 | |
| JPH07161663A (ja) | 半導体装置の製造方法 | |
| US4871684A (en) | Self-aligned polysilicon emitter and contact structure for high performance bipolar transistors | |
| JPH0750276A (ja) | 異なる導電型の領域の間の接合に低抵抗コンタクトを製造する方法 | |
| EP0325328A1 (en) | A method of manufacturing a semiconductor device using sputter etching | |
| JP3234002B2 (ja) | 半導体装置の製造方法 | |
| JPH08330253A (ja) | ポリシリコン線上のシリサイドの形成方法 | |
| JP2724264B2 (ja) | 集積回路の接触抵抗低減方法と半導体へのオーミック金属コンタクト形成方法 | |
| US5858846A (en) | Salicide integration method | |
| JP2006508548A (ja) | ドープされたｈｉｇｈ−ｋサイドウォールスペーサを有す電界効果トランジスタのドレイン／ソース拡張構造 | |
| EP0392725B1 (en) | Method for fabricating integrated circuits with silicide | |
| JP3003796B2 (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JP2996188B2 (ja) | 半導体装置の製造方法 | |
| US6156649A (en) | Method of forming uniform sheet resistivity salicide | |
| KR20010015135A (ko) | 저온 계수 저항기 | |
| EP0535814A1 (en) | Integrated circuit transistor structure and method | |
| JPH08125182A (ja) | 半導体装置の製造方法 | |
| US20020000621A1 (en) | Enhancements to polysilicon gate | |
| JP3031294B2 (ja) | 半導体装置の製造方法 | |
| KR930011472B1 (ko) | Mos트랜지스터의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081128 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081128 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091128 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101128 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111128 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121128 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121128 Year of fee payment: 15 |