JPS62145774A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS62145774A JPS62145774A JP28543485A JP28543485A JPS62145774A JP S62145774 A JPS62145774 A JP S62145774A JP 28543485 A JP28543485 A JP 28543485A JP 28543485 A JP28543485 A JP 28543485A JP S62145774 A JPS62145774 A JP S62145774A
- Authority
- JP
- Japan
- Prior art keywords
- melting point
- point metal
- high melting
- layer
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の技術分野〕
本発明は、積層構造を有する高密度、高集積度の半導体
装置に係わり、特に上層と下層との配線層間接続の改良
をはかった半導体装置に関する。
装置に係わり、特に上層と下層との配線層間接続の改良
をはかった半導体装置に関する。
近年、半導体集積回路の高密度化に伴い、配線抵抗、配
線間コンタクト抵抗、配線と基板とのコンタクト抵抗等
の低減化が必要となっている。ま一方、配線材料として
は、熱的な安定性と電気；− ？的抵抗の低い性質から、高融点金属が有望視されたい
る。特に、上下シリコン配線同志を結線する）−合、立
体配線の抵抗を低減化するために、高融点金属を配線す
るのが効果的である。しかしながら、高融点金属の中で
シリコンとの反応温度が最も高いとされるタングステン
さえ、７００ ［”Ｃ］以上の加熱工程を通過させるこ
とにより、容易に珪化物反応が起こる。従って、第７図
（ａ）に示す如くシリコン層７１上の酸化膜７２に開口
した接続孔にタングステン７３を埋込んでも、熱工程で
タングステン７３が珪化物化することになり、同図（ｂ
）に示す如く珪化部形成に伴う体積変化のため、接続孔
を埋めることは極めて困難である。
線間コンタクト抵抗、配線と基板とのコンタクト抵抗等
の低減化が必要となっている。ま一方、配線材料として
は、熱的な安定性と電気；− ？的抵抗の低い性質から、高融点金属が有望視されたい
る。特に、上下シリコン配線同志を結線する）−合、立
体配線の抵抗を低減化するために、高融点金属を配線す
るのが効果的である。しかしながら、高融点金属の中で
シリコンとの反応温度が最も高いとされるタングステン
さえ、７００ ［”Ｃ］以上の加熱工程を通過させるこ
とにより、容易に珪化物反応が起こる。従って、第７図
（ａ）に示す如くシリコン層７１上の酸化膜７２に開口
した接続孔にタングステン７３を埋込んでも、熱工程で
タングステン７３が珪化物化することになり、同図（ｂ
）に示す如く珪化部形成に伴う体積変化のため、接続孔
を埋めることは極めて困難である。
即ち、珪化物化により形成されたタングステン珪化物７
４は、シリコン層７１の中に埋没するのである。また、
珪化物化することにより、タングステンの抵抗が１桁以
上も増加する等の問題があった。
４は、シリコン層７１の中に埋没するのである。また、
珪化物化することにより、タングステンの抵抗が１桁以
上も増加する等の問題があった。
上記の問題を解決する配線構造として、タングステンと
シリコン層との間に、例えばＴｔＮのよて用いた場合、
ボロンがＴｉＮに吸い出される現象のために、良好な抵
抗接触を得ることはできない。
シリコン層との間に、例えばＴｔＮのよて用いた場合、
ボロンがＴｉＮに吸い出される現象のために、良好な抵
抗接触を得ることはできない。
抵抗を増大させることなく、高融点金属を用いた立体配
線構造を実現することができ、高密度化及び高集積化に
適した半導体装置を提供することにある。
線構造を実現することができ、高密度化及び高集積化に
適した半導体装置を提供することにある。
〔発明の概要〕
本発明の骨子は、高融点金属に加え高温熱処理でも安定
な高融点金属窒化物を用いることにより高融点金属の珪
化物化を防止すると共に、高融点金属窒化物と半導体層
との門に高融点金属珪化物を介在させることによりＮ型
、Ｐ型いずれの半導体層とも良好な抵抗接触を得ること
にある。
な高融点金属窒化物を用いることにより高融点金属の珪
化物化を防止すると共に、高融点金属窒化物と半導体層
との門に高融点金属珪化物を介在させることによりＮ型
、Ｐ型いずれの半導体層とも良好な抵抗接触を得ること
にある。
即ち本発明は、絶縁層を介してシリコン等の半導体層を
積層し、それぞれの半導体層に所定の素子を形成した半
導体装置において、上下半導体層の配線層間接続に高融
点金属を用いると共に、該高融点金属と前記各半導体層
との接続部を高融点金属窒化物及び高融点金属珪化物の
２層構造にし、且つ前記高融点金属側に上記窒化物、前
記半導体層側に上記珪化物を形成するようにしたもので
ある。
積層し、それぞれの半導体層に所定の素子を形成した半
導体装置において、上下半導体層の配線層間接続に高融
点金属を用いると共に、該高融点金属と前記各半導体層
との接続部を高融点金属窒化物及び高融点金属珪化物の
２層構造にし、且つ前記高融点金属側に上記窒化物、前
記半導体層側に上記珪化物を形成するようにしたもので
ある。
−・〔発明の効果〕
、゛、。
゛、蝦木本発明よれば、上下層間の配線部のシリコン金
属窒化物は金属に比して極めて安定なものであり、半導
体製造工程における熱処理（１０００℃前後）でも珪化
物化しない。このため、シリコン層と接触しない高融点
金属が珪化物化することを未然に防止できる。また、窒
化物と半導体層との間に珪化物を介在させているので、
Ｐ、Ｎ型いずれの半導体層に対しても良好な低抵抗接触
が実現される。従って、低抵抗立体配線を実現すること
ができ、半導体装置の高密度化及び高集積化に極めて有
効である。
属窒化物は金属に比して極めて安定なものであり、半導
体製造工程における熱処理（１０００℃前後）でも珪化
物化しない。このため、シリコン層と接触しない高融点
金属が珪化物化することを未然に防止できる。また、窒
化物と半導体層との間に珪化物を介在させているので、
Ｐ、Ｎ型いずれの半導体層に対しても良好な低抵抗接触
が実現される。従って、低抵抗立体配線を実現すること
ができ、半導体装置の高密度化及び高集積化に極めて有
効である。
以下、本発明の詳細を図示の実施例によって説明する。
第１図は本発明の一実施例に係わる半導体装置の要部構
成を示す断面図である。図中１１はシリコン基板で、こ
の基板１１の表面には拡散層１２が選択形成されている
。シリコン基板１１上にはシリコン酸化膜１３を介して
シリコン層１９が形成され、このシリコン層１９の一部
に拡散層２０が形成されている。そして、上記拡散層１
２゜−２０との接続に、高融点金属［１１６，高融点金
属！珪化１１！１４．１８及び高融点金属窒化ＩＩＩ
５゜１１７の積層構造が用いられている。なお、図には
示さな、いが、シリコン基板１１及びシリコン層−１９
にはそれぞれ所定の素子が形成され、各素子の一部が拡
散層１２．２０にそれぞれ接続される一部 次に、上記
構造の半導体装置の製造方法についで説明する。
成を示す断面図である。図中１１はシリコン基板で、こ
の基板１１の表面には拡散層１２が選択形成されている
。シリコン基板１１上にはシリコン酸化膜１３を介して
シリコン層１９が形成され、このシリコン層１９の一部
に拡散層２０が形成されている。そして、上記拡散層１
２゜−２０との接続に、高融点金属［１１６，高融点金
属！珪化１１！１４．１８及び高融点金属窒化ＩＩＩ
５゜１１７の積層構造が用いられている。なお、図には
示さな、いが、シリコン基板１１及びシリコン層−１９
にはそれぞれ所定の素子が形成され、各素子の一部が拡
散層１２．２０にそれぞれ接続される一部 次に、上記
構造の半導体装置の製造方法についで説明する。
まず、第２図（ａ）に示す如く、面方位（１００）、比
抵抗５〜８［Ωｃｍ ：ｌのＰ型シリコン基板１１の表
面の所望領域に、加速電圧３０［ＫｅＶコで例えばＡｓ
＋を３Ｘ １０” ［ｃｍ’ ］−〇− イオン注入し、その後９００ ［’Ｃ］ 、３０分の熱
処理を行い、高濃度不純物拡散層１２を形成した。
抵抗５〜８［Ωｃｍ ：ｌのＰ型シリコン基板１１の表
面の所望領域に、加速電圧３０［ＫｅＶコで例えばＡｓ
＋を３Ｘ １０” ［ｃｍ’ ］−〇− イオン注入し、その後９００ ［’Ｃ］ 、３０分の熱
処理を行い、高濃度不純物拡散層１２を形成した。
続いて、ＬＰＣＶＤ法で基板１１上の全面に厚さ１．５
［μｍ］のシリコン酸化膜１３を堆積し、通常のフォト
リソグラフィとＲＩＥ技術により、０．７［μｍ口］の
コンタクトホール１３ａを形成した。
［μｍ］のシリコン酸化膜１３を堆積し、通常のフォト
リソグラフィとＲＩＥ技術により、０．７［μｍ口］の
コンタクトホール１３ａを形成した。
次いで、第２図（ｂ）に示す如くコンタクトホール１３
ａの底部に、厚さ２００ ［人コのＴｉＳｉ２膜１４及
び厚さ２０００ ［大コのＴｉＮ膜１５を上記類に形成
した。
ａの底部に、厚さ２００ ［人コのＴｉＳｉ２膜１４及
び厚さ２０００ ［大コのＴｉＮ膜１５を上記類に形成
した。
、・１３ａの中にタングステン膜１６が埋込み形成され
た。なお、上記エッチバックは、コンタクトホ、“−ル
１３ａ内のタングステン膜１６の表面がシリコン酸化膜
１３の表面より僅かに低くなる程度とした。
た。なお、上記エッチバックは、コンタクトホ、“−ル
１３ａ内のタングステン膜１６の表面がシリコン酸化膜
１３の表面より僅かに低くなる程度とした。
次いで、第２図（ｄ）に示す如く、コンタクトホール’
１３ａ内に再びＴｉＮ膜１７及びｔ 、〜、Ｔ ｉ Ｓ ’Ｉ ２膜１８を形成し、タングス
テン膜１６をＴｉＮ、ＴｉＳｉ２の２層で挟んだサンド
インチ構造を形成した。
１３ａ内に再びＴｉＮ膜１７及びｔ 、〜、Ｔ ｉ Ｓ ’Ｉ ２膜１８を形成し、タングス
テン膜１６をＴｉＮ、ＴｉＳｉ２の２層で挟んだサンド
インチ構造を形成した。
次いで、全面に厚さ０．３［μｍ］のシリコン層１９を
ＬＰＣＶＤ法で被着し、電子ビームアニールにより再結
晶化し、前記拡散層２０を形成すべき部分に加速電圧４
０ ［ＫｅｉＶ］でＡｓ＋をｌＸｌ０” ’ Ｅｃｍ
４］イオン注入し、さらに縦型配線近傍に加速電圧８０
［ＫｅＶ］でＡｓ＋を３Ｘ １０” ［ｃｔｎ４］
イオン注入した。その後、９００’［℃］、３０分の熱
処理を行い、高濃度不純物拡散層２０を形成することに
よって、前記第１図に示す構造が実現されることになる
。
ＬＰＣＶＤ法で被着し、電子ビームアニールにより再結
晶化し、前記拡散層２０を形成すべき部分に加速電圧４
０ ［ＫｅｉＶ］でＡｓ＋をｌＸｌ０” ’ Ｅｃｍ
４］イオン注入し、さらに縦型配線近傍に加速電圧８０
［ＫｅＶ］でＡｓ＋を３Ｘ １０” ［ｃｔｎ４］
イオン注入した。その後、９００’［℃］、３０分の熱
処理を行い、高濃度不純物拡散層２０を形成することに
よって、前記第１図に示す構造が実現されることになる
。
３応を起こさず、比抵抗１０４ ［μΩα］は保たれる
ことが明らかになった。また、電極とシリコン」ヒ膜１
４．１８）とのコンタクト特性はＰ、Ｎ型いアずれに対
しても良好であり、接触抵抗は！５Ｘ１０−Ｔ〜１Ｘ１
０−６ ［ΩＣｌ１２］と低抵抗であった。
ことが明らかになった。また、電極とシリコン」ヒ膜１
４．１８）とのコンタクト特性はＰ、Ｎ型いアずれに対
しても良好であり、接触抵抗は！５Ｘ１０−Ｔ〜１Ｘ１
０−６ ［ΩＣｌ１２］と低抵抗であった。
、、・；。
−１このように本実施例によれば、上下シリコン層１１
．１９の拡散層１２．２０間の接続にタングステン膜１
６をＴｉＳｉ２．ＴｉＮＩ！１４．１５（１８，１７）
で挟んだサンドインチ構造を用いることにより、タング
ステン膜１５の珪化物化を防止することができる。また
、ＴｉＮと半導体層との間にＴｉ５１２を介在させてい
るので、接触抵抗を十分に小さくすることができる。即
ち、タングステン等の高融点金属を用いた低抵抗の立体
配線構造を実現でき、半導体装置の高密度化及び高集積
化に極めて有効である。
．１９の拡散層１２．２０間の接続にタングステン膜１
６をＴｉＳｉ２．ＴｉＮＩ！１４．１５（１８，１７）
で挟んだサンドインチ構造を用いることにより、タング
ステン膜１５の珪化物化を防止することができる。また
、ＴｉＮと半導体層との間にＴｉ５１２を介在させてい
るので、接触抵抗を十分に小さくすることができる。即
ち、タングステン等の高融点金属を用いた低抵抗の立体
配線構造を実現でき、半導体装置の高密度化及び高集積
化に極めて有効である。
第３図乃至第６図はそれぞれ本発明の他の実施例を示す
断面図である。
断面図である。
第３図は、前記第１図における高融点金属珪化−〇−
膜１４．高融点金属窒化膜１５の埋込みの代りに、シリ
コン酸化膜３３に予め設けたコンタクトホールに対し、
高融点金属珪化膜３４．高融点金属窒化、膜３５のパッ
ドを形成したものである。即ち、前記シリコン酸化ｌ１
１３を形成する前に、薄いシリコン酸化膜３３を形成し
、この酸化Ｉ！３３にコンタクトホールを形成する。そ
して、全面に高融５点金属珪化膜３４及び高融点金属窒
化［１３５を堆積したのちバターニングすることによっ
て、上記コンタクトホールなカバーするようにしたもの
で・１ ゛ある。さらに、上側の高融点金属窒化膜３７及び高融
点金属珪化膜３８も同様に、全面に形成した後、バター
ニングしている。この場合、前記珪化膜１４．１８及び
窒化膜１５．１７の形成に対し、珪化膜３４．３８及び
窒化膜３５．３７の形成が極めて容易になる。
コン酸化膜３３に予め設けたコンタクトホールに対し、
高融点金属珪化膜３４．高融点金属窒化、膜３５のパッ
ドを形成したものである。即ち、前記シリコン酸化ｌ１
１３を形成する前に、薄いシリコン酸化膜３３を形成し
、この酸化Ｉ！３３にコンタクトホールを形成する。そ
して、全面に高融５点金属珪化膜３４及び高融点金属窒
化［１３５を堆積したのちバターニングすることによっ
て、上記コンタクトホールなカバーするようにしたもの
で・１ ゛ある。さらに、上側の高融点金属窒化膜３７及び高融
点金属珪化膜３８も同様に、全面に形成した後、バター
ニングしている。この場合、前記珪化膜１４．１８及び
窒化膜１５．１７の形成に対し、珪化膜３４．３８及び
窒化膜３５．３７の形成が極めて容易になる。
第４図は、下層素子に対する配線層４２（高濃度不純物
拡散シリコン膜）上に、高融点金属珪化膜４４及び高融
点金属窒化膜４５を堆積した複合配線層と、上層シリコ
ン層１９に形成された高濃度不純物拡散層２０とを結線
する際に、高融点金属膜１６の埋込みと前記窒化膜１７
及び珪化膜１８とを配線として用いたものである。この
場合、実質的に上層と下層とは、第１図の埋込み配線構
造と同様な積層構造で接続される。
拡散シリコン膜）上に、高融点金属珪化膜４４及び高融
点金属窒化膜４５を堆積した複合配線層と、上層シリコ
ン層１９に形成された高濃度不純物拡散層２０とを結線
する際に、高融点金属膜１６の埋込みと前記窒化膜１７
及び珪化膜１８とを配線として用いたものである。この
場合、実質的に上層と下層とは、第１図の埋込み配線構
造と同様な積層構造で接続される。
第５図は、接続すべき拡散層（配線層）１２゜２０が上
下に重なっていないとき、中間層として１属膜５６を横
方向に配設して上下層の接続をとる〆ようにしたもので
ある。
下に重なっていないとき、中間層として１属膜５６を横
方向に配設して上下層の接続をとる〆ようにしたもので
ある。
一第６図は、上層側の半導体層を形成した後に、上下の
接続をはかるようにした例である。なお、図中６１はフ
ィールド酸化膜、６２．６３はシリコン酸化膜をそれぞ
れ示している。
接続をはかるようにした例である。なお、図中６１はフ
ィールド酸化膜、６２．６３はシリコン酸化膜をそれぞ
れ示している。
上記第３図乃至第６図のいずれの実施例においても、接
続すべき拡散層（配線層）間に高融点金属膜を高融点金
属の珪化膜及び窒化膜で挟んだサンドイッチ構造を用い
ているので、前記第１図及び第２図に示した実施例と同
様の効果が得られる。
続すべき拡散層（配線層）間に高融点金属膜を高融点金
属の珪化膜及び窒化膜で挟んだサンドイッチ構造を用い
ているので、前記第１図及び第２図に示した実施例と同
様の効果が得られる。
なお、本発明は上述した各実施例に限定されるものでは
ない。例えば、前記積層構造におけるシリコンと接触す
る高融点金属珪化物膜としては、ＴｉＳｉ２以外にｚｒ
ｓ ｉ２ 、ＨｆＳ ｉ２を用いることができ、さらに
上下の金属珪化物膜として異なる金属を用いてもよい。
ない。例えば、前記積層構造におけるシリコンと接触す
る高融点金属珪化物膜としては、ＴｉＳｉ２以外にｚｒ
ｓ ｉ２ 、ＨｆＳ ｉ２を用いることができ、さらに
上下の金属珪化物膜として異なる金属を用いてもよい。
また、前記高融点金属窒化物膜としては、ＴｉＮ以外に
ＺｒＮ。
ＺｒＮ。
ＨｆＮを用いることができ、さらに上下の金属窒化物膜
として異なる金属を用いてもよい。また、中間層として
の高融点金属は、Ｗ以外にＭｏ或いはこれらの合金であ
ってもよい。また、高融産金、讐膜を高融点金属窒化膜
及び高融点金属珪化膜で挟んだ積層構造の製造方法は、
前記第２図に何等）゛１限定されるものではなく、仕様
に応じて適宜変更可能である。その他、本発明の要旨を
逸脱しない範囲で、種々変形して実施することができる
。
として異なる金属を用いてもよい。また、中間層として
の高融点金属は、Ｗ以外にＭｏ或いはこれらの合金であ
ってもよい。また、高融産金、讐膜を高融点金属窒化膜
及び高融点金属珪化膜で挟んだ積層構造の製造方法は、
前記第２図に何等）゛１限定されるものではなく、仕様
に応じて適宜変更可能である。その他、本発明の要旨を
逸脱しない範囲で、種々変形して実施することができる
。
１第１図は本発明の一実施例に係わる半導体装置の概略
構造を示す断面図、第２図（ａ）〜（ｄ）は上記半導体
装置の製造工程を示す断面図、第３図乃至第６図はそれ
ぞれ他の実施例を示す断面図、゛第７図（ａ）（ｂ）は
従来装置の問題点を説明す１“′乞だめの断面図である
。 ）・ １１・・・シリコン基板、１２．２０．４２・・・高濃
度不純物拡散層、１３．３３，６２．６３・・・シリコ
ン酸化膜、１４，１８．３４．３８．４４・・・ＴｉＳ
２膜（高融点金属珪化膜）、１５．１７゜３５．３７．
４５・・・Ｔ ｉ Ｎｉｌ （高融点金属窒化膜）、１
６．５６・・・タングステン膜（高融点金属膜）、１９
・・・シリコン層、６１・・・フィールド酸化膜。 出願人 工業技術院長 等々力 達 第１図 第２図 へ■０のＰｒ の−Ｐ箇■２
構造を示す断面図、第２図（ａ）〜（ｄ）は上記半導体
装置の製造工程を示す断面図、第３図乃至第６図はそれ
ぞれ他の実施例を示す断面図、゛第７図（ａ）（ｂ）は
従来装置の問題点を説明す１“′乞だめの断面図である
。 ）・ １１・・・シリコン基板、１２．２０．４２・・・高濃
度不純物拡散層、１３．３３，６２．６３・・・シリコ
ン酸化膜、１４，１８．３４．３８．４４・・・ＴｉＳ
２膜（高融点金属珪化膜）、１５．１７゜３５．３７．
４５・・・Ｔ ｉ Ｎｉｌ （高融点金属窒化膜）、１
６．５６・・・タングステン膜（高融点金属膜）、１９
・・・シリコン層、６１・・・フィールド酸化膜。 出願人 工業技術院長 等々力 達 第１図 第２図 へ■０のＰｒ の−Ｐ箇■２
Claims (3)
- （１）絶縁層を介して半導体層を積層し、それぞれの半
導体層に所定の素子を形成した半導体装置において、上
下半導体層の配線層間接続に高融点金属を用いると共に
、該高融点金属と前記各半導体１層との接続部を高融点
金属窒化物及び高融点金属珪化物の２層構造とし、且つ
前記高融点金属側に上記窒化物、前記半導体層側に上記
珪化物を形成してなることを特徴とする半導体装置。 - （２）前記接続部以外の高融点金属はＭｏ、Ｗ或いはこ
れらの合金であり、前記接続部の高融点金属窒化物はＴ
ｉＮ、ＺｒＮ或いはＨｆＮであり、前記接続部の高融点
金属珪化物はＴｉＳｉ＿２、ＺｒＳｉ＿２或いはＨｆＳ
ｉ＿２であることを特徴とする特許請求の範囲第１項記
載の半導体装置。 - （３）前記各半導体層は、シリコンであることを特徴と
する特許請求の範囲第１項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28543485A JPS62145774A (ja) | 1985-12-20 | 1985-12-20 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28543485A JPS62145774A (ja) | 1985-12-20 | 1985-12-20 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62145774A true JPS62145774A (ja) | 1987-06-29 |
Family
ID=17691471
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28543485A Pending JPS62145774A (ja) | 1985-12-20 | 1985-12-20 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62145774A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0228320A (ja) * | 1988-04-06 | 1990-01-30 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH0266940A (ja) * | 1988-07-11 | 1990-03-07 | Samsung Electron Co Ltd | 半導体装置の金属配線膜の塗布方法 |
| JPH0283978A (ja) * | 1988-09-20 | 1990-03-26 | Nec Corp | 半導体装置 |
| JPH02163939A (ja) * | 1988-10-06 | 1990-06-25 | Microelectron Center Of North Carolina | 集積回路の金属化法 |
| JPH03153025A (ja) * | 1989-11-10 | 1991-07-01 | Toshiba Corp | コンタクトの形成方法 |
| US5089881A (en) * | 1988-11-03 | 1992-02-18 | Micro Substrates, Inc. | Fine-pitch chip carrier |
| US5191405A (en) * | 1988-12-23 | 1993-03-02 | Matsushita Electric Industrial Co., Ltd. | Three-dimensional stacked lsi |
| US6107687A (en) * | 1997-03-18 | 2000-08-22 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having interconnection and adhesion layers |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5893270A (ja) * | 1981-11-30 | 1983-06-02 | Toshiba Corp | 半導体装置の製造方法 |
| JPS5898963A (ja) * | 1981-12-09 | 1983-06-13 | Nec Corp | 半導体装置 |
-
1985
- 1985-12-20 JP JP28543485A patent/JPS62145774A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5893270A (ja) * | 1981-11-30 | 1983-06-02 | Toshiba Corp | 半導体装置の製造方法 |
| JPS5898963A (ja) * | 1981-12-09 | 1983-06-13 | Nec Corp | 半導体装置 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0228320A (ja) * | 1988-04-06 | 1990-01-30 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH0266940A (ja) * | 1988-07-11 | 1990-03-07 | Samsung Electron Co Ltd | 半導体装置の金属配線膜の塗布方法 |
| JPH0283978A (ja) * | 1988-09-20 | 1990-03-26 | Nec Corp | 半導体装置 |
| JPH02163939A (ja) * | 1988-10-06 | 1990-06-25 | Microelectron Center Of North Carolina | 集積回路の金属化法 |
| US5089881A (en) * | 1988-11-03 | 1992-02-18 | Micro Substrates, Inc. | Fine-pitch chip carrier |
| US5191405A (en) * | 1988-12-23 | 1993-03-02 | Matsushita Electric Industrial Co., Ltd. | Three-dimensional stacked lsi |
| JPH03153025A (ja) * | 1989-11-10 | 1991-07-01 | Toshiba Corp | コンタクトの形成方法 |
| US6107687A (en) * | 1997-03-18 | 2000-08-22 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having interconnection and adhesion layers |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS592352A (ja) | 半導体装置の製造方法 | |
| JPS59207672A (ja) | 太陽電池およびその製造法 | |
| JPS62145774A (ja) | 半導体装置 | |
| JPS61144872A (ja) | 半導体装置 | |
| JPH07130682A (ja) | 半導体装置の製造方法 | |
| JPH0422339B2 (ja) | ||
| JPH0258259A (ja) | 半導体装置の製造方法 | |
| JPH0290668A (ja) | 半導体装置 | |
| JPH0387061A (ja) | 半導体装置 | |
| JPH02170424A (ja) | 半導体装置の製造方法 | |
| JPH05121727A (ja) | 半導体装置及びその製造方法 | |
| JPH02148821A (ja) | 接着半導体基板 | |
| JPH02210833A (ja) | 半導体装置の製造方法 | |
| JP3038875B2 (ja) | 半導体装置の製造方法 | |
| JPH05217940A (ja) | 半導体装置の製造方法 | |
| JPH05251384A (ja) | 半導体装置及びその製造方法 | |
| JPH0235769A (ja) | 半導体装置 | |
| JPH02284424A (ja) | 半導体装置の製造方法 | |
| JPS6362228A (ja) | 半導体装置の製造方法 | |
| JPS62190743A (ja) | 垂直配線の形成方法 | |
| JPS5975646A (ja) | 半導体装置の製造方法 | |
| JPH02308564A (ja) | 半導体装置及びその製造方法 | |
| JPH03280423A (ja) | 配線形成方法 | |
| JPH02159755A (ja) | 半導体装置の製造方法 | |
| JPH04154149A (ja) | 半導体装置 |