JPS6362228A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS6362228A
JPS6362228A JP20610486A JP20610486A JPS6362228A JP S6362228 A JPS6362228 A JP S6362228A JP 20610486 A JP20610486 A JP 20610486A JP 20610486 A JP20610486 A JP 20610486A JP S6362228 A JPS6362228 A JP S6362228A
Authority
JP
Japan
Prior art keywords
film
point metal
melting point
high melting
metal nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP20610486A
Other languages
English (en)
Other versions
JPH07111961B2 (ja
Inventor
Kyoichi Suguro
恭一 須黒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP20610486A priority Critical patent/JPH07111961B2/ja
Publication of JPS6362228A publication Critical patent/JPS6362228A/ja
Publication of JPH07111961B2 publication Critical patent/JPH07111961B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、半導体装置の製造方法に係わり、特に配線層
接続の改良をはかった半導体装置の製造方法に関する。
(従来の技術) 近年、半導体集積回路の高密度化に伴い、配線抵抗、配
線間コンタクト抵抗、配線と基板とのコンタクト抵抗等
の低減が必要となっている。また、上層に抵抗として半
導体配線を引き回すことも、例えば抵抗負荷型メモリ 
(スタティックRAM)のC−MOS回路等では重要と
なっている。
一方、配線材料としては、熱的な安定性と電気的抵抗の
低い性質から、高融点金属が有望視されている。特に、
絶縁膜に設けた接続孔を介してシリコン層に接続する場
合、配線の抵抗を低減化するために、高融点金属を配線
するのが効果的である。しかしながら、高融点金属の中
でシリコンとの反応温度が最も高いとされるタングステ
ンさえ、700[”01以上の加熱工程を通過させるこ
とにより、容品に硅化物反応が起こる。従って、第3図
(a)に示す如くシリコン層31上の酸化膜32に開口
した接続孔にタングステン33を埋込んでも、熱工程で
タングステン33が硅化物化することになり、同図(b
)に示す如く硅化物形成に伴う体積変化のため、接続孔
を埋めることは極めて困難である。即ち、硅化物化によ
り形成されたタングステン硅化物34は、シリコン層3
1の中に埋没するのである。また、硅化物化することに
より、タングステンの抵抗が1桁以上も増加する等の問
題があった。
(発明が解決しようとする問題点) このように従来、配線層として高融点金属を用いると、
該金属のシリコンとの接触部における硅化物化により抵
抗が増大する等の問題があった。
また、高融点金属とシリコンとの接触部に金属窒化物を
用いると熱的に安定となるが、この場合窒化物とシリコ
ンとの電気的接触抵抗の増大を招くことになる。
本発明は上記事情を考慮してなされたもので、その目的
とするところは、高融点金属膜からなる配線層の硅化物
化を防止することができ、且つ金属窒化物と半導体との
電気的接触抵抗の低減をはかり得、高密度化及び高集積
化に適した半導体装置の製造方法を提供することにある
[発明の構成] (問題点を解決するための手段) 本発明の骨子は、高融点金属に加えて、半導体層と高温
熱処理でも安定な高融点金属窒化物を用いることにより
、高融点金属の硅化物化を防止し、且つ金属窒化物の半
導体層との接触部における電気抵抗を低減することにあ
る。
即ち本発明は、配線層として高融点金属膜を用い、且つ
該高融点金属膜と半導体層との接続部を高融点金属窒化
物膜で形成してなる半導体装置の製造方法において、前
記半導体層の前記配線層と接続すべき部分を露出させた
のち、少なくとも露出した半導体層上に前記高融点金属
窒化物膜を形成し、次いでこの高融点金属窒化物膜に所
望の不純物イオンを注入し、しがるのち前記高融点金属
膜を形成するようにした方法である。
(作用) 上記方法であれば、シリコン−と接触する部分が高融点
金属窒化物で形成されており、この金属窒化物は上層の
金属及び下層の半導体層と熱的に安定である。このため
、LOOO[’C]前後の熱処理でも、上層の金属の硅
化物化が防止されることになる。また、不純物イオン注
入により、窒化物/半導体層間の絶縁性障壁を破壊し、
界面の不純物濃度を高めることによって、窒化物と半導
体層とのコンタクト特性を著しく改善せしめることがで
きる。従って、低抵抗配線を実現でき、半導体装置の高
密度化及び高集積化に有効である。
(実施例) 以下、本発明の詳細を図示の実施例によって説明する。
第1図(a)〜(d)は本発明の一実施例方法に係わる
半導体装置製造工程を示す断面図である。まず、第1図
(a)に示す如く、面方位(100)。
比抵抗4〜6[Ωα]のN型シリコン基板11に約80
00 [人]の素子分離用酸化膜12を形成する。
続いて、素子形成領域の一部に硼素(B+)を30[K
eV ] テ5 X 1015[c11°2]イオン注
入し、900[”C] 、 30分の熱処理を行い、p
十型拡散層13を形成した。次いで第1図(b)に示す
如く、LP−CVD法で全面に約0.a [u mコの
5i02膜14を形成し、約7000〜8000 [人
]の寸法のコンタクトホールを開口した。
次いで、窒素とアルゴンとの混合ガス雰囲気中(圧力5
 X 1O−3Torr)で、Tiターゲットを反応性
スパッタリングすることにより、第1図(e)に示す如
く全面に約1000 [人]のTiN膜(高融点金属窒
化物膜)15を形成する。その後、硼素を50 [Ke
V ] テ5 x 1015[cll−21イオン注入
した。
このとき、硼素の注入分布はTiN/Si界面付近17
に濃度ピークを持つように分布し、界面での硼素濃度は
6.5X 102°[CM−2]となる。なお、このイ
オン注入によりTiN/Si界面に存在する自然酸化膜
が破壊され、界面の不純物濃度が十分高いものとなる。
次イテ、第1図(d) +:示す如く、LP−CVD法
でTiN膜1膜上5上000 r人]のW膜(高融点金
属膜)18を形成した。このとき、ガスとしては6弗化
タングステンと水素数ガスとを用い、基板温度を500
[’C]とした。これ以降は、通常のフォトリソグラフ
ィと反応性イオンエツチングにより、W膜18及びTi
N膜15をパターニングすることにより、所望の配線パ
ターンが形成される。
かくして形成された半導体装置においては、TiN膜1
5及びW膜18からなる配線層の抵抗が十分小さく、良
好な配線特性を示した。また、配線層とシリコンとの接
続部においてW膜18が硅化物化する等の不都合もなく
、配線層とシリコンとのコンタクト特性も十分小さいも
のであった。
第2図は、TiN膜1膜上5上のイオン注入工程を行わ
ない従来例(図中・印で示す)と本実施例(図中O印で
示す)のようにイオン注入を行った場合における、比接
触抵抗の熱処理温度依存性を示す特性図である。なお、
熱処理時間は30分とした。TIN/Si接触抵抗値は
、例えば900[’C] 、 30分の熱処理後、従来
の I X 10−’[ΩcM2]から2 X 10−
6[Ωn2]と約2桁の減少を示した。N”−3iに対
する同様な実験結果は、やはり1桁の接触抵抗が減少し
、5 X 10−7[Ωn2]と云う低抵抗値が得られ
た。
このように本実施例方法によれば、高融点金属からなる
配線層のシリコンと接触する部分を高融点金属の窒化物
としているので、W膜18が熱処理により硅化物化し抵
抗増大を招く等の不都合を未然に防止することができる
。さらに、TiN膜15を形成したのちに該膜15にイ
オン注入しているので、TiN/Si界面における自然
酸化膜を破壊し該界面における不純物濃度を十分高める
ことができ、TiNとSiとのコンタクト抵抗を小さく
することができる。このため、配線層の低抵抗化及び配
線層とシリコンとのコンタクト抵抗の低減をはかること
ができ、良好な配線層を実現することができる。従って
、半導体装置の高密度化及び高集積化に寄与することが
でき、今後の半導体装置製造に絶大なる効果を発揮する
なお、本発明は上述した実施例方法に限定されるもので
はない。例えば、前記高融点金属膜としてはWに限らず
、Cr、Mo或いはこれらを含む合金を用いることがで
きる。さらに、前記高融点金属窒化物膜としてはTiN
に限らず、Cr。
Mo、W、V、Nb、Ta、Z r或いはHfの窒化物
を用いることが可能である。但し、高融点金属窒化物膜
としては、上記高融点金属膜を形成する高融点金属の窒
化物と比べて所定の熱処理温度における窒化による自由
エネルギー低下が大きいものが望ましい。
また、高融点金属窒化物膜は前記第1図(c)に示す如
く全面に形成する必要はなく、下地シリコンとの接触部
のみに形成してもよい。この手段としては、第1図(C
)に示す状態から絶縁膜上の高融点金属窒化物膜を選択
エツチングすればよい。
さらに、選択成長法等により、下地シリコンの露出した
部分のみに高融点金属窒化物膜を形成するようにしても
よい。また、イオン注入するイオンf・Fは、配線層と
接続されるシリコン層の導電型等に応じて適宜変更可能
である。その他、本発明の要旨を逸脱しない範囲で種々
変形して実施することができる。
[発明の効果] 以上詳述したように本発明によれば、高融点金属からな
る配線層の半導体層と接触する部分を高融点金属窒化物
膜とすることにより、高融点金属膜の硅化物化を防止す
ることができる。しかも、高融点金属窒化物膜を形成し
た後に、護膜にイオン注入しているので、窒化物膜と半
導体層との界面におけるコンタクト抵抗の低減をはかる
ことができる。従って、配線層の低抵抗化及び配線層と
半導体層とのコンタクト抵抗の低減をはかることができ
、半導体装置の高密度化及び高集積化に有効である。
【図面の簡単な説明】
第1図(a)〜(d)は本発明の一実施例方法に係わる
半導体装置製造工程を示す断面図、第2図は上記実施例
の作用を説明するためのもので熱処理温度に対する比接
触抵抗の変化を示す特性図、第3図(a) (b)は従
来の問題点を説明するための断面図である。 11・・・シリコン基板、12・・・素子分離用酸化膜
、13・・・不純物拡散層、 14・・・酸化膜(層間
絶縁膜)、15・・・TiN膜(高融点金属窒化物膜)
、16・・・不純物イオン、17・・・不純物注入分布
のピーク部、18・・・W膜(高融点金属膜)。

Claims (5)

    【特許請求の範囲】
  1. (1)配線層として高融点金属膜を用い、且つ該高融点
    金属膜と半導体層との接続部を高融点金属窒化物膜で形
    成してなる半導体装置の製造方法において、前記半導体
    層の前記配線層と接続すべき部分を露出せしめる工程と
    、次いで少なくとも上記露出した半導体層上に前記高融
    点金属窒化物膜を形成する工程と、次いで上記高融点金
    属窒化物膜に所望の不純物イオンを注入する工程と、次
    いで前記高融点金属膜を形成する工程とを含むことを特
    徴とする半導体装置の製造方法。
  2. (2)前記高融点金属膜はCr、Mo、W、或いはこれ
    らを含む合金であり、前記高融点金属窒化物膜は上記高
    融点金属膜を形成する高融点金属の窒化物と比べて所定
    の熱処理温度における窒化による自由エネルギー低下が
    大きいことを特徴とする特許請求の範囲第1項記載の半
    導体装置の製造方法。
  3. (3)前記高融点金属窒化物膜は、Cr、Mo、W、V
    、Nb、Ta、Ti、Zr或いはHfの窒化物であるこ
    とを特徴とする特許請求の範囲第1項記載の半導体装置
    の製造方法。
  4. (4)前記イオン注入する工程として、前記高融点金属
    窒化物膜と半導体層との界面に不純物濃度のピークが生
    じるように加速電圧を設定したことを特徴とする特許請
    求の範囲第1項記載の半導体装置の製造方法。
  5. (5)前記イオン注入する不純物として、前記配線層と
    接続される半導体層の導電型と同じ導電型の不純物を用
    いたことを特徴とする特許請求の範囲第1項記載の半導
    体装置の製造方法。
JP20610486A 1986-09-02 1986-09-02 半導体装置の製造方法 Expired - Lifetime JPH07111961B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20610486A JPH07111961B2 (ja) 1986-09-02 1986-09-02 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20610486A JPH07111961B2 (ja) 1986-09-02 1986-09-02 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS6362228A true JPS6362228A (ja) 1988-03-18
JPH07111961B2 JPH07111961B2 (ja) 1995-11-29

Family

ID=16517866

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20610486A Expired - Lifetime JPH07111961B2 (ja) 1986-09-02 1986-09-02 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH07111961B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5187120A (en) * 1992-08-24 1993-02-16 Hewlett-Packard Company Selective deposition of metal on metal nitride to form interconnect

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5187120A (en) * 1992-08-24 1993-02-16 Hewlett-Packard Company Selective deposition of metal on metal nitride to form interconnect

Also Published As

Publication number Publication date
JPH07111961B2 (ja) 1995-11-29

Similar Documents

Publication Publication Date Title
TWI283891B (en) Passive device and method for forming the same
US4389257A (en) Fabrication method for high conductivity, void-free polysilicon-silicide integrated circuit electrodes
JPS6173370A (ja) 半導体装置及びその製造方法
EP0077813B1 (en) Low resistivity composite metallization for semiconductor devices and method therefor
JPS61226959A (ja) 半導体装置およびその製造方法
JPH11195711A (ja) 半導体装置およびその製造方法
JPH0750276A (ja) 異なる導電型の領域の間の接合に低抵抗コンタクトを製造する方法
JPS61263159A (ja) 集積回路用の高温相互接続方式
EP0807967B1 (en) Diffused titanium resistor and method for fabricating same
JP2000133714A (ja) 集積回路の銅メタライゼ―ションのための拡散障壁体の製造法
US6667523B2 (en) Highly linear integrated resistive contact
JPS6362228A (ja) 半導体装置の製造方法
JPS6079721A (ja) 半導体構造体の形成方法
US5179434A (en) Semiconductor device and manufacturing method thereof
JPH02170424A (ja) 半導体装置の製造方法
JPS6044823B2 (ja) 半導体装置の製造方法
JP3111516B2 (ja) 半導体装置及びその製造方法
JPS6235538A (ja) 半導体装置
JPH0590412A (ja) 半導体装置及びその製造方法
JP2576175B2 (ja) ポリサイド配線層の形成方法
JP3488254B2 (ja) プラグイン縦配線の形成方法
JPH02203565A (ja) 半導体装置及びその製造方法
JPH02210833A (ja) 半導体装置の製造方法
JPS62200747A (ja) 半導体装置の製造方法
JPH02110933A (ja) 配線構造とその形成方法