JPH01136352A - 半導体装置の配線形成方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明はアルミニウム合金膜を含む積層体により複数個
の半導体素子を接続する配線を形成する半導体装置の配
線形成方法に関する。

［従来の技術］ 半導体装置の各素子を構成する拡散層の浅接合化が進め
られているため、アルミニウム合金単層の配線では接合
がアルミニウムにより破壊されやすくなっている。この
ため、従来、半導体装置の配線をチタニウム層、窒化チ
タニウム層及びアルミニウム合金膜の３層構造にしてい
る。

第３図は、従来の半導体装置の配線を示す断面図である
。半導体基板２１にはＮ＋拡散層２２が形成されており
、半導体基板２１の表面上に形成されたシリコン酸化膜
２３に設けられたコンタクトホールを介して配線とＮ＋
拡散層２２とが接続されている。

この配線においては、シリコン基板２１とアルミニウム
合金膜２６との間に、シリコンとアルミニウムとの相互
拡散を防止するために、窒化チタニウム層２５が形成さ
れている。また、配線とシリコン基板２１との接触抵抗
を低下させるために、シリコン基板２１と窒化チタニウ
ム層２５との間にチタニウム層２４を形成している。従
って、従来の半導体装置の配線は下層から順にチタニウ
ム層２４、窒化チタニウム層２５及びアルミニウム合金
膜２６が積層された３層構造を有している。

［発明が解決しようとする問題点］ ところで、上述した従来の半導体装置の配線形成方法に
おいては、各層を形成した後、半導体素子の拡散層と配
線との接続を確実にし、半導体素子の安定化を図るため
に、４００乃至５５０℃の温度に１０乃至３０分間加熱
することにより熱処理がなされる。また、半導体装置の
組立工程においても、同程度の熱処理が加えられること
がある。

しかしながら、このような熱処理によりシリコン基板２
１とチタニウム層２４との間のシリサイド反応が進行し
てしまうという問題点がある。しかも、このシリサイド
反応はコンタクト部の全面に亘って均一に進行するわけ
ではなく、局所的に反応が速く進むため、Ｎ十拡散層２
の深さが０．１μｍ以下と極めて浅い超浅接合の場合に
は、第３図に示すように、接合が破壊されてしまうとい
う欠点を有する。

本発明はかかる問題点に鑑みてなされたものであって、
拡散層が極めて浅い超浅接合の場合にも接合破壊が生じ
ることなく確実に素子間を接続することができる半導体
装置の配線形成方法を提供することを目的とする。

［問題点を解決するための手段］ 本発明に係る半導体装置の配線形成方法は、半導体基板
に形成された複数個の半導体素子を接続する配線を形成
する半導体装置の配線形成方法において、半導体素子上
にチタニウム第１層、シリコン第２層及び窒化チタニウ
ム第３層を順次積層形成する工程と、この積層体上にア
ルミニウム膜を被着する工程と、を有することを特徴と
する。

［作用コ 本発明においては、先ず、半導体素子上にチタニウム第
１層を形成し、この第１層上にシリコン第２層及び窒化
チタニウム第３層を順次形成する。

次いで、この積層体上にアルミニウム合金膜を被着する
。従って、配線は、チタニウム第１層、シリコン第２層
、窒化チタニウム第３層及びアルミニウム合金膜がこの
原に形成これた４層構造を有する。

このような構造においては、各層の形成後に、半導体素
子と配線との接続を確実にすると共に、素子の安定化を
図るなめに熱処理した場合に、第１Ｉ！ｌのチタニウム
は、基板のシリコンの替わりに、第２層シリコンと優先
的に反応する。そして、第１層チタニウムと第２層シリ
コンとの間のシリサイド反応が進行し、チタンシリサイ
ドが生成する。

従って、このような熱処理を受けてもシリコン基板に形
成された拡散層が接合破壊することはない。

このため、半導体装置の製造歩留が高いと共に、チタニ
ウム第１層及び窒化チタニウム第３層は夫々その本来の
機能を有効に発揮する。

［実施例］ 次に、本発明の実施例について、添付の図面を参照して
説明する。

第１図（ａ）乃至（ｄ）は本発明の第１の実施例の主要
な工程を順に示す断面図である。先ず、第１図（ａ）に
示すように、Ｐ型シリコン基板１上にシリコン酸化膜３
を形成し、次いで、Ｐ型シリコン基板１の所定の領域に
おいて、シリコン酸化膜３に開口を設けてＮ十拡散層２
を形成する。

次に、第１図（ｂ）に示すように、スパッタリング法に
より、チタニウム層４を１００乃至１０００人の厚さに
形成し、このチタニウム層４上にシリコン層５を１００
乃至２０００人の厚さに形成し、更に、シリコン層５上
に窒化チタニウム層６を５００乃至２０００人の厚さに
形成する。

この場合に、シリコン層５はスパッタリングにより形成
されているので、アモルファスの組織を有する。次いで
、窒化チタニウム層６上にアルミニウム合金膜７を１０
０００人の厚さに形成する。

なお、この場合に、チタニウム層４とシリコン層５は同
一のスパッタリング装置を使用して形成し、チタニウム
Ｍ４を形成した後、ウェハを真空雰囲気中から出すこと
なく連続してシリコン層５を形成したほうが好ましい。

また、シリコン層５の層厚はチタニウム層４の層厚の２
倍よりも薄くすることが必要である。これは、後工程の
熱処理により、シリコン層５とチタニウム層４とが反応
してチタンシリサイドが形成されるが、このシリサイド
反応においては、１のチタニウムに対して２のシリコン
が反応するため、シリコン層５が全て反応してシリサイ
ドになるためにはシリコン層５はチタニウム層４の２倍
の層厚よりも薄くすることが必要となる。また、窒化チ
タニウム層６は、窒素雰囲気中でチタニウムをスパッタ
リングすることにより、反応性スパッタリングによって
形成すればよい。

次に、第１図（ｃ）に示すように、通常のりソグラフィ
技術を使用して、アルミニウム合金膜７、窒化チタニウ
ム層６、シリコン層５及びチタニウム層４をパターニン
グする。

その後、半導体素子と金属配線との接続を確実にし、素
子の安定化を図るために４００乃至５５０℃の温度に１
０乃至３０分間加熱して熱処理する。この場合に、シリ
コン層５はスパッタリングにより形成したアモルファス
シリコンであるから、チタニウム層４は基板１よりもシ
リコン層５とシリサイド反応を生じやすい、つまり、第
１図（ｄ）に示すように、チタニウム層４は基板１と反
応してシリサイドを生成するよりも、その上層のシリコ
ン層５と反応してチタンシリサイド層８を生成する。そ
して、シリコン層５はチタニウム層４の厚さの２倍以下
の厚さを有するから、シリコン層５は全てチタンシリサ
イド層８となり、金属配線が完成される。

このように、本実施例においては、チタニウム層４と窒
化チタニウム層６との間にシリコン層５をスパッタリン
グ法により形成するから、シリコン基板１より、スパッ
タリング法により形成したアモルファスシリコン層５の
方が活性であるため、後工程の熱処理において、チタニ
ウム層４は主としてアモルフスシリコン層５とシリサイ
ド反応を起こす、このため拡散層の深さが１０００Å以
下の超浅接合であっても、チタニウム層４とシリコン基
板１との間のシリサイド反応により接合が破壊されるこ
とはない。

また、配線はチタニウム層４によりシリコン基板１と接
触しているから、このチタニウム層４がシリコン基板１
のコンタクト部に生じた自然酸化膜を破壊し、接触抵抗
を低下させる。

更に、アルミニウム合金膜７とシリコン基板１との間に
は窒化チタニウム層６が存在するため、シリコンとアル
ミニウムとの間の相互拡散が防止される。

第２図（ａ）乃至（ｄ）は本発明の第２の実施例の主要
な工程を順に示す断面図である。第２図（ａ）に示すよ
うに、第１の実施例と同様に、Ｐ型シリコン基板１にＮ
＋拡散層２を形成し、このＮ十拡散層２以外の領域のシ
リコン基板１がシリコン酸イヒ膜３で被覆されている。

そして、シリコン基板１の全面に、スパッタリングによ
り、チタニウム層４、シリコン層５及び窒化チタニウム
層６を連続して順次形成する。

次いで、第２図（ｂ）に示すように、リソグラフィ技術
を使用して、コンタクト開口の周辺部以外の領域のチタ
ニウム層４、シリコン層５及び窒化チタニウム層６をエ
ツチング除去する。

次に、第２図（ｃ）に示すように、アルミニウム合金を
スパッタリングにより全面に形成した後、リソグラフィ
技術を使用してパターニングすることによりアルミニウ
ム合金膜７を形成する。

その後、第２図（ｄ）に示すように、４００乃至５５０
℃の温度に１０乃至３０分間加熱して熱処理する。これ
により、シリコン層５とチタニウム層４とが反応してチ
タンシリサイド層８となり、金属配線が完成される。こ
の実施例も、チタニウム層４と窒化チタニウム層６との
間にシリコン層５が形成されているから、第１の実施例
と同様の効果を奏する。

［発明の効果］ 本発明によれば、チタニウム層の上にシリコン層が形成
されているので、コンタクト形成のための熱処理を施し
ても、チタニウム層は基板と反応せずにシリコン層と反
応してチタンシリサイド層を形成する。従って、チタニ
ウム層による拡散層の絶縁破壊が防止される。このため
超浅接合を有する半導体装置においても、耐熱性が優れ
、高信頼性を有する金属配線を形成することができる。

【図面の簡単な説明】

第１図（ａ）乃至（ｄ）は本発明の第１の実施例の主要
な工程を順に示す断面図、第２図（ａ）乃至（ｄ）は本
発明の第２の実施例の主要な工程を順に示す断面図、第
３図は従来方法により形成された半導体装置の配線を示
す断面図である。 １．２１．Ｐ型シリコン基板、２，２２：Ｎ”拡散層、
３．２３．シリコン酸化膜、４，２４゜チタニウム層、
５；シリコン層、６．２５．窒化チタニウム層、７，２
６．アルミニウム合金膜、８；チタンシリサイド層

Claims (1)

【特許請求の範囲】
1. 　半導体基板に形成された複数個の半導体素子を接続す
   る配線を形成する半導体装置の配線形成方法において、
   半導体素子上にチタニウム第１層、シリコン第２層及び
   窒化チタニウム第３層を順次積層形成する工程と、この
   積層体上にアルミニウム膜を被着する工程と、を有する
   ことを特徴とする半導体装置の配線形成方法。