JPH0583185B2 - - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明はアルミニウム合金膜を含む積層体によ
り複数個の半導体素子を接続する配線を形成する
半導体装置の配線形成方法に関する。

［従来の技術］ 半導体装置の各素子を構成する拡散層の浅接合
化が進めらているため、アルミニウム合金単層の
配線では接合がアルミニウムにより破壊されやす
くなつている。このため、従来、半導体装置の配
線をチタニウム層、窒化チタニウム層及びアルミ
ニウム合金膜の３層構造にしている。

第３図は、従来の半導体装置の配線を示す断面
図である。半導体基板２１にはN⁺拡散層２２が
形成されており、半導体基板２１の表面上に形成
されたシリコン酸化膜２３に設けられたコンタク
トホールを介して配線とN⁺拡散層２２とが接続
されている。

この配線においては、シリコン基板２１がアル
ミニウム合金膜２６との間に、シリコンとアルミ
ニウムとの相互拡散を防止するために、窒化チタ
ニウム層２５が形成されている。また、配線とシ
リコン基板２１との接触抵抗を低下させるため
に、シリコン基板２１と窒化チタニウム層２５と
の間にチタニウム層２４を形成している。従つ
て、従来の半導体装置の配線は下層から順にチタ
ニウム層２４、窒化チタニウム層２５及びアルミ
ニウム合金膜２６が積層された３層構造を有して
いる。

［発明が解決しようとする問題点］ ところで、上述した従来の半導体装置の配線形
成方法においては、各層を形成した後、半導体素
子の拡散層と配線との接続を確実にし、半導体素
子の安定化を図るために、400乃至550℃の温度に
10乃至30分間加熱することにより熱処理がなされ
る。また、半導体装置の組立工程においても、同
程度の熱処理が加えられることがある。

しかしながら、このような熱処理によりシリコ
ン基板２１とチタニウム層２４との間のシリサイ
ド反応が進行してしまうという問題点がある。し
かも、このシリサイド反応はコンタクト部の全面
に亘つて均一に進行するわけではなく、局所的に
反応が速く進むため、N⁺拡散層２の深さが0.1μ
ｍ以下と極めて浅い超浅接合の場合には、第３図
に示すように、接合が破壊されてしまうという欠
点を有する。

本発明はかかる問題点に鑑みてなされたもので
あつて、拡散層が極めて浅い超浅接合の場合にも
接合破壊が生じることなく確実に素子間を接続す
ることができる半導体装置の配線形成方法を提供
することを目的とする。

［問題点を解決するための手段］ 本発明に係る半導体装置の配線形成方法は、半
導体基板に形成された複数個の半導体素子を接続
する配線を形成する半導体装置の配線形成方法に
おいて、半導体素子上にチタニウム第１層、シリ
コン第２層及び窒化チタニウム第３層を順次積層
形成する工程と、この積層体上にアルミニウム膜
を被着する工程と、を有することを特徴とする。

［作用］ 本発明においては、先ず、半導体素子上にチタ
ニウム第１層を形成し、この第１層上にシリコン
第２層及び窒化チタニウム第３層を順次形成す
る。次いで、この積層体上にアルミニウム合金膜
を被着する。従つて、配線は、チタニウム第１
層、シリコン第２層、窒化チタニウム第３層及び
アルミニウム合金膜がこの順に形成された４層構
造を有する。

このような構造においては、各層の形成後に、
半導体素子と配線との接続を確実にすると共に、
素子の安定化を図るために熱処理した場合に、第
１層のチタニウムは、基板のシリコンの替わり
に、第２層シリコンと優先的に反応する。そし
て、第１層チタニウムと第２層シリコンとの間の
シリサイド反応が進行し、チタンシリサイドが生
成する。従つて、このような熱処理を受けてもシ
リコン基板に形成された拡散層が接合破壊するこ
とはない。このため、半導体装置の製造歩留が高
いと共に、チタニウム第１層及び窒化チタニウム
第３層は夫々その本来の機能を有効に発揮する。

［実施例］ 次に、本発明の実施例について、添付の図面を
参照して説明する。

第１図ａ乃至ｄは本発明の第１の実施例の主要
な工程を順に示す断面図である。先ず、第１図ａ
に示すように、Ｐ型シリコン基板１上にシリコン
酸化膜３を形成し、次いで、Ｐ型シリコン基板１
の所定の領域において、シリコン酸化膜３に開口
を設けてN⁺拡散層２を形成する。

次に、第１図ｂに示すように、スパツタリング
法により、チタニウム層４を100乃至1000Åの厚
さに形成し、このチタニウム層４上にシリコン層
５を100乃至2000Åの厚さに形成し、更に、シリ
コン層５上に窒化チタニウム層６を500乃至2000
Åの厚さに形成する。この場合に、シリコン層５
はスパツタリングにより形成されているので、ア
モルフアスの組織を有する。次いで、窒化チタニ
ウム層６上にアルミニウム合金膜７を10000Åの
厚さに形成する。

なお、この場合に、チタニウム層４とシリコン
層５は同一のスパツタリング装置を使用して形成
し、チタニウム層４を形成した後、ウエハを真空
雰囲気中から出すことなく連続してシリコン層５
を形成したほうが好ましい。またシリコン層５の
層厚はチタニウム層４の層厚の２倍よりも薄くす
ることが必要である。これは、後工程の熱処理に
より、シリコン層５とチタニウム層４とが反応し
てチタンシリサイドが形成されるが、このシリサ
イド反応においては、１のチタニウムに対して２
のシリコンが反応するため、シリコン層５が全て
反応してシリサイドになるためにはシリコン層５
はチタニウム層４の２倍の層厚よりも薄くするこ
とが必要となる。また、窒化チタニウム層６は、
窒素雰囲気中でチタニウムをスパツタリングする
ことにより、反応性スパツタリングによつて形成
すればよい。

次に、第１図ｃに示すように、通常のリソグラ
フイ技術を使用して、アルミニウム合金膜７、窒
化チタニウム層６、シリコン層５及びチタニウム
層４をパターニングする。

その後、半導体素子と金属配線との接続を確実
にし、素子の安定化を図るために400乃至550℃の
温度に10乃至30分間加熱して熱処理する。この場
合に、シリコン層５はスパツタリングにより形成
したアモルフアスシリコンであるから、チタニウ
ム層４は基板１よりもシリコン層５とシリサイド
反応を生じやすい。つまり、第１図ｄに示すよう
に、チタニウム層４は基板１と反応してシリサイ
ドを生成するよりも、その上層のシリコン層５と
反応してチタンシリサイド層８を生成する。そし
て、シリコン層５はチタニウム層４の厚さの２倍
以下の厚さを有するから、シリコン層５は全てチ
タンシリサイド層８となり、金属配線が完成され
る。

このように、本実施例においては、チタニウム
層４と窒化チタニウム層６との間にシリコン層５
をスパツタリング法により形成するから、シリコ
ン基板１より、スパツタリング法により形成した
アモルフアスシリコン層５の方が活性であるた
め、後工程の熱処理において、チタニウム層４は
主としてアルモフアスシリコン層５とシリサイド
反応を起こす。このため拡散層の深さが1000Å以
下の超浅接合であつても、チタニウム層４とシリ
コン基板１との間のシリサイド反応により接合が
破壊されることはない。

また、配線はチタニウム層４によりシリコン基
板１と接触しているから、このチタニウム層４が
シリコン基板１のコンタクト部に生じた自然酸化
膜を破壊し、接触抵抗を低下させる。

更に、アルミニウム合金膜７とシリコン基板１
との間には窒化チタニウム層６が存在するため、
シリコンとアルミニウムとの間の相互拡散が防止
される。

第２図ａ乃至ｄは本発明の第２の実施例の主要
な工程を順に示す断面図である。第２図ａに示す
ように、第１の実施例と同様に、Ｐ型シリコン基
板１にN⁺拡散層２を形成し、このN⁺拡散層２以
外の領域のシリコン基板１がシリコン酸化膜３で
被覆されている。そして、シリコン基板１の全面
に、スパツタリングにより、チタニウム層４、シ
リコン層５及び窒化チタニウム層６を連続して順
次形成する。

次いで、第２図ｂに示すように、リソグラフイ
技術を使用して、コンタクト開口の周辺部以外の
領域のチタニウム層４、シリコン層５及び窒化チ
タニウム層６をエツチング除去する。

次に、第２図ｃに示すように、アルミニウム合
金をスパツタリングにより全面に形成した後、リ
ソグラフイ技術を使用してパターニングすること
によりアルミニウム合金膜７を形成する。

その後、第２図ｄに示すように、400乃至550℃
の温度に10乃至30分間加熱して熱処理する。これ
により、シリコン層５とチタニウム層４とが反応
してチタンシリサイド層８となり、金属配線が完
成される。この実施例も、チタニウム層４と窒化
チタニウム層６との間にシリコン層５が形成され
ているから、第１の実施例と同様の効果を奏す
る。

［発明の効果］ 本発明によれば、チタニウム層の上にシリコン
層が形成されているので、コンタクト形成のため
の熱処理を施しても、チタニウム層は基板と反応
せずにシリコン層と反応してチタンシリサイド層
を形成する。従つて、チタニウム層による拡散層
の絶縁破壊が防止される。このため超浅接合を有
する半導体装置においても、耐熱性が優れ、高信
頼性を有する金属配線を形成することができる。

【図面の簡単な説明】

第１図ａ乃至ｄは本発明の第１の実施例の主要
な工程を順に示す断面図、第２図ａ乃至ｄは本発
明の第２の実施例の主要な工程を順に示す断面
図、第３図は従来方法により形成された半導体装
置の配線を示す断面図である。 １，２１；Ｐ型シリコン基板、２，２２；N⁺
拡散層、３，２３；シリコン酸化膜、４，２４；
チタニウム層、５；シリコン層、６，２５；窒化
チタニウム層、７，２６；アルミニウム合金膜、
８；チタンシリサイド層。

Claims (1)

【特許請求の範囲】
1. １ 半導体基板に形成された複数個の半導体素子
   を接続する配線を形成する半導体装置の配線形成
   方法において、半導体素子上にチタニウム第１
   層、シリコン第２層及び窒化チタニウム第３層を
   順次積層形成する工程と、この積層体上にアルミ
   ニウム膜を被着する工程と、を有することを特徴
   とする半導体装置の配線形成方法。