JPS5884447A - 素子間配線接続方法 - Google Patents
素子間配線接続方法Info
- Publication number
- JPS5884447A JPS5884447A JP18233081A JP18233081A JPS5884447A JP S5884447 A JPS5884447 A JP S5884447A JP 18233081 A JP18233081 A JP 18233081A JP 18233081 A JP18233081 A JP 18233081A JP S5884447 A JPS5884447 A JP S5884447A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- flat
- layer
- formation
- adhered
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明鉱、集積回路製作工程中の素子間配線接続方法に
関するものである０ 従来集積（ｏｌ路の配線技術には、第１図に示す如く配
線金属をエツチングのみにより形成する方法カニ一般的
でおった０半導体基板１１表面の半導体素子Ｕを絶縁膜
１３で様い、接続用穴１４を開口する。
関するものである０ 従来集積（ｏｌ路の配線技術には、第１図に示す如く配
線金属をエツチングのみにより形成する方法カニ一般的
でおった０半導体基板１１表面の半導体素子Ｕを絶縁膜
１３で様い、接続用穴１４を開口する。
絶縁ｌ［１３は、素子νの起伏を殆どそのま１反映し。
絶縁１１１３表面も起伏がある。従って、全面に被着さ
れた配線用金属１５も起伏がめる（第１図ａ参照）０こ
の状態で、配線用金属１５ｔ−エツチングし、素子間配
＊＊続會形成すると、第１図すの如く、絶縁膜段差下部
に配線用金属１５′が残留し、同−配線層間で短絡する
という欠点があった０短絡を防ぐため、絶縁膜を平坦化
する方法として第２纏轟の如く、絶縁ｌＩ２３を厚く被
着し、その上のレジス）２４を平坦にし、レジスト及び
絶縁膜を適量エツチングして、平坦化する方法（第２図
ｂ）（例えば。
れた配線用金属１５も起伏がめる（第１図ａ参照）０こ
の状態で、配線用金属１５ｔ−エツチングし、素子間配
＊＊続會形成すると、第１図すの如く、絶縁膜段差下部
に配線用金属１５′が残留し、同−配線層間で短絡する
という欠点があった０短絡を防ぐため、絶縁膜を平坦化
する方法として第２纏轟の如く、絶縁ｌＩ２３を厚く被
着し、その上のレジス）２４を平坦にし、レジスト及び
絶縁膜を適量エツチングして、平坦化する方法（第２図
ｂ）（例えば。
Ａ、 Ｃ，Ａｄａｍｓ ” Ｐｌａｓｍａ Ｐｌａｎａ
ｒｉｚａｔｉｏｎ ’ ５ｏｌｉｄ ＳｔａｔｅＴｅｅ
ｈｎｏｌｏｇ７ （１９８１） ｖｏｌ ４．１７８−
１８１ ）かめるが、工程が複雑となる欠点がある。図
中２１は半導体基板管示す。
ｒｉｚａｔｉｏｎ ’ ５ｏｌｉｄ ＳｔａｔｅＴｅｅ
ｈｎｏｌｏｇ７ （１９８１） ｖｏｌ ４．１７８−
１８１ ）かめるが、工程が複雑となる欠点がある。図
中２１は半導体基板管示す。
また第３図の如く配線金属ｆｆｉ！／７トーオ７法によ
り形成する方法があるが配線金属の厚さか開隔されるた
め、配線抵抗を低減できないという欠点がろる０図中３
１は半導体基板、３２は半導体素子。
り形成する方法があるが配線金属の厚さか開隔されるた
め、配線抵抗を低減できないという欠点がろる０図中３
１は半導体基板、３２は半導体素子。
羽は絶縁膜、勅は接続用穴、易はホトレジスト、蕊は配
線用金属を示す。
線用金属を示す。
本発明拡これらの欠点を解決するため、配線不賛部に平
坦な保護膜を形成することによって、その後、被着され
た配線用命−の不賛部を完全にエツチング除去できるよ
うにしたもので、以下図面について本発明の詳細な説明
する。
坦な保護膜を形成することによって、その後、被着され
た配線用命−の不賛部を完全にエツチング除去できるよ
うにしたもので、以下図面について本発明の詳細な説明
する。
第４図は、本発明方法の実施例を示す。半導体基板ｄ上
に半導体素子Ｃが形成されている。半導体基板４１と半
導体素子心との表面にＣＶＤ−ＳｉＯｘ。
に半導体素子Ｃが形成されている。半導体基板４１と半
導体素子心との表面にＣＶＤ−ＳｉＯｘ。
Ｐ−ＣＶＤ−８ｉＮ勢の絶縁膜ａ’ＩＯ，３〜１ｐ＊程
度被着し、素子との接続用穴４４を公知の方法によシエ
ッチングし開口する（第４図１参照）０次に、表面を平
坦化するため保護膜部として例えばホトレジスト、ポリ
イミド等１ｉ１−１０ｐ＊＠度の厚さに全面にわたり平
坦に被着し、保護層Ａを形成する。次に配線領域のホト
レジスト又はポリイミド會公知のホト工程によシ除去す
る（第４図す参照）。絶縁膜心表面が１〜５ｐｍ＠度の
起伏を有し、かつ逆台形状の断面を有していても保護膜
４５は充分に平坦な表面となる。また、こＯ工ｍ後。
度被着し、素子との接続用穴４４を公知の方法によシエ
ッチングし開口する（第４図１参照）０次に、表面を平
坦化するため保護膜部として例えばホトレジスト、ポリ
イミド等１ｉ１−１０ｐ＊＠度の厚さに全面にわたり平
坦に被着し、保護層Ａを形成する。次に配線領域のホト
レジスト又はポリイミド會公知のホト工程によシ除去す
る（第４図す参照）。絶縁膜心表面が１〜５ｐｍ＠度の
起伏を有し、かつ逆台形状の断面を有していても保護膜
４５は充分に平坦な表面となる。また、こＯ工ｍ後。
１３０〜３００℃で５〜６０分間程度の加熱九理を行う
と保護膜４５は熱変形し、平坦化がより進行すると共に
、バタン開口部もより鈍角となる（第４１１ ｂ’参照
）０次に、配線金属部として例えば、ＡＬ、ｌム。
と保護膜４５は熱変形し、平坦化がより進行すると共に
、バタン開口部もより鈍角となる（第４１１ ｂ’参照
）０次に、配線金属部として例えば、ＡＬ、ｌム。
Ｔｉ／Ａｕ 、 Ｔｉ／Ｐｔ／Ａｕ 、 Ｔｉ／Ｐｔ／
Ａｕ等ｆ ０．５〜５−Ｓｉ度の厚さで全面に蒸着また
はスパッタにより被着する（第４図Ｃ参照）０このとき
、保護膜嬰の表面が下地の起伏に影譬されずに平坦化さ
れているたＣ配線金属部の不要となる領域は、平坦化さ
れる。
Ａｕ等ｆ ０．５〜５−Ｓｉ度の厚さで全面に蒸着また
はスパッタにより被着する（第４図Ｃ参照）０このとき
、保護膜嬰の表面が下地の起伏に影譬されずに平坦化さ
れているたＣ配線金属部の不要となる領域は、平坦化さ
れる。
次いで、配線領域ヲ後うホトレジスト４７を公知のホト
工程により形成し、保護層Ｂとする０次に不要な金ｊｌ
ｉ１を反応性イオンエツチング、プラズマエツチング、
イオンミーリング勢により除去する（第４図１参照）０
このとき、不要な金属領域扛。
工程により形成し、保護層Ｂとする０次に不要な金ｊｌ
ｉ１を反応性イオンエツチング、プラズマエツチング、
イオンミーリング勢により除去する（第４図１参照）０
このとき、不要な金属領域扛。
平坦化されているために、完全に除去され、同一の配一
層で短絡することがない０また、平坦な金属領域のエツ
チングであるため、オーバーエッチ拡殆ど不要であｐｌ
かつ、絶縁膜−の膜犀鉱不変であシ、この後更に、配線
１揚が必要な場合に。
層で短絡することがない０また、平坦な金属領域のエツ
チングであるため、オーバーエッチ拡殆ど不要であｐｌ
かつ、絶縁膜−の膜犀鉱不変であシ、この後更に、配線
１揚が必要な場合に。
配線容量の増加を防ける。
最後に、不要となったレジスト４７及び保護膜−を除去
して素子間配線接続工程を完成する（第４図Ｃ参照）０ この実施例では、最終配線層を想定しているため、開口
した保護膜部に対し重複するようにレジスト４７が形成
され、配線金属部の断面はオーバーハング状になってい
る（第４図Ｃ参照）が、更に上層に配線工程を要する場
合轄、第４図ｆの如く、レジスト４７′を保護膜部の開
口部内に形成することにより、配線金属部′の断面はオ
ーバーハングのない形状で短絡のない素子間配線接続を
得ることができる。
して素子間配線接続工程を完成する（第４図Ｃ参照）０ この実施例では、最終配線層を想定しているため、開口
した保護膜部に対し重複するようにレジスト４７が形成
され、配線金属部の断面はオーバーハング状になってい
る（第４図Ｃ参照）が、更に上層に配線工程を要する場
合轄、第４図ｆの如く、レジスト４７′を保護膜部の開
口部内に形成することにより、配線金属部′の断面はオ
ーバーハングのない形状で短絡のない素子間配線接続を
得ることができる。
以上説明したように、本発明によれば、同一配線層に於
ける不要領域が平坦化されるので、同一層間の短絡なく
微細な配線を形成することができ、歩留りを向上させる
ことができる０ ま几、本発明によれば、上層の配線形成時の損傷、汚染
勢は、下地保護膜の除去とともに払拭されるので電界効
果トランジスタの如き表面状態に敏感な素子の配線工程
を行なっても、素子特性の変動を防ぐことができる。ま
た、配線金属の厚さ管充分厚くすることが出来るため、
配線抵抗【小さくすることが出来、集積回路の動作速度
を向上させることが出来る等の効果を有する。
ける不要領域が平坦化されるので、同一層間の短絡なく
微細な配線を形成することができ、歩留りを向上させる
ことができる０ ま几、本発明によれば、上層の配線形成時の損傷、汚染
勢は、下地保護膜の除去とともに払拭されるので電界効
果トランジスタの如き表面状態に敏感な素子の配線工程
を行なっても、素子特性の変動を防ぐことができる。ま
た、配線金属の厚さ管充分厚くすることが出来るため、
配線抵抗【小さくすることが出来、集積回路の動作速度
を向上させることが出来る等の効果を有する。
第１図ａ、ｂは従来技術による配線工程の断面及び斜視
図、第２図ａ、ｋ）は従来技術による層間絶縁膜の平坦
化方法、第３図はリフトオフ技術による配線工程の断面
図、第４図ａ −ｆ Ｆｉ本発！１１ｔｃよる配線工程
の実施例を示す。 １１ 、２１ 、３１ 、４１・・・・・・半導体基板
、１２．２２．諺。 々−・・・・半導体素子、１３ 、２３ 、３３ 、４
３・・・−・絶縁属。 １４ 、３４ 、４４・・・・・・接続用穴、ｕ 、
３６ 、４６ 、４６’・・・・・・配。 纏用金属、ｂ′・・・・・・配線用金属残滓、効、３５
．４７゜４７′・−・・・ホトレジス）、４５．４５’
・・・・・・平坦化用保護膜特許出願人 日本電信電話
公社 才１図 第４図
図、第２図ａ、ｋ）は従来技術による層間絶縁膜の平坦
化方法、第３図はリフトオフ技術による配線工程の断面
図、第４図ａ −ｆ Ｆｉ本発！１１ｔｃよる配線工程
の実施例を示す。 １１ 、２１ 、３１ 、４１・・・・・・半導体基板
、１２．２２．諺。 々−・・・・半導体素子、１３ 、２３ 、３３ 、４
３・・・−・絶縁属。 １４ 、３４ 、４４・・・・・・接続用穴、ｕ 、
３６ 、４６ 、４６’・・・・・・配。 纏用金属、ｂ′・・・・・・配線用金属残滓、効、３５
．４７゜４７′・−・・・ホトレジス）、４５．４５’
・・・・・・平坦化用保護膜特許出願人 日本電信電話
公社 才１図 第４図
Claims (1)
- 半導体基板上に形成された、複数の半導体素子の配線接
続工程に於いて、半導体素子及び半導体基板を平坦に被
う保＃に膜Ａｔ形成する工程と、配線接続となる部分の
保−換Ａ會除去し、配線接続となる部分を露出させる工
程と、配線用金属層を主表面に被着する工程と、配線用
金属層表面に、配ｍ１ｌｌ域をおおう保護膜Ｂｔ−形成
する工程と該保＠＠Ｂｋマスクとして、不要部金属層を
エツチング除去する工程と、保ＩＩ膜Ａ、Ｂ’を除去す
る工程とよりなること′に特徴とする素子間配線接続方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18233081A JPS5884447A (ja) | 1981-11-16 | 1981-11-16 | 素子間配線接続方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18233081A JPS5884447A (ja) | 1981-11-16 | 1981-11-16 | 素子間配線接続方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5884447A true JPS5884447A (ja) | 1983-05-20 |
| JPH0114709B2 JPH0114709B2 (ja) | 1989-03-14 |
Family
ID=16116414
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18233081A Granted JPS5884447A (ja) | 1981-11-16 | 1981-11-16 | 素子間配線接続方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5884447A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59210716A (ja) * | 1983-05-13 | 1984-11-29 | Matsushita Electric Ind Co Ltd | 表面波デバイス用基板 |
| JP2009114950A (ja) * | 2007-11-06 | 2009-05-28 | Denso Corp | スタータ |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5629347A (en) * | 1979-08-17 | 1981-03-24 | Nec Corp | Manufacture of semiconductor device |
-
1981
- 1981-11-16 JP JP18233081A patent/JPS5884447A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5629347A (en) * | 1979-08-17 | 1981-03-24 | Nec Corp | Manufacture of semiconductor device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59210716A (ja) * | 1983-05-13 | 1984-11-29 | Matsushita Electric Ind Co Ltd | 表面波デバイス用基板 |
| JP2009114950A (ja) * | 2007-11-06 | 2009-05-28 | Denso Corp | スタータ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0114709B2 (ja) | 1989-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04229618A (ja) | 集積回路デバイスの接点及びその形成方法 | |
| US5427982A (en) | Method for fabricating a semiconductor device | |
| JPS5884447A (ja) | 素子間配線接続方法 | |
| JPS6146081A (ja) | ジヨセフソン接合素子の製造方法 | |
| JP3064454B2 (ja) | 半導体装置の製造方法 | |
| JPS5863150A (ja) | 半導体装置の製造方法 | |
| JP2856489B2 (ja) | 半導体装置の製造方法 | |
| JPH0856024A (ja) | 集積回路の製造方法 | |
| JP2991388B2 (ja) | 半導体装置の製造方法 | |
| JPH0587973B2 (ja) | ||
| JP2937675B2 (ja) | 半導体装置の製造方法 | |
| JP2723560B2 (ja) | 半導体装置の製造方法 | |
| JPH0786209A (ja) | 半導体装置の製造方法 | |
| JPH0244143B2 (ja) | Handotaisochinoseizohoho | |
| JPS58110055A (ja) | 半導体装置 | |
| JPS60227440A (ja) | 半導体装置の製造方法 | |
| JPH0287526A (ja) | 半導体装置の製造方法 | |
| JPH09283619A (ja) | 半導体集積回路装置の製造方法 | |
| JPH08181213A (ja) | 半導体装置の製造方法 | |
| JPS6143855B2 (ja) | ||
| JPH08255833A (ja) | 半導体装置の製造方法 | |
| JP2000311914A (ja) | 半導体装置の製造方法 | |
| JPS58125880A (ja) | ジヨセフソン接合素子 | |
| JPS59107539A (ja) | 多層配線の製造方法 | |
| JPS60245252A (ja) | 多層配線部材 |