JPS6273743A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6273743A JPS6273743A JP21531385A JP21531385A JPS6273743A JP S6273743 A JPS6273743 A JP S6273743A JP 21531385 A JP21531385 A JP 21531385A JP 21531385 A JP21531385 A JP 21531385A JP S6273743 A JPS6273743 A JP S6273743A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- film
- polycrystalline silicon
- oxide film
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置の製造方法に関する。
従来互いに導電製の異なる拡散層と半導体配線の接続は
金属配線を用いて行なわれている。
金属配線を用いて行なわれている。
次にＮ型シリコン基板上に形成されたＰ型拡散層とＮ型
多結晶シリコン配線を接続する場合を例として説明する
。
多結晶シリコン配線を接続する場合を例として説明する
。
第２図（ａ）〜（ｃ）＋よ従来の半導体装置の製造方法
を説明する為の工程順に示した半導体チップのＩＶｉ面
図でちる。
を説明する為の工程順に示した半導体チップのＩＶｉ面
図でちる。
まず第２図（ａ）に示すようにＮ型シリコン基板１上に
膜厚４００Ａ程度のシリコン酸化膜２を形成し、その上
に膜厚４″０ＯＯＡ程度のＮ型多結晶シリコ７層３を形
成した後パターン化する。続いて露出しているシリコン
酸化膜２を除去する。次に第２図（ｂ）に示すように全
面にシリコン酸化膜４を形成し、続いてＮ型シリコン基
板１の表面にホウ素（ハ）をイオン注入し、アニールす
る事にニジＰ型拡散層５を形成する。そして第２図（ｃ
）に示す工うに、Ｐ型拡散層５上及びＮ型多結晶シリコ
ン３上の一部のシリコン酸化膜４を除去後、アルミニウ
ムを被着しパターン化したアルミニウム配線６にニジ、
Ｐ散拡散層５と、Ｎ凰多結晶／リコン３を接続している
。
膜厚４００Ａ程度のシリコン酸化膜２を形成し、その上
に膜厚４″０ＯＯＡ程度のＮ型多結晶シリコ７層３を形
成した後パターン化する。続いて露出しているシリコン
酸化膜２を除去する。次に第２図（ｂ）に示すように全
面にシリコン酸化膜４を形成し、続いてＮ型シリコン基
板１の表面にホウ素（ハ）をイオン注入し、アニールす
る事にニジＰ型拡散層５を形成する。そして第２図（ｃ
）に示す工うに、Ｐ型拡散層５上及びＮ型多結晶シリコ
ン３上の一部のシリコン酸化膜４を除去後、アルミニウ
ムを被着しパターン化したアルミニウム配線６にニジ、
Ｐ散拡散層５と、Ｎ凰多結晶／リコン３を接続している
。
上述した従来の゛製造方法は、シリコン酸化膜４を選択
的に除去するホトレジスト工程とＰ散拡散層５とＮ型多
結晶シリコン３ｆ：接続するアルミニニウム配線６をパ
ターン化する為のホトレジスト工程の２工程が必要であ
るため、目合せ精度やチップ歩留９が低下するという欠
点がある。
的に除去するホトレジスト工程とＰ散拡散層５とＮ型多
結晶シリコン３ｆ：接続するアルミニニウム配線６をパ
ターン化する為のホトレジスト工程の２工程が必要であ
るため、目合せ精度やチップ歩留９が低下するという欠
点がある。
本発明の目的は拡散層と半導体配線の接続をホトレジス
ト工程を用いないで行なうことによりチップ歩留りの向
上し九半導体装置の製造方法を提供することにある。
ト工程を用いないで行なうことによりチップ歩留りの向
上し九半導体装置の製造方法を提供することにある。
本発明の半導体装置の製造方法は、−導電盤シリコン基
板上に酸化膜を介して一導電型シリコン層を形成したの
ちこのシリコン層表面に酸化ｊｌＱを形成する工程と、
前記シリコン基板表囲に逆４；’ｉＭ型拡散層を形成す
る工程と、前記拡散層及び側面を含む前記シリコン層上
の酸化膜の一部を除去したのち全面に多結晶シリコン層
を形成する工程と、異方性エツチングにより前記多結晶
シリコン層をエツチングし前記シリコン層の側面にのみ
多結晶シリコン層を残す工程と、全面に高融点金属を被
着したのち熱処理して前記拡散層及びシリコン層上の酸
化膜を除去した部分に金属シリサイド層を形成する工程
とを含むものである。
板上に酸化膜を介して一導電型シリコン層を形成したの
ちこのシリコン層表面に酸化ｊｌＱを形成する工程と、
前記シリコン基板表囲に逆４；’ｉＭ型拡散層を形成す
る工程と、前記拡散層及び側面を含む前記シリコン層上
の酸化膜の一部を除去したのち全面に多結晶シリコン層
を形成する工程と、異方性エツチングにより前記多結晶
シリコン層をエツチングし前記シリコン層の側面にのみ
多結晶シリコン層を残す工程と、全面に高融点金属を被
着したのち熱処理して前記拡散層及びシリコン層上の酸
化膜を除去した部分に金属シリサイド層を形成する工程
とを含むものである。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図（ａ）〜（ｄ）は本発明の一実施例を説明する為
の工程順に示した半導体チップの断面図である。
の工程順に示した半導体チップの断面図である。
尚、Ｎ型シリコン基板上にＮ型多結晶シリコン層及びＰ
型拡散層を形成する迄の工程は第２図に示した従来例と
同一であるので略した。
型拡散層を形成する迄の工程は第２図に示した従来例と
同一であるので略した。
すなわち、第２図（ａ）、 （ｂ）に示したように、Ｎ
型シリコン基板１上にシリコン酸化膜２を介してＮ型多
結６７９３７層３を形成する。続いて全面にシリコン酸
化膜４を形成したのちホウ素をイオン注入レアニールし
てＰｆｉ拡散層５を形成する。
型シリコン基板１上にシリコン酸化膜２を介してＮ型多
結６７９３７層３を形成する。続いて全面にシリコン酸
化膜４を形成したのちホウ素をイオン注入レアニールし
てＰｆｉ拡散層５を形成する。
次に第１図（ａ）に示すようにＰ型拡散層５上及びＮ型
多結晶シリコ７層３上の一部のシリコン酸化膜４を除去
し、膜厚１０００Ａ程度の真性多結晶シリコン層７を全
面に形成する。次に第１図（ｂ）に示すように真性多結
晶シリコン層７を異方性エラチンブレ、Ｎ型多結晶シリ
コン層３の側面にのみ残す０ 次に２ｇ１図＜ｃ＞に示すように膜厚１０００Ａ程度の
Ｔｉ（チタン）膜８を被着し、熱処理を処す事によシシ
リコン酸化膜４ｔ−除いた部分にＴｉシリサイドを形成
する。最後に第１図（ｄ）に示すよりに未反応Ｔｉ膜８
を除去する事によジ、Ｐ散拡散層５とＮ型多結６７９３
７層３を接続するＴｉシリサイド配線９を形成する。
多結晶シリコ７層３上の一部のシリコン酸化膜４を除去
し、膜厚１０００Ａ程度の真性多結晶シリコン層７を全
面に形成する。次に第１図（ｂ）に示すように真性多結
晶シリコン層７を異方性エラチンブレ、Ｎ型多結晶シリ
コン層３の側面にのみ残す０ 次に２ｇ１図＜ｃ＞に示すように膜厚１０００Ａ程度の
Ｔｉ（チタン）膜８を被着し、熱処理を処す事によシシ
リコン酸化膜４ｔ−除いた部分にＴｉシリサイドを形成
する。最後に第１図（ｄ）に示すよりに未反応Ｔｉ膜８
を除去する事によジ、Ｐ散拡散層５とＮ型多結６７９３
７層３を接続するＴｉシリサイド配線９を形成する。
同上記実施例においてはＮ型シリコン基板を用いた場合
について説明したがＰ凰シリコン基板を用いてもよく、
又高融点金属としてＴＩを用いたがＷ等地の金属を用い
てもよい。
について説明したがＰ凰シリコン基板を用いてもよく、
又高融点金属としてＴＩを用いたがＷ等地の金属を用い
てもよい。
以上説明したように本発明は、真性多結晶シリコン層を
多結晶シリコン配線側面に残す技術と、金属シリサイド
化の技術を用いる事により、ホトレジストを用いたバタ
７化工程を経ることなしに金属シリサイド配線で導電型
の異なる拡散層と多結晶シリコン配／ＩＩｌを接続でき
る半導体装置の製造方法が得られる効果がある。
多結晶シリコン配線側面に残す技術と、金属シリサイド
化の技術を用いる事により、ホトレジストを用いたバタ
７化工程を経ることなしに金属シリサイド配線で導電型
の異なる拡散層と多結晶シリコン配／ＩＩｌを接続でき
る半導体装置の製造方法が得られる効果がある。
第１図（ａ）〜（ｄ）は本発明の一実施例を説明するた
めの工程順に示した半導体チップの断面図、第２図（ａ
）〜（Ｃ）は従来の半導体装置の製造方法を説明する為
の工程順に示した半導体チップの断面図である０ １・・・・・・ＮＷシ’Ｊ＝ｒン基板、２．４・−・・
・・シリコン酸化膜、３・・・・・・Ｎ型多結晶シリコ
ン層、５・・・・−・Ｐ型拡散層、６・・・・・・アル
ミニュウム配線、７・・・・・・真性多結晶シリコン層
、８・・・・・・Ｔｉ膜、９・・・・・・Ｔｉシリサイ
ド配線。 代理人 弁理士 内 原 二 ゛”−日 第２図 ９Ｔ、ンノサイド虹線
めの工程順に示した半導体チップの断面図、第２図（ａ
）〜（Ｃ）は従来の半導体装置の製造方法を説明する為
の工程順に示した半導体チップの断面図である０ １・・・・・・ＮＷシ’Ｊ＝ｒン基板、２．４・−・・
・・シリコン酸化膜、３・・・・・・Ｎ型多結晶シリコ
ン層、５・・・・−・Ｐ型拡散層、６・・・・・・アル
ミニュウム配線、７・・・・・・真性多結晶シリコン層
、８・・・・・・Ｔｉ膜、９・・・・・・Ｔｉシリサイ
ド配線。 代理人 弁理士 内 原 二 ゛”−日 第２図 ９Ｔ、ンノサイド虹線
Claims (1)
- 一導電型シリコン基板上に酸化膜を介して一導電型シリ
コン層を形成したのち該シリコン層表面に酸化膜を形成
する工程と、前記シリコン基板表面に逆導電型拡散層を
形成する工程と、前記拡散層及び側面を含む前記シリコ
ン層上の酸化膜の一部を除去したのち全面に多結晶シリ
コン層を形成する工程と、異方性エッチングにより前記
多結晶シリコン層をエッチングし前記シリコン層の側面
にのみ多結晶シリコン層を残す工程と、全面に高融点金
属を被着したのち熱処理して前記拡散層及びシリコン層
上の酸化膜を除去した部分に金属シリサイド層を形成す
る工程とを含むことを特徴とする半導体装置の製造方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21531385A JPS6273743A (ja) | 1985-09-27 | 1985-09-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21531385A JPS6273743A (ja) | 1985-09-27 | 1985-09-27 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6273743A true JPS6273743A (ja) | 1987-04-04 |
Family
ID=16670247
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21531385A Pending JPS6273743A (ja) | 1985-09-27 | 1985-09-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6273743A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02168650A (ja) * | 1988-09-20 | 1990-06-28 | Hitachi Ltd | 半導体集積回路装置およびその製法，マイクロプロセツサ |
| JPH03120828A (ja) * | 1989-10-04 | 1991-05-23 | Nec Corp | 半導体装置及びその製造方法 |
| JPH0883852A (ja) * | 1994-06-08 | 1996-03-26 | Hyundai Electron Ind Co Ltd | 半導体素子及びその製造方法 |
-
1985
- 1985-09-27 JP JP21531385A patent/JPS6273743A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02168650A (ja) * | 1988-09-20 | 1990-06-28 | Hitachi Ltd | 半導体集積回路装置およびその製法，マイクロプロセツサ |
| JPH03120828A (ja) * | 1989-10-04 | 1991-05-23 | Nec Corp | 半導体装置及びその製造方法 |
| JPH0883852A (ja) * | 1994-06-08 | 1996-03-26 | Hyundai Electron Ind Co Ltd | 半導体素子及びその製造方法 |
| US6261882B1 (en) | 1994-06-08 | 2001-07-17 | Hyundai Electronics Industries Co., Ltd. | Method for fabricating a semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4021270A (en) | Double master mask process for integrated circuit manufacture | |
| JPS63299251A (ja) | 半導体装置の製造方法 | |
| JPS6273743A (ja) | 半導体装置の製造方法 | |
| JPS6286715A (ja) | 半導体装置の製造方法 | |
| JPS62122173A (ja) | 半導体装置 | |
| JPH02170424A (ja) | 半導体装置の製造方法 | |
| KR0147648B1 (ko) | 반도체 장치의 층간절연층 평탄화방법 | |
| JPH0150098B2 (ja) | ||
| JPH01125863A (ja) | 半導体装置 | |
| JPS61156837A (ja) | 半導体装置の製造方法 | |
| JPS63102340A (ja) | 半導体装置の製造方法 | |
| JPS6141250Y2 (ja) | ||
| JPS6376424A (ja) | 半導体装置の製造方法 | |
| JPS6387750A (ja) | 半導体装置の製造方法 | |
| JPH01140667A (ja) | 半導体装置 | |
| JPH0364960A (ja) | 半導体装置 | |
| JPH04277622A (ja) | 半導体装置の製造方法 | |
| JPS6263435A (ja) | 半導体装置の製造方法 | |
| JPS5885529A (ja) | 半導体装置の製造方法 | |
| JPS5885548A (ja) | 半導体装置 | |
| KR960043114A (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPH0273628A (ja) | 半導体装置の製造方法 | |
| JPH0256933A (ja) | 半導体装置の製造方法 | |
| JPH04188723A (ja) | 半導体装置の製造方法 | |
| JPS6115589B2 (ja) |