JPH0485954A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0485954A JPH0485954A JP20209790A JP20209790A JPH0485954A JP H0485954 A JPH0485954 A JP H0485954A JP 20209790 A JP20209790 A JP 20209790A JP 20209790 A JP20209790 A JP 20209790A JP H0485954 A JPH0485954 A JP H0485954A
- Authority
- JP
- Japan
- Prior art keywords
- film
- tungsten
- opening
- polycrystalline silicon
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000004065 semiconductor Substances 0.000 title claims description 9
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 21
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 21
- 239000010937 tungsten Substances 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 claims abstract description 15
- 238000010438 heat treatment Methods 0.000 claims abstract description 12
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 8
- 238000005229 chemical vapour deposition Methods 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 1
- 238000000151 deposition Methods 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 claims 1
- 239000010703 silicon Substances 0.000 claims 1
- 239000011229 interlayer Substances 0.000 abstract description 13
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 abstract description 12
- 229910021342 tungsten silicide Inorganic materials 0.000 abstract description 12
- 239000010410 layer Substances 0.000 abstract description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 11
- 238000005530 etching Methods 0.000 abstract description 8
- 239000000126 substance Substances 0.000 abstract 2
- 238000001947 vapour-phase growth Methods 0.000 abstract 2
- 238000010030 laminating Methods 0.000 abstract 1
- 239000000463 material Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 108010063955 thrombin receptor peptide (42-47) Proteins 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体装置の製造方法に関するものである。
従来の技術
一般に三次元集積回路素子の層間配線材料に（よタング
ステンが用いられも タングステン（上 高融点（３４
１０℃）、低抵抗（５，５μΩｃｍ）である土 化学気
相成長法により三次元集積回路素子特有の深いピアホー
ルに対し選択的に埋め込むことが可能であることか仮
三次元集積回路素子の層間配線材料に適していも 三次元集積回路素子の層間配線部の形成方法の典型例を
第２図に示す。下部集積回路層１００の配線材料である
金属膜１に絶縁膜２を２μｍ程度堆積させ、その上部に
例えばＭＯＳトランジスタ４から成る集積回路素子層を
形成する。４１はゲート電極 ４２はゲート絶縁膜 ４
３．４５はソース、ドレイン、 ４４はチャネル形成領
域である（第２図（ａ））。次にエツチングマスクを用
いて絶縁膜２を開口して開口部２０を形成し前記金ＲＭ
Ｉの表面を露出させる（第２図（ｂ））。次にタングス
テン膜３を化学気相成長法により開口部２０内のみに選
択的に成長させも さらに上部集積回路層の配線部の金
属膜７をタングステン膜３にコンタクトするよう形成し
金属膜１．タングステン膜３゜金属膜７よりなる層間
配線構造を形成する（第２図（Ｃ））。以上の形成方法
を繰り返し行なうことにより任意の積層数から成る三次
元集積回路素子を形成すも 発明が解決しようとする課題 しかしながら上記のような半導体装置の製造方法でζよ
下部集積回路層の上部に絶縁膜を介してさらに上部集
積回路層を形成する場合 タングステン膜３は前記上部
集積回路層形成に伴う９００℃前後の高温熱処理過程を
繰り返し受けることになるカミ 一般にタングステン膜
は二酸化ケイ素膜等の絶縁膜との密着性が悪いム 前記
のような熱処理によりタングステン膜３及び絶縁膜２内
に発生する応力により、タングステン膜３が絶縁膜２よ
りはがれ その結果 層間配線構造が破壊されるという
問題がありへ 本発明ζ友 かかる問題点に鑑へ 三次元回路素子の集
積回路素子層形成における高温熱処理過程に対し 層間
配線材料が絶縁膜よりはがれなＩ、Ｘ。
ステンが用いられも タングステン（上 高融点（３４
１０℃）、低抵抗（５，５μΩｃｍ）である土 化学気
相成長法により三次元集積回路素子特有の深いピアホー
ルに対し選択的に埋め込むことが可能であることか仮
三次元集積回路素子の層間配線材料に適していも 三次元集積回路素子の層間配線部の形成方法の典型例を
第２図に示す。下部集積回路層１００の配線材料である
金属膜１に絶縁膜２を２μｍ程度堆積させ、その上部に
例えばＭＯＳトランジスタ４から成る集積回路素子層を
形成する。４１はゲート電極 ４２はゲート絶縁膜 ４
３．４５はソース、ドレイン、 ４４はチャネル形成領
域である（第２図（ａ））。次にエツチングマスクを用
いて絶縁膜２を開口して開口部２０を形成し前記金ＲＭ
Ｉの表面を露出させる（第２図（ｂ））。次にタングス
テン膜３を化学気相成長法により開口部２０内のみに選
択的に成長させも さらに上部集積回路層の配線部の金
属膜７をタングステン膜３にコンタクトするよう形成し
金属膜１．タングステン膜３゜金属膜７よりなる層間
配線構造を形成する（第２図（Ｃ））。以上の形成方法
を繰り返し行なうことにより任意の積層数から成る三次
元集積回路素子を形成すも 発明が解決しようとする課題 しかしながら上記のような半導体装置の製造方法でζよ
下部集積回路層の上部に絶縁膜を介してさらに上部集
積回路層を形成する場合 タングステン膜３は前記上部
集積回路層形成に伴う９００℃前後の高温熱処理過程を
繰り返し受けることになるカミ 一般にタングステン膜
は二酸化ケイ素膜等の絶縁膜との密着性が悪いム 前記
のような熱処理によりタングステン膜３及び絶縁膜２内
に発生する応力により、タングステン膜３が絶縁膜２よ
りはがれ その結果 層間配線構造が破壊されるという
問題がありへ 本発明ζ友 かかる問題点に鑑へ 三次元回路素子の集
積回路素子層形成における高温熱処理過程に対し 層間
配線材料が絶縁膜よりはがれなＩ、Ｘ。
耐熱性を有する信頼性の高い層間配線構造を形成するこ
とが可能な半導体装置の製造方法を提供することを目的
とすム 課題を解決するための手段 本発明は 金属膜上に設けた絶縁膜に開口部を形成する
工程と、この開口部内へ化学気相成長法によりタングス
テン膜を開口部の深さに対し中途まで埋め込む工程と、
前記タングステン膜上に多結晶シリコン膜を堆積した跣
熱処理を行なう工程とを備えた半導体装置の製造方法
である。
とが可能な半導体装置の製造方法を提供することを目的
とすム 課題を解決するための手段 本発明は 金属膜上に設けた絶縁膜に開口部を形成する
工程と、この開口部内へ化学気相成長法によりタングス
テン膜を開口部の深さに対し中途まで埋め込む工程と、
前記タングステン膜上に多結晶シリコン膜を堆積した跣
熱処理を行なう工程とを備えた半導体装置の製造方法
である。
作用
本発明は前記した構成により、タングステン膜と多結晶
シリコン膜とが６５０℃以上の熱処理により化学反応を
起こしタングステンシリサイド膜となム タングステン
シリサイド膜はタングステン膜に比べて、二酸化ケイ素
等の絶縁膜との密着性に著しく優れており、たとえ層間
配線部が９００℃前後の高温熱処理を受はタングステン
シリサイド膜及び周囲の絶縁膜に応力が発生してｋ タ
ングステンシリサイド膜が絶縁膜よりはがれることはな
（−その結果層間配線構造が破壊されることはな（〜 実施例 第１図は本発明の一実施例における半導体装置の製造方
法を示した図であり、第２図と同一部分には同一番号を
付す。
シリコン膜とが６５０℃以上の熱処理により化学反応を
起こしタングステンシリサイド膜となム タングステン
シリサイド膜はタングステン膜に比べて、二酸化ケイ素
等の絶縁膜との密着性に著しく優れており、たとえ層間
配線部が９００℃前後の高温熱処理を受はタングステン
シリサイド膜及び周囲の絶縁膜に応力が発生してｋ タ
ングステンシリサイド膜が絶縁膜よりはがれることはな
（−その結果層間配線構造が破壊されることはな（〜 実施例 第１図は本発明の一実施例における半導体装置の製造方
法を示した図であり、第２図と同一部分には同一番号を
付す。
第１図（ａ）では 下部集積回路層１００の配線材料で
あるチタンシリサイド等の金属膜１に絶縁膜２を２μｍ
程度堆積させ、その上部に例えばＭＯＳトランジスタ４
から成る集積回路素子層を形成すム ４１はゲート電板
４２はゲート絶縁膜４３．４５はソース、ドレイン、
４４はチャネル形成領域であム 次にエツチングマス
クを用いて絶縁膜２に開口部２０を形成し前記金属膜１
の表面を露出させた喪 化学気相成長法によりタングス
テン膜３を開口部２０内のみに選択的に成長させも こ
のとき、タングステン膜３は開口部２０内の中途の深さ
まで埋まるようにすム 例えばアスペクト比１の開口部
の場合、１／３程度の深さまでタングステン膜３を埋め
込むことが望ましく〜次に第１図（ｂ）で１よ 減圧化
学気相成長法により多結晶シリコン膜５をちょうど開口
部２０が埋め尽くされる程度の膜厚で堆積させも 次に第１図（Ｃ）では６５０℃以上の温度で熱処理をお
こなう。この熱処理により開口部２０内のタングステン
膜３と多結晶シリコン膜５とは化学反応を起こし タン
グステンシリサイド膜６と成る。
あるチタンシリサイド等の金属膜１に絶縁膜２を２μｍ
程度堆積させ、その上部に例えばＭＯＳトランジスタ４
から成る集積回路素子層を形成すム ４１はゲート電板
４２はゲート絶縁膜４３．４５はソース、ドレイン、
４４はチャネル形成領域であム 次にエツチングマス
クを用いて絶縁膜２に開口部２０を形成し前記金属膜１
の表面を露出させた喪 化学気相成長法によりタングス
テン膜３を開口部２０内のみに選択的に成長させも こ
のとき、タングステン膜３は開口部２０内の中途の深さ
まで埋まるようにすム 例えばアスペクト比１の開口部
の場合、１／３程度の深さまでタングステン膜３を埋め
込むことが望ましく〜次に第１図（ｂ）で１よ 減圧化
学気相成長法により多結晶シリコン膜５をちょうど開口
部２０が埋め尽くされる程度の膜厚で堆積させも 次に第１図（Ｃ）では６５０℃以上の温度で熱処理をお
こなう。この熱処理により開口部２０内のタングステン
膜３と多結晶シリコン膜５とは化学反応を起こし タン
グステンシリサイド膜６と成る。
この丸 第１図（ｄ）で（戴 エツチングマスクを用い
て残った多結晶シリコン膜５をドライエツチング法また
はウェットエツチング法により除去すムこの時、多結晶
シリコン膜５に対し絶縁膜２およびタングステンシリサ
イド膜６とのエツチング選択比が十分とれるような エ
ツチングガス及びエツチング液を用いれば エツチング
マスクを用いず、自己整合的に多結晶シリコン膜５のみ
を除去できも 最後に上部集積回路層の配線部の金属膜
７をタングステンシリサイド膜６とコンタクトするよう
形成し 金属膜１．タングステンシリサイド膜３と多結
晶シリコン膜５とが６５０℃以上の熱処理により化学反
応を起こしタングステンシリサイド膜６となり、タング
ステンシリサイド膜はタングステン膜に比べて二酸化ケ
イ素等の絶縁膜との密着性に著しく優れておるム たと
え層間配線部が９００℃前後の高温熱処理を受はタング
ステンシリサイド膜及び周囲の絶縁膜に応力が発生して
叡 タングステンシリサイド膜が絶縁膜よりはがれるこ
とはなｌ、％ その結果層間配線構造が破壊されるこ
とはな（℃
て残った多結晶シリコン膜５をドライエツチング法また
はウェットエツチング法により除去すムこの時、多結晶
シリコン膜５に対し絶縁膜２およびタングステンシリサ
イド膜６とのエツチング選択比が十分とれるような エ
ツチングガス及びエツチング液を用いれば エツチング
マスクを用いず、自己整合的に多結晶シリコン膜５のみ
を除去できも 最後に上部集積回路層の配線部の金属膜
７をタングステンシリサイド膜６とコンタクトするよう
形成し 金属膜１．タングステンシリサイド膜３と多結
晶シリコン膜５とが６５０℃以上の熱処理により化学反
応を起こしタングステンシリサイド膜６となり、タング
ステンシリサイド膜はタングステン膜に比べて二酸化ケ
イ素等の絶縁膜との密着性に著しく優れておるム たと
え層間配線部が９００℃前後の高温熱処理を受はタング
ステンシリサイド膜及び周囲の絶縁膜に応力が発生して
叡 タングステンシリサイド膜が絶縁膜よりはがれるこ
とはなｌ、％ その結果層間配線構造が破壊されるこ
とはな（℃
第１図は本発明の実施例に係る半導体装置の製造方法の
工程断面図 第２図は従来の半導体装置の製造方法の工
程断面図であム ト・・金属ｙＬ ２・・・絶縁膜 ３・・・タングステ
ン罠４・・・ＭＯＳ）ランジス久 ５・・・多結晶シリ
コン罠６・・・タングステンシリサイド膜 ７・・・金
属ｗＬ１００・・・下部集積回路凰
工程断面図 第２図は従来の半導体装置の製造方法の工
程断面図であム ト・・金属ｙＬ ２・・・絶縁膜 ３・・・タングステ
ン罠４・・・ＭＯＳ）ランジス久 ５・・・多結晶シリ
コン罠６・・・タングステンシリサイド膜 ７・・・金
属ｗＬ１００・・・下部集積回路凰
Claims (1)
- 金属膜上に設けた絶縁膜に開口部を形成する工程と、こ
の開口部内へ化学気相成長法によりタングステン膜を開
口部の深さに対し中途まで埋め込む工程と、前記タング
ステン膜上に多結晶シリコン膜を堆積した後、熱処理を
行なう工程とを備えた半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20209790A JPH0485954A (ja) | 1990-07-30 | 1990-07-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20209790A JPH0485954A (ja) | 1990-07-30 | 1990-07-30 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0485954A true JPH0485954A (ja) | 1992-03-18 |
Family
ID=16451918
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20209790A Pending JPH0485954A (ja) | 1990-07-30 | 1990-07-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0485954A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8683879B2 (en) | 2010-02-26 | 2014-04-01 | Shimadzu Corporation | Sample injecting device |
-
1990
- 1990-07-30 JP JP20209790A patent/JPH0485954A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8683879B2 (en) | 2010-02-26 | 2014-04-01 | Shimadzu Corporation | Sample injecting device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS592352A (ja) | 半導体装置の製造方法 | |
| JPH07221181A (ja) | 半導体素子の金属配線の形成方法 | |
| JP2768304B2 (ja) | 半導体装置の製造方法 | |
| JPH0485954A (ja) | 半導体装置の製造方法 | |
| JPH03292765A (ja) | 半導体装置の製造方法 | |
| JP2011029554A (ja) | 半導体装置の製造方法 | |
| JP2000307060A (ja) | 抵抗素子の製造方法 | |
| JPH04199628A (ja) | 半導体装置の製造方法 | |
| JPH05129226A (ja) | 半導体装置の製造方法 | |
| JPH04196122A (ja) | 半導体装置の製造方法 | |
| JP2004119754A (ja) | 配線、配線の製造方法、半導体装置及びその製造方法 | |
| JPH02170424A (ja) | 半導体装置の製造方法 | |
| JPH05129227A (ja) | 半導体装置の製造方法 | |
| JP2806757B2 (ja) | 半導体装置の製造方法 | |
| KR960011816B1 (ko) | 반도체소자의 캐패시터 및 그의 제조방법 | |
| KR19990057898A (ko) | 반도체 소자의 장벽금속막 형성 방법 | |
| JPH043962A (ja) | 半導体装置およびその製造方法 | |
| JPS63157443A (ja) | 半導体装置の製造方法 | |
| JPH04326553A (ja) | 半導体装置の製造方法 | |
| JPH0689941A (ja) | 半導体装置及びその製造方法 | |
| JPS62104078A (ja) | 半導体集積回路装置の製造方法 | |
| JPH05129223A (ja) | 半導体装置の製造方法 | |
| JPS5870556A (ja) | 半導体装置の製造方法 | |
| JPH027432A (ja) | 半導体装置の製造方法 | |
| JPS63276244A (ja) | 半導体装置の製造方法 |