JPH044746B2 - - Google Patents
Info
- Publication number
- JPH044746B2 JPH044746B2 JP15028287A JP15028287A JPH044746B2 JP H044746 B2 JPH044746 B2 JP H044746B2 JP 15028287 A JP15028287 A JP 15028287A JP 15028287 A JP15028287 A JP 15028287A JP H044746 B2 JPH044746 B2 JP H044746B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- heat treatment
- semiconductor substrate
- type
- ion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000000758 substrate Substances 0.000 claims description 53
- 239000004065 semiconductor Substances 0.000 claims description 23
- 238000010438 heat treatment Methods 0.000 claims description 17
- 238000004519 manufacturing process Methods 0.000 claims description 11
- 239000012535 impurity Substances 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 6
- 230000000694 effects Effects 0.000 description 20
- 239000000853 adhesive Substances 0.000 description 10
- 230000001070 adhesive effect Effects 0.000 description 10
- 235000012431 wafers Nutrition 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
- Recrystallisation Techniques (AREA)
Description
［発明の目的］
（産業上の利用分野）
本発明は半導体基板の製造方法に関するもの
で、特に接着半導体基板の製造において、接着界
面近傍の不純物の濃度プロフイルを制御するため
に用いられるものである。 （従来の技術） 比抵抗の高い（概略10Ω・cm以上）Ｎ型基板３
に同型の不純物であるリンをイオン注入してイオ
ン注入層２を形成し、該イオン注入面に比抵抗の
低い（概略0.02Ω・cm以下）Ｐ型基板１を直接接
着してなる第１図の如き接着半導体基板は第２図
に示すIGBT（Insulated Gate Bipolar
Transistor）基板として利用されている。即ち、
イオン注入層５を形成したＮ型基板６にＰ型基板
４を直接接着して接着半導体基板を構成し、前記
Ｎ型基板６にＰ層７及びＮ層８を形成してゲート
９及びソース（エミツタ）１０を設け、かつ前記
Ｐ型基板４にドレイン（コレクタ）１１を設けて
IGBT素子を構成する。前記接着半導体基板は従
来高抵抗Ｎ型基板３，６にイオン注入層２，５を
形成し、次に清浄化洗浄を加え、低抵抗Ｐ型基板
１，４を物理的に接着させ、その後1100℃×2hr
の熱処理を行ない、結合を化学的に強固なものに
していた。その後、高抵抗Ｎ型基板３，６の接着
面とは反対側の面を荒研磨、仕上研磨を施す事に
より作られていた。 しかしながら、従来技術の様に物理的な接着後
に結合力を化学的に強固なものにするために行な
う熱処理（通常1100℃×2hr）だけでは第５図に
示すが如く伝導度変調効果Ｂは小さく、理想型の
IGBT特性Ａは接着半導体基板を用いたIGBT素
子においては得られないことが判明した。 （発明が解決しようとする問題点） 本発明は、従来技術では接着半導体基板の伝導
度変調効果が小さく、接着半導体基板を用いた
IGBT素子の製造が不可能であつた点に鑑みてな
されたもので、接着半導体基板の伝導度変調効果
を増大し得、以つて接着半導体基板を用いた高耐
圧のIGBT素子を実現し得る半導体基板の製造方
法を提供することを目的とする。 ［発明の構成］ （問題点を解決するための手段と作用） 本発明は上記目的を達成するために、少なくと
も、比抵抗が10Ω・cm以上のＮ型基板にドナー不
純物を1.5×1015／cm2以上イオン注入する第１の
工程と、この工程の後前記Ｎ型基板のイオン注入
面に比抵抗が0.02Ω・cm以下のＰ型基板を接着す
る第２の工程とを含む半導体基板の製造方法にお
いて、第２の工程後に熱処理により前記Ｐ型基板
から前記Ｎ型基板へしみ出すクセプター不純物濃
度プロフアイルを制御する第３の工程を加えたこ
とを特徴とするもので、製造工程内において化学
的に結合を強固なものにする熱処理だけでは伝導
度変調効果を起こさないため、アクセプター不純
物の濃度プロフアイルを制御する熱処理を加える
事にある。 この様な熱処理を加えることにより伝導度変調
効果を誘起させ、IGBT特性が得られることが判
つた。 （実施例） 以下図面を参照して本発明の実施例を詳細に説
明する。 実施例 １ 第１図における半導体基板１として直径100mm、
比抵抗0.015Ω・cmの低抵抗Ｐ型シリコンウエー
ハを使用し、基板３には直径100mm、比抵抗
62.5Ω・cmの高抵抗Ｎ型シリコンウエーハを使用
した（以後便宜上高抵抗基板はP+、N+、低抵抗
基板はP-、N-と表す）。基板３にはリンを加速
電圧40keVで２×1015atm／cm2イオン注入してイ
オン注入層（N+層）２を形成した。その後イオ
ン注入したN-ウエーハの表面を清浄化洗浄して、
P+型ウエーハと接着した後、1100℃×2hr、N2中
で接着熱処理を行なつた後に900℃、1000℃、
1100℃、1200℃にてプロフアイル制御熱処理を
N2中にて行なつた。 第３図は伝導度変調効果の有無に対する熱処理
温度及び時間依存性を示しているが、1000℃以下
の熱処理温度では100hr以上行なつても伝導度変
調効果は認められず、1100℃において16hr以上、
1200℃において1hr以上において伝導度変調効果
が認められることが判る。 実施例 ２ 実施例１において接着熱処理を行なわずに同条
件のプロフアイル制御熱処理を行なつた場合にお
いても1200℃においては1hr以上、1100℃におい
ては18hr以上において伝導度変調効果が認められ
ることが判つた。 実施例 ３ 第１図における基板１及び３には実施例１と同
様なウエーハを使用し、基板３にリンを加速電圧
40keVで１×1015、1.5×1015、２×1015atm／cm2
の３条件イオン注入した。その後N-型ウエーハ
の表面を清浄化洗浄し、P+型ウエーハと接着し
た後、1100℃、2hr、N2中で接着熱処理を行なつ
た後に1200℃、1hr、N2中でプロフアイル制御熱
処理を行なつた。 第１表は伝導度変調効果の有無を示した表であ
る。１×1015atm／cm2では伝導度変調効果は認め
られず、1.5×1015atm／cm2以上でなければならな
いことが判る。
で、特に接着半導体基板の製造において、接着界
面近傍の不純物の濃度プロフイルを制御するため
に用いられるものである。 （従来の技術） 比抵抗の高い（概略10Ω・cm以上）Ｎ型基板３
に同型の不純物であるリンをイオン注入してイオ
ン注入層２を形成し、該イオン注入面に比抵抗の
低い（概略0.02Ω・cm以下）Ｐ型基板１を直接接
着してなる第１図の如き接着半導体基板は第２図
に示すIGBT（Insulated Gate Bipolar
Transistor）基板として利用されている。即ち、
イオン注入層５を形成したＮ型基板６にＰ型基板
４を直接接着して接着半導体基板を構成し、前記
Ｎ型基板６にＰ層７及びＮ層８を形成してゲート
９及びソース（エミツタ）１０を設け、かつ前記
Ｐ型基板４にドレイン（コレクタ）１１を設けて
IGBT素子を構成する。前記接着半導体基板は従
来高抵抗Ｎ型基板３，６にイオン注入層２，５を
形成し、次に清浄化洗浄を加え、低抵抗Ｐ型基板
１，４を物理的に接着させ、その後1100℃×2hr
の熱処理を行ない、結合を化学的に強固なものに
していた。その後、高抵抗Ｎ型基板３，６の接着
面とは反対側の面を荒研磨、仕上研磨を施す事に
より作られていた。 しかしながら、従来技術の様に物理的な接着後
に結合力を化学的に強固なものにするために行な
う熱処理（通常1100℃×2hr）だけでは第５図に
示すが如く伝導度変調効果Ｂは小さく、理想型の
IGBT特性Ａは接着半導体基板を用いたIGBT素
子においては得られないことが判明した。 （発明が解決しようとする問題点） 本発明は、従来技術では接着半導体基板の伝導
度変調効果が小さく、接着半導体基板を用いた
IGBT素子の製造が不可能であつた点に鑑みてな
されたもので、接着半導体基板の伝導度変調効果
を増大し得、以つて接着半導体基板を用いた高耐
圧のIGBT素子を実現し得る半導体基板の製造方
法を提供することを目的とする。 ［発明の構成］ （問題点を解決するための手段と作用） 本発明は上記目的を達成するために、少なくと
も、比抵抗が10Ω・cm以上のＮ型基板にドナー不
純物を1.5×1015／cm2以上イオン注入する第１の
工程と、この工程の後前記Ｎ型基板のイオン注入
面に比抵抗が0.02Ω・cm以下のＰ型基板を接着す
る第２の工程とを含む半導体基板の製造方法にお
いて、第２の工程後に熱処理により前記Ｐ型基板
から前記Ｎ型基板へしみ出すクセプター不純物濃
度プロフアイルを制御する第３の工程を加えたこ
とを特徴とするもので、製造工程内において化学
的に結合を強固なものにする熱処理だけでは伝導
度変調効果を起こさないため、アクセプター不純
物の濃度プロフアイルを制御する熱処理を加える
事にある。 この様な熱処理を加えることにより伝導度変調
効果を誘起させ、IGBT特性が得られることが判
つた。 （実施例） 以下図面を参照して本発明の実施例を詳細に説
明する。 実施例 １ 第１図における半導体基板１として直径100mm、
比抵抗0.015Ω・cmの低抵抗Ｐ型シリコンウエー
ハを使用し、基板３には直径100mm、比抵抗
62.5Ω・cmの高抵抗Ｎ型シリコンウエーハを使用
した（以後便宜上高抵抗基板はP+、N+、低抵抗
基板はP-、N-と表す）。基板３にはリンを加速
電圧40keVで２×1015atm／cm2イオン注入してイ
オン注入層（N+層）２を形成した。その後イオ
ン注入したN-ウエーハの表面を清浄化洗浄して、
P+型ウエーハと接着した後、1100℃×2hr、N2中
で接着熱処理を行なつた後に900℃、1000℃、
1100℃、1200℃にてプロフアイル制御熱処理を
N2中にて行なつた。 第３図は伝導度変調効果の有無に対する熱処理
温度及び時間依存性を示しているが、1000℃以下
の熱処理温度では100hr以上行なつても伝導度変
調効果は認められず、1100℃において16hr以上、
1200℃において1hr以上において伝導度変調効果
が認められることが判る。 実施例 ２ 実施例１において接着熱処理を行なわずに同条
件のプロフアイル制御熱処理を行なつた場合にお
いても1200℃においては1hr以上、1100℃におい
ては18hr以上において伝導度変調効果が認められ
ることが判つた。 実施例 ３ 第１図における基板１及び３には実施例１と同
様なウエーハを使用し、基板３にリンを加速電圧
40keVで１×1015、1.5×1015、２×1015atm／cm2
の３条件イオン注入した。その後N-型ウエーハ
の表面を清浄化洗浄し、P+型ウエーハと接着し
た後、1100℃、2hr、N2中で接着熱処理を行なつ
た後に1200℃、1hr、N2中でプロフアイル制御熱
処理を行なつた。 第１表は伝導度変調効果の有無を示した表であ
る。１×1015atm／cm2では伝導度変調効果は認め
られず、1.5×1015atm／cm2以上でなければならな
いことが判る。
【表】
次に本発明の実施例による効果について述べ
る。 既述の如く本発明により従来伝導度変調効果の
認められなかつた接着半導体基板を用いたIGBT
素子は接着後のアクセプター不純物プロフアイル
を制御することにより伝導度変調効果を増大し、
これまで不可能であつた接着半導体基板を用いた
IGBT素子の製造が実現出来た。 第４図は本発明によつて得られた接着型IGBT
素子の特性を示しており、その効果は第３図と比
較すれば良く判る。すなわち、本発明の接着型
IGBT素子は伝導度変調効果が著るしく増大して
いる。又、第１図の如きIGBT用半導体基板は、
従来技術である気相エピタキシヤル方法によつて
実現可能であるが、高耐圧品用基板では第１図３
のN-基板厚が100μmを越える為、結晶性が著し
く劣化すると共に値段も本発明に比べ約２倍と高
価なものとなる。本発明は、こういつた高耐圧の
IGBT素子実現に大きな効果をもたらす。 ［発明の効果］ 以上述べたように本発明によれば、接着半導体
基板の製造において、接着界面近傍の不純物の濃
度プロフアイルを制御することにより、接着半導
体基板の伝導度変調効果を増大することができ、
以つて接着半導体基板を用いた高耐圧のIGBT素
子を実現することができる半導体基板の製造方法
を提供することができる。
る。 既述の如く本発明により従来伝導度変調効果の
認められなかつた接着半導体基板を用いたIGBT
素子は接着後のアクセプター不純物プロフアイル
を制御することにより伝導度変調効果を増大し、
これまで不可能であつた接着半導体基板を用いた
IGBT素子の製造が実現出来た。 第４図は本発明によつて得られた接着型IGBT
素子の特性を示しており、その効果は第３図と比
較すれば良く判る。すなわち、本発明の接着型
IGBT素子は伝導度変調効果が著るしく増大して
いる。又、第１図の如きIGBT用半導体基板は、
従来技術である気相エピタキシヤル方法によつて
実現可能であるが、高耐圧品用基板では第１図３
のN-基板厚が100μmを越える為、結晶性が著し
く劣化すると共に値段も本発明に比べ約２倍と高
価なものとなる。本発明は、こういつた高耐圧の
IGBT素子実現に大きな効果をもたらす。 ［発明の効果］ 以上述べたように本発明によれば、接着半導体
基板の製造において、接着界面近傍の不純物の濃
度プロフアイルを制御することにより、接着半導
体基板の伝導度変調効果を増大することができ、
以つて接着半導体基板を用いた高耐圧のIGBT素
子を実現することができる半導体基板の製造方法
を提供することができる。
第１図はイオン注入を施したＮ型基板とＰ型基
板を接着して得られた接着半導体基板の一例を示
す断面図、第２図は接着型IGBT素子の一例を示
す構造図、第３図は接着半導体基板の伝導度変調
領域の温度、時間依存性の一例を示す特性図、第
４図は本発明によつて得られたIGBT特性の一例
を示す図、第５図は従来の製造方法によるＩ−Ｖ
特性を示す図である。 １，４…P+基板、２，５…イオン注入層（N+
層）、３，６…N-基板、７…Ｐ層、８…Ｎ層、９
…ゲート、１０…ソース（エミツタ）、１１…ド
レイン（コレクタ）。
板を接着して得られた接着半導体基板の一例を示
す断面図、第２図は接着型IGBT素子の一例を示
す構造図、第３図は接着半導体基板の伝導度変調
領域の温度、時間依存性の一例を示す特性図、第
４図は本発明によつて得られたIGBT特性の一例
を示す図、第５図は従来の製造方法によるＩ−Ｖ
特性を示す図である。 １，４…P+基板、２，５…イオン注入層（N+
層）、３，６…N-基板、７…Ｐ層、８…Ｎ層、９
…ゲート、１０…ソース（エミツタ）、１１…ド
レイン（コレクタ）。
Claims (1)
- 【特許請求の範囲】 １ 少なくとも、比抵抗が10Ω・cm以上のＮ型基
板にドナー不純物を1.5×1015／cm2以上イオン注
入する第１の工程と、この工程の後前記Ｎ型基板
のイオン注入面に比抵抗が0.02Ω・cm以下のＰ型
基板を接着する第２の工程とを含む半導体基板の
製造方法において、第２の工程後に熱処理により
前記Ｐ型基板から前記Ｎ型基板へしみ出すアクセ
プター不純物濃度プロフアイルを制御する第３の
工程を加えたことを特徴とする半導体基板の製造
方法。 ２ 第３の工程が1200℃、１時間以上もしくはこ
れと等価な熱処理条件であることを特徴とする特
許請求の範囲第１項記載の半導体基板の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15028287A JPS63314825A (ja) | 1987-06-18 | 1987-06-18 | 半導体基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15028287A JPS63314825A (ja) | 1987-06-18 | 1987-06-18 | 半導体基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63314825A JPS63314825A (ja) | 1988-12-22 |
| JPH044746B2 true JPH044746B2 (ja) | 1992-01-29 |
Family
ID=15493567
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15028287A Granted JPS63314825A (ja) | 1987-06-18 | 1987-06-18 | 半導体基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63314825A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2752371B2 (ja) * | 1988-05-16 | 1998-05-18 | 株式会社日本自動車部品総合研究所 | 半導体装置の製造方法 |
| KR19980055025A (ko) * | 1996-12-27 | 1998-09-25 | 김광호 | 반도체 소자의 제조방법 |
-
1987
- 1987-06-18 JP JP15028287A patent/JPS63314825A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63314825A (ja) | 1988-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4935386A (en) | Method of manufacturing semiconductor device including substrate bonding and outdiffusion by thermal heating | |
| JP2995723B2 (ja) | ウェーハ・ボンディングを利用した縦型電流半導体デバイスおよびその製作方法 | |
| US4700466A (en) | Method of manufacturing semiconductor device wherein silicon substrates are bonded together | |
| JP3727827B2 (ja) | 半導体装置 | |
| JPH0547726A (ja) | 半導体装置の製造方法 | |
| JPS61216363A (ja) | 伝導度変調型半導体装置 | |
| JPH044746B2 (ja) | ||
| JP3243071B2 (ja) | 誘電体分離型半導体装置 | |
| JP2752371B2 (ja) | 半導体装置の製造方法 | |
| JPH0714000B2 (ja) | 複合半導体装置およびその製造方法 | |
| JPH06177390A (ja) | 絶縁ゲート型バイポーラトランジスタの製造方法 | |
| US5858855A (en) | Semiconductor substrate, process for production thereof, and semiconductor device | |
| JPH05217822A (ja) | シリコンオンインシュレータ基板の製造方法 | |
| JPH0464249A (ja) | Ｓｏｉ基板の製造方法 | |
| JPH05129170A (ja) | 半導体装置の製造方法 | |
| JPS62221122A (ja) | 半導体装置の製造方法 | |
| JP2674533B2 (ja) | Ｓｏｉ基板及びこれを用いた半導体装置とその製造方法 | |
| JPH0555100A (ja) | 半導体基板の製造方法 | |
| JPS6130436B2 (ja) | ||
| JP3105325B2 (ja) | 半導体素子の製造方法 | |
| JPH0621364A (ja) | 半導体装置 | |
| KR100361696B1 (ko) | 쇼트키베리어다이오드 및 그 제조방법 | |
| JPS6361789B2 (ja) | ||
| JPH0719836B2 (ja) | 誘電体分離形半導体装置の製造方法 | |
| JPH07107924B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |