JPH07283382A - シリコン基板のはり合わせ方法 - Google Patents
シリコン基板のはり合わせ方法Info
- Publication number
- JPH07283382A JPH07283382A JP7330494A JP7330494A JPH07283382A JP H07283382 A JPH07283382 A JP H07283382A JP 7330494 A JP7330494 A JP 7330494A JP 7330494 A JP7330494 A JP 7330494A JP H07283382 A JPH07283382 A JP H07283382A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- silicon
- silicon substrate
- bonded
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Weting (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【目的】 シリコン基板のはり合わせ時のはり合わせ面
のボイドの発生、特に、はり合わせ面の表面荒さに起因
するボイドの発生を防止したシリコン基板のはり合わせ
方法を提供する。 【構成】 はり合わせ面の面方位が(100)のシリコ
ン基板の少なくとも該はり合わせ面を熱酸化し、少な
くともはり合わせ面の該熱酸化膜を除去した後、該シ
リコン基板の少なくともはり合わせ面をH2 O2 やO3
水溶液等の酸化性の液により酸化し、その後他のシリ
コン基板(例えば(100)基板)または他種材料の基
板とはり合わせるシリコン基板のはり合わせ方法。
のボイドの発生、特に、はり合わせ面の表面荒さに起因
するボイドの発生を防止したシリコン基板のはり合わせ
方法を提供する。 【構成】 はり合わせ面の面方位が(100)のシリコ
ン基板の少なくとも該はり合わせ面を熱酸化し、少な
くともはり合わせ面の該熱酸化膜を除去した後、該シ
リコン基板の少なくともはり合わせ面をH2 O2 やO3
水溶液等の酸化性の液により酸化し、その後他のシリ
コン基板(例えば(100)基板)または他種材料の基
板とはり合わせるシリコン基板のはり合わせ方法。
Description
【0001】
【産業上の利用分野】本発明は、シリコン基板のはり合
わせ方法に関する。本発明は、各種の分野におけるシリ
コン基板同士、もしくはシリコン基板と他の材料の基板
とのはり合わせの際に利用することができ、例えば、シ
リコン基板同士の直接接着や、SOI構造形成のための
はり合わせ基板の形成のための手段として用いることが
できる。
わせ方法に関する。本発明は、各種の分野におけるシリ
コン基板同士、もしくはシリコン基板と他の材料の基板
とのはり合わせの際に利用することができ、例えば、シ
リコン基板同士の直接接着や、SOI構造形成のための
はり合わせ基板の形成のための手段として用いることが
できる。
【0002】
【従来の技術及びその問題点】従来より、シリコンウェ
ハのはり合わせは、エピタキシャルや拡散の代替プロセ
スとしてのSi−Si直接接着や、SOI(Silic
on on Insulator)構造形成などに用い
られる重要な技術として知られている(古川和由、「応
用物理」第60巻第8号、p790(1991)等参
照)。
ハのはり合わせは、エピタキシャルや拡散の代替プロセ
スとしてのSi−Si直接接着や、SOI(Silic
on on Insulator)構造形成などに用い
られる重要な技術として知られている(古川和由、「応
用物理」第60巻第8号、p790(1991)等参
照)。
【0003】以下図3及び図4に従ってウェハはり合わ
せのプロセスとメカニズムを説明する。
せのプロセスとメカニズムを説明する。
【0004】図3の(a)に示すように、はり合わされ
る基板ウェハ1,2は、まず洗浄により、はり合わせ面
を活性化する。洗浄は、ウェハの鏡面に付着した異物の
除去もかねて、RCA洗浄(W.Kern:RCA R
eview,31−6,p27(1970))のSC−
1洗浄(アンモニア/過酸化水素混合液による洗浄)が
用いられる。この洗浄処理後においては、はり合わせ面
には、図4の(A)に示すように、Si−OH結合が形
成されている。
る基板ウェハ1,2は、まず洗浄により、はり合わせ面
を活性化する。洗浄は、ウェハの鏡面に付着した異物の
除去もかねて、RCA洗浄(W.Kern:RCA R
eview,31−6,p27(1970))のSC−
1洗浄(アンモニア/過酸化水素混合液による洗浄)が
用いられる。この洗浄処理後においては、はり合わせ面
には、図4の(A)に示すように、Si−OH結合が形
成されている。
【0005】水洗、乾燥後、2枚の基板1,2のはり合
わせ面を接触させると、図4の(B)に示すように−O
H基が水素結合を起こし、基板は密着する(図3の
(b)参照)。この際、加圧は不要であるが、はり合わ
せ面に異物や空気が残っていてはいけない。
わせ面を接触させると、図4の(B)に示すように−O
H基が水素結合を起こし、基板は密着する(図3の
(b)参照)。この際、加圧は不要であるが、はり合わ
せ面に異物や空気が残っていてはいけない。
【0006】このはり合わされた基板に図3の(c)に
示すように熱処理を加えると(図3中、符号3はランプ
等の加熱手段である)、はり合わせ面では脱水縮合反応
により図4の(C)に示すようにSi−O−Si結合が
生じる。1000℃を越える温度では図4の(D)に示
すように、Si−Si直接結合となる。
示すように熱処理を加えると(図3中、符号3はランプ
等の加熱手段である)、はり合わせ面では脱水縮合反応
により図4の(C)に示すようにSi−O−Si結合が
生じる。1000℃を越える温度では図4の(D)に示
すように、Si−Si直接結合となる。
【0007】以上のプロセスにより、シリコンウェハの
はり合わせが行われるわけであるが、現在、このはり合
わせ技術において、ボイド(基板間に残存する気泡・未
接着部分)の発生が問題となっている。
はり合わせが行われるわけであるが、現在、このはり合
わせ技術において、ボイド(基板間に残存する気泡・未
接着部分)の発生が問題となっている。
【0008】ボイドの発生によりはり合わせ面の接着強
度は低下する。例えばSOI構造を用いてMOSデバイ
スを製造する場合は、はり合わせた一方の基板を薄く
(〜0.1μmまで)研磨するため、ボイド発生箇所で
ははり合わせ面の破壊が生じることがある。研磨の段階
で破壊されなくとも、デバイス形成時の様々な熱処理に
より破壊されることもある。
度は低下する。例えばSOI構造を用いてMOSデバイ
スを製造する場合は、はり合わせた一方の基板を薄く
(〜0.1μmまで)研磨するため、ボイド発生箇所で
ははり合わせ面の破壊が生じることがある。研磨の段階
で破壊されなくとも、デバイス形成時の様々な熱処理に
より破壊されることもある。
【0009】このボイドの発生要因は次の2点と考えら
れている。即ち、接着時の熱処理温度(丹沢勝二郎
第33回応用物理学関係連合講演会予稿集、p612
(1986))、及びはり合わせ面の表面粗さ(マイ
クロラフネス)(T.Abe:Solid State
Technology,p39(1990))の2点
に基づくと考えられている。
れている。即ち、接着時の熱処理温度(丹沢勝二郎
第33回応用物理学関係連合講演会予稿集、p612
(1986))、及びはり合わせ面の表面粗さ(マイ
クロラフネス)(T.Abe:Solid State
Technology,p39(1990))の2点
に基づくと考えられている。
【0010】ボイドは、一般に、接着時の熱処理温度が
200〜800℃の場合に発生するが、800℃を越え
る温度では発生しない。従って実用的な面から考える
と、解決すべきは、の表面粗さに起因するボイドであ
るということになる。前掲のT・Abeらの報告によれ
ば、表面の平均粗さRaが0.5μmを越えると、熱処
理後にボイドが発生する。鏡面研磨後のシリコンウェハ
の表面粗さRaは、研磨処理を制御することで、0.2
〜0.3nmにすることはできるが、0.5nmレベル
のものも確実に存在する。この面粗さは、鏡面研磨にお
けるミクロな研磨むらであり、これはさらに研磨後に行
うSC−1洗浄のアンモニアのエッチング効果により増
大する。
200〜800℃の場合に発生するが、800℃を越え
る温度では発生しない。従って実用的な面から考える
と、解決すべきは、の表面粗さに起因するボイドであ
るということになる。前掲のT・Abeらの報告によれ
ば、表面の平均粗さRaが0.5μmを越えると、熱処
理後にボイドが発生する。鏡面研磨後のシリコンウェハ
の表面粗さRaは、研磨処理を制御することで、0.2
〜0.3nmにすることはできるが、0.5nmレベル
のものも確実に存在する。この面粗さは、鏡面研磨にお
けるミクロな研磨むらであり、これはさらに研磨後に行
うSC−1洗浄のアンモニアのエッチング効果により増
大する。
【0011】
【発明の目的】本発明は、上記従来技術の問題点を解決
して、シリコン基板のはり合わせ時のはり合わせ面のボ
イドの発生、特に、はり合わせ面の表面荒さに起因する
ボイドの発生を防止したシリコン基板のはり合わせ方法
を提供することを目的とする。
して、シリコン基板のはり合わせ時のはり合わせ面のボ
イドの発生、特に、はり合わせ面の表面荒さに起因する
ボイドの発生を防止したシリコン基板のはり合わせ方法
を提供することを目的とする。
【0012】
【目的を達成するための手段】本出願の請求項1の発明
は、はり合わせ面の面方位が(100)のシリコン基板
の少なくとも該はり合わせ面を熱酸化し、少なくともは
り合わせ面の該熱酸化膜を除去した後、該シリコン基板
の少なくともはり合わせ面を酸化性の液により酸化し、
その後他のシリコン基板または他種材料の基板とはり合
わせることを特徴とするシリコン基板のはり合わせ方法
であって、これにより上記目的を達成するものである。
は、はり合わせ面の面方位が(100)のシリコン基板
の少なくとも該はり合わせ面を熱酸化し、少なくともは
り合わせ面の該熱酸化膜を除去した後、該シリコン基板
の少なくともはり合わせ面を酸化性の液により酸化し、
その後他のシリコン基板または他種材料の基板とはり合
わせることを特徴とするシリコン基板のはり合わせ方法
であって、これにより上記目的を達成するものである。
【0013】本出願の請求項2の発明は、はり合わせ基
板の両方がそのはり合わせ面の面方位が(100)であ
るシリコン基板であることを特徴とする請求項1に記載
のシリコン基板のはり合わせ方法であって、これにより
上記目的を達成するものである。
板の両方がそのはり合わせ面の面方位が(100)であ
るシリコン基板であることを特徴とする請求項1に記載
のシリコン基板のはり合わせ方法であって、これにより
上記目的を達成するものである。
【0014】本出願の請求項3の発明は、酸化性の液が
過酸化水素またはオゾンを含む水溶液であることを特徴
とする請求項1または2に記載のシリコン基板のはり合
わせ方法であって、これにより上記目的を達成するもの
である。
過酸化水素またはオゾンを含む水溶液であることを特徴
とする請求項1または2に記載のシリコン基板のはり合
わせ方法であって、これにより上記目的を達成するもの
である。
【0015】本出願の各発明において、シリコン基板の
熱酸化としては、赤外ランプ、タングステンハロゲンラ
ンブ、抵抗加熱型電気炉等各種の熱源を用いた加熱方法
を利用でき、また、高純度の酸素ガスによる熱酸化技術
であるドライ酸化膜や、高純度の酸素ガスと水素ガスの
燃焼反応により生じた水蒸気ガスによる熱酸化技術であ
るパイロジェニック酸化、ないしは金属ゲッター効果の
あるHClとO2 との混合ガスを用いる手法など、各種
の方法を採用できる。
熱酸化としては、赤外ランプ、タングステンハロゲンラ
ンブ、抵抗加熱型電気炉等各種の熱源を用いた加熱方法
を利用でき、また、高純度の酸素ガスによる熱酸化技術
であるドライ酸化膜や、高純度の酸素ガスと水素ガスの
燃焼反応により生じた水蒸気ガスによる熱酸化技術であ
るパイロジェニック酸化、ないしは金属ゲッター効果の
あるHClとO2 との混合ガスを用いる手法など、各種
の方法を採用できる。
【0016】熱酸化膜の除去には、各種のエッチング手
段を採ることができるが、下地シリコン基板の平滑性を
損なわない手法であるべきであって、例えばフッ酸水溶
液またはフッ酸とフッ化アンモニウムの混合水溶液等に
よるウェットエッチングはこれに適している。
段を採ることができるが、下地シリコン基板の平滑性を
損なわない手法であるべきであって、例えばフッ酸水溶
液またはフッ酸とフッ化アンモニウムの混合水溶液等に
よるウェットエッチングはこれに適している。
【0017】本出願の各発明において、シリコン基板同
士をはり合わせる場合以外については、各種の材料の基
板をシリコン基板にはり合わせることができ、例えばS
OI基板形成の際には、素子形成SOI層とする基板以
外の台となる基板は、基台としての役割を示し得るので
あれば任意である。但し、接着性や熱膨張の点で、物性
の近似する基板であることが望ましい。
士をはり合わせる場合以外については、各種の材料の基
板をシリコン基板にはり合わせることができ、例えばS
OI基板形成の際には、素子形成SOI層とする基板以
外の台となる基板は、基台としての役割を示し得るので
あれば任意である。但し、接着性や熱膨張の点で、物性
の近似する基板であることが望ましい。
【0018】本出願の請求項1の発明において、面方位
が(100)のシリコン基板とはり合わせる基板は、同
じく面方位(100)のものであること(請求項2の発
明)が好ましいが、その他の材料の基板でもよく、例え
ば面方位が(111)のシリコン基板を用いることがで
きる。
が(100)のシリコン基板とはり合わせる基板は、同
じく面方位(100)のものであること(請求項2の発
明)が好ましいが、その他の材料の基板でもよく、例え
ば面方位が(111)のシリコン基板を用いることがで
きる。
【0019】
【作用】本発明によれば、面方位が(100)のシリコ
ン基板を熱酸化し、該熱酸化膜を除去するので、この工
程において、シリコン基板の表面が高度に平滑化され
る。
ン基板を熱酸化し、該熱酸化膜を除去するので、この工
程において、シリコン基板の表面が高度に平滑化され
る。
【0020】面方位が(100)のシリコンウェハは、
図2の符号Iに示すように、熱酸化することによって、
Si/SiO2 界面が平滑化する(大見忠弘、第25回
UCT−ワークショッププロシーディング p13(1
993))。
図2の符号Iに示すように、熱酸化することによって、
Si/SiO2 界面が平滑化する(大見忠弘、第25回
UCT−ワークショッププロシーディング p13(1
993))。
【0021】即ち、熱酸化を行わないコントロール試料
(酸化膜厚ゼロ)に比して、10nm前後ドライ酸化
(900℃)を行った試料や、100nm前後ウェット
酸化(3時間、パイロジェニック酸化、1000℃)を
行った試料、更に〜1000nmウェット酸化(4時
間、同)を行った試料は、Si/SiO2 界面の平滑性
が高まっている。符号IIは、面方位が(111)のシ
リコン基板についてのデータである。
(酸化膜厚ゼロ)に比して、10nm前後ドライ酸化
(900℃)を行った試料や、100nm前後ウェット
酸化(3時間、パイロジェニック酸化、1000℃)を
行った試料、更に〜1000nmウェット酸化(4時
間、同)を行った試料は、Si/SiO2 界面の平滑性
が高まっている。符号IIは、面方位が(111)のシ
リコン基板についてのデータである。
【0022】従って、適宜のエッチング手段、例えばフ
ッ酸水溶液やフッ酸とフッ化アンモニウムの混合水溶液
を用いて熱酸化膜を除去すれば、平滑なシリコン表面が
得られ、ボイドの発生要因となる鏡面研磨後にウェハ表
面に発生している研磨むら、あるいはアンモニアを含む
洗浄であるSC−1洗浄後の面粗れについても、これら
が消滅あるいは低減されたはり合わせ面が形成される。
ッ酸水溶液やフッ酸とフッ化アンモニウムの混合水溶液
を用いて熱酸化膜を除去すれば、平滑なシリコン表面が
得られ、ボイドの発生要因となる鏡面研磨後にウェハ表
面に発生している研磨むら、あるいはアンモニアを含む
洗浄であるSC−1洗浄後の面粗れについても、これら
が消滅あるいは低減されたはり合わせ面が形成される。
【0023】次にこのウェハを酸化性の水溶液、好まし
くは過酸化水素またはオゾンを含む水溶液に浸漬する
と、はり合わせに必要なSi−OH結合が表面に形成さ
れる。過酸化水素またはオゾンを含む水溶液は、SC−
1洗浄液と異なり、シリコンを浸すアンモニア性の物質
ではないので、エッチング効果を持たず、よって表面の
平滑化は保持される。
くは過酸化水素またはオゾンを含む水溶液に浸漬する
と、はり合わせに必要なSi−OH結合が表面に形成さ
れる。過酸化水素またはオゾンを含む水溶液は、SC−
1洗浄液と異なり、シリコンを浸すアンモニア性の物質
ではないので、エッチング効果を持たず、よって表面の
平滑化は保持される。
【0024】
【実施例】以下本出願の発明の実施例について、具体的
に説明する。但し当然のことではあるが、本発明は以下
に述べる実施例により限定を受けるものではない。 実施例1
に説明する。但し当然のことではあるが、本発明は以下
に述べる実施例により限定を受けるものではない。 実施例1
【0025】この実施例は、本発明を、SOI構造形成
用はり合わせ基板等を形成する場合のシリコン基板のは
り合わせに適用したものである。特に、SOI層により
MOSトランジスタを構成する場合の接合シリコン基板
の形成に適用したものである。
用はり合わせ基板等を形成する場合のシリコン基板のは
り合わせに適用したものである。特に、SOI層により
MOSトランジスタを構成する場合の接合シリコン基板
の形成に適用したものである。
【0026】本実施例においては、はり合わせる2枚の
基板は、ともにはり合わせ面の面方位が(100)面で
あるものとした。MOSトランジスタの形成のために
は、(100)基板はQss(界面固定電荷)が小で、V
th(しきい値)が下げられるためである。また、SO
I層の台となるもう一方のはり合わせ基板も、接合性を
高めるため(100)基板としたのである。
基板は、ともにはり合わせ面の面方位が(100)面で
あるものとした。MOSトランジスタの形成のために
は、(100)基板はQss(界面固定電荷)が小で、V
th(しきい値)が下げられるためである。また、SO
I層の台となるもう一方のはり合わせ基板も、接合性を
高めるため(100)基板としたのである。
【0027】本実施例では、図1に示したように、シリ
コン(100)基板の熱酸化を行い、該熱酸化膜の除
去(エッチング)を行い、その後酸化性の液であるH
2 O2 、O3 水溶液等への浸漬等による酸化を行っ
て、はり合わせに供する基板とする。
コン(100)基板の熱酸化を行い、該熱酸化膜の除
去(エッチング)を行い、その後酸化性の液であるH
2 O2 、O3 水溶液等への浸漬等による酸化を行っ
て、はり合わせに供する基板とする。
【0028】更に詳しくは、本実施例ではシリコンウェ
ハのはり合わせ前処理として、以下の処理を行う。
ハのはり合わせ前処理として、以下の処理を行う。
【0029】シリコン(100)ウェハをケミカル・メ
カニカルポリッシングにより鏡面研磨する。ケミカル・
メカニカルポリッシングは、例えば、過酸化水素水(1
wt%)とアミン水溶液(1wt%)の混合液を更に水
で希釈した水溶液を用いて行うことができる。
カニカルポリッシングにより鏡面研磨する。ケミカル・
メカニカルポリッシングは、例えば、過酸化水素水(1
wt%)とアミン水溶液(1wt%)の混合液を更に水
で希釈した水溶液を用いて行うことができる。
【0030】その後、表面の異物や有機物を、SC−1
洗浄により除去する。例えば、濃アンモニア水と30w
t%過酸化水素水と純水とを1:1:8の体積比で混合
させた洗浄液を用いて、70℃で10分間洗浄を行う。
洗浄により除去する。例えば、濃アンモニア水と30w
t%過酸化水素水と純水とを1:1:8の体積比で混合
させた洗浄液を用いて、70℃で10分間洗浄を行う。
【0031】この後、1000℃、4時間のバイロジェ
ニック酸化を行う。
ニック酸化を行う。
【0032】次に濃度0.5%のHF水溶液を用いて、
形成された熱酸化膜をエッチング除去する。
形成された熱酸化膜をエッチング除去する。
【0033】このエッチング後のウェハを、7%の過酸
化水素水溶液に10分間浸漬する。これにより表面には
Si−OH結合が形成される。これを十分水洗した後、
IPA乾燥機を用いて乾燥させる。
化水素水溶液に10分間浸漬する。これにより表面には
Si−OH結合が形成される。これを十分水洗した後、
IPA乾燥機を用いて乾燥させる。
【0034】以上の処理により、はり合わせ面に発生す
るボイドの発生量を低減したはり合わせ用シリコン基板
が得られた。このように、はり合わせ強度の低下や破壊
の原因となるボイドの発生を低減できた結果、良好なは
り合わせ用基板が得られたものである。
るボイドの発生量を低減したはり合わせ用シリコン基板
が得られた。このように、はり合わせ強度の低下や破壊
の原因となるボイドの発生を低減できた結果、良好なは
り合わせ用基板が得られたものである。
【0035】本実施例では、このような基板を2枚用意
して、通常のはり合わせ法により、SOI形成用はり合
わせ基板を形成した。
して、通常のはり合わせ法により、SOI形成用はり合
わせ基板を形成した。
【0036】実施例2 本実施例においては、シリコンウェハのはり合わせ前処
理として、以下の処理を行う。
理として、以下の処理を行う。
【0037】シリコン(100)ウェハを、実施例1と
同様にケミカル・メカニカルポリッシングにより鏡面研
磨した後、表面の異物や有機物を実施例1と同様なSC
−1洗浄により除去する。
同様にケミカル・メカニカルポリッシングにより鏡面研
磨した後、表面の異物や有機物を実施例1と同様なSC
−1洗浄により除去する。
【0038】この後、実施例1と同様に1000℃、4
時間のパイロジェニック酸化を行う。
時間のパイロジェニック酸化を行う。
【0039】次に濃度0.5%のHF水溶液を用いて、
熱酸化膜をエッチング除去する。
熱酸化膜をエッチング除去する。
【0040】このウェハを、本実施例においては、オゾ
ンの2ppm水溶液に10分間浸漬する。これにより表
面にSi−OH結合を形成させた後、IPA乾燥機を用
いて乾燥させる。
ンの2ppm水溶液に10分間浸漬する。これにより表
面にSi−OH結合を形成させた後、IPA乾燥機を用
いて乾燥させる。
【0041】以上の処理により、本実施例においても、
はり合わせ面に発生するボイドの発生量を低減でき、実
施例1と同様の効果が得られた。
はり合わせ面に発生するボイドの発生量を低減でき、実
施例1と同様の効果が得られた。
【0042】なお、本実施例のようにSi−OH結合の
形成においてオゾン水溶液を用いた場合は、実施例1の
過酸化水素水を用いた場合と異なり、水洗処理を省略で
きる。
形成においてオゾン水溶液を用いた場合は、実施例1の
過酸化水素水を用いた場合と異なり、水洗処理を省略で
きる。
【0043】
【発明の効果】本発明によれば、上記詳述したとおり、
シリコン基板のはり合わせ時のはり合わせ面のボイドの
発生、特に、はり合わせ面の表面荒さに起因するボイド
の発生を防止したシリコン基板のはり合わせ方法が提供
できた。
シリコン基板のはり合わせ時のはり合わせ面のボイドの
発生、特に、はり合わせ面の表面荒さに起因するボイド
の発生を防止したシリコン基板のはり合わせ方法が提供
できた。
【図1】実施例1の工程を示す図である。
【図2】本発明の説明図であり、シリコン基板の熱酸化
によるSi/SiO2界面の平滑化を示す図である。
によるSi/SiO2界面の平滑化を示す図である。
【図3】シリコン基板の直接接着プロセスを模式的に示
す図である。
す図である。
【図4】シリコン基板の接着メカニズムを模式的に示す
図である。
図である。
【符号の説明】 シリコン基板の熱酸化 熱酸化膜の除去 酸化性の液による酸化
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成6年7月7日
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】0017
【補正方法】変更
【補正内容】
【0017】本出願の各発明において、シリコン基板同
士をはり合わせる場合以外については、各種の材料の基
板をシリコン基板にはり合わせることができ、素子形成
層とする基板以外の台となる基板は、基台としての役割
を示し得るのであれば任意である。但し、接着性や熱膨
張の点で、物性の近似する基板であることが望ましい。
士をはり合わせる場合以外については、各種の材料の基
板をシリコン基板にはり合わせることができ、素子形成
層とする基板以外の台となる基板は、基台としての役割
を示し得るのであれば任意である。但し、接着性や熱膨
張の点で、物性の近似する基板であることが望ましい。
【手続補正2】
【補正対象書類名】明細書
【補正対象項目名】0025
【補正方法】変更
【補正内容】
【0025】この実施例は、本発明を、MOSトランジ
スタ形成用はり合わせ基板等を形成する場合のシリコン
基板のはり合わせに適用したものである。
スタ形成用はり合わせ基板等を形成する場合のシリコン
基板のはり合わせに適用したものである。
【手続補正3】
【補正対象書類名】明細書
【補正対象項目名】0026
【補正方法】変更
【補正内容】
【0026】本実施例においては、はり合わせる2枚の
基板は、ともにはり合わせ面の面方位が(100)面で
あるものとした。MOSトランジスタの形成のために
は、(100)基板はQSS(界面固定電荷)が小で、
Vth(しきい値電圧)が下げられるためである。ま
た、台となるもう一方のはり合わせ基板も、接合性を高
めるため(100)基板としたのである。
基板は、ともにはり合わせ面の面方位が(100)面で
あるものとした。MOSトランジスタの形成のために
は、(100)基板はQSS(界面固定電荷)が小で、
Vth(しきい値電圧)が下げられるためである。ま
た、台となるもう一方のはり合わせ基板も、接合性を高
めるため(100)基板としたのである。
【手続補正4】
【補正対象書類名】明細書
【補正対象項目名】0031
【補正方法】変更
【補正内容】
【0031】この後、1000℃、4時間のパイロジェ
ニック酸化を行う。
ニック酸化を行う。
【手続補正5】
【補正対象書類名】明細書
【補正対象項目名】0035
【補正方法】変更
【補正内容】
【0035】本実施例では、このような基板を2枚用意
して、通常のはり合わせ法により、MOSトランジスタ
形成用はり合わせ基板を形成した。
して、通常のはり合わせ法により、MOSトランジスタ
形成用はり合わせ基板を形成した。
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/306
Claims (3)
- 【請求項1】はり合わせ面の面方位が(100)のシリ
コン基板の少なくとも該はり合わせ面を熱酸化し、 少なくともはり合わせ面の該熱酸化膜を除去した後、 該シリコン基板の少なくともはり合わせ面を酸化性の液
により酸化し、 その後他のシリコン基板または他種材料の基板とはり合
わせることを特徴とするシリコン基板のはり合わせ方
法。 - 【請求項2】はり合わせ基板の両方がそのはり合わせ面
の面方位が(100)であるシリコン基板であることを
特徴とする請求項1に記載のシリコン基板のはり合わせ
方法。 - 【請求項3】酸化性の液が過酸化水素またはオゾンを含
む水溶液であることを特徴とする請求項1または2に記
載のシリコン基板のはり合わせ方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7330494A JPH07283382A (ja) | 1994-04-12 | 1994-04-12 | シリコン基板のはり合わせ方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7330494A JPH07283382A (ja) | 1994-04-12 | 1994-04-12 | シリコン基板のはり合わせ方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH07283382A true JPH07283382A (ja) | 1995-10-27 |
Family
ID=13514296
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7330494A Pending JPH07283382A (ja) | 1994-04-12 | 1994-04-12 | シリコン基板のはり合わせ方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH07283382A (ja) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2000062343A1 (fr) * | 1999-04-09 | 2000-10-19 | Shin-Etsu Handotai Co., Ltd. | Plaquette a silicium sur isolant et procede de production de plaquette a silicium sur isolant |
JP2007027475A (ja) * | 2005-07-19 | 2007-02-01 | Shin Etsu Handotai Co Ltd | 直接接合ウエーハの製造方法 |
JP2017112383A (ja) * | 2003-02-07 | 2017-06-22 | ジプトロニクス・インコーポレイテッド | 室温金属直接ボンディング |
US10840205B2 (en) | 2017-09-24 | 2020-11-17 | Invensas Bonding Technologies, Inc. | Chemical mechanical polishing for hybrid bonding |
US11011494B2 (en) | 2018-08-31 | 2021-05-18 | Invensas Bonding Technologies, Inc. | Layer structures for making direct metal-to-metal bonds at low temperatures in microelectronics |
US11011418B2 (en) | 2005-08-11 | 2021-05-18 | Invensas Bonding Technologies, Inc. | 3D IC method and device |
US11158573B2 (en) | 2018-10-22 | 2021-10-26 | Invensas Bonding Technologies, Inc. | Interconnect structures |
US11264345B2 (en) | 2015-08-25 | 2022-03-01 | Invensas Bonding Technologies, Inc. | Conductive barrier direct hybrid bonding |
US11393779B2 (en) | 2018-06-13 | 2022-07-19 | Invensas Bonding Technologies, Inc. | Large metal pads over TSV |
US11728313B2 (en) | 2018-06-13 | 2023-08-15 | Adeia Semiconductor Bonding Technologies Inc. | Offset pads over TSV |
US11804377B2 (en) | 2018-04-05 | 2023-10-31 | Adeia Semiconductor Bonding Technologies, Inc. | Method for preparing a surface for direct-bonding |
US11929347B2 (en) | 2020-10-20 | 2024-03-12 | Adeia Semiconductor Technologies Llc | Mixed exposure for large die |
-
1994
- 1994-04-12 JP JP7330494A patent/JPH07283382A/ja active Pending
Cited By (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6461939B1 (en) | 1999-04-09 | 2002-10-08 | Shin-Etsu Handotai Co., Ltd. | SOI wafers and methods for producing SOI wafer |
WO2000062343A1 (fr) * | 1999-04-09 | 2000-10-19 | Shin-Etsu Handotai Co., Ltd. | Plaquette a silicium sur isolant et procede de production de plaquette a silicium sur isolant |
JP2017112383A (ja) * | 2003-02-07 | 2017-06-22 | ジプトロニクス・インコーポレイテッド | 室温金属直接ボンディング |
US10141218B2 (en) | 2003-02-07 | 2018-11-27 | Invensas Bonding Technologies, Inc. | Room temperature metal direct bonding |
JP2007027475A (ja) * | 2005-07-19 | 2007-02-01 | Shin Etsu Handotai Co Ltd | 直接接合ウエーハの製造方法 |
US11289372B2 (en) | 2005-08-11 | 2022-03-29 | Invensas Bonding Technologies, Inc. | 3D IC method and device |
US11011418B2 (en) | 2005-08-11 | 2021-05-18 | Invensas Bonding Technologies, Inc. | 3D IC method and device |
US11515202B2 (en) | 2005-08-11 | 2022-11-29 | Adeia Semiconductor Bonding Technologies Inc. | 3D IC method and device |
US11830838B2 (en) | 2015-08-25 | 2023-11-28 | Adeia Semiconductor Bonding Technologies Inc. | Conductive barrier direct hybrid bonding |
US11264345B2 (en) | 2015-08-25 | 2022-03-01 | Invensas Bonding Technologies, Inc. | Conductive barrier direct hybrid bonding |
US10840205B2 (en) | 2017-09-24 | 2020-11-17 | Invensas Bonding Technologies, Inc. | Chemical mechanical polishing for hybrid bonding |
US11552041B2 (en) | 2017-09-24 | 2023-01-10 | Adeia Semiconductor Bonding Technologies Inc. | Chemical mechanical polishing for hybrid bonding |
US11804377B2 (en) | 2018-04-05 | 2023-10-31 | Adeia Semiconductor Bonding Technologies, Inc. | Method for preparing a surface for direct-bonding |
US11393779B2 (en) | 2018-06-13 | 2022-07-19 | Invensas Bonding Technologies, Inc. | Large metal pads over TSV |
US11728313B2 (en) | 2018-06-13 | 2023-08-15 | Adeia Semiconductor Bonding Technologies Inc. | Offset pads over TSV |
US11749645B2 (en) | 2018-06-13 | 2023-09-05 | Adeia Semiconductor Bonding Technologies Inc. | TSV as pad |
US11955445B2 (en) | 2018-06-13 | 2024-04-09 | Adeia Semiconductor Bonding Technologies Inc. | Metal pads over TSV |
US11011494B2 (en) | 2018-08-31 | 2021-05-18 | Invensas Bonding Technologies, Inc. | Layer structures for making direct metal-to-metal bonds at low temperatures in microelectronics |
US11158573B2 (en) | 2018-10-22 | 2021-10-26 | Invensas Bonding Technologies, Inc. | Interconnect structures |
US11756880B2 (en) | 2018-10-22 | 2023-09-12 | Adeia Semiconductor Bonding Technologies Inc. | Interconnect structures |
US11929347B2 (en) | 2020-10-20 | 2024-03-12 | Adeia Semiconductor Technologies Llc | Mixed exposure for large die |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3175323B2 (ja) | 半導体基板の製造方法 | |
JP3134391B2 (ja) | シリコン基板の接合方法 | |
KR101298859B1 (ko) | 저온 결합 방법 및 결합된 구조 | |
JP5570680B2 (ja) | 室温共有結合方法 | |
JPH07283382A (ja) | シリコン基板のはり合わせ方法 | |
JP3298291B2 (ja) | 複合素子および貼り合わせ基板の製造方法 | |
JPH0479209A (ja) | Soi基板の製造方法 | |
JPH0397215A (ja) | 半導体ウェハの製造方法 | |
WO1997041590A1 (fr) | Procede d'assemblage de substrat en semi-conducteur au silicium | |
JP3535539B2 (ja) | 半導体装置の製造方法 | |
JPS6393135A (ja) | 半導体基板の製造方法 | |
JP2023174560A (ja) | カチオン性元素に補助された直接接合方法 | |
JPH07307382A (ja) | トレンチ素子分離構造およびその形成方法 | |
JPH071791B2 (ja) | 半導体基板の製造方法 | |
JP2023174561A (ja) | 塩基性分子に補助された直接接合法 | |
JPH0645429A (ja) | 半導体装置の製造方法 | |
JP2003045763A (ja) | 接合半導体ウエハの製造方法 | |
JP2000315635A (ja) | 張り合わせ用シリコンウェーハおよびこれを用いた張り合わせ基板の製造方法 | |
JPH01217940A (ja) | 半導体基板の製造方法 | |
JPH07193203A (ja) | 半導体基体の製造方法 | |
JPS63248148A (ja) | 半導体集積回路装置の製造方法 | |
JPH06181193A (ja) | 半導体ウエハの製造方法およびその半導体ウエハを用いた半導体装置 | |
JPH10125643A (ja) | 半導体装置の製造方法および半導体装置 | |
Rashidian | Si/Si, Si/SiO2 and SiO2/SiO2 Fusion Wafer Bonding | |
KR19980051513A (ko) | 에스오아이 웨이퍼 제조방법 |