JP3298291B2 - 複合素子および貼り合わせ基板の製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、高耐圧素子と高速素子
とからなる複合素子およびその複合素子に用いる貼り合
わせ基板の製造方法に関する。

【０００２】

【従来の技術】電力用半導体素子を制御回路あるいは駆
動回路と同一半導体基体に複合するため、十分な電気絶
縁性を有するＳＯＩ ( Silicon on Insulatar ) 基板を
用いた誘電体分離構造が採用される。一般的なＳＯＩ基
板として、シリコンウエーハを酸化膜を介して接着した
貼り合わせ基板が知られている。このような貼り合わせ
基板は、高耐圧のＩＧＢＴなどにも用いられる。

【０００３】図２ (ａ) 〜 (ｃ) は従来の貼り合わせ基
板の製造方法を示し、シリコンウエーハ１０の表面に、
酸素あるいは水蒸気雰囲気中での熱処理により均一な熱
酸化膜２を形成する〔同図 (ａ) 〕。熱酸化膜２の膜厚
は、ＳＯＩ基板の仕様に合わせて決定され、またその時
の熱処理条件も、一般的な条件で差支えなく、効率的な
条件でよい。熱酸化した後も十分に鏡面状態は保たれて
おり、このままウエーハの鏡面同志を重ね合わせても密
着性は高いが、例えば古川、新保、応用物理第６０巻
(１９９１) ｐ. ７９０に記載されているように、洗浄
活性化処理を行って重ね合わせた方が、ウエーハ表面に
結合された水酸基 (ＯＨ基) の働きにより、その後の熱
処理による接着の均一性が良い。同図 (ｂ) に示したよ
うに重ね合わせた２枚のウエーハ１０を、電気炉にて熱
処理する。温度は２００〜９００℃、時間は１時間から
１０時間で、雰囲気は特に重要な因子ではない。シリコ
ンとシリコン酸化膜の熱膨張係数が異なる点を考慮する
と、比較的低温で処理した方が良いが、熱処理後に未接
合部分であるボイドの発生がない事や、接着面が十分な
強度を有しているかなど考慮しなければならない。この
ような手法による貼り合わせでは、貼り合わせ面が鏡面
であること、表面を活性化処理することが、均一で広い
面積を接合するためのポイントである。そのあと、素子
を形成する側のシリコンウエーハ１０を研磨し、素子を
形成するために必要な厚さをもったＳＯＩ基板１を形成
するが、その厚さは一般的には５〜５０μｍであり、こ
のように極薄であるため、一方のシリコンウエーハ１０
は、支持基板として役立つ〔同図(ｃ) 〕。全体の厚さ
は４００〜７００μｍであって、それ以後のＬＳＩ形成
工程に回される。素子形成工程での発塵を抑えるため
に、ＳＯＩ基板１の外周部はエッチングされ、支持基板
１０よりも若干面積が小さくなる。

【０００４】

【発明が解決しようとする課題】上記のような工程で作
られたＳＯＩ基板１は均一な厚さを持ち、支持基板１０
とは均一な厚さの酸化膜２によって絶縁されている。し
かし、同一基板に電力用半導体素子とロジック回路を形
成する場合、電力用素子は高耐圧で厚い半導体基体を必
要とし、ロジック回路は高速動作を達成するためにでき
るだけ薄い半導体基板が望ましいが、この双方の要求を
満足させることができない。貼り合わせの前に鏡面研磨
を行う関係から、そのような厚さの異なるＳＯＩ基板を
もち、共通の平らな表面をもつ貼り合わせ基板の製造は
困難である。薄い半導体基板に高耐圧素子を形成する方
策として横型半導体素子を採用することも考えられる。
しかし、その場合、図３に示す問題がある。図３は横型
ダイオードを示し、シリコン支持基板１０と酸化膜２を
介して接着されたＳＯＩ基板１のｎ^- 層２１の一方の側
にｐ⁺ アノード領域２２、他方の側にｎ⁺ カソード領域
２３が形成され、フィールド酸化膜２４に開けられた接
触孔でアノード電極２５、カソード電極２６がそれぞれ
接触している。電源の＋極をＫ端子を介してカソード電
極２６に、−極をＡ端子を介してアノード電極２５に接
続し、ダイオードに逆方向バイアスを印加する。点線で
示した等電位線２７は、ｎ^- 層２１の表面部では、フィ
ールド酸化膜２４、アノード電極２５、カソード電極２
６の最適化された耐圧設計により間隔を広げることがで
きるが、等電位線２７は支持基板１０内には広がらない
ので、酸化膜２の中では密となってしまう。結果、高速
素子のためのＳＯＩ基板と同様に薄い酸化膜２の上のＳ
ＯＩ基板に横型ダイオードを形成しても、酸化膜２の中
で電界強度が強くなるため、絶縁破壊が起こり、高い素
子耐圧が得られない。

【０００５】本発明の目的は、上述の問題を解決し、高
耐圧の電力用素子と高速動作の素子とを同一基体上に形
成した複合素子およびそれに用いることのできる貼り合
わせ基板の製造方法を提供することにある。

【０００６】

【課題を解決するための手段】上記の目的を達成するた
めに、請求項１に記載の本発明は、同一支持基板と絶縁
膜によって絶縁された半導体基板に形成される半導体基
板に形成される高耐圧素子と高速素子とを含む複合素子
において、絶縁膜の厚さが均一でなく、高耐圧素子の形
成される半導体基板と支持基板との間の絶縁膜の印加電
圧が高くなる部分で厚くされたものとする。そのような
複合素子に用いられることのできる、素子の形成される
半導体基板と支持用半導体基板とからなる貼り合わせ基
板の、請求項２に記載の本発明の製造方法は、支持用半
導体基板の一面上に加工により凹部を形成したのち、そ
の凹部を埋める厚い部分を有する酸化膜によりこの面を
覆う工程と、支持用半導体基板一面上の酸化膜の表面に
水素基を結合させ、素子用半導体基板一面上の酸化膜の
表面に水酸基を結合させ、支持用半導体基板の一面を覆
う酸化膜と素子用半導体基板の一面を覆う酸化膜とを重
ね合わせ、熱処理により接着する工程とを有するものと
する。支持用半導体基板の一面上の酸化膜表面をドライ
エッチングしたのち、光励起により活性化した水素を接
触させることにより、前記酸化膜の表面に水素基を結合
させるのが良い方法である。

【０００７】

【作用】支持基板との間の絶縁膜への印加電圧が高くな
る高耐圧素子の部分は絶縁膜の厚さを厚くすることによ
り電界強度が緩和されるため、同一支持基板上の半導体
基板に高耐圧素子を複合させることができる。このよう
な絶縁膜の厚い部分は、支持基板の表面を加工して凹部
を形成することにより作らねばならず、加工された面が
かなり荒れてしまうため、その部分に形成される酸化膜
の表面も荒れているが、その面に水素基を結合させる
と、この水素基と酸素基のある支持基板の表面の酸化膜
は、従来技術のように水酸基の結合した素子用半導体基
板の表面の酸化膜と熱処理により良好に接着する。

【０００８】

【実施例】図１は、ＳＯＩ基板に形成された本発明の一
実施例の横型ダイオードを示し、図２、図３と共通の部
分には同一の符号が付されている。導電形がｎ形のＳＯ
Ｉ基板１に、表面から選択的に不純物を導入してｎ^- 層
２１をはさむｐ⁺ アノード領域２２、ｎ⁺ カソード領域
２３を設けてダイオード構造を作り、表面上にフィール
ド酸化膜２４、アノード電極２５、カソード電極２６を
配置することは図３のダイオードと同様であるが、ｐ⁺
領域２２の下で酸化膜２が厚くされている。これにより
耐圧が向上することを図４に示したデータから示す。こ
のデータは、図１と同様の構造の図５のダイオードにお
いて、厚さｔ ₀ ５μｍのＳＯＩ基板の下の酸化膜２の薄
い部分の厚さｔが１μｍ、２μｍ、３μｍのもので、厚
い部分の厚さＴを変えた場合の素子耐圧である。酸化膜
２の厚さｔを厚くすれば素子耐圧は上昇しているが、素
子作成工程の熱履歴で基板の歪みが発生しやすくなり、
同一半導体基体に微細な論理回路は形成できない。しか
し、例えばｔ＝１μｍでもＴ＝４μｍにすることによ
り、素子耐圧は４００Ｖに達し、このような構造にする
ことにより、ダイオードに限らずＩＧＢＴなどの電力用
素子と論理回路を同一工程で同時に製造することができ
る。

【０００９】次に、請求項２に記載の本発明のこのよう
な電力用素子を形成できる貼り合わせ基板製造の実施例
を図面を引用して説明する。図６ (ａ) 〜 (ｅ) に示す
製造工程では、図２ (ａ) と同様にシリコンウエーハ１
０を熱酸化し、酸化膜２を形成する〔同図 (ａ) 〕。次
にそのようなウエーハの少なくとも１枚の表面にレジス
ト３のパターンを形成し、酸化膜およびシリコンをエッ
チングして溝４を形成する〔同図６ (ｂ) 〕。この溝
は、前述の横型ダイオードにおけるように、高い電圧の
印加されるようになる酸化膜２の部分に形成する。次い
で、レジスト３を除去し、洗浄してから、熱ＣＶＤ法に
よる酸化膜２を、溝４が十分に埋まるまで堆積後、ドラ
イエッチングで平坦化する〔同図６ (ｃ) 〕。ドライエ
ッチングの終点の検出は、時間で管理する方法、あるい
はＣＶＤ膜２を形成する前にエッチング速度の異なる熱
窒化膜を所期の厚さに形成してストッパとする方法など
がある。この段階でエッチングむらが無いように細心の
注意が必要であるが、これまでの工程は、すでに開発さ
れているＬＳＩプロセス技術で対応可能なものである。

【００１０】次に貼り合わせ前の洗浄処理の工程に移
る。従来方法の場合は、液中での洗浄処理中に、酸化膜
表面のＳｉ−Ｏ−Ｓｉ結合が切れ、Ｓｉ−ＯＨ結合で終
端された表面になる。洗浄法としてもいろいろと検討さ
れているが、本質的には水酸 (Ｏ−Ｈ) 基で置換すれば
よく、一般的な塩酸過水 (塩酸と過酸化水素の混合液)
とアンモニア過水 (アンモニアと過酸化水素の混合液)
による洗浄で十分であった。しかしながら、図６ (ｃ)
に示す片方が加工された面の場合、広い面にわたってボ
イド (未接合部) のない貼り合わせ基板を作ることは困
難であった。そこで、加工を行ったウエーハについて
は、塩酸過水洗浄の後に、光励起したＨ₂ 雰囲気中で、
数分間処理する工程を付加した。同処理後は、すみやか
に図６（ａ）の工程のみを経て未加工のウエーハ１０と
密着させ、貼り合わせ熱処理を行う〔同図 (ｄ) 〕。熱
処理は、比較的低温 (２００〜４００℃) で１〜２時間
と、比較的高温 (７００〜９００℃) で２〜４時間の２
段階処理を行う方が望ましい。

【００１１】このようにして貼り合わせた図６ (ｄ) に
示すウエーハを、赤外線の透過強度差を利用した方法で
ボイドの発生状況を調べた結果、未加工同志を貼り合わ
せた場合と遜色のない良好なものであることが確認され
た。最終的には、従来通りＳＯＩ基板１の研磨、仕上げ
を行い, 絶縁膜２の厚さが部分的に異なる貼り合わせＳ
ＯＩ基板が得られた〔図６ (ｅ) 〕。

【００１２】ここまでに至る経過について説明する。当
初、貼り合わせがうまくいかないのは、一般的に考えら
れるように、溝４の加工を加えた表面はかなり荒れてし
まい、密着性が悪くなったためと考え、機械研磨を試み
た。シリコン酸化膜２つまりガラスの研磨はかなり高度
な技術を要し、歩留まり、コスト面から実用的でないこ
とが分かった。

【００１３】さまざまな試行錯誤のうち、平坦化やレジ
スト・アッシングなどのドライプロセス工程により不良
が発生すること、これら工程により形成されたダメージ
層を希ふっ酸で除去しても改善されないこと、また、鏡
面の熱酸化膜でも希ふっ酸によるエッチングで面の凹凸
が顕著になり、ボイドが発生しやすくなることなどが分
かった。一方で、上記加工を経たウエーハでも、相手側
が鏡面のシリコン面であれば、ボイドの発生が無いこと
も分かった。

【００１４】このような実験事実から、極端な平坦性が
必ずしも必要ではなく、境界面の反応を高めることで、
良好な貼り合わせウエーハを形成できることが分かっ
た。本発明による貼り合わせ方法の要点を、図を用いて
説明する。まず、ドライエッチングによる平坦化工程
は、通常、グロープラズマ放電や、ＥＣＲプラズマによ
り行われる。その際、図７に示すように酸化膜２との境
界層にシース３１と呼ばれる強電界層が形成され、同空
間により加速された正イオン３２の働きで、酸化膜２の
表面にダメージ層５を形成する。このダメージ層５は、
極めて薄いが、アンモニア過水洗浄後の表面荒れ状態
が、ドライプロセス工程を経ないものと比較して、明ら
かに異なることからその存在を確認できる。このダメー
ジ層５は、準安定状態のガラス層と考えられ、通常より
Ｓｉ−Ｏ−Ｓｉ結合は弱いと考えられる。

【００１５】前述のように加工されたウエーハ１０に
は、塩酸過水洗浄のみを行い、光励起による水素ラジカ
ル処理を行う。この処理は、真空チャンバ内にウエーハ
を設置し、Ｈ₂ ガスを１０〜５００Ｐａの圧力に調整し
ながら紫外線ランプを照射し、５〜１０分程度保持す
る。紫外線照射によりＨ₂ ガスが活性化し、図８に示す
ようにさまざまな種類の活性な水素基３３が発生する。
この水素基３３は、ダメージ層５の表面の不安定なＳｉ
−Ｏ−Ｓｉ結合を切り、酸化膜２の表面上にＳｉ−Ｈ結
合を多く形成して行く。先程のドライプロセスと異な
り、ガスの電離がないため、ダメージを受けることなく
反応がゆるやかに進む。通常のグロープラズマ放電やＥ
ＣＲプラズマ装置を改造し、ウエーハに中性のラジカル
のみが到達するようにしても同様な効果がある。

【００１６】相手側のウエーハの密着は、Ｓｉ−Ｈ結合
が空気中の水分と反応しないうちに行い、熱処理工程に
入る。図９に示すように、まず低温では、Ｓｉ−Ｏと水
酸基の反応でＳｉ−Ｏ−Ｓｉ結合ができ、接着が進む。
発生した水分は一時、酸化膜２中に蓄えられる。次に高
温処理に移行する。ここでは、水分が拡散して抜ける
が、その際、ダメージ層５の回復、流動性を助け、また
Ｓｉ−Ｈ結合部へ酸素を供給する。このような働きによ
りボイド部分が埋められ、良好な貼り合わせ基板を得る
ことができる。

【００１７】この技術を応用すれば、鏡面加工が困難で
あったＳｉＣ基板や石英ガラスにも、同様に広い面積に
渡って良好な貼り合わせが可能である。以上の実施例で
は、酸化膜が一部分厚い貼り合わせ基板の製造方法とし
て、エッチングによるシリコン基板の加工とＣＶＤによ
る酸化膜の埋め込みによる方法を示したが、応用する素
子の仕様に合わせて、ＬＯＣＯＳ技術、増速酸化を用い
て製造コストを低減することも可能である。

【００１８】

【発明の効果】請求項１の本発明によれば、支持基板と
貼り合わせたＳＯＩ基板に高耐圧素子を含む複合素子を
形成する場合に中間の絶縁膜を高い電圧の印加される部
分のみ厚くすることにより、高速素子を含む制御回路な
どの論理回路と同一基板に複合することが可能となっ
た。請求項２の本発明によれば、このような複合素子に
用いることのできるＳＯＩ貼り合わせ基板の製造に、厚
い酸化膜を設ける凹部を加工した支持用半導体基板上の
酸化膜の活性化に水素基を用いることにより、ボイドの
発生を抑えた貼り合わせが可能となり、製造歩留まりの
向上、低コスト化が可能となった。

【図面の簡単な説明】

【図１】請求項１の本発明の一実施例の複合素子のうち
のダイオード部分の断面図

【図２】従来のＳＯＩ貼り合わせ基板の製造工程を
(ａ) 〜 (ｃ) の順に示す断面図

【図３】従来の複合素子のダイオード部分の断面図

【図４】ＳＯＩ基板の酸化膜の厚さをパラメータとした
ダイオード素子耐圧と厚い酸化膜部分の厚さとの関係線
図

【図５】図４のデータを得るためのダイオードの断面図

【図６】請求項２の本発明の一実施例の製造工程を
(ａ) ないし (ｅ) の順に示す断面図

【図７】請求項２の本発明の一実施例のドライプロセス
工程の説明のための断面図

【図８】請求項２の本発明の一実施例の水素処理工程の
説明のための断面図

【図９】請求項２の本発明の一実施例の熱処理工程の説
明のための断面図

【符号の説明】

１ ＳＯＩ基板 ２ 酸化膜 ３ レジスト ４ 溝 １０ 支持基板 ２１ ｎ^- 層 ２２ ｐ⁺ アノード領域 ２３ ｎ⁺ カソード領域 ２５ アノード電極 ２６ カソード電極

フロントページの続き (56)参考文献 特開 平１−137652（ＪＰ，Ａ) 特開 平５−198549（ＪＰ，Ａ) 特開 平２−7467（ＪＰ，Ａ) 特開 昭61−294846（ＪＰ，Ａ) 特開 昭63−205909（ＪＰ，Ａ) 特開 昭49−130691（ＪＰ，Ａ) Ａｋｉｏ Ｎａｋａｇａｗａ，ｅｔ. ａｌ．，Ｂｒｅａｋｄｏｗｎ Ｖｏｌｔ ａｇｅ Ｅｎｈａｎｃｅｍｅｎｔ ｆｏ ｒ Ｄｅｖｉｃｅｓ ｏｎ Ｔｈｉｎ Ｓｉｌｉｃｏｎ Ｌａｙｅｒ／Ｓｉｌｉ ｃｏｎ Ｄｉｏｘｉｄｅ Ｆｉｌｍ，Ｉ ＥＥＥ ＴＲＡＮＳＡＣＴＩＯＮＳ Ｏ Ｎ ＥＬＥＣＴＲＯＮ ＤＥＶＩＣＥ Ｓ，1991年７月31日，ＶＯＬ．38，Ｎ Ｏ．７，ｐｐ．1650−1654 (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 27/12 H01L 21/02 H01L 21/329 H01L 29/86 - 29/96

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】同一支持基板と絶縁膜によって絶縁された
   半導体基板に形成される高耐圧素子と高速素子とを含む
   ものにおいて、絶縁膜の厚さが均一でなく、高耐圧素子
   の形成される半導体基板と支持基板との間の絶縁膜が印
   加電圧が高くなる部分で厚くされたことを特徴とする複
   合素子。
2. 【請求項２】素子の形成される半導体基板と支持用半導
   体基板とからなる貼り合わせ基板の製造方法において、
   支持用半導体基板の一面上に加工により凹部を形成した
   のち、その凹部を埋める厚い部分を有する酸化膜により
   この面を覆う工程と、支持用半導体基板一面上の酸化膜
   の表面に水素基を結合させ、素子用半導体基板一面上の
   酸化膜の表面に水酸基を結合させ支持用半導体基板一面
   を覆う酸化膜と素子用半導体基板の一面を覆う酸化膜と
   を重ね合わせ、熱処理により接着する工程とを有するこ
   とを特徴とする貼り合わせ基板の製造方法。
3. 【請求項３】支持用半導体基板の一面上の酸化膜表面を
   ドライエッチングしたのち、光励起により活性化した水
   素を接触させることにより、前記酸化膜の表面に水素基
   を結合させる請求項２記載の貼り合わせ基板の製造方
   法。