JP2023174560A - カチオン性元素に補助された直接接合方法 - Google Patents

カチオン性元素に補助された直接接合方法 Download PDF

Info

Publication number
JP2023174560A
JP2023174560A JP2023080555A JP2023080555A JP2023174560A JP 2023174560 A JP2023174560 A JP 2023174560A JP 2023080555 A JP2023080555 A JP 2023080555A JP 2023080555 A JP2023080555 A JP 2023080555A JP 2023174560 A JP2023174560 A JP 2023174560A
Authority
JP
Japan
Prior art keywords
manufacturing
substrate
bonding
aqueous solution
bonding surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023080555A
Other languages
English (en)
Inventor
フランク フルネル
Fournel Frank
アズィリーズ カルヴェ
Calvez Aziliz
ヴァンソン ラレー
Larrey Vincent
クリストフ モラル
Morales Christophe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA, Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique CEA
Publication of JP2023174560A publication Critical patent/JP2023174560A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82053—Bonding environment
    • H01L2224/82085—Bonding environment being a liquid, e.g. for fluidic self-assembly
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/828—Bonding techniques
    • H01L2224/82895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82909—Post-treatment of the connector or the bonding area
    • H01L2224/8293—Reshaping
    • H01L2224/82935—Reshaping by heating means

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Laminated Bodies (AREA)

Abstract

【課題】直接接合の欠点を改善する多層構造体の製造方法を提供する。
【解決手段】第１基材（１）と第２基材（２）との間の直接接合の製造方法であって、第１接合面（３）及び第２接合面（４）をそれぞれ含む第１基材（１）及び第２基材（２）を与えることと、第１接合面（３）と第２接合面（４）とを接触させて、直接接合界面（６）を形成することと、少なくとも直接接合界面（６）を、脱イオン水並びに元素周期表の第１及び／又は第２の列の少なくとも１つの元素に由来するカチオン種を含むカチオン性水溶液の中に配置することと、２０～３５０℃の温度で熱処理を行い、多層構造体を得ることと、を含む。
【選択図】図２

Description

本発明は、直接接合の分野に関する。本発明は特に、直接接合による多層構造体の製造方法に関する。
直接接合は現在周知の技術であり、例えば、撮像装置の製造のための、ＳＯＩＴＥＣ社又はＳＴＭｉｃｒｏｅｌｅｃｔｒｏｎｉｃｓ社によるＳＯＩの製造などの、産業用途に利用されている。本明細書で理解されるように、直接接合は、接合される表面間の界面に物質を追加することなく、特に、液体の厚い層をともなわず、２つの表面間を自然に接合させることである。それにもかかわらず、表面上に吸着された水の、厚さが０．２５～１．２５ｎｍであり、それゆえこれらの表面が肉眼では乾燥している、単分子層をいくつか有することが可能である。
直接接合は従来、周囲温度及び周囲圧力で実施されるが、そうされる必要はない。
直接接合の重要な特徴は、その接着エネルギー、すなわち、自然に接合させるために利用可能なエネルギーにある。これは、ファンデルワールス力が備えられるように、２つの表面が原子スケールで接触するように、２つの表面を変形させることを可能にするエネルギーである。例えば、ケイ素又は親水性酸化ケイ素の２つの面について、接着エネルギーは、典型的には３０～１００ｍＪ／ｍ２である。この接着エネルギーは、部分的には、接合波（l’onde de collage）の伝播の時間を指し、例えば、接合波は２つの２００ｍｍのシリコン基材の直接接合のために、従来では９秒で伝播する。
直接接合の別の重要な特徴は、その接着エネルギー、又は別の呼び方では、接合エネルギーである。これは、２つの接合面を分離するために必要なエネルギーである。例えば、ケイ素又は親水性酸化ケイ素の２つの面について、接着エネルギーは、典型的には０．１４～６Ｊ／ｍ２である。
自然に生じる接合を得るために、表面は一般に、直接接合にとって大きな弊害となる有機汚染物及び微粒子汚染物が除去される。一般的には、１８０℃での、９６％硫酸と３０％過酸化水素と（３：１）の混合液を用いて得られたカロ酸ベースの溶液、及び、７０℃でのＳＣＩ(３０％アンモニア、３０％過酸化水素、及び脱イオン水（１：１：５）の混合液）を用いて、予め接合面の洗浄が行われる。あるいは、他の酸化力の強い洗浄溶液、例えばオゾンやその他を含有する水溶液を、ガス状オゾンの存在下でＵＶ光にさらす処理とともに使用してもよい。クリーンルーム内、７０℃で、カロ及びＳＣＩベースの化学洗浄をした、ＳｉＯ２－ＳｉＯ２接合（例えば、約１４５ｎｍの熱酸化物で覆われた２つのシリコン基材）の接着エネルギーは、接合直後で、熱処理なしで、約１４０ｍＪ／ｍ２である。
接合エネルギーはまた、周囲温度で行われた接合の後に適用される熱処理にも従って大きくなる。接着エネルギーは、熱処理の温度の関数として増加する。例えば、ＳｉＯ２－ＳｉＯ２接合エネルギーは５００℃でほぼ３Ｊ／ｍ２に達するまでゆっくり上昇し、その後８００°Ｃまで上昇しない。
接合エネルギーを更に増加させるために、別の解決策では、接触前にプラズマ処理を行う。酸化物－酸化物接合のための窒素（Ｎ２）プラズマでは、接合エネルギーは３００℃の処理温度で約５Ｊ／ｍ２に急速に増大する。
しかしながら、プラズマの使用は特定の基材に対して適用できない場合があり、並びに／又は、その使用により時間が長くなり及び／若しくは方法のコストにより、工業化がより困難になる。プラズマ処理はまた、数ナノメートル（１～１０ｎｍ）の厚さにわたり表面を改質する。この改質は将来デバイスに影響を与え得る。例えば、シリコン板では、プラズマは、厚さ及び品質の点で制御が困難な酸化物層を生じさせる。酸化ケイ素表面では、Ｎ２プラズマなどの特定のプラズマは、将来デバイスの電気的動作を妨害し得る界面電荷の問題を引き起こす。
本発明の目的の１つは、従来技術の欠点を改善することにある。この目的のために、本発明は、第１基材と第２基材との間の直接接合による多層構造体の製造方法を提案し、この方法は、以下のステップを含む：
ａ）第１接合面及び第２接合面をそれぞれ含む、第１基材及び第２基材を与えること、 ｂ）前記第１接合面と前記第２接合面とを接触させて、前記第１基材と前記第２基材との間に直接接合界面を形成すること、
ｃ）少なくとも前記直接接合界面を、脱イオン水並びに元素周期表の第１及び／又は第２の列の少なくとも１つの元素に由来するカチオン種を含むカチオン性水溶液の中に配置すること、
ｄ）２０～３５０℃の温度で熱処理を行い、多層構造体を得ること。
このようにして製造を行う直接接合方法は、カチオン性水溶液中でのステップｃ）の処理を含まない直接接合方法により得られる多層構造体よりも、接合エネルギーが大きな多層構造体を得ることができる。そして、低い温度、すなわち４００℃未満、好ましくは３５０℃以下、更により好ましくは２００℃の温度で、大きな接合エネルギーを得ることができる。
これらの接合温度は、多くの用途及び／又は多くの基材と適合し、その性質並びに／又は電子部品及び／若しくは光電子部品の存在により、必要な熱収支（budgets thermiques）が小さい。さらに、この方法は多くの材料に適用可能であり、かつ安価である。この方法は、接合後に良好な機械的強度を有する多層構造体をもたらし、スマートカット（Smart Cut）（登録商標）などの後続の方法、及び／又は例えば機械的薄化などの、組立体に機械的応力を発生させる任意の方法と両立する。さらに、カチオン性水溶液の使用は表面が直接接した後にのみ行われるので、この方法は接着エネルギーに影響を及ぼさない。例えば、接合波は、約２００ｍｍのシリコン基材については常に９秒以内で伝播する。
接合後熱処理は、「接合アニーリング」としても当業者に知られている。
一可能性によれば、ステップｄ）による熱処理は、周囲温度から最終温度への温度上昇によって実施され、温度上昇は数時間、例えば、２時間にわたって、最終温度３００℃になるまで実施される。
一構成によれば、ステップｄ）で適用される熱処理の温度は、１００～３００℃、特に１５０～２５０℃である。
一構成によれば、カチオン性水溶液中への直接接合界面の配置のステップｃ）は、約５分～４０日間で行われる。
このステップの時間は、第１及び第２基材の直径とともに大きくなる。実際は、一様で均質な接合エネルギーを得るために、カチオン種には、直接接合界面全体にわたって移動するための時間が必要である。また、多層構造体の直径が大きいほど、ステップｃ）の時間は長くなる。
また、ステップｃ）は、前記カチオン性水溶液中に少なくとも直接接合界面を浸漬することからなる。言い換えれば、ステップｂ）で得られた多層組立体は、直接接合界面が前記カチオン性水溶液中に浸漬される限り、カチオン性水溶液中に全体的又は部分的に浸漬される。
一可能性によれば、第１接合面及び／又は第２接合面は少なくとも一部が、自然酸化物、熱又は堆積酸化ケイ素、窒化ケイ素、酸化銅、及びこれらの材料の組合せから選択される材料から構成された、親水性膜によって形成されている。
典型的には、親水性の酸化銅膜は、ＳｉＯ２によって分離された銅パッドから構成されたハイブリッド膜である。銅パッドは、空気中で、自然酸化銅によりほぼ瞬時に覆われる。
親水性膜が酸化物から構成されている場合、それは、例えば、堆積された酸化物、熱処理によって得られた薄い酸化物膜（熱酸化物とも呼ばれる）、及び／又は化学処理によって得られた薄い酸化物膜（自然酸化物又は化学酸化物とも呼ばれる）によって形成されている。
一変形例によれば、第１及び／又は第２基材はアルミナなどの酸化材料から構成され、それはもともと親水性の材料であるので、第１接合面及び／又は第２接合面は第１及び／又は第２基材のそれぞれの材料によって形成されている。これは、追加の親水性膜の存在を排除しない。
特定の実施形態によれば、第１接合面は疎水性であり（例えば、シリコン表面の不動態化及びシリコン上への水素グラフトによって得られる疎水性シリコンにおいて）、第２接合面は親水性である。第２接合面は少なくとも一部が、（第２基材の材料に応じてシリコン、Ｇｅなどの）自然酸化物、（シリコンの）熱酸化物、堆積酸化物、シリコンの窒化物、酸化銅、及びこれらの化合物の組合せから選択される親水性膜によって形成され、又は、第２接合面は、酸化物で、それ故親水性である第２基材の材料から構成されている。第２の親水性面を疎水性面と接触させることにより、後者の最初の疎水性特性が親水性特性に変化し、これにより直接接合が可能になる。
一構成によれば、第１接合面及び第２接合面は、完全に平坦である。言い換えれば、第１及び第２接合面は、微視的なスケールでプレートを形成する凹部又はパターンを欠いている。
特定の実施形態によれば、第１接合面及び／又は第２接合面は、ステップｂ）の前に、オゾン処理水による処理及び／又はＳＣ１処理及び／又はＳＣ２処理によって洗浄される。
一可能性によれば、第１基材及び第２基材は、厳密には２．５ｃｍ超えの直径を有する。
有利には、ステップａ）は、接触のステップｂ）を行う前に、第１接合面及び第２接合面を乾燥させることを更に含む。乾燥後、第１接合面及び第２接合面は、各々、第１接合面及び第２接合面が巨視的なスケールで乾燥しているように、Ｈ２Ｏの単原子層が最大でも１つ～５つしか残っていない面を有する。
一構成によれば、カチオン性水溶液は、Ｎａ＋、Ｍｇ２＋、Ｃａ２＋、Ｋ＋、Ｂａ２＋及びこれらのカチオン種の混合物から選択されるカチオン種を含む。
具体的には、カチオン性水溶液は、脱イオン水中に、ＮａＣｌ、ＭｇＣｌ２、ＣａＣｌ２、ＫＣｌ、ＢａＣｌ２、ＮａＦ、ＫＣｌ、ＫＦ、及びこれらの化合物の混合物から選択される塩を溶解させることによって形成されている。
一可能性によれば、カチオン性水溶液は、カチオン種の質量濃度が１０－８～０．５ｇ／ｍｌ、特に１０－８～１０－２ｇ／ｍｌ、特に１０－８～１０－４ｇ／ｍｌである。低濃度のカチオンは、強力な接合を確実にするのに十分であり、安価なステップを可能にする。より高い濃度は、より悪い結果をもたらす。
一構成によれば、第１基材及び第２基材は、各々、シリコン、酸化ケイ素、窒化ケイ素、ＳｉＯＣ、アルミナ、ダイヤモンド、及びこれらの材料の組合せなどの、半導体材料、ＬＮＯ（ランタンニッケル酸化物ＬａＮｉＯ３の頭字語）、ＬＴＯ（チタン酸リチウムＬｉ２ＴｉＯ３の頭字語）ゲルマニウム、酸化ゲルマニウム、ＳｉＣ、ＩｎＰ、ＡｓＧａ、ＧａＮ、及びこれらの材料の組合せから選択される材料によって形成されている。
第１基材及び第２基材は、同一の性質のものあっても、又は異なる性質のものであってもよい。
一実施形態によれば、ステップａ）において与えられる第１基材及び第２基材は、各々、１００～３００ｍｍ、特に２００ｍｍの直径を有するシリコン基材を含み、第１接合面及び第２接合面は、各々、例えば、１４５ｎｍの酸化ケイ素膜によって形成され、
ステップｃ）は、ステップｂ）において得られた直接接合界面を、カチオン性水溶液の中に、第１及び第２基材２００ｍｍについて、１５～２０日間にわたって配置することを含み、カチオン性水溶液は、１０－８～０．００１ｇ／ｍｌの質量濃度、例えば約１０－４ｇ／ｍｌの質量濃度に達するように、脱イオン水にＮａＣｌを溶解することによって形成される溶液であり、
ステップｄ）は、第１基材と第２基材との間に５Ｊ／ｍ２超えの接合エネルギーを有する直接接合を得るように、約３００℃で熱処理をすることを含む。
接合エネルギーは、例えば、F. Fournel, L. Continni, C. Morales, J. Da Fonseca, H. Moriceau, F. Rieutord, A. Barthelemy, 及びI. Radu, Journal of Applied Physics 111, 104907 (2012)の論文に記載されているように、無水雰囲気中で強制変位を行う二重てこ法により測定される。
一変形例によれば、ステップａ）において与えられる第１基材は、１つ以上の第１のビネット（vignettes）と第２基材との直接接合を得るために、第１基材のビネット形成（vignetage）に由来する１つ以上の第１のビネットを含む。
第１接合面は、１つ以上の第１のビネットの露出面によって境界が決まる。
別の変形形態によれば、ステップａ）において与えられる第２基材は、１つ以上の第１のビネットと１つ以上の第２のビネットとの間の直接接合を得るために、第２基材のビネット形成に由来する１つ以上の第２のビネットを含む。
第２接合面は、１つ以上の第２のビネットの露出面によって境界が決まる。
別の特徴によれば、本発明に係る多層構造体を製造するための方法は、単独で又は組み合わせて考慮される以下の任意の特徴の１つ以上を含む：
－ 第１基材及び／又は第２基材は、厚さが、５０マイクロメートルより大きく、好ましくは１００マイクロメートルより大きく、例えば厚さが約７２５マイクロメートルである。第１基材及び／又は第２基材は、自己支持性であるように十分に厚い層であってもよい。
－ 第１基材及び第２基材は、性質の異なる材料の少なくとも２つの層の積層体である。
－ 第１及び第２基材における、それぞれ第１接合面及び第２接合面は、各々、少なくとも一部が、自然酸化物、酸化ケイ素、窒化ケイ素、酸化銅の親水性膜によって形成されている。
－ 第１及び第２基材における、それぞれ第１接合面及び第２接合面は、各々、自然酸化物、酸化ケイ素、窒化ケイ素、又は酸化銅及びこれらの材料の組合せの連続した親水性膜から、完全に形成されている。
－ 接触時には、第１接合面又は第２接合面のみが、親水性である。
－ 第１基材及び／又は第２基材は、それぞれ第１及び／又は第２接合面に開口する凹部を含む。
－ 第１接合面及び第２接合面は、ステップｂ）の接触よりも前に添加されるいかなる材料も含まない。
－ この方法は、接合面を接触させるステップｂ）の前に、第１及び第２基材の接合面にプラズマ処理を施すステップを含む。したがって、大きな接合エネルギーを維持しながら、熱収支の温度を実質的に低下させることが可能である。
－ 第１接合面及び第２接合面の乾燥は、特に２０００回転／分、４５秒間の、第１及び第２基材の遠心分離を含む。
－ 第１接合面及び第２接合面の乾燥は、マランゴニ効果を用いた乾燥を含む。
－ 少なくとも直接接合界面の配置のステップｃ）は、温度が周囲温度と１００℃との間である、カチオン性水溶液中で行われる。
－ カチオン性水溶液は、Ｌｉ、Ｒｂ、Ｓｒ、Ｃｓ及びこれらの種の混合物から選択されるカチオン種を含む。
－ カチオン性水溶液は、脱イオン水中に、ＬｉＣｌ、ＲｂＣｌ、ＳｒＣｌ２、ＣｓＣｌ、及びこれらの塩の混合物から選択される塩を溶解することによって形成される。
－ ステップａ）で与えられる第１基材及び第２基材は、各々、５０～３００ｍｍ、例えば１００～２５０ｍｍ、特に２００ｍｍの直径を有するシリコン基材を含み、第１接合面及び第２接合面は、各々、酸化ケイ素のフィルムによって形成され、ステップｃ）はステップｂ）で得られた直接接合界面を、カチオン性水溶液中に１～４０日間にわたって配置することを含み、特にカチオン性水溶液は、Ｎａ＋カチオンを含み、１０－８～０．０１ｇ／ｍｌ、特に１０－８～０．００１ｇ／ｍｌ、例えば１０－４ｇ／ｍｌの質量濃度を有し、ステップｄ）は第１基材と第２基材との間に直接接合を得るために、３００℃で熱処理をすることを含み、直接接合の接合エネルギーは５Ｊ／ｍ２を超える。
－ 第１及び第２基材は、５０ｍｍの直径を有し、ステップｃ）の時間は、約１～２日である。
－ 第１及び第２基材は、１００ｍｍの直径を有し、ステップｃ）の時間は、約４～６日である。
－ 第１及び第２基材は、２００ｍｍの直径を有し、ステップｃ）の時間は、約１５～２０日である。
－ 第１及び第２基材は、３００ｍｍの直径を有し、ステップｃ）の時間は、約３５～４０日である。
本発明の他の態様、目的、及び利点は、非限定的な例として与えられ、添付の図面を参照して行われる、そのいくつかの実施形態の以下の説明によって、より明らかになるのであろう。説明の残りの部分では、簡略化のために、異なる実施形態の同一、類似、又は同等の要素には同じ参照番号が付されている。図面は、それらの可読性を改善するために、表されたすべての要素の縮尺を必ずしも順守するものではない：
図１は、本発明の一実施形態に係る方法のステップａ）及びｂ）の概略図である。 図２は、本発明の一実施形態に係る方法のステップｃ）の概略図である。 図３は、本発明の一実施形態に係る方法のステップｄ）の概略図である。
図１～図３に示すように、本発明に係る方法は、カチオン性水溶液中の浸漬ステップｃ）と、それに続く低温での接合アニーリングのステップｄ）とを含み、大きな接合エネルギーを達成することを可能にする、第１基材１と第２基材２との間の直接接合方法を提案する。
第１基材１及び第２基材２は、いずれもシリコンにより構成され、各々、２００ｍｍの直径にわたる完全に平坦な接合面３、４を有し、本方法のステップａ）に従って与えられる。図１に示されるように、第１接合面３及び第２接合面４は、厚さ約１４５ｎｍの酸化ケイ素（熱又は堆積）の親水性膜５によって形成されている。接触させるステップｂ）の前に、本方法は、直接接合に非常に有害である有機及び粒子状汚染物質を除去するために、２つの接合面３，４のオゾン処理水、及び／又はＳＣ１処理（それぞれの体積割合が１： １： ５である、３０％アンモニア、３０％過酸化水素及び脱イオン水の混合物）及び／又はＳＣ２処理（それぞれの体積割合が１： １： ５である、３０％塩酸、３０％過酸化水素及び水の混合物）での洗浄を含む。次に、２つの表面３，４を接触させて、２つの基材１，２の間に直接接合界面６を形成する。非可視の一可能性によれば、２つの接合面３，４のうちの一方のみが、酸化ケイ素のフィルム５によって形成されている。不図示の更に別の一可能性によれば、ステップｂ）の接触よりも前、第１及び第２接合面３，４を準備するステップは、プラズマ処理を含む。全ての場合において、第１及び第２接合面３，４は接触のステップｂ）よりも前に乾燥され、巨視的なスケールで存在する水を、例えば２０００回転／分での遠心分離によって除去して、自然に生じる直接接合を得る。
そして、カチオン種が１０－４ｇ／ｍｌの濃度に達するまで脱イオン水中にＮａＣｌを溶解することによって、カチオン性水溶液８を調製する。次に、図２に示されるように、直接接合界面６（ここでは、ステップｂ）で得られた組立体７全体）を、本方法のステップｃ）に従って、この溶液８に浸漬する。浸漬は、カチオン種が直接接合界面６全体にわたって移動する時間を有するように、約２０日間にわたって行う。この時間は、基材１，２の直径が小さいほど短くなる。不図示の変形例によれば、第１基材及び／又は第２基材１，２は、それぞれ第１の表面及び／又は第２の表面３，４に開口する凹部を備え、直接接合界面６にキャビティを形成する。この場合、接合界面６へのカチオン種の移動はより速くなり、カチオン性水溶液８への浸漬時間を短縮することができる。
接合アニーリングは、本方法のステップｄ）（図３）に従って３００℃の温度に達するまで、組立体７に対して行われる。この熱処理の終わりに、このようにして得られた多層構造体１００に対して行われた接合エネルギーの測定（二重てこ法）をすると、シリコン製の基材１，２の破損がもたらされ、直接接合界面６における基材１，２の剥離はもたらされない。これは、到達した接合エネルギーは、ケイ素の破壊エネルギーよりも大きいこと、すなわち、接合エネルギーが５Ｊ／ｍ２より大きいことを示唆している。カチオン性水溶液８に浸漬するステップｃ）を行わずに同じ方法を実施すると、５００℃での接合アニーリング後、同じ二重てこ法により測定された接合エネルギーは３Ｊ／ｍ２となる。
不図示の代替形態によれば、ステップａ）において与えられる２つの基材１，２のうちの１つは、脆化面（un plan de fragilisation）を有する。接合アニーリングの熱処理は、脆化面のレベルでの破壊を可能にする熱収支に寄与する。そして、得られる多層構造体１００は、破断に由来する転写された薄層に接合された２つの基材１，２のうちの一方と、基材１，２のうちの他方のネガとを含む。
更に別の不図示の変形例によれば、ステップａ）で与えられる第１基材１は、露出面が第１接合面３である、いくつかの第１のビネットでビネットされている。第１のビネットは前記の方法に従って、第２基材２（完全なプレート）に、「チップ・ツー・ウェーハ」接合に従って、接合される。更に別の不図示の変形例によれば、第２基材２はまた、いくつかの第２のビネットにおいてビネットされ、本発明に係る方法は、第１のビネットと第２のビネットとの直接接合を可能にする。
不図示の代替形態によれば、第１接合面３及び第２接合面４は、直接接合においてハイブリッド銅酸化物の接合可能面を有するように、準備される。これらの第１及び第２の親水性の接合面３，４は、典型的には２．５マイクロメートルのＳｉＯ２によって隔てられた２．５マイクロメートルの側面を有する銅パッドから構成されている。それは、５マイクロメートルの「ピッチ」を有するハイブリッド表面である。そして、本方法のステップｂ）～ｄ）が、前記のように再現される。
したがって、本発明は、大きな接合エネルギーを有する２つの基材１，２の間を直接接合することを含み、接合後の熱アニーリングの温度を制限することを可能にする、多層構造体１００の製造方法を提案する。カチオン性水溶液は安価であり、浸漬のステップｃ）は多くの材料に適用可能である。特に、熱膨張係数が著しく異なる材料の基材（又は厚い層）を接合することが可能である。さらに、第１及び第２基材１，２の材料がデバイスを含む場合、これらは、使用温度によって損傷されない。
言うまでもなく、本発明は、例示として前記した変形例に限定されるものではなく、記載された本方法と技術的に同等なもの及びその変形例のすべて、並びにそれらの組合せを含む。

Claims (10)

  1. 第１基材（１）と第２基材（２）との間の直接接合による、多層構造体（１００）の製造方法であって、
    ａ）第１接合面（３）及び第２接合面（４）をそれぞれ含む、第１基材（１）及び第２基材（２）を与えることと、
    ｂ）前記第１接合面（３）と前記第２接合面（４）とを接触させて、前記第１基材（１）と前記第２基材（２）との間に直接接合界面（６）を形成することと、
    ｃ）少なくとも前記直接接合界面（６）を、脱イオン水並びに元素周期表の第１及び／又は第２の列の少なくとも１つの元素に由来するカチオン種を含むカチオン性水溶液（８）の中に配置することと、
    ｄ）２０～３５０℃の温度で熱処理を行い、多層構造体（１００）を得ることと
    を含む、製造方法。
  2. 請求項１に記載の製造方法において、
    前記カチオン性水溶液（８）の中に前記直接接合界面（６）を配置する前記ｃ）のステップは、約５分～４５日間で行われる、製造方法。
  3. 請求項１又は２に記載の製造方法において、
    前記第１接合面（３）及び／又は前記第２接合面（４）は、少なくとも一部が自然酸化物、熱又は堆積酸化ケイ素、窒化ケイ素、酸化銅、及びこれらの材料の組合せから選択される材料から構成された、親水性膜（５）によって形成されている、製造方法。
  4. 前記第１接合面（３）及び前記第２接合面（４）は、完全に平坦である、請求項１～３のいずれか１項に記載の製造方法。
  5. 請求項１～４のいずれか１項に記載の製造方法において、
    前記ｂ）のステップの前に、前記第１接合面（３）及び／又は前記第２接合面（４）は、オゾン処理水による処理及び／又はＳＣ１処理及び／又はＳＣ２処理によって洗浄される、製造方法。
  6. 請求項１～５のいずれか１項に記載の製造方法において、
    前記カチオン性水溶液（８）は、Ｎａ＋、Ｍｇ２＋、Ｃａ２＋、Ｋ＋、Ｂａ２＋及びこれらのカチオン種の混合物から選択されるカチオン種を含む、製造方法。
  7. 請求項１～６のいずれか１項に記載の製造方法において、
    前記カチオン性水溶液（８）は、脱イオン水中に、ＮａＣｌ、ＭｇＣｌ２、ＣａＣｌ２、ＫＣｌ、ＢａＣｌ２、ＮａＦ、ＫＣｌ、ＫＦ、及びこれらの化合物の混合物から選択される塩を溶解させることによって形成されている、製造方法。
  8. 請求項１～７のいずれか１項に記載の製造方法において、
    前記カチオン性水溶液（８）は、前記カチオン種の質量濃度が１０－８～０．５ｇ／ｍｌ、特に１０－８～１０－２ｇ／ｍｌ、そして特に１０－８～１０－４ｇ／ｍｌである、製造方法。
  9. 請求項１～８のいずれか１項に記載の製造方法において、
    前記第１基材（１）及び前記第２基材（２）は、各々、Ｓｉ、酸化ケイ素、窒化ケイ素、ＳｉＯＣ、アルミナ、ダイヤモンド、及びこれらの材料の組合せなどの、半導体材料から選択される材料によって形成されている、製造方法。
  10. 請求項１～９のいずれか１項に記載の製造方法において、
    前記ａ）のステップにおいて与えられる前記第１基材（１）及び前記第２基材（２）は、各々、１００～２５０ｍｍ、特に２００ｍｍの直径を有するシリコン基材を含み、前記第１接合面（３）及び前記第２接合面（４）は、各々、酸化ケイ素の膜（５）によって形成されており、
    前記ｃ）のステップは、前記ｂ）のステップにおいて得られた前記直接接合界面（６）を、前記カチオン性水溶液（８）の中に、２００ｍｍの前記第１基材及び前記第２基材のために、１５～２０日間にわたって配置することを含み、前記カチオン性水溶液（８）は、１０－８～０．００１ｇ／ｍｌの質量濃度、例えば約１０－４ｇ／ｍｌの質量濃度に達するように、脱イオン水にＮａＣｌを溶解することによって形成される溶液であり、
    前記ｄ）のステップは、前記第１基材（１）と前記第２基材（２）との間に５Ｊ／ｍ２超えの接合エネルギーを有する直接接合を得るように、約３００℃で熱処理をすることを含む、製造方法。
JP2023080555A 2022-05-25 2023-05-16 カチオン性元素に補助された直接接合方法 Pending JP2023174560A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR2205053 2022-05-25
FR2205053A FR3136108B1 (fr) 2022-05-25 2022-05-25 Procédé de collage direct assisté par des élements cationiques

Publications (1)

Publication Number Publication Date
JP2023174560A true JP2023174560A (ja) 2023-12-07

Family

ID=82319908

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023080555A Pending JP2023174560A (ja) 2022-05-25 2023-05-16 カチオン性元素に補助された直接接合方法

Country Status (5)

Country Link
US (1) US20230386891A1 (ja)
EP (1) EP4283660A1 (ja)
JP (1) JP2023174560A (ja)
CN (1) CN117133668A (ja)
FR (1) FR3136108B1 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2868599B1 (fr) * 2004-03-30 2006-07-07 Soitec Silicon On Insulator Traitement chimique optimise de type sc1 pour le nettoyage de plaquettes en materiau semiconducteur
FR2880186B1 (fr) * 2004-12-24 2007-07-20 Soitec Silicon On Insulator Procede de traitement d'une surface de plaquette
KR20200081496A (ko) * 2017-11-20 2020-07-07 코닝 인코포레이티드 양이온성 계면활성제 및/또는 유기염을 사용한 유리 쌍의 임시 접합
FR3102771B1 (fr) * 2019-10-31 2021-10-08 Commissariat Energie Atomique Procédé de collage de deux surfaces hydrophiles

Also Published As

Publication number Publication date
CN117133668A (zh) 2023-11-28
FR3136108B1 (fr) 2024-04-19
EP4283660A1 (fr) 2023-11-29
US20230386891A1 (en) 2023-11-30
FR3136108A1 (fr) 2023-12-01

Similar Documents

Publication Publication Date Title
JP6887811B2 (ja) 室温金属直接ボンディング
JP4316701B2 (ja) ２つの構造体の分子結合および分子結合解除のための処理プロセス
JP5570680B2 (ja) 室温共有結合方法
KR970000648B1 (ko) 반도체 장치 제조 방법
KR20110010740A (ko) 직접 접합 방법에서의 질소-플라즈마 표면 처리
JP2009111381A (ja) 微細な埋め込み絶縁層を有するｓｏｉ基板
JPH03105910A (ja) ２個の物体を一体に連結する方法
JP2012004599A (ja) 電子工学、光学または光電子工学に使用される２つの基板を直接接合する方法
US8551862B2 (en) Method of manufacturing laminated wafer by high temperature laminating method
JP2009500819A (ja) 酸化物もしくは窒化物の薄い結合層を堆積することによる基板の組み立て方法
RU2217842C1 (ru) Способ изготовления структуры кремний-на-изоляторе
JP5591949B2 (ja) 多層結晶構造体の製造方法
JP2013516767A5 (ja)
JPH07283382A (ja) シリコン基板のはり合わせ方法
JP2023174560A (ja) カチオン性元素に補助された直接接合方法
Kalkowski et al. Direct bonding of glass substrates
JP2023174561A (ja) 塩基性分子に補助された直接接合法
JP5614322B2 (ja) 接合基板の製造方法、接合基板
JP2023174562A (ja) 強塩基に補助された直接接合方法
JP2576163B2 (ja) 平板接着法
JP5443833B2 (ja) 貼り合わせｓｏｉ基板の製造方法
JPH0397215A (ja) 半導体ウェハの製造方法
KR102568640B1 (ko) 도너 기판의 잔류물을 제조하는 방법, 그 방법에 의해 제조된 기판 및 그 기판의 사용
JPS62123075A (ja) 複層誘電体の製造方法
JP2005070682A (ja) 光学デバイスおよびその製造方法