JPS60198736A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS60198736A JPS60198736A JP59055442A JP5544284A JPS60198736A JP S60198736 A JPS60198736 A JP S60198736A JP 59055442 A JP59055442 A JP 59055442A JP 5544284 A JP5544284 A JP 5544284A JP S60198736 A JPS60198736 A JP S60198736A
- Authority
- JP
- Japan
- Prior art keywords
- epitaxial layer
- substrate
- heat treatment
- semiconductor device
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 238000010438 heat treatment Methods 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims description 9
- 230000001590 oxidative effect Effects 0.000 claims 1
- 230000007547 defect Effects 0.000 abstract description 11
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract description 9
- 229910052760 oxygen Inorganic materials 0.000 abstract description 9
- 239000001301 oxygen Substances 0.000 abstract description 9
- 238000009792 diffusion process Methods 0.000 abstract description 3
- 230000000694 effects Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 235000012431 wafers Nutrition 0.000 description 3
- 238000001556 precipitation Methods 0.000 description 2
- 241000276457 Gadidae Species 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 230000001376 precipitating effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、半導体装置の製造方法に関し、特にウニｌし
を有する半導体装置の製造方法に関する。
を有する半導体装置の製造方法に関する。
従来例の構成とその問題点
近年、エピタキシャルウェーハは、０ＭＯ８のラッチア
ップ対策として、また特性および歩留り向上を目的とし
て、Ｄ−ＲＡＭやＣＯＤ等に用いられている。これまで
主に、エピタキシャルウェーハの基板がエビタキシャ／
Ｉ／層へ及ぼす影響として考慮されていたのは、エピタ
キシャル成長時における基板不純物によるオー）・ドー
プや、製造プロセス中の熱処理により基板不純物がエピ
タキシャル層へ拡散することにより生じる実効的エピタ
キシャル幅の減少等の基板不純物に関するものでちった
。
ップ対策として、また特性および歩留り向上を目的とし
て、Ｄ−ＲＡＭやＣＯＤ等に用いられている。これまで
主に、エピタキシャルウェーハの基板がエビタキシャ／
Ｉ／層へ及ぼす影響として考慮されていたのは、エピタ
キシャル成長時における基板不純物によるオー）・ドー
プや、製造プロセス中の熱処理により基板不純物がエピ
タキシャル層へ拡散することにより生じる実効的エピタ
キシャル幅の減少等の基板不純物に関するものでちった
。
ところが、０ＭＯ８等のウニ）ｖを有する半導体装置に
おいては、ウェルを形成する工程におけるドライブイン
という高温プロセス（１１５０℃以」二、数時間〜十数
時間）が原因となって、エピタキシャル層の表面近傍に
欠陥が発生することがある。
おいては、ウェルを形成する工程におけるドライブイン
という高温プロセス（１１５０℃以」二、数時間〜十数
時間）が原因となって、エピタキシャル層の表面近傍に
欠陥が発生することがある。
ここで、この欠陥は基板に含まれている過飽和の酸素原
子が、ウェル形成時のドライブインにより、本来は酸素
濃度の低いエピタキシャル層の表面にまで拡散し、そこ
で析出したものである。この欠陥はリーク電流増加の原
因となり、歩留りを下げる要因の１つとなる。
子が、ウェル形成時のドライブインにより、本来は酸素
濃度の低いエピタキシャル層の表面にまで拡散し、そこ
で析出したものである。この欠陥はリーク電流増加の原
因となり、歩留りを下げる要因の１つとなる。
発明の目的
本発明は、上記欠点を解消するためになされたもので、
半導体装置、特にエピタキシャルウェーハを用いたウェ
ルを有する半導体装置において、リーク電流を低減させ
る半導体装置の製造方法を提供するものである。
半導体装置、特にエピタキシャルウェーハを用いたウェ
ルを有する半導体装置において、リーク電流を低減させ
る半導体装置の製造方法を提供するものである。
発明の構成
本発明は、基板上にエピタキシャル層を成長させた後、
１０６０℃以上の高温で１〜数十時間、６００〜８ｏｏ
℃の低温で数十時間、１０００℃程度の中温で数時間程
度の処理を行う工程を含む半導体装置の製造方法である
。
１０６０℃以上の高温で１〜数十時間、６００〜８ｏｏ
℃の低温で数十時間、１０００℃程度の中温で数時間程
度の処理を行う工程を含む半導体装置の製造方法である
。
実施例の説明
以下本発明の一実施例について、図面を参照しながら説
明する。
明する。
図は本発明によシ形成された半導体装置の断面図である
。半導体基板１上に、前記半導体基板と同一導電型のエ
ピタキシャル層２を１０〜２０μｍ成長させる。その後
、１１００℃、２０時間の処理を行い、エピタキシャル
成長時に、基板１からエピタキシャル層２へ拡散した半
導体基板１とエピタキシャル層２の界面付近の酸素をエ
ピタキシャル層２を翻して外方拡散させ無欠陥領域３を
形成する。次に、７ｏｏ℃、３０時間と１０００℃、６
時間の熱処理金施こすことによシ、欠陥４を形成する。
。半導体基板１上に、前記半導体基板と同一導電型のエ
ピタキシャル層２を１０〜２０μｍ成長させる。その後
、１１００℃、２０時間の処理を行い、エピタキシャル
成長時に、基板１からエピタキシャル層２へ拡散した半
導体基板１とエピタキシャル層２の界面付近の酸素をエ
ピタキシャル層２を翻して外方拡散させ無欠陥領域３を
形成する。次に、７ｏｏ℃、３０時間と１０００℃、６
時間の熱処理金施こすことによシ、欠陥４を形成する。
その後選択的に半導体基板１と反対導電型のイオンを注
入し、１２００℃、６時間のドライブインを行ないウェ
ル６を形成する。
入し、１２００℃、６時間のドライブインを行ないウェ
ル６を形成する。
このように、高温、低温、中温を含む熱処理を施こせば
、半導体基板１内にのみ酸素析出による欠陥４が形成さ
れる。これによシ、基板１の酸素濃度は低下させられ、
ドライブインによる酸素の表面拡散を減少させることが
できる。その結果、エピタキシャル層２の酸素濃度は、
欠陥発生臨界値以上にはならず、エピタキシャル層２は
抵抗率変化の少ない、無欠陥領域として保持される。
、半導体基板１内にのみ酸素析出による欠陥４が形成さ
れる。これによシ、基板１の酸素濃度は低下させられ、
ドライブインによる酸素の表面拡散を減少させることが
できる。その結果、エピタキシャル層２の酸素濃度は、
欠陥発生臨界値以上にはならず、エピタキシャル層２は
抵抗率変化の少ない、無欠陥領域として保持される。
発明の効果
以上述べたように、本発明による半導体装置の製造方法
は、ウェルを有する半導体装置に適用すれば、表面欠陥
の発生を防止することにより、リーク電流を減少させる
ことができ、その実用的効果は大なるものがある。
は、ウェルを有する半導体装置に適用すれば、表面欠陥
の発生を防止することにより、リーク電流を減少させる
ことができ、その実用的効果は大なるものがある。
図は本発明によシ形成された半導体装置の断面図である
。 １・・・・・・半導体基板、２・・・・・・エピタキシ
ャル層、３・・・・・・無欠陥領域、４・・・・・・酸
素析出による欠陥、５・・・・・・ウェル。
。 １・・・・・・半導体基板、２・・・・・・エピタキシ
ャル層、３・・・・・・無欠陥領域、４・・・・・・酸
素析出による欠陥、５・・・・・・ウェル。
Claims (1)
- ＣＺ法による半導体基板上にエピタキシャル層を成長さ
せた後、前記半導体基板を非酸化性ガス雰囲気中で１〜
数十時間程度の１０５０°Ｃ以上の熱処理を行う工程と
、１０〜数十時間程度の６００〜８００°Ｃの熱処理を
行う工程と、数時間程度の１０００℃程度の熱処理を行
う工程とを含むことを特徴とする半導体装置の製造方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59055442A JPS60198736A (ja) | 1984-03-22 | 1984-03-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59055442A JPS60198736A (ja) | 1984-03-22 | 1984-03-22 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60198736A true JPS60198736A (ja) | 1985-10-08 |
Family
ID=12998704
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59055442A Pending JPS60198736A (ja) | 1984-03-22 | 1984-03-22 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60198736A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0570950A (ja) * | 1991-09-13 | 1993-03-23 | Hitachi Ltd | 基板搬送方法、及びその装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58111323A (ja) * | 1981-12-25 | 1983-07-02 | Hitachi Ltd | 半導体装置の製造方法 |
| JPS58138034A (ja) * | 1982-02-12 | 1983-08-16 | Nec Corp | 半導体装置の製造方法 |
| JPS58222529A (ja) * | 1982-06-21 | 1983-12-24 | Hitachi Ltd | 半導体基板の製造方法 |
-
1984
- 1984-03-22 JP JP59055442A patent/JPS60198736A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58111323A (ja) * | 1981-12-25 | 1983-07-02 | Hitachi Ltd | 半導体装置の製造方法 |
| JPS58138034A (ja) * | 1982-02-12 | 1983-08-16 | Nec Corp | 半導体装置の製造方法 |
| JPS58222529A (ja) * | 1982-06-21 | 1983-12-24 | Hitachi Ltd | 半導体基板の製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0570950A (ja) * | 1991-09-13 | 1993-03-23 | Hitachi Ltd | 基板搬送方法、及びその装置 |
| JP2533706B2 (ja) * | 1991-09-13 | 1996-09-11 | 株式会社日立製作所 | 基板搬送方法、及びその装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0475655B2 (ja) | ||
| JPH0437152A (ja) | 半導体装置の製造方法 | |
| JPH09283529A (ja) | 半導体基板の製造方法およびその検査方法 | |
| JPS60247935A (ja) | 半導体ウエハの製造方法 | |
| JPS60198736A (ja) | 半導体装置の製造方法 | |
| JPS60198735A (ja) | 半導体装置の製造方法 | |
| JPS5821829A (ja) | 半導体装置の製造方法 | |
| JPS6326541B2 (ja) | ||
| JPS63198334A (ja) | 半導体シリコンウエ−ハの製造方法 | |
| JPH023539B2 (ja) | ||
| JP2734034B2 (ja) | シリコン半導体基板の処理方法 | |
| JPS5887833A (ja) | 半導体装置の製造方法 | |
| JPS6151930A (ja) | 半導体装置の製造方法 | |
| JPH09223699A (ja) | シリコンウェーハとその製造方法 | |
| JPS62219529A (ja) | 半導体装置の製造方法 | |
| JP2518378B2 (ja) | 半導体装置の製造方法 | |
| JPS60148127A (ja) | 半導体基板の製造方法 | |
| JPH0616498B2 (ja) | エピタキシアルウエ−ハの製造方法 | |
| JPS60176241A (ja) | 半導体基板の製造方法 | |
| JPH0247836A (ja) | 半導体装置の製造方法 | |
| JPS5885537A (ja) | 半導体装置の製造方法 | |
| JPS6149427A (ja) | 半導体装置の製造方法 | |
| JPS5856462A (ja) | 半導体装置の製造方法 | |
| JPS62190721A (ja) | 半導体装置の製造方法 | |
| JPS58121631A (ja) | 半導体ウエハの処理方法 |