JPH02133926A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH02133926A
JPH02133926A JP28912388A JP28912388A JPH02133926A JP H02133926 A JPH02133926 A JP H02133926A JP 28912388 A JP28912388 A JP 28912388A JP 28912388 A JP28912388 A JP 28912388A JP H02133926 A JPH02133926 A JP H02133926A
Authority
JP
Japan
Prior art keywords
sin film
film
hydrogen plasma
implanted
silicon nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28912388A
Other languages
English (en)
Inventor
Shigeharu Matsushita
重治 松下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP28912388A priority Critical patent/JPH02133926A/ja
Publication of JPH02133926A publication Critical patent/JPH02133926A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (イ)産業上の利用分野 本発明は半導体装置の製造方法に関し、半導体基板」−
に該半導体基板を保護するために形成しているシリコン
窒化膜の加工性を向上させることに関するものである。
(D) li’e来の技術 GaAs等の化合物半導体素子でn型あるいはp壁領域
の形成にはイオン注入法がよく用いられる。イオン注入
を行なった場合、注入不純物の活性化には高温熱処理が
必要となり、この際母体結晶からの構成原子の蒸発を防
ぐため、保護膜をかぶせ熱処理する方法(キャップアニ
ール)が主に用いられる。この熱処理用保護膜としては
窒化ケイ素(SiN)や2酸化ケイ素(Si02)が−
成約に使われている。近年、GaAs基板にシリコンイ
オンを注入したサンプルに対し、電子サイクロトロン共
鳴(ECR)プラズマCVD法によるシリコン窒化膜(
SiNI模)を保護膜として熱処理した場合、基板から
のAs抜けが抑制され高い活性化が得られることが報告
された。(検子等、秋季応物予稿集(1988)P、9
62参照)。
しかしながら、ECRプラズマCVDによる5iNII
ii、を緻密ゆえに加工が難しく、また高温熱処理を施
こすとさらに緻密になり、エッチレートの低下をまねき
、フォトエツチング工程を一層困難にしている。(浜田
等、真空第30巻第3号(1987)p19〜25参照
)この高温熱処理後の5iNIliのエッチレートの低
下は通電のプラズマCVD法によるS i N Jff
!でも起こっており、パターン寸法の微細化に伴い、5
iNI′1%によるキャップアニール後のフォトエツチ
ング工程で問題となってきている。
従来、S i NJIgの加工性を高める手法としては
SiNMにイオン注入を行ない、原子の衝突により物理
的にSiNの結合力を弱めることによ、リエソチレート
を高めることが報告されているが、エッチレートの促進
は2倍程度にとどまっている。(^、11.van O
amea ctc、J、Electrochem、So
c、 (Oct、 1986) p2140〜2147
参照)(ハ)発明が解決しようとする課題 上述したようなエッチレートの低いS i NJ15!
は、 ■ 5iNI[iの膜厚の面内バラツキを反映しやすく
、例えば5iNlliの膜厚が厚い部分に合わせてRI
E等のエツチング条件を決めると、薄い部分ではSIN
がエツチングされた後、GaAs表面においてダメージ
をうける時間が長くなる。
■ パターン形成時のレジスト等のマスク材とSiNI
mのエツチング選択比が十分とれない。
等の問題点がある。
本発明はこの問題点に鑑みなされたもので、半導体基板
の保護膜である5iNJl(のエッチレートに選択比を
もたせることができる半導体装置の製造方法を提供しよ
うとするものである。
(ニ)課題を解決するための手段 本発明の半導体装置の製造方法は、半導体基板上のシリ
コン窒化膜に先ずアルゴン等のイオン注入を施し、その
後このイオン注入を受けたシリコン窒化膜に対して水素
プラズマ処理を施こすことを特b1とするものである。
(ネ)作 用 まず、5iNliにアルゴン等のイオン注入を行うこと
により5iNJli中のボンディングを弱め、ダングリ
ング(daogliBlボンドを発生させる。次に、水
素プラズマ処理を行うことにより、このようなダングリ
ングボンドを水素原子により終端させ、5i−H結合を
増やす。
5i−Hボンドの結合は5i−Siボンドよりも強いこ
と、水素の電気陰性度はSiよりも大きいことにより、
Siの結合電子は5i−Hボンドの方にかたより、5i
−Hボンドの隣りに5iSi結合が存在した場合、その
S i −Si結合の結合力が弱まり、その結果エッチ
レートが大きくなる。(Iliraba7aghi e
tc、J、J、A、P、Vol、I9.No、7(Ju
ty、 19801ρρ几357〜L360参照)(へ
)実施例 (第1実施例) ECRプラズマCVD法によりGaAs基板上にSiN
膜を1000人堆積し、まず窒素雰囲気中で850℃5
秒のランプアニールを行ない、次に注入エネルギー55
KeV、ドーズ量1×10+ 4 cra −2でアル
ゴンイオン(^「+)の注入を行った。
その後、専用チャンバーで水素圧1トール、励起周波数
13.56MIIzで水素プラズマ処理を30分間施し
た。
上述の各工程後におけるエッチレートを表1に示す。エ
ツチングはCF4+O□系ガスを用いた反応性イオンエ
ツチング(RIE)及びプラズマエツチングによるドラ
イエツチング、そしてバッフ7−ドフツ酸(BHF)(
50%フッ酸;4゜%フッ化アンモニウム=15+85
)によるウェットエツチングを行なった。
表1 各工程におけるエッチレート 第2図は電子スピン共ロ、1法(ESR)により各工程
後における5iNJ摸中のダングリングボンド密度を示
したもので、Arイオン注入により増大したダングリン
グボンドが水素プラズマ処理において大幅に減っている
ことから水素原子がダングリングボンドを終端している
ことを示していると考えられる。
(第2実施例) 第3図は第1実施例と同じ工程でArイオンのドーズ量
だけを変えた場合のBHFに対する水素プラズマ処理後
のエッチレートを示したものである。ドーズ量10”c
s−2以上ではエッチレートは飽和状態にあるがドーズ
量10”CI−”まではドーズ量を変えることによりエ
ッチレートを選択できることがわかる。
この結果は注入不純物をArに変えてMg、Znで行な
った場合においてもほぼ同等の結果が得られた。
第1図は本発明を用いたフォトエツチング工程の1例を
示したものである。同図の工程(a)〜(f)について
説明する。
ECRプラズマCVD法によりGaAs基板(1)上4
:S 1NIfi(2)ヲ1000At[li’+??
L、う7’7”アニールによる850℃、5秒の短時間
アニールを施す(第1図a)。次に、5iNJ模(2)
lにレジストを塗布してレジスト層(3)を形成し、フ
ォツ’/ 7”ラーフィ ト#〒牟芒≠工程により、このレジスト層を露光・現像
し、第1図すに示す開口(3a)を有するレジストパタ
ーンを形成する。このレジストパターンをマスク材とし
てArイオン(4)を注入条Cト55KeV、I X 
10 ”cm−2で5iNI摸(2)に選択注入を行う
(第1図C)。ここで、5iNl漠(2)中に、Arイ
オンが注入された部分を領域A、注入されていない部分
を領域Bと称す。このイオン注入後、SiN膜に水素プ
ラズマ(5)を付与する水素プラズマ処理を行う(第1
図d)。水素プラズマ条件は水素圧11〜−ルで、13
.56M1izの高周波でプラズマを起こし、30分間
処理している。
その後、上述のエツチング条件で、BHFによるエツチ
ングを施こしく第1図e)、次いでレジスト層(3)を
除去して、基板(1)上に開口(2a)を有する5iN
I漠(2)が形成される。
キャップアニールによる5iNlliのニッチレート力
低下は(ここでは領域Bに相当する)加工性の低下をま
ねいていたが、本発明のプロセスでは逆に領域Aと領域
Bのエッチレート比を上げるのに役立ち、上記条件にお
いては領域Bの領域Aのエッチレート比は約7倍なので
、工程第1図eに於いて異方性に優れたエツチングがで
きた。また1本発明において領t4Aのエッチレートは
イオン注入量、SiN膜の膜厚、エツチング方法などを
変えることにより、可変であるので領域AとBのエッチ
レート比に選択性をもたせることができ、様々なエツチ
ング形状を形成することができる。
(ト)発明の効果 本発明方法は、上述のように半導体基板上のシリコン窒
化膜に先ずアルゴン等のイオン注入を施こし、その後こ
のイオン注入を受けたシリコン窒化膜に対して水素プラ
ズマ処理を施こしているので、半導体基板の保護膜であ
る5iNIIの加工性を向上させることができる。また
、本発明においては5iNJEi!のエッチレートに選
択性を持たせることができるためフォトエツチング工程
において様々なエツチング形状を形成することができ、
例えば電界効果I・ランジスタの高性能化に寄与ずろこ
とができる。
【図面の簡単な説明】
第1図は本発明を用いたフォトエツチング工程の1例を
示す工程図である。第2図は本発明方法の各工程におけ
るスピン密度を示す′i*u図である。第3図は本発明
方法のイオン注入過程におけるドーズ量と水素プラズマ
処理後のエツナレ−1・の関係を示す特性図である。

Claims (1)

    【特許請求の範囲】
  1. 1、半導体基板上のシリコン窒化膜に先ずアルゴン等の
    イオン注入を施こし、その後このイオン注入を受けたシ
    リコン窒化膜に対して水素プラズマ処理を施こすことを
    特徴とする半導体装置の製造方法。
JP28912388A 1988-11-15 1988-11-15 半導体装置の製造方法 Pending JPH02133926A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28912388A JPH02133926A (ja) 1988-11-15 1988-11-15 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28912388A JPH02133926A (ja) 1988-11-15 1988-11-15 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH02133926A true JPH02133926A (ja) 1990-05-23

Family

ID=17739062

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28912388A Pending JPH02133926A (ja) 1988-11-15 1988-11-15 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH02133926A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002005335A1 (en) * 2000-07-10 2002-01-17 Shin-Etsu Handotai Co.,Ltd. Single crystal wafer and solar battery cell
US7384861B2 (en) * 2005-07-18 2008-06-10 Texas Instruments Incorporated Strain modulation employing process techniques for CMOS technologies
JP2017537455A (ja) * 2014-09-12 2017-12-14 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated 注入を用いた流動性膜特性のチューニング
CN108780735A (zh) * 2016-03-13 2018-11-09 应用材料公司 用于间隔件应用的氮化硅膜的选择性沉积

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002005335A1 (en) * 2000-07-10 2002-01-17 Shin-Etsu Handotai Co.,Ltd. Single crystal wafer and solar battery cell
KR100804247B1 (ko) * 2000-07-10 2008-02-20 신에쯔 한도타이 가부시키가이샤 단결정 웨이퍼와 태양전지 셀
US7459720B2 (en) 2000-07-10 2008-12-02 Shin-Etsu Handotai Co., Ltd. Single crystal wafer and solar battery cell
US7384861B2 (en) * 2005-07-18 2008-06-10 Texas Instruments Incorporated Strain modulation employing process techniques for CMOS technologies
JP2017537455A (ja) * 2014-09-12 2017-12-14 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated 注入を用いた流動性膜特性のチューニング
CN108780735A (zh) * 2016-03-13 2018-11-09 应用材料公司 用于间隔件应用的氮化硅膜的选择性沉积
JP2019511118A (ja) * 2016-03-13 2019-04-18 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated スペーサ用の窒化ケイ素膜の選択的堆積

Similar Documents

Publication Publication Date Title
JP2004518283A (ja) トレンチの充填方法
US4075367A (en) Semiconductor processing of silicon nitride
JP3187764B2 (ja) GaAsを基本としたMOSFET及びその製品
JPH02133926A (ja) 半導体装置の製造方法
US6780703B2 (en) Method for forming a semiconductor device
KR100306990B1 (ko) 반도체디바이스제조방법
JP2879841B2 (ja) プレーナ型ダイオードの製造方法
JP3260165B2 (ja) 薄膜素子の製造方法
JPH04133325A (ja) パターン形成方法
JPS6292327A (ja) 半導体装置及びその製造方法
US20030045112A1 (en) Ion implantation to induce selective etching
EP0111097B1 (en) Method for making semiconductor devices having a thick field dielectric and a self-aligned channel stopper
JPH08279475A (ja) 化合物半導体における能動層の形成方法
KR930000876B1 (ko) 질화막을 이용한 고에너지 이온 주입 저지방법
JPS6161423A (ja) ドライエツチング方法
JP2662453B2 (ja) GaAsウェハおよびその製造方法ならびにGaAsウェハへのイオン注入方法
JPH05217996A (ja) メサ型半導体素子の形成方法
JPS61228628A (ja) パタ−ン反転方法
JPH03106035A (ja) 電界効果トランジスタの製造方法
JPS63244842A (ja) 化合物半導体へのイオン注入方法
JPS59119761A (ja) 半導体装置の製造方法
JPH03105916A (ja) 半導体装置の製造方法
KR950024298A (ko) 반도체장치 매몰층 제조 방법
JPS6037725A (ja) 半導体装置の製造方法
JPH04180220A (ja) アニール保護膜の作製方法