CN1217380C - 单结晶晶片 - Google Patents

单结晶晶片 Download PDF

Info

Publication number
CN1217380C
CN1217380C CN018124992A CN01812499A CN1217380C CN 1217380 C CN1217380 C CN 1217380C CN 018124992 A CN018124992 A CN 018124992A CN 01812499 A CN01812499 A CN 01812499A CN 1217380 C CN1217380 C CN 1217380C
Authority
CN
China
Prior art keywords
wafer
single crystal
face
silicon
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN018124992A
Other languages
English (en)
Other versions
CN1440565A (zh
Inventor
大见忠弘
须川成利
伊藤辰夫
金谷晃一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=18705372&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN1217380(C) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Publication of CN1440565A publication Critical patent/CN1440565A/zh
Application granted granted Critical
Publication of CN1217380C publication Critical patent/CN1217380C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/028—Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P80/00—Climate change mitigation technologies for sector-wide applications
    • Y02P80/30—Reducing waste in manufacturing processes; Calculations of released waste quantities

Abstract

本发明涉及一种单结晶晶片，特征在于单结晶晶片的主表面是相对于单结晶的[100]轴，于[011]方向具有α(0°＜α＜90°)、于[01-1]方向具有β(0°＜β＜90°)、于[10-1]方向或[101]方向具有γ(0°≤γ＜45°)的倾斜角度的面或与该面等效的面，且晶片的厚度(μm)/晶片的直径(mm)≤3。由此，可通过提供即使晶片厚度薄，也可承受器件工艺的单结晶晶片，可降低单结晶原料的损失。另外，通过利用如此的晶片，可低成本地提供MIS型半导体器件。

Description

单结晶晶片
技术领域
本发明涉及可将使用晶片加工(wafer process)所使用的单结晶晶片的厚度比以往薄的晶片，尤其涉及使用该晶片的MIS型半导体器件。
背景技术
以硅(Si)或砷化镓(GaAs)为代表的单结晶晶片，是通过将柴可拉斯基法(CZ法)或区融法(FZ)法所制作的单结晶棒切片成为晶片状而得到的。因此，希望通过将切片的晶片厚度尽可能变薄，以及将切片加工量变少，而从一条晶棒获得更多制品晶片。即，通过降低晶片的厚度或晶片制造步骤的加工损失，无原料的浪费，降低制造成本的课题，自以往就被广为认知。
但是，单纯将晶片的厚度变薄时，于晶片制造步骤或器件制造步骤中，会易于产生破裂或缺角，故必需有某种程度的厚度(例如，直径为200mm的硅晶片时，需700~800μm程度)。另外，减少切片所产生的加工损失上，由于切片装置上的限制有其极限。
另外，原料的损失非但在晶片制造步骤会产生，在器件制造步骤也会产生。最终，由于做为芯片安装的晶片的厚度为100~200nm程度，所以有自晶片背面进行减厚加工的工序(背部研磨)，在此原料也被浪费。
另一方面，对主要使用硅单结晶晶片制作的MIS(金属/绝缘膜/硅)型晶体管的栅极(gate)绝缘膜，要求低漏电流特性、低界面能级密度、高载流子注入耐性等高性能电气特性、高可靠性。做为满足这些要求的栅极绝缘膜形成技术，以往是使用采用氧分子或水分子的800℃以上的热氧化技术。使用此热氧化技术，得到良好的氧化膜/硅界面特性、氧化膜的耐压特性、漏电流特性，是使用以往表面为{100}面所成硅晶片或具有自单结晶的{100}面倾斜4度程度的面方位的硅晶片的情形。
若在这以外的其他面方位所成的硅晶片上形成使用了热氧化技术的栅氧化膜，则氧化膜/硅界面的界面能级密度高、且氧化膜的耐压特性、漏电流特性差等电特性差。因此，形成MIS型晶体管等半导体器件的硅晶片使用以往的表面是{100}面的晶片、或具有从单结晶的{100}面倾斜4度左右的面方位的晶片。
然而，表面为{100}面所成硅晶片是劈开面即{100}面对于表面而言显现垂直方向，易于步骤中，产生龟裂、缺陷、滑动位错等。为此，通常{100}面所成硅晶片的晶片厚度，直径200mm时，使用700~800μm，直径150nm时，使用600~700μm程度，对于具有自单结晶的{100}面倾斜4度程度的面方位的晶片也相同。
近年以来，不依赖硅晶片的表面的面方位，开发形成优质的绝缘膜的手法(参照2000 Symposium on VLSI Technology，Honolulu，Hawaii，June 13th-15th，2000”Advantage of Radical Oxidation forImproving Reliability of Ultra-Thin Gate Oxide”)。因此，根据如此手法，无需将制作MIS型半导体器件的晶片的面方位，限定于{100}面。
发明内容
在此本发明的目的是活用无需依赖于此面方位、有效形成优质的绝缘膜的手法，由面方位和晶片的易于破裂度的关系，提供即使晶片厚度比以往薄，在器件处理中也可与以往同等耐受的单结晶晶片，从而降低制造成本。另外，通过利用具有如此难破裂的面方位的硅晶片，将MIS型半导体器件，或降低制造成本为大课题的太阳电池单元，以低成本加以提供为目的。
为解决上述课题，本发明的单结晶晶片，其特征是单结晶晶片的主表面对于单结晶的[100]轴，于[011]方向，具有α(0°＜α＜90°)、于[01-1]方向，具有β(0°＜β＜90°)、于[10-1]方向或[101]方向具有γ(0°≤γ＜45°)的倾斜角度的面或与该面等效的面，且晶片的厚度(μm)/晶片的直径(mm)≤3。
如此，单结晶晶片的表面是成为自易于劈开的所有{110}面倾斜的面方位，较以往的{110}面的单结晶晶片，对于自外部的应力，难以被破裂。因此，可制作厚度较以往薄的晶片，故自1条单结晶晶棒可制作的晶片枚数会增加，可降低制造成本。
由于本发明的单结晶晶片在机械强度上优异，所以可成为以往所无法实现的、对于晶片的厚度(μm)/晶片的直径(mm)≤3这样的晶片的直径的、晶片厚度极薄的晶片。因此，制造成本降低的效果会变得更大。
此时，单结晶晶片可由半导体硅形成。
如此，单结晶晶片为半导体硅时，为最为常用的半导体，所以有非常大的制造成本降低效果。
因此，优选于单结晶晶片的表面，形成绝缘膜。
如此地，使用本发明的硅单结晶晶片，于至少一方的表面形成绝缘膜时，可抑制晶片的劈开。绝缘膜形成于晶片整面时其劈开抑制效果为高。另外，使用如此晶片，例如可制作MIS半导体器件，于厚度薄不易裂开的晶片上，可以低成本制作器件。
此时，优选前述绝缘膜成为含有Kr的硅氧化膜，或前述绝缘膜成为含有Ar或Kr及氢的硅氮化膜者。
如此地，绝缘膜为含有Kr的硅氧化膜，或含有Ar或Kr及氢的硅氮化膜时，不依赖面方位，可得到良好的绝缘膜。
再者，可使用如上所述的本发明的单结晶晶片，制造太阳电池单元。
太阳电池由于高制造成本，而无法普及，所以使用较以往强度为高、可进行薄硅单结晶晶片的加工所成的本发明的晶片时，可达成太阳电池的制造成本的下降，其效果更好。
如以上所述，本发明的单结晶晶片是即使晶片的厚度比以往薄，也与以往一样可承受器件工艺的单结晶晶片。因此，可将单结晶原料的损失较以往明显降低，另外，通过利用如此的硅晶片，能以低成本提供MIS型半导体器件，或降低制造成本为大课题的太阳电池单元。
附图说明
图1是说明本发明的单结晶晶片的面方位的说明图。
图2是表示在本发明的单结晶晶片上使用用于形成氧化膜的径向线槽天线(Radial Line Slot Antenna)的器件的一例图。
图3是表示使用Kr/O2高密度等离子体的硅晶片表面氧化时的、含有Kr的氧化膜厚和氧化时间的关系图。
图4是表示通过低频C-V测定求得的氧化膜的界面能级密度的结果的图。
具体实施方式
以下，更详细说明本发明。
本发明人如上所述，接受不依赖于硅晶片的表面的面方位地形成优质的绝缘膜手法的被开发，为了利用该手法，着眼于晶片的面方位和易破裂的关系。即，由于限定器件特性上晶片的面方位的理由会消失，所以通过选择尽可能强度高的面方位，即使制作较以往厚度薄的晶片，也可得到晶片的破裂、缺口的产生与以往相同的晶片，结果，可增加从1条晶棒上得到的晶片的枚数。
然而，做为制作器件的硅晶片的面方位，以往使用如{100}面或(111)面这样的低指数的晶片，另外也使用自此面方位倾斜的面方位的晶片。例如，记载于日本特开昭56-109896号、日本特公平3-61634号、日本特开平8-26891号公报的发明，是记载有使用自{100}面或(111)面对于一个{110}面数度倾斜的面。但是，这是仅对于一个{110}面倾斜的晶片，难以称为难以破裂的晶片。另外，上述技术是有关防止工艺导致结晶缺陷的产生或防止外延成长时的缺陷的产生的技术。
另一方面，关于面方位和晶片的易于破裂的关系，于日本特开平9-262825号，记载有以线锯切割单结晶的时，锯标记与劈开方向一致时，则易于破裂。但是，在此所考虑到劈开面为仅正交于{100}面的{110}面，对于与{100}面具有45度的角度的{110}面则完全未加考虑，切出的晶片也是仅由{100}面等的低指数面所成的晶片。
本发明人认为为了制作难以破裂的晶片，仅考虑正交于{100}面的{110}面是不够的，对于与{100}面具有45度的角度的{110}面也需加以考虑，进而完成了本发明。
以下，对于本发明，虽参照图面加以说明，本发明是非限定于这些。
图1是说明本发明的单结晶晶片的面方位的图面。图1中的粗线所示箭头(向量)，显示本发明的单结晶晶片的面方位(晶片表面的法线方向)，对于[100]轴(X轴)而言，于[011]方向，具有α(0°＜α＜90°)的倾斜角度，于[01-1]方向，具有β(0°＜β＜90°)的倾斜角度，于[10-1]方向具有γ(0°≤γ＜45°)的倾斜角度。
即，自此面方位所成单结晶晶片具有自(011)面、(01-1)面、向10-1)面仅倾斜各角度α、β、γ的面，较以往的低指数的面方位的晶片，对于自外部的应力机械性强度会变高。
在此，在α＝β时，会成为γ＝0°，所以由[010]方向观察如此倾斜面的晶片的截面时，作为劈开面的(10-1)面和(101)面，是对(100)面成为各具有45°的左右对称的面。因此，结晶的有效结合数在任一面方位都没有差异时，γ＝0°就强度而言，是为最高的。但是，实际上的强度由面方位和有效结合数的两者所决定，有效结合数较面方位有差异，所以不能一概认为γ＝0°为最佳，于0°≤γ＜45°的范围，亦可得高度的强度。然而，硅单结晶时的有效结合数于(111)面、(110)面、(100)面，各为11.8×1014个/cm2、9.6×1014个/cm2、6.8×1014个/cm2。
另外，α＞β之时的γ非图1所示[10-1]方向的倾斜角，而意味着[101]方向的倾斜角。
然而，做为与图1的单结晶晶片等效的面方位，若考虑结晶的对称性时，则将图1的向量在zy平面每90度地旋转了的方向上存在有3面。
制作如此特定的倾斜面所成晶片时，只要将在通常的条件下制作的单结晶晶棒，以预定角度倾斜加以切割即可。硅单结晶之时，做为通常制作的晶棒的结晶方位，有<100>、<111>，之外，做为不产生结晶过剩的变形而制作的结晶方位，有<100>、<511>。另外，做为拉起单结晶时的种晶，通过使用预先附有数度程度的外角的种晶，可拉起有外角的结晶，所以使用如此的结晶时，可简化切割时的方位调整。
如上所述的本发明的单结晶晶片的表面成为自易于劈开的所有{110}面倾斜的面方位，所以可制作较以往的{100}面的单结晶晶片，对于自外部的应力难以破裂、厚度薄的晶片。
例如，由半导体硅制作单结晶晶片之时，于以往的{100}面的硅单结晶晶片中，制作直径为200mm的晶片需要厚度700~800μm程度，但本发明的单结晶晶片中，可使此变得更薄，例如于直径200mm的晶片中，厚度可达600μm以下。因此，自一条单结晶晶棒可制作的晶片枚数增加，可降低制造成本。
接着，对于使用具有如此倾斜面(以下记载为(abc)面)的硅晶片，在MIS型半导体器件需形成栅极绝缘膜的方法，加以说明。
以如下的方法，形成绝缘膜时，确实地可形成无栅极绝缘膜的特性较以往不差的面方位相关性的绝缘膜。
图2是表示在本发明的单结晶晶片上，使用用于形成氧化膜的径向槽天线器件的一例图。于本实施形态中，为了氧化膜的形成，将Kr做为等离子体激发气体加以使用时，有新颖的特征。将真空容器(处理室)1内形成真空，自淋浴板2导入Kr气体、O2气体，将处理室内的压力，设定为1Torr(约133Pa)左右。
将硅晶片等圆形状的基板3置于具有加热机构的样品台4上，使样品的温度成为400℃地加以设定。此温度设定可成为200~500℃程度的范围内。由同轴波导管5，透过径向槽天线6、电介质板7，向处理室内供给2.45GHz的微波，在处理室内生成高密度的等离子体。另外，供给的微波的频率只要在900MHz以上10GHz以下左右的范围内，就可任意选择其频率。
淋浴板2和基板3的间隔，在本实施形态中是6cm。此间隔越狭窄越可高速成膜。于本实施形态中，示出了采用使用径向槽天线的等离子体装置成膜的例子，但也可以使用其它的方法，将微波导入处理室内。
于混合了Kr气体和O2气体的高密度激发等离子体中，在于中间激发状态的Kr*与O2分子冲击，有效率地产生原子状氧O*。通过此原子状氧，基板表面被氧化。以往的硅表面的氧化是通过H2O分子、O2分子所进行，处理温度高达800℃以上，但基于本发明的原子状氧的氧化，可在550℃以下的足够低温下进行。
为了使Kr*与O2的冲击机会加大，处理室压力高者为佳，但过高时，所产生的O*之间会冲击，而回到O2分子的状态。本发明人等则将处理室内的压力比保持在Kr97％、氧3％，测定通过使处理室的气压变化时的硅基板温度400℃、10分钟期间的氧化处理而生长的氧化膜厚度时，处理室的气压于1Torr时，氧化膜会变厚，得知此压力及其附近的氧化条件为最佳。此压力条件在基板硅的面方位为(100)面，或在(111)面时皆不会改变，对(abc)面也同样。
图3中，显示使用Kr/O2高密度等离子体的硅晶片表面氧化时的、含有Kr的氧化膜厚和氧化时间的关系图。硅基板示出了面方位(100)面和(111)面及(abc)面的基板。图3中，同时示出利用以往900℃的干热氧化的氧化时间相关性。基板温度400℃、处理室内压力1Torr的Kr/O2高密度等离子体氧化的氧化速度比基板温度900℃的大气压干O2氧化的氧化速度快。
通过导入使用了Kr/O2高密度等离子体的硅基板表面氧化，可大幅提升表面的氧化技术的生产性。于以往的高温热氧化技术中，通过O2分子或H2O分子的扩散而穿透形成于表面的氧化膜，到达硅/硅氧化膜的界面，给予氧化，所以氧化速度是通过O2分子或H2O分子的氧化膜的扩散速度规定速度，对于氧化时间t，以t1/2增加为常识，但是于本发明的Kr/O2高密度等离子体氧化中，氧化膜厚达35nm时，氧化速度为线性。这意味着原子状的氧的扩散速度于硅氧化膜中为极大，可自由通过硅氧化膜。
使用全反射萤光X线分光装置，来调查按照上述步骤形成的硅氧化膜中的Kr密度的深度方向分布。Kr密度为氧化膜厚度越薄的范围越减少，于硅氧化膜表面则以2×1011左右的密度存在有Kr。即，此硅膜是在膜厚为4nm以上的膜中Kr浓度为一定、Kr浓度向硅/硅氧化膜的界面减少的膜。
图4是由低频C-V测定氧化膜的界面能级密度而求得的结果。硅氧化膜的形成为使用图2所示的装置，以基板温度400℃成膜。稀有氧体中的氧的分压为3％，处理室内的压力固定在1Torr。为了比较，也同时示出了在900℃氧100％环境下成膜的热氧化膜的界面能级密度。使用Kr气体成膜的氧化膜的界面能级密度对于(100)面、(111)面及(abc)面皆为低，与形成于900℃的干氧化环境下成膜的(100)面上的热氧化膜的界面能级密度相同。因此，于(abc)面中，可得同样界面能级密度低的优质的氧化膜。然而，形成于(111)面的热氧化膜的界面能级密度是比这些大上10倍以上。本发明的界面能级密度为中间间隔的界面捕获电荷密度(Dit、interface trap density)，通过准静态C-V法(quasi-static capacitance-voltage technique)求得。
有关此氧化膜的耐压特性、漏放(leak)特性、热载流子承受性，流入有应力电流时的硅氧化膜到达破坏时的电荷量QBD(Charge-to-Breakdown)等的电气特性，可靠性特性，使用Kr/O2高密度等离子体的硅基板表面氧化所成氧化膜，可得到与900℃的热氧化同样的良好特性。
如上所述，通过Kr/O2高密度等离子体成长的氧化膜是虽以400℃低温氧化，但不影响面方位，于(abc)面中，显示出与以往的(100)面的高温热氧化膜同等或更优异的特性。可得到如此的效果是缘于氧化膜中含有Kr。通过在氧化膜中含有Kr，可缓和膜中或Si/SiO2-界面的应力，降低膜中电荷或界面能级密度，大幅改善硅氧化膜的电气特性。尤其，于表面密度中，包含5×1011cm-2以上的Kr，可赋予硅氧化膜的电气性特性、可靠性特性的改善。
于使用此栅极氧化膜的MIS晶体管等的面方位，亦显示良好特性。于(abc)面，也可得到与(100)面同等的特性。
然而，为实现本发明的氧化膜，于图2的装置外，使用可采用等离子体的低温氧化膜形成的其它的等离子体工艺用装置亦可。
例如可以通过具有放出通过微波来激发等离子体用的Kr气体的第1的气体放出构件、和与放出氧气的前述第1的气体放出构件不同的第2的气体放出构件的2段淋浴板型等离子体工艺装置加以形成。
接着，对于使用等离子体的低温氮化膜的形成加以记述。氮化膜形成装置与图2所示的几乎一样。于本实施形态中，为了氮化膜的形成，将Ar或Kr做为等离子体激发气体加以使用。将真空容器(处理室)1内成为真空，由淋浴板2导入Ar气体、NH3-气体，将处理室内的压力设定成100mTorr左右。将硅晶片等圆形状的基板3，置于具有加热机构的样品台4上，进行设定使样品的温度成为500℃。此温度设定为200~500℃程度的范围内即可。
自同轴波导管5，透过径向线槽天线6、介电质板7，向处理室供给2.45GHz的微波，于处理室内生成高密度的等离子体。另外，供给的微波的频率只要是在900MHz以上10GHz以下程度的范围即可。淋浴板2和基板3的间隔，在本实施形态中是6cm。此间隔越狭窄越可高速成膜。
于本实施形态中，显示了采用使用径向槽天线的等离子体装置成膜的例子，但也可以使用其它方法向处理室内导入微波。另外，对于等离子体激发气体虽使用Ar，但使用Kr亦可得同样的结果。另外，于等离子体工艺气体虽使用NH3，但亦可使用N2和H2等的混合气体。
于Ar或Kr和NH3(或N2、H2)的混合气体的高密度激发等离子体中，通过于中间激发状态的Ar*或Kr*，NH*自由基可有效率地产生。通过此NH*自由基，基板表面被氮化。根据此硅氮化，不选择硅的面方位，于低温可形成高品质的氮化膜。
于本发明的硅氮化膜形成中，存在氢为一重要要件。通过于等离子体中存在氢，硅氮化膜中及界面的悬空键则形成Si-H、N-H结合终结，结果无硅氮化膜及界面的电子陷阱。Si-H结合、N-H结合存在于本发明的氮化膜，各测定红外吸收光谱、X线光电子分光光谱地被加以确认。存在氢地，无CV特性的滞后特性，硅/硅氮化膜界面能级密度亦抑制于3×1010Ev-1cm-2的低程度。使用稀有气体(Ar或Kr)和N2/H2的混合气体，形成硅氮化膜之时，将氢气的分压成为0.5％以上，急剧减少膜中的电子或空穴的陷阱。
为实现本发明的氮化膜，于图2的装置外，使用采用等离子体的低温的氮化膜形成的其他的等离子体用装置亦可。例如，可以使用具有通过微波放出用于激发等离子体的Ar或Kr气体的第1的气体放出构件、和放出NH3(或N2/H2气体)气体的与前述第1的气体放出构件不同的第2的气体放出构件的2段淋浴板型等离子体装置加以形成。
接着，对于通过具有如本发明的(abc)面的硅晶片，制造太阳能电池单元的方法加以说明。
如已说明，主表面由(abc)面所成硅晶片的机械强度高。因此，较切割以往太阳电池用的硅单结晶晶棒的厚度(直径100~150mm为400~600μm程度)，可更薄地加以切割，例如直径为100~150mm，可为300~450μm或其以下。因此，该晶片的产率提升，成本亦可下降。
切割是通过线锯或内周刃所进行，通过切割时的机械性冲击，结晶会产生弯曲。此弯曲会劣化晶片的电气性特性，对单元的特性会有影响。因此，为除去此弯曲层，进行10~20μm程度的化学蚀刻。此蚀刻乃通过HF和HNO3的混合酸进行为一般的，此时，将数10枚的晶片，置入蚀刻用的载体，为于面内均匀蚀刻，边旋转载体进行蚀刻。因此，于如此蚀刻工序，晶片强度高的情形可有利地作用，即使是薄晶片，亦难以破裂，又进行称为提升变换效率的纹理处理的通过碱而进行的蚀刻。
之后，通常所使用的晶片为p型的硅晶片，所以在此通过扩散n型不纯物，形成pn接合，经由电极形成、反射防止膜的形成，制作太阳电池单元。
另外，于p型晶片的表面，通过外延成长顺序形成n型层、p型层、n型层，通过pnpn型的串接型构造，达成20％以上的变换效率和输出电压1.5V。
如此地，本发明的主表面的由(abc)面所成的晶片即使厚度为薄，可充分承受制作器件或太阳电的工序，可实现此等明显制造成本的下降。
然而，本发明是非限定于上述实施形态。上述实施形态为一例示，具有与记载于本发明的权利要求范围的技术思想实质上同一的构成，可发挥同样作用效果的不论是任何形式，皆包含于本发明的技术范围。
例如，于上述实施形态中，将单结晶晶片由半导体硅所成时为例列举说明，但本发明非限定于此，对于硅以外的单结晶或化合物半导体，亦可适用，包含于本发明的范围。

Claims (8)

1、一种单结晶晶片，其特征是：单结晶晶片的主表面是相对于单结晶的[100]轴，在[011]方向具有α(0°＜α＜90°)、在[01-1]方向具有β(0°＜β＜90°)、在[10-1]方向或[101]方向具有γ(0°≤γ＜45°)的倾斜角度的面或与该面等效的面，且晶片的厚度(μm)/晶片的直径(mm)≤3。
2、如权利要求1所述的单结晶晶片，其特征是：单结晶晶片由半导体硅形成。
3、如权利要求2所述的单结晶晶片，其特征是：在单结晶晶片的表面，形成绝缘膜。
4、如权利要求1所述的单结晶晶片，其特征是：在单结晶晶片的表面，形成绝缘膜。
5、如权利要求3所述的单结晶晶片，其特征是：前述绝缘膜为含有Kr的硅氧化膜。
6、如权利要求4所述的单结晶晶片，其特征是：前述绝缘膜为含有Kr的硅氧化膜。
7、如权利要求3所述的单结晶晶片，其特征是：前述绝缘膜为含有Ar或Kr及氢的硅氮化膜。
8、如权利要求4所述的单结晶晶片，其特征是：前述绝缘膜为含有Ar或Kr及氢的硅氮化膜。
CN018124992A 2000-07-10 2001-07-06 单结晶晶片 Expired - Lifetime CN1217380C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP208870/2000 2000-07-10
JP2000208870A JP3910004B2 (ja) 2000-07-10 2000-07-10 半導体シリコン単結晶ウエーハ

Publications (2)

Publication Number Publication Date
CN1440565A CN1440565A (zh) 2003-09-03
CN1217380C true CN1217380C (zh) 2005-08-31

Family

ID=18705372

Family Applications (1)

Application Number Title Priority Date Filing Date
CN018124992A Expired - Lifetime CN1217380C (zh) 2000-07-10 2001-07-06 单结晶晶片

Country Status (9)

Country Link
US (1) US7459720B2 (zh)
EP (1) EP1302976B1 (zh)
JP (1) JP3910004B2 (zh)
KR (1) KR100804247B1 (zh)
CN (1) CN1217380C (zh)
AU (2) AU2001269469B2 (zh)
DE (1) DE60139258D1 (zh)
TW (1) TW527635B (zh)
WO (1) WO2002005335A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2002367179A1 (en) 2001-12-26 2003-07-15 Tokyo Electron Limited Substrate treating method and production method for semiconductor device
JP2003257984A (ja) * 2002-03-05 2003-09-12 Sumitomo Mitsubishi Silicon Corp シリコンウェーハ及びその製造方法
JP2004319909A (ja) * 2003-04-18 2004-11-11 Tadahiro Omi 電子線露光用マスク及びその製造方法
JP4407188B2 (ja) 2003-07-23 2010-02-03 信越半導体株式会社 シリコンウェーハの製造方法およびシリコンウェーハ
JP5124189B2 (ja) * 2007-07-11 2013-01-23 シャープ株式会社 光電変換素子の製造方法
JP2010251667A (ja) * 2009-04-20 2010-11-04 Sanyo Electric Co Ltd 太陽電池
JP5485060B2 (ja) * 2010-07-28 2014-05-07 三洋電機株式会社 太陽電池の製造方法
JP6091108B2 (ja) * 2012-08-03 2017-03-08 アズビル株式会社 シリコンチューブの製造方法
JP6502399B2 (ja) * 2017-02-06 2019-04-17 Ｊｘ金属株式会社 単結晶シリコンスパッタリングターゲット
JP6546953B2 (ja) 2017-03-31 2019-07-17 Ｊｘ金属株式会社 スパッタリングターゲット−バッキングプレート接合体及びその製造方法
CN111364097A (zh) * 2020-04-15 2020-07-03 晶科能源有限公司 一种定向凝固铸锭的单晶硅籽晶、硅锭、硅块、硅片及其制备方法和应用

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3925107A (en) * 1974-11-11 1975-12-09 Ibm Method of stabilizing mos devices
JPS5389367A (en) * 1977-01-18 1978-08-05 Hitachi Cable Ltd Substrate crystal for semiconductor epitaxial growth
US4255212A (en) * 1979-07-02 1981-03-10 The Regents Of The University Of California Method of fabricating photovoltaic cells
JPS56109896A (en) 1980-02-01 1981-08-31 Hitachi Ltd Semiconductor single crystal and its growing method
JPS58128775A (ja) * 1982-01-28 1983-08-01 Toshiba Corp 太陽電池の製造方法
JPS6265996A (ja) 1985-09-18 1987-03-25 Toshiba Corp 化合物半導体結晶層の製造方法
JPS62226891A (ja) * 1986-03-28 1987-10-05 Shin Etsu Handotai Co Ltd 半導体装置用基板
US4824489A (en) * 1988-02-02 1989-04-25 Sera Solar Corporation Ultra-thin solar cell and method
JPH02180796A (ja) * 1988-12-29 1990-07-13 Sharp Corp 炭化珪素単結晶の製造方法
JPH02133926A (ja) * 1988-11-15 1990-05-23 Sanyo Electric Co Ltd 半導体装置の製造方法
JPH0355822A (ja) * 1989-07-25 1991-03-11 Shin Etsu Handotai Co Ltd 半導体素子形成用基板の製造方法
JPH0361634A (ja) 1989-07-27 1991-03-18 Honda Motor Co Ltd 車載エンジンの制御弁制御方法
US5067985A (en) * 1990-06-08 1991-11-26 The United States Of America As Represented By The Secretary Of The Air Force Back-contact vertical-junction solar cell and method
JPH08760B2 (ja) * 1991-03-14 1996-01-10 信越半導体株式会社 シリコンウェーハの品質検査方法
JPH0590117A (ja) * 1991-09-27 1993-04-09 Toshiba Corp 単結晶薄膜半導体装置
JPH05343321A (ja) * 1992-06-08 1993-12-24 Nippon Telegr & Teleph Corp <Ntt> 化合物半導体基板及びその製法
JP3081706B2 (ja) 1992-06-12 2000-08-28 株式会社東芝 半導体装置用基板
JPH06265996A (ja) * 1993-03-12 1994-09-22 Canon Inc カメラ
JP3634400B2 (ja) * 1994-04-18 2005-03-30 セイコーエプソン株式会社 バルーン流体吐出装置およびその製造方法
JP2789301B2 (ja) 1994-07-21 1998-08-20 住友シチックス株式会社 半導体基板とその製造方法
JPH0888272A (ja) * 1994-09-19 1996-04-02 Shin Etsu Handotai Co Ltd 半導体集積回路用基板の製造方法
CA2172233C (en) * 1995-03-20 2001-01-02 Lei Zhong Slant-surface silicon wafer having a reconstructed atomic-level stepped surface structure
WO1997001863A1 (fr) * 1995-06-26 1997-01-16 Seiko Epson Corporation Procede de formation de film semi-conducteur cristallin, procede de production de transistor a couche mince, procede de production de cellules solaires et dispositif cristal liquide a matrice active
JP3397968B2 (ja) 1996-03-29 2003-04-21 信越半導体株式会社 半導体単結晶インゴットのスライス方法
JP3351679B2 (ja) * 1996-05-22 2002-12-03 株式会社リコー 多結晶シリコン薄膜積層体の製造方法及びシリコン薄膜太陽電池
JP3813740B2 (ja) * 1997-07-11 2006-08-23 Ｔｄｋ株式会社 電子デバイス用基板
FR2769640B1 (fr) * 1997-10-15 1999-12-17 Sgs Thomson Microelectronics Amelioration de la resistance mecanique d'une tranche de silicium monocristallin
JPH11162973A (ja) 1997-11-28 1999-06-18 Nec Corp 半導体装置の製造方法
JPH11162859A (ja) * 1997-11-28 1999-06-18 Canon Inc シリコン結晶の液相成長方法及びそれを用いた太陽電池の製造方法
JP2000150512A (ja) * 1998-04-06 2000-05-30 Tadahiro Omi シリコン窒化膜及びその形成方法並びに半導体装置
JP3456143B2 (ja) * 1998-05-01 2003-10-14 信越半導体株式会社 積層材料および光機能素子
JP3255114B2 (ja) * 1998-06-18 2002-02-12 信越半導体株式会社 窒素ドープした低欠陥シリコン単結晶の製造方法
JP4397491B2 (ja) * 1999-11-30 2010-01-13 財団法人国際科学振興財団 １１１面方位を表面に有するシリコンを用いた半導体装置およびその形成方法
JP4084916B2 (ja) * 2000-06-21 2008-04-30 株式会社東洋新薬 麦若葉由来の素材を含む抗高血圧食品
DE10047346B4 (de) * 2000-09-25 2007-07-12 Mitsubishi Materials Silicon Corp. Verfahren zur Herstellung eines Siliciumwafers zur Abscheidung einer Epitaxieschicht und Epitaxiewafer

Also Published As

Publication number Publication date
KR100804247B1 (ko) 2008-02-20
WO2002005335A1 (en) 2002-01-17
TW527635B (en) 2003-04-11
KR20030026969A (ko) 2003-04-03
EP1302976A4 (en) 2007-09-12
JP3910004B2 (ja) 2007-04-25
JP2002025874A (ja) 2002-01-25
EP1302976A1 (en) 2003-04-16
DE60139258D1 (de) 2009-08-27
CN1440565A (zh) 2003-09-03
AU6946901A (en) 2002-01-21
US7459720B2 (en) 2008-12-02
AU2001269469B2 (en) 2006-11-02
EP1302976B1 (en) 2009-07-15
US20030160304A1 (en) 2003-08-28

Similar Documents

Publication Publication Date Title
CN1210763C (zh) 半导体器件及其生产工艺
CN101447526B (zh) 光电转换装置的制造方法
US7128975B2 (en) Multicrystalline silicon substrate and process for roughening surface thereof
US8647911B2 (en) Backside contact solar cell with formed polysilicon doped regions
CN1217380C (zh) 单结晶晶片
AU2011271676B2 (en) Fabrication of solar cells with counter doping prevention
TWI485864B (zh) 光電伏打裝置及其製造方法
US20180277701A1 (en) Method of Manufacturing of a Solar Cell and Solar Cell Thus Obtained
US8163638B2 (en) Back side contact solar cell structures and fabrication processes
CN1324664C (zh) 用于控制理想氧沉淀硅片中洁净区深度的方法
EP1935034B1 (en) Method of manufacturing n-type multicrystalline silicon solar cells
US20110041910A1 (en) Photoelectric conversion device and manufacturing method thereof
Wong et al. The poly‐single crystalline silicon interface
CN1744298A (zh) 一种绝缘体上硅的制作方法
CN111244230B (zh) 一种钝化金属接触的背结太阳能电池的制备方法
CN1748312A (zh) Soi晶片的制造方法及soi晶片
US20100230771A1 (en) Methods and arrangement for diffusing dopants into silicon
CN113113510A (zh) 一种p型双面perc太阳电池及其制备方法和应用
US9935216B2 (en) Wafer for solar cell, method of producing wafer for solar cell, method of producing solar cell, and method of producing solar cell module
CN1440566A (zh) 形成具有洁净区的外延硅片的方法和装置
CN1581430A (zh) 硅晶圆及其制造方法
Gay et al. Post-deposition thermal treatment of ultrafast spatial ALD Al2O3 for the rear side passivation of p-type PERC solar cells
CN112768565B (zh) 一种钝化接触结构制备方法和具有钝化接触结构的晶体硅
KR20110059366A (ko) 분리 영역이 형성된 단결정 반도체 기판과 이를 이용한 태양전지 및 그 제조방법
CN1139294A (zh) 半导体器件及其制造

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20050831

CX01 Expiry of patent term