CN1440566A - 形成具有洁净区的外延硅片的方法和装置 - Google Patents

形成具有洁净区的外延硅片的方法和装置 Download PDF

Info

Publication number
CN1440566A
CN1440566A CN01812067A CN01812067A CN1440566A CN 1440566 A CN1440566 A CN 1440566A CN 01812067 A CN01812067 A CN 01812067A CN 01812067 A CN01812067 A CN 01812067A CN 1440566 A CN1440566 A CN 1440566A
Authority
CN
China
Prior art keywords
wafer
mentioned
susceptor
semiconductor wafer
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN01812067A
Other languages
English (en)
Other versions
CN1217392C (zh
Inventor
T·A·托拉克
M·J·里斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SunEdison Inc
Original Assignee
SunEdison Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SunEdison Inc filed Critical SunEdison Inc
Publication of CN1440566A publication Critical patent/CN1440566A/zh
Application granted granted Critical
Publication of CN1217392C publication Critical patent/CN1217392C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/12—Substrate holders or susceptors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10T117/10—Apparatus

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

提供一种用于在制造电子元件所用的半导体晶片上形成一个洁净区和一个外延层的装置和方法。该洁净区和外延层都在一个室中形成。该装置包括多个固定安装在一个衬托器上的直立柱销，并在施加外延层和形成洁净区过程中使半导体晶片与衬托器间隔开。在晶片的冷却过程中，通过使晶片与衬托器脱离导热传递关系而完成快速冷却。

Description

形成具有洁净区的外延硅片的方法和装置
发明背景
本发明一般涉及用于制备在制造电子元件中使用的半导体材料衬底，特别是硅片，的方法和装置。更具体地说，本发明涉及一种单晶硅片及用于制备它的方法。这种晶片包括至少一个主表面，该主表面具有一个淀积于其上的外延层，并且这种硅片在实质上任何电子器件制造工艺的热处理周期中，形成一个理想的氧析出物非均匀深度分布的洁净区(denudedzone)。
作为用来制造半导体电子元件的大多数工艺的原材料，单晶硅通常用直拉法(Czochralski法)制备。在该方法中，将多晶硅(“聚硅”)装入坩埚并熔化，使籽晶与熔融硅接触，并通过缓慢提拉生长单晶。在提拉工艺过程中要形成的晶体第一部分是一个细的晶颈。在晶颈的形成完成之后，通过降低拉晶速度和/或熔体温度使晶体直径扩大，直至达到所希望的或目标直径。然后通过控制拉晶速度和熔体温度生长具有近似恒定直径的圆柱形晶体主体，同时补充下降的熔体液位。在生长过程接近结束，但在坩埚排空熔体硅之前，逐渐缩小晶体直径，以便形成一个端锥(尾锥)。通常，端锥是通过增加晶体拉速和向坩埚供给热量形成的。当直径变得足够小时，则使晶体与熔体分离。
随着晶体在固化之后冷却，在晶体生长室中单晶硅中形成许多缺陷。这些缺陷的出现部分是由于存在过量(亦即，高于溶度限的浓度)的本征点缺陷，这些本征点缺陷通称为晶格空位和硅自填隙。从熔体中生长的硅晶体，通常生长带有过量的一种类型或另一种类型本征点缺陷。已经提出，硅中这些点缺陷的类型和初始浓度决定于固化之时，并且，如果这些浓度达到系统中临界过饱和的水平并且点缺陷的迁移率(淌度)足够高，则反应(或附聚现象)将易于发生。在直拉硅中附聚的本征点缺陷密度通常是在约1×103/cm3-约1×107/cm3范围内。尽管这些数值比较低，但附聚的本征点缺陷对器件制造者来说，具有快速增加的重要性，并且事实上，现在看作是在器件制造过程中限制产量的因素；及可能严重影响在生产复杂和高集成度电路中的材料的产量潜力。
一种特别成问题的缺陷类型是存在晶体原生凹坑(“COPs”)。这种类型缺陷的来源是硅晶格空位的附聚。更具体地说，当硅晶格空位在硅锭内附聚时，它们形成空隙。随后，当晶锭被切片成晶片时，这些空隙在晶片表面上作为凹坑暴露并显现出来。这些凹坑称作COPs。
迄今为止，一般有三个主要途径来处理附聚的本征点缺陷问题。第一个途径包括一些关注拉单晶技术(工艺)的方法，以减少晶锭中附聚的本征点缺陷数量密度。这个途径可以进一步细分成具有导致形成空位为主的材料的拉晶条件的那些方法，和具有导致形成自填隙为主的材料的拉晶条件的那些方法。例如，已提出，附聚的缺陷数量密度可通过下述方法减少：(i)控制v/G0(此处v是生长速度，和G0是平均轴向温度梯度)，以生长一种其中晶格空位是主要本征点缺陷的晶体，和(ii)在拉单晶工艺过程中通过改变(一般，通过缓慢降低)从约1100℃到约1050℃的硅锭的冷却速率来影响附聚的缺陷成核速率。尽管这种途径减少了附聚的缺陷数量密度，但是不能防止它们的形成。随着器件制造者所提的要求变得越来越严格，这些缺陷的存在将继续成为更多问题。
另外的建议是在晶体主体生长过程中将拉晶速度降低到一个小于约0.4mm/min的值。然而，这种建议也不能令人满意，因为这种缓慢的拉晶速度导致降低了每台拉晶机的生产率。更重要的是，这种拉晶速度导致形成具有高浓度自填隙的单晶硅。这种高浓度本身又导致形成附聚的自填隙缺陷以及所有与这种缺陷有关的问题。
处理附聚的本征点缺陷问题的第二个途径包括一些关注在附聚的本征点缺陷形成之后溶解或湮没(消除)它们的方法。一般，这是通过用高温热处理晶片形式的硅来达到的。例如，在欧洲专利申请NO.503816A1中，Fusegawa等提出在超过0.8mm/分的生长速率下生长硅锭，并在温度范围为1150℃-1280℃的温度范围内热处理从硅锭切片的晶片，以便减少晶片表面附近一个薄区域中的缺陷密度。所需的特殊处理将根据晶片中附聚的本征点缺陷浓度和位置而改变。从这种缺陷的轴向浓度不均匀的晶体上切成的不同晶体，可能需要不同的后生长处理条件。另外，这类晶片热处理费用比较高，存在将金属杂质引入硅片的可能性，并且不是对所有类型的与晶体有关的缺陷都普遍有效。
处理附聚的本征点缺陷的第三个途径是将一个薄的结晶硅层外延淀积到单晶硅片表面上。这种方法提供一种单晶硅片，该单晶硅片具有一个基本上没有附聚的本征点缺陷的表面。然而，用传统的外延淀积技术大大增加了晶片的成本。
除了含有上述附聚的点缺陷之外，用直拉法制备的单晶硅通常还含有各种杂质，其中主要是氧。这种玷污例如是在熔融硅装在石英坩埚中时发生。在硅熔融体的温度下，氧进入硅晶格，直至达到一个浓度，该浓度由在熔融体温度下氧在硅中的溶解度和氧在固化硅中的实际偏析系数决定。这种浓度大于制造电子器件工艺的典型温度下氧在固体硅中的溶解度。这样，随着晶体从熔融体中生长并冷却时，其中氧的溶解度迅速下降。这最终造成晶片含有过饱和浓度的氧。
在电子器件制造中通常应用的热处理周期(循环)，可以引起其中氧过饱和的硅片中的氧析出。视析出物在晶片中的位置而定，析出物可以是有害的或是有益的。位于晶片有源器件区域的氧析出物可能损害器件的工作。然而，位于晶片体部中的氧析出物能够捕获可能与晶片接触的不希望有的金属杂质。利用位于晶片体部中的氧析出物来捕获金属通常称做内部或本征吸杂(“IG”)。
历史上，电子器件制造工艺包括一系列步骤，这些步骤用来生产这样一种硅，该硅在晶片表面附近具有一个无氧析出物的区域(通常叫做“洁净区”或“无析出物区域”)，同时晶片的其余部分(亦即，晶片体部)含有足够量的氧析出物，用于IG目的。例如，洁净区在高-低-高的热顺序中形成，如(a)在惰性气体中于高温(＞1100℃)下氧外扩散热处理至少约4小时的时间，(b)在低温(600-750℃)下氧析出物核形成，和(c)在高温(1000-1150℃)下生长氧析出物(SiO2)。见，比如，F.shimura，半导体硅晶体工艺学，PP.361-367(Academic Press，Inc.，San Diego CA，1989)(及其中所列举的参考文献)。
然而，新近，一些先进的电子器件制造工艺，如DRAM(动态随机存取存储器)制造工艺已开始将高温工艺步骤的使用减至最少。尽管这些工艺中某一些工艺保留足够的高温工艺步骤，来产生洁净区和足够的体部析出物密度，但对材料的容限要求太严，以致不能得到商业上可行的产品。另一些目前十分先进的电子器件制造工艺根本不包含外扩散步骤。由于存在与源器件区域中氧析出物有关的问题，因此，这些电子器件的制造者必需使用这样的硅片，这些硅片在它们的工艺条件下，在晶片中的任何地方都不能形成氧析出物。结果，所有IG潜力都丧失了。
发明概述
本发明的目的是提供一种单晶硅片，该单晶硅片(a)具有一个无晶体原生凹坑的外延表面；和(b)在实质上是任何电子器件制造工艺热处理周期中，形成一个理想的非均匀的氧析出物深度分布。
因此，简言之，本发明针对一种单晶硅片，该单晶硅片包括：(a)两个一般是平行的主要表面(亦即，前表面和后表面)；(b)一个在前表面和后表面之间的中央平面；(c)一个接合前表面和后表面的周边；(d)一个表面层，它包括一个在前表面和一个从前表面朝中央平面深入至少约10μm的距离D1之间的晶片区域；和(e)一个体部层，该体部层包括晶片在中央平面和第一区域之间的第二区域。这种晶片的特征在于，晶片具有非均匀的晶格空位分布，其中体部层中的空位浓度大于表面层中的空位浓度，该空位具有一个浓度分布，其中空位的峰值密度是在中央平面处或其附近，并且空位浓度从峰值密度位置朝晶片前表面方向降低。此外，晶片前表面具有一个淀积于其上的外延层。该外延层厚度范围在约0.1和约2.0μm之间。
本发明的一个方面包括在半导体晶片中产生洁净区的方法。该方法包括将半导体晶片放入一个室中并对其一表面施加外延涂层，在加涂层期间，该半导体晶片与一个衬托器成热传递关系。在加涂层期间半导体晶片支靠(安置)在多个柱销上，由此上述半导体晶片具有一个在加涂层期间与衬托器间隔开至少约1mm距离的主要大部分。将加了涂层的半导体晶片在上述室中用一热源加热到至少约1175℃的高温，同时保持半导体晶片和衬托器之间的上述距离。加了热和加了涂层的半导体晶片以至少约10℃/秒的速率冷却，同时保持半导体晶片和衬托器之间的上述距离，直至半导体晶片达到低于约850℃的表面温度，由此形成一个洁净区。
本发明还针对一种用于生产具有洁净区的半导体晶片的装置。该装置包括一个在其中限定一个室的外壳，该外壳包括一个门，该门可在打开位置和关闭位置之间有选择地运动，提供通入该室的通行口。一个衬托器安装在该室中，并具有一个面朝上的表面。多个柱销安装在衬托器上，并可相对于该衬托器运动。各柱销从该面朝上的表面向上伸出，每个柱销都具有一个自由端，该自由端与该面朝上的表面间隔开至少约1mm的距离。一个驱动装置可操作地连接到衬托器上，并且可以操纵衬托器旋转。
另一些目的和特点一部分将是显而易见的，一部分将在下面指出。
附图简介
图1示出一种可以按照本发明用作原材料的单晶硅片的优选结构。
图2示出一种可以按照本发明的优选实施例制备的晶片的氧析出物分布。
图3示出一种可以按照本发明的优选实施例制备的晶片的氧析出物分布，此处原材料是富含空位的单晶硅片。
图4是用于将晶片定位在反应器内的机构的示意图。
图5是用于在晶片上涂覆和形成洁净区的反应器的局部透视图，同时部分切去以便示出其中详细情况。
优选实施例详细说明
按照本发明，开发了一种新型而有用的单晶硅片，该单晶硅片包括至少一个具有外延硅层淀积于其上的表面和至少一个洁净区，它们在一个室中形成。晶片的外延表面没有晶体原生凹坑，并且晶片包括一个“样板”(模板，template)，该“样板”确定(或“印刷”)当晶片在电子器件制造工艺过程中加热时氧于其中析出的方式。这样，在实质上任何电子器件制造工艺的加热步骤过程中，硅片将形成(a)一个足够深度的洁净区，和(b)一个含有足够的用于IG目的的氧析出物密度的晶片体部。另外，按照本发明，已开发出了一种用于制备这种单晶硅片的新型方法。该方法使用半导体硅制造工业中通用的设备几分钟内就可以完成，并因此省去了价格昂贵的制造设备，即RTA(快速热退火)。A.原材料(起始材料)
用于本发明理想析出晶片的原材料是单晶硅片，该单晶硅片是从一单晶硅锭上切片而成的，该单晶硅锭按照任何直拉晶体生长法的常规变化生长。该方法，以及标准的硅切片、研磨、腐蚀，和抛光技术，在本领域中是众所周知的，并在例如F.Shimura所著“半导体硅晶体工艺”(AcademicPress，1989)；和“硅化学腐蚀”(J.Grabmaier编辑，Springer-Verlag，NewYork，1982)中公开了。
参见图1，晶片1优选的是具有一前表面3、一后表面5，和在前表面和后表面之间的一个假想中央平面7。术语“前”和“后”在本文中用来区分晶片1的两个主要的、一般是平的表面。晶片1的前表面3(正如此处采用的这种术语)不一定是随后电子器件将在其上面制造的表面，而晶片1的后表面5(正如此处采用的这种术语)也不一定是晶片1的与其上制有电子器件的表面相反的主表面。此外，由于硅片通常具有某种总厚度变差(变化)(TTV)、翘曲，和弯曲，所以前表面上的每个点和后表面上每个点之间的中点不可能精确地落在一个平面内。然而，根据实际情况，TTV、翘曲和弯曲通常是如此之轻微，以致对一种接近近似法来说，可以把各个中点说成都落入一个假想的中央平面，该假想的中央平面在前表面和后表面之间近似地是等距离的。
晶片可以含有一种或一种以上掺杂剂，以使晶片具有各种所希望的性质。例如，晶片可以是P型晶片(亦即，已用周期表中第3族元素，最常用的是硼，掺杂的晶片)或者是N型晶片(亦即，已用周期表中第5族元素，最常用的是砷，掺杂的晶片)。优选的是，晶片是一种具有电阻率范围在约0.01和约50Ω-cm之间的P型晶片。在一个特别优选的实施例中，晶片是一种具有电阻率范围在约1和约20Ω-cm之间的P型晶片。在另一个特别优选的实施例中，晶片是一种具有电阻率范围在约0.01和约1.0Ω-cm之间的P型晶片。
由于晶片用直拉法制备，所以它通常可以具有从约5×1017至约9×1017原子/cm3(ASTM标准F-121-83)任何地方的氧浓度。晶片的氧析出行为变得实质上与理想析出的晶片中氧浓度离联系；这样，起始晶片可能具有落入用直拉法能达到的范围之内任何含量或甚至在上述范围之外的氧浓度。此外，视单晶硅锭从硅的熔点(亦即，约1410℃)达到范围在约750℃-约350℃之间的冷却速率而定，可以形成氧析出成核中心。如果这些中心能够通过在不超过约1250℃的温度下热处理硅来熔解，则在原材料中有没有这些成核中心对本发明来说通常不是关键。
本发明在富空位晶片原材料情况下使用时特别有用。术语“富空位晶片”指的是含有比较大量晶格空位附聚的晶片。这些附聚通常具有八面体结构。在晶片体部中，这些附聚形成空隙；而在晶片表面处，它们形成COPs。在富空位晶片内晶格空位附聚的密度通常是从约5×105到约1×106/cm3，而在这些晶片表面上的COPs面积密度通常是从约0.5到约10COPs/cm2。由于这些晶片可以从比较低成本的工艺(比如，传统的敞开结构直拉法)形成的硅锭上切片而成，所以这些晶片是特别优选的原材料。B.外延淀积
按照本发明制备的单晶硅片包括一个表面，该表面具有一个淀积于其上的外延硅层。外延层可以淀积到整个晶片上，或者可供选择地，只淀积到其中一部片晶片上。参见图1，外延层优选的是淀积到晶片的前表面3上。在一个特别优选的实施例中，它淀积到晶片的整个前表面3上。是否它优选地具有一个淀积到晶片任何其它部分上的外延层，将取决于晶片的预定用途。对大多数应用来说，在晶片的任何其它部分上有没有外延层不是关键。
如前所述，用直拉法制备的单晶硅片，在它们的表面上常常有COPs。然而，用于集成电路制造的晶片一般要求具有一个无COPs的表面。具有这种无COPs表面的晶片可以通过将外延硅层淀积到晶片表面上制备。这种外延层填入COPs并最终产生一种平滑的晶片表面。这已是近来科学研究的课题。见Schmolke等人的，The Electrochem.Soc.Proc.，Vol.PV98-1，P.855(1998)；Hirofumi等人的，Jpn.J.Appl.Phys.，Vol.36，P.2565(1997)。晶片表面上的COPs可以通过用至少约0.1μm厚度的外延硅层消除。优选的是，外延层具有厚度范围在约0.1μm和约2μm之间。更优选的是，外延层具有厚度范围在约0.25和约1μm之间，而最优选的是厚度范围在约0.65和约1μm之间。
应该注意，如果除了消除COPs之外还用外延层把电学性质赋予晶片表面，则外延层的优选厚度可以改变。例如，用一个外延层可以达到精密控制晶片表面附近的掺杂剂浓度分布。在外延层用于除了消除COPs之外的目的时，这个目的可能要求外延层厚度大于用来消除COPs的优选厚度。在这种情况下，优选的是使用能达到该附加所要效果的最小厚度。在晶片上淀积较厚的一层一般是商业上较少希望的，因为形成较厚的一层要求更多的淀积时间和更经常清洗反应容器。
如果晶片在其表面上具有一个天然的氧化硅(硅氧化物)层(亦即，当硅在室温下暴露于空气中时，在硅表面上形成的氧化硅层，并且一般具有约10-约15的厚度)，则氧化硅层优选的是在外延层淀积到晶片表面上之前从该晶片表面除去。正如此处所用的，术语“氧化硅层”指的是一层化学上结合到氧原子上的硅原子。通常，这种氧化物层含有大约是对每个硅原子有2个氧原子。
在本发明的一个优选实施例中，除去氧化硅层是通过在无氧化剂气氛中加热晶片表面直至从表面除去氧化硅层来实现的。更具体地说，晶片的表面优选的是加热到至少约1100℃的温度，而更优选的是加热到至少约1150℃的温度。这种加热优选的是在晶片表面暴露于包括H2或一种稀有气体(比如，He，Ne或Ar)的气氛中时进行的。更优选的是，该气氛包括H2。最优选的是，该气氛主要是由H2组成，因为用其它气氛易于引起腐蚀凹坑在晶片的表面中形成。
传统上，外延淀积方案是通过在H2存在下加热晶片除去氧化硅层，这些方案包括将晶片加热到高温(比如，约1000-约1250℃)，和然后在那个温度下烘烤一段时间(比如，通常高达约90秒钟)。然而，已经发现，如果将晶片表面加热到约1100℃(而更优选的是，约1150℃)，则氧化硅层在没有后续烘烤步骤的情况下就被除去，因而省去了烘烤步骤。省去烘烤步骤缩短了制备晶片所需的时间，因此是商业上所希望的。
在本发明的一个优选实施例中，优选的是加热晶片表面以除去氧化硅层，然后在除去氧化硅层之后开始硅淀积少于30秒钟(更优选的是在约10秒之内)。一般，这可以通过将晶片表面加热到至少约1100℃(更优选的是至少约1150℃)的温度，和然后在晶片表面达到那个温度之后开始硅淀积少于30秒钟(更优选的是在约10秒钟之内)来实现。在除去氧化硅层之后，等待开始硅淀积高达约10秒钟，能使晶片的温度稳定并变得均匀。
在除去氧化硅层过程中，晶片优选的是以不引起滑移的速率加热。更准确地说，如果晶片加热太快，将会产生一个热梯度，该热梯度将产生一个内应力，该内应力足以使晶片内的不同平面彼此相对地移动(亦即，滑移)。现已发现，轻掺杂的晶片(比如，晶片用硼掺杂并具有电阻率为约1-约10Ω-cm)特别容易滑移。为了避免这个问题，晶片优选的是以一个范围在约20和约35℃/秒之间的平均速率从室温加热到氧化硅除去的温度。优选的是，这种加热是通过将晶片暴露于辐射能如来自卤素灯发出的光中来实现。
外延淀积优选的是用化学汽相淀积法进行。一般说来，化学汽相淀积包括在一个外延淀积反应器，比如，在EPI CENTURA反应器(AppliedMaterials Santa，CA)内，将晶片表面暴露于包括硅的气氛中。在本发明的一个优选实施例中，晶片的表面暴露于包括一种挥发性气体的气氛，该挥发性气体包括硅(比如，SiCl4、SiHCl3、SiH2Cl2、SiH3Cl、或SiH4)。通过一个入口装置(未示出)将气体或其他流体加入室中，该入口装置在流体源和该室之间连通。室90由一外壳限定(图5)，外壳总体用89表示，它包括多个壁91、92、93、94、95和96，壁96形成室的底部。外壳还包括一个可选择地打开和关闭的门97，当门关闭时，室90从外部密封，以便可以保持与外部的压差和/或防止在晶片处理过程中不希望的流体进出。另外气氛优选的是含有一种载气(优选的是H2)。在一个实施例中，在外延淀积过程中的硅源是SiH2Cl2或SiH4。如果用SiH2Cl2，淀积过程中反应器的真空压力优选的是约500-约760乇。另一方面，如果用SiH4，则反应器的压力优选的是约为100乇。最优选的是，淀积过程中的硅源是SiHCl3。这种硅源往往比其它硅源便宜得多。此外，用SiHCl3外延淀积可以在大气压下进行。这是有利的，因为不需要真空泵，并且反应器室不必为防止塌陷而做得那样坚固。而且，存在很少的安全危险，并减少了空气或其它气体漏入反应器的机会。
在外延淀积过程中，晶片表面的温度优选的是保持在足以防止含硅的气氛将多晶硅淀积在该表面上的温度下。一般，在这段时间里表面温度优选的是至少约900℃。更优选的是，表面温度范围保持在约1050和约1150℃之间。最优选的是，表面温度保持在氧化硅除去的温度下。
当在大气压下进行淀积时，外延淀积的生长速率优选的是约3.5-约4.0μm/min。这可以例如用主要是由约2.5摩尔％SiHCl3和约97.5摩尔％H2构成的气氛，在约1150℃温度和绝对压力高达约1atm下来实现。
如果晶片的预定应用要求外延层包括掺杂剂，则含硅的气氛优选的是也含有掺杂剂。例如，外延层常常优选的是含有硼。这一层可以通过例如在淀积过程中的气氛里包括B2H6来制备。在需要得到所希望性质(比如，电阻率)的气氛中，B2H6的摩尔分数取决于几个因素，如在外延淀积期间从特殊衬底向外扩散的硼量、在反应器和衬底中作为污染物存在的P型掺杂剂量、及反应器的压力和温度。采用在约1125℃的温度和约1atm(压力计压力或绝对压力)下含约0.03ppm B2H6(亦即，大约每1000000摩尔气体总量中含0.03摩尔B2H6)，得到具有电阻率约为10Ω-cm的外延层。
一旦形成具有所希望厚度的外延层，则含硅的气氛优选的是用一种稀有气体(比如，Ar、Ne、或He)或H2驱气清洗，而最优选的是用H2驱气清洗。此后，优选的是将晶片冷却到不大于700℃的温度，和然后从外延淀积反应器中取出。
常规外延淀积方案通常包括在外延淀积之后的一个外延后清洗步骤，以便除去在外延淀积过程中所形成的副产品。用这个步骤来防止与时间有关的薄雾(haze)，如果这种副产品与空气起反应，则产生这种薄雾。此外，许多外延后清洗技术往往会在外延表面上形成氧化硅层，该氧化硅层趋于钝化(亦即，保护)外延表面。常规的外延后清洗方法，要求例如将外延表面浸入任何一种本技术领域的技术人员众所周知的清洗液中。这些清洗液包括，例如piranha混合物(亦即，硫酸与过氧化氢的混合物)、SC-1混合物、和SC-2混合物。许多这种外延后清洗步骤要求至少5分钟完成。然而，已经发现，在进行下一步骤(亦即，下面部分3中所讨论的热处理步骤)之前，外延后清洗步骤一般不需要。这是由于热处理步骤是在含氧化剂，优选的是含氧气的气氛中进行的。氧化剂往往会与淀积之后留在晶片表面上的外延淀积副产物起反应。这种氧化剂和副产物之间的反应产生从晶片表面解吸的挥发性物质。除了除去外延淀积副产物之外，氧化剂还在外延层上形成使外延层钝化的氧化物层。因此，没有必要在进行本方法的下一个步骤之前采用常规的外延后清洗处理(尤其是包括使晶片与外延后清洗液接触的处理)。
C.在后面的热加工步骤中影响氧在晶片中析出性能的热处理
在外延淀积之后，将晶片进行处理，以在晶片内形成一个晶格空位样板，当晶片进行热处理时，例如在实质上任何电子器件制造工艺的热处理周期中，上述样板使晶片内形成一个理想的氧析出物的不均匀深度分布。图2示出一种这样的用本发明可以形成的氧析出物分布。在这个特别的实施例中，晶片1特征在于区域15和15’(“洁净区”)，它们基本上没有氧析出物。这些区域分别从前表面3和后表面5延伸到一个深度t和t’。优选的是，t和t’每个都在约10和约100μm之间的范围内，而更优选的是在约50和约100μm之间的范围内。在无氧析出物区域15和15’之间，有一个含基本上均匀氧析出物浓度的区域17。对大多数应用来说，区域17中的氧析出物浓度至少约为5×108析出物/cm3，而更优选的是1×109析出物/cm3。应该理解，图2的目的是通过仅仅示出本发明的一个实施例，来帮助该技术的技术人员理解本发明。本发明不限于这个实施例。例如，还可以用本发明来形成只有一个洁净区15(而不是两个洁净区15和15’)的晶片。
为了形成晶格空位样板，晶片一般是首先在含氧化剂的氧化性气氛中加热，和然后以至少约10℃/秒的速率冷却。加热晶片的目的是：(a)在晶格中形成在整个晶片中均匀分布的自填隙和空位对(亦即，Frenkel(弗伦克尔)缺陷)，和(b)溶解存在于晶片中的任何不稳定的氧析出物成核中心。一般，加热到更高温度造成大量的Frenkel缺陷形成。冷却步骤的目的是产生不均匀的晶格空位分布，其中空位浓度在或靠近晶片中央处最大，并朝晶片表面方向上减少。这种晶格空位的不均匀分布是由于在冷却下来过程中晶片表面附近的一部分空位扩散到表面并因而变湮没，造成在表面附近空位浓度较低而引起的。
当晶片基本上象例如用晶片制造电子元件时那样加热时，不均匀的空位分布本身是用于氧析出作用的样板。具体地说，当晶片1(见图2)加热时，氧将快速集结，以在晶片1的含有高浓度空位的区域17中形成析出物52，但在含较低浓度空位的晶片表面3和5附近的区域15和15’中往往不会集结。通常，氧在约500℃和约800℃之间范围内的温度下成核，及在约700℃和约1000℃之间范围内的温度下生长析出物。因此，例如在电子器件制造工艺的热处理周期中，倘若这种热处理周期经常在800℃附近的温度下进行，则可以在晶片中形成氧析出物52的不均匀分布。
如上所述，本发明可以有利地用来处理一种富空位晶片原材料，这种富空位晶片原材料在其表面上具有比较大量的COPs，和在其体部内具有比较大量的空隙。图3示出按照本发明由富空位晶片原材料制备和然后热处理形成氧析出物的外延晶片的晶格空位附聚物51和氧析出物52的分布情况。外延层50是在晶片1的外表面3，4和6上(在这个特定的实施例中，后表面5上没有外延层)。由于外延层填充COPs，所以晶片具有平滑而无COPs的表面2(晶片的侧边)和8。氧析出物52的分布与图2中的氧析出物分布情况相同，并且足够用于本征吸杂。由于存在外延层50，该外延层50在表面2和8及附聚物51之间起一个阻挡层作用，所以完全在晶片1内的空位附聚物51的分布(亦即，体部内的空隙分布)在本发明的整个工艺中都基本上保持相同(亦即，浓度保持约5×104-约1×106/cm3)，并且不趋于影响晶片的表面2和8。因此，该晶片制造工艺在商业上是有用的，部分地是由于它能用富空位原材料形成具有本征吸杂和无COP表面的硅片及一个或一个以上洁净区，这种晶片可以用较低成本和较少费用的设备制备。
加热和快速冷却形成洁净区是在EPI形成室90中进行的，其中晶片1用合适的热源加热，该热源与外壳89和室90在工作上关联。合适的热源是成排的大功率灯或灯管99，如在快速热退火(“RTA”)炉中所用的那些。灯99能快速加热硅片。例如，许多能在几秒钟内将晶片从室温加热到1200℃。商用RTA炉的例子包括可从AG Associates(Mountain view，CA)获得的610型炉和可从Applied Material s(Santa C1ara，CA)获得的CENTURARTP(快速热处理)炉。
加热和快速冷却形成洁净区优选的是在外延淀积反应器或外壳89中进行。这可用于省去第二加热室和消除为使晶片1从EPI室转移到RTA而操纵晶片1。参见图5，外壳89包括一个支承结构，该支承结构用于在加热和冷却形成洁净区15，15’期间支承晶片1。为了实施快速冷却，晶片1必需具有一个至少在冷却期间与支承结构或其它具有高热容的元件间隔开的主要大部分(基本部分)。开动成排的大功率灯99，如卤素灯，以便用光的辐射能加热晶片。这些灯99可以与前面施加外延涂层的加热步骤所用的灯相同。如图4所示，支承结构包括多个在直立方向上固定到衬托器102上的柱销101，并且这些柱销相对于衬托器102不可移动。优选的是至少有三个柱销101，然而，三个或三个以上的任何数目柱销都可以采用。各柱销101都具有自由端110，该自由端110接合晶片1的后表面5并将晶片支承在适当位置，当晶片处于如图4所示的工艺位置时，该晶片一般与衬托器面朝上的顶面103平行，并与该顶面103间隔开。利用衬托器102在加热期间与晶片1具有热辐射传递关系，改善了整个晶片1宽度的温度均匀性(一致性)。相邻的晶片1的表面5(在处理过程中面朝下)和衬托器102的表面103之间的优选间距是至少约1mm，优选的是至少约2mm。这个间距是自由端110与面朝上的表面103间隔开的距离。在工艺的外延涂层过程中，晶片1与衬托器102的紧密间距可以减少晶片1后表面5上涂层的量。如优选实施例中所示，柱销101不相对于衬托器102运动，因而它和晶片1之间的间距是固定的。如图所示，衬托器102安装在支柱105上，该支柱105固定到臂106上。柱销101和支柱105可以固定到衬托器102上。臂106固定到轴108上并从该轴108沿径向延伸。优选的是，衬托器102和晶片1被合适的驱动装置114，如电动机，旋转，同时加热，以使晶片更均匀地被加热。晶片1和衬托器102在一个一般平行于表面5和1 03的平面中旋转，而表面5和103一般也是平行的。轴108可操作地连接到驱动装置114上，用于绕它的纵轴旋转。轴108的旋转使衬托器102旋转并因此使支靠在柱销101上的晶片1旋转。各柱销101优选的是设置成紧靠晶片1的侧边2接合晶片1。
如图所示，衬托器102适当地安装在室90中，并处在所示的结构位置中，由此衬托器和晶片1与壁91-96和门97成间隔开的关系设置。
驱动装置，比如一种直线运动装置如气压缸130，可操作地连接到轴108上。气压缸130可以操纵升降衬托器102和轴108，以便将晶片1定位在室90中的一个或多个位置处，以提供给一个叶片135。正如该技术中已知的，叶片135可操纵用于将晶片1装到柱销101上和从柱销101上卸下晶片。
晶片的冷却必需快速，冷却速率至少约10℃/秒，优选的是至少约15℃/秒，更优选的是至少约20℃/秒，和还要优选的是至少约50℃/秒。本发明实现这一点的措施是，利用柱销101提供的间距，因而让晶片相对的面3，5或8，5的主要大部分与室的气态环境接触，而不是与固体或高热容支承件接触。
对大多数应用，晶片优选的是在氧化性气氛中加热到至少约1175℃的均热温度，以便形成洁净区。更优选的是加热到在约1200℃和约1250℃之间范围内的均热温度。这里所述的晶片温度是利用测温装置如高温计测量的表面温度。一旦晶片的温度达到优选的均热温度，优选的是使晶片温度在该均热温度下保持一段时间。优选的时间量一般是在约10和约15秒钟之间的范围内。晶片优选的是在均热温度下保持约12和约15秒钟之间的范围内。对于较慢的冷却速率，可以在冷却步骤之前将晶片加热到较高的温度，以产生较高浓度的硅晶格空位。
在本发明的一个实施例中，氧化性气氛包括H2O和H2。然而，更优选的是，在氧化性气氛中的氧化剂是氧，在氧化性气氛中氧以至少约300ppm(亦即，每1000000摩尔气体总量中含300摩尔O2)的浓度存在。更优选的是，氧浓度为约300-约2000ppm，而最优选的是氧浓度为约300-约500ppm。氧化性气氛中的其余部分优选的是主要由不与硅表面或氧化剂起反应的气体组成。更优选的是其余气体主要由一种稀有气体(比如，He、Ne、和Ar)组成，而最优选的气体是Ar。优选的是在加热期间至少晶片的外延表面暴露于氧化性气氛中。然而，为了形成晶格空位分布，而晶格空位分布本身又将形成如图2所示的优选氧析出作用分布，优选的是基本上将整个晶片表面暴露于氧化性气氛中。
在晶片1热处理之后，将晶片如上所述快速冷却。这个冷却步骤可以很方便地在进行热处理的外壳89中进行。可供选择地，冷却优选的是在不与晶片表面起反应的气氛中进行。快速冷却速率优选的是当晶片的温度下降经过晶格空位穿过单晶硅扩散的温度范围时使用。一旦晶片冷却到晶格空位相对活动的温度范围之外的温度，冷却速率对晶片的析出特性就没有显著影响，因此它严格地说不是关键。一般，晶格空位在大于约850℃的温度下比较活动。优选的是将晶片快速冷却到低于约850℃的温度，和最好是低于约800℃的温度。
在一个优选实施例中，当晶片的温度从该均热温度降到比洁净区形成均热温度低至少约325℃的温度时，晶片的平均冷却速率为至少约10℃/秒。更优选的是，当晶片温度从该均热温度降到比该均热温度低至少约325℃时，晶片的平均冷却速率为至少约15℃/秒。还更优选的是，当晶片温度从该均热温度降到比该均热温度低至少约325℃时，晶片的平均冷却速率为至少约20℃/秒。最优选的是，当晶片温度从该均热温度降到比该均热温度低至少约325℃时，晶片的平均冷却速率为至少约50℃/秒。
在一个特别优选的实施例中，当晶片温度从洁净区形成均热温度降到比该均热温度低至少约400℃的温度时，晶片的平均冷却速率为至少约10℃/秒。更优选的是，当晶片温度从该均热温度降到比该均热温度低至少约400℃时，晶片的平均冷却速率为至少约15℃/秒。还更优选的是，当晶片温度从该均热温度降到比该均热温度低至少约400℃时，晶片的平均冷却速率为至少约20℃/秒。最优选的是，当晶片温度从该均热温度降到比该均热温度低至少约400℃时，晶片的平均冷却速率为至少约50℃/秒。
在另一个特别优选的实施例中，当晶片温度从洁净区形成均热温度降到比该均热温度低至少约450℃时，晶片的平均冷却速率为至少约10℃/秒。更优选的是，当晶片温度从该均热温度降到比该均热温度低至少约450℃时，晶片的平均冷却速率为至少约15℃/秒。还更优选的是，当晶片温度从该均热温度降到比该均热温度低至少约450℃时，晶片的平均冷却速率为至少约20℃/秒。最优选的是，当晶片温度从该均热温度降到比该均热温度低至少约450℃时，晶片的平均冷却速率为至少约50℃/秒。
当介绍本发明或本发明优选实施例中要件时，不定冠词“一个(一种)”、定冠词“该”，及“上述(所述)”意思是指有一个或多个要件。述语“含有”、“包括”和“具有”是指包括在内的，并意思是指可以有除了所列要件之外的另一些要件。
因为在不脱离本发明范围情况下在上述结构中可以进行各种改变，所以上述说明中所包含的和附图中所示的所有内容都应被解释成是示例性的而没有限制的意义。

Claims (21)

1.一种在半导体晶片中产生洁净区的方法，该方法包括：
将半导体晶片安放在一个室中并对半导体晶片的表面施加一外延涂层，在涂层施加过程中上述半导体晶片与一衬托器成热传递关系，并且其中，半导体晶片在施加涂层过程中支靠在多个柱销上，从而在施加涂层过程中，上述半导体晶片具有一个与衬托器间隔开至少约1mm距离的主要大部分；
用一热源将上述加了涂层的半导体晶片在上述室中加热到至少约1175℃的高温，同时保持半导体晶片与衬托器之间的上述距离；和
将上述加了热和加了涂层的半导体晶片以至少约10℃/秒的速率冷却，同时保持半导体晶片和上述衬托器之间的上述距离，直至上述半导体晶片达到表面温度低于约850℃，从而形成一个洁净区。
2.根据权利要求1所述的方法，其中上述冷却速率为至少约15℃/秒。
3.根据权利要求1所述的方法，其中上述冷却速率为至少约20℃/秒。
4.根据权利要求1所述的方法，其中上述冷却速率为至少约50℃/秒。
5.根据权利要求2所述的方法，其中在晶片施加涂层及加热和冷却过程中，衬托器和晶片之间的距离为至少约2mm。
6.根据权利要求3所述的方法，其中在晶片施加涂层及加热和冷却过程中，衬托器和晶片之间的距离为至少约2mm。
7.  根据权利要求4所述的方法，其中在晶片施加涂层及加热和冷却过程中，衬托器和晶片之间的距离为至少约2mm。
8.根据权利要求2所述的方法，其中上述冷却速率为至少约15℃/秒，直至该半导体的温度下降至少约325℃。
9.根据权利要求3所述的方法，其中上述冷却速率为至少约20℃/秒，直至该半导体的温度下降至少约325C。
10.根据权利要求4所述的方法，其中上述冷却速率为至少约50℃/秒，直至该半导体的温度下降至少约325℃。
11.根据权利要求2所述的方法，其中上述冷却速率为至少约15℃/秒，直至该半导体的温度下降至少约400℃。
12.根据权利要求3所述的方法，其中上述冷却速率为至少约20℃/秒，直至该半导体的温度下降至少约400℃。
13.根据权利要求4所述的方法，其中上述冷却速率为至少约50℃/秒，直至该半导体的温度下降至少约400℃。
14.根据权利要求2所述的方法，其中上述冷却速率为至少约15℃/秒，直至该半导体的温度下降至少约450℃。
15.根据权利要求3所述的方法，其中上述冷却速率为至少约20℃/秒，直至该半导体的温度下降至少约450℃。
16.根据权利要求4所述的方法，其中上述冷却速率为至少约50℃/秒，直至该半导体的温度下降至少约450℃。
17.根据权利要求1所述的方法，其中上述热源是光。
18.根据权利要求1所述的方法，其中上述热源是至少一个卤素灯。
19.一种用于生产一种具有洁净区的半导体晶片的装置，该装置包括：
一个在其中限定一个室的外壳，上述外壳包括一个供进入所述室的门，该门可在打开位置和关闭位置之间选择性地运动；
一个与上述室工作地联结的热源；
一个衬托器，该衬托器安装在上述室中，并具有一个面朝上的表面；
多个柱销，这些柱销从上述面朝上的表面伸出并相对于上述衬托器固定，上述柱销每个都具有一自由端，该自由端与上述面朝上的表面间隔开一个至少约1mm的距离，从而以与上述面朝上的表面成间隔开的关系支承一个半导体晶片；和
一个可操作地连接上述衬托器并可操纵使上述衬托器旋转的驱动装置。
20.根据权利要求19所述的装置，其中该距离为至少约2mm。
21.根据权利要求19所述的装置，其中有至少三个上述柱销。
CN018120679A 2000-06-30 2001-05-14 形成具有洁净区的外延硅片的方法和装置 Expired - Fee Related CN1217392C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/607,389 2000-06-30
US09/607,389 US6339016B1 (en) 2000-06-30 2000-06-30 Method and apparatus for forming an epitaxial silicon wafer with a denuded zone

Publications (2)

Publication Number Publication Date
CN1440566A true CN1440566A (zh) 2003-09-03
CN1217392C CN1217392C (zh) 2005-08-31

Family

ID=24432059

Family Applications (1)

Application Number Title Priority Date Filing Date
CN018120679A Expired - Fee Related CN1217392C (zh) 2000-06-30 2001-05-14 形成具有洁净区的外延硅片的方法和装置

Country Status (7)

Country Link
US (2) US6339016B1 (zh)
EP (1) EP1295323A1 (zh)
JP (1) JP2004503084A (zh)
KR (1) KR20030019472A (zh)
CN (1) CN1217392C (zh)
TW (1) TWI255874B (zh)
WO (1) WO2002003443A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6897084B2 (en) * 2001-04-11 2005-05-24 Memc Electronic Materials, Inc. Control of oxygen precipitate formation in high resistivity CZ silicon
TW550681B (en) * 2001-06-22 2003-09-01 Memc Electronic Materials Process for producing silicon on insulator structure having intrinsic gettering by ion implantation
JP2005522879A (ja) * 2002-04-10 2005-07-28 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 理想的酸素析出シリコンウエハにおいてデヌーデッドゾーン深さを制御する方法
KR100531552B1 (ko) * 2003-09-05 2005-11-28 주식회사 하이닉스반도체 실리콘 웨이퍼 및 그 제조방법
JP5188673B2 (ja) * 2005-06-09 2013-04-24 株式会社Ｓｕｍｃｏ Ｉｇｂｔ用のシリコンウェーハ及びその製造方法
US7485928B2 (en) * 2005-11-09 2009-02-03 Memc Electronic Materials, Inc. Arsenic and phosphorus doped silicon wafer substrates having intrinsic gettering
JP4760729B2 (ja) * 2006-02-21 2011-08-31 株式会社Ｓｕｍｃｏ Ｉｇｂｔ用のシリコン単結晶ウェーハ及びｉｇｂｔ用のシリコン単結晶ウェーハの製造方法
US7566951B2 (en) * 2006-04-21 2009-07-28 Memc Electronic Materials, Inc. Silicon structures with improved resistance to radiation events
US20090004426A1 (en) * 2007-06-29 2009-01-01 Memc Electronic Materials, Inc. Suppression of Oxygen Precipitation in Heavily Doped Single Crystal Silicon Substrates
US20090004458A1 (en) * 2007-06-29 2009-01-01 Memc Electronic Materials, Inc. Diffusion Control in Heavily Doped Substrates
US10184193B2 (en) 2015-05-18 2019-01-22 Globalwafers Co., Ltd. Epitaxy reactor and susceptor system for improved epitaxial wafer flatness

Family Cites Families (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS583375B2 (ja) 1979-01-19 1983-01-21 超エル・エス・アイ技術研究組合 シリコン単結晶ウエハ−の製造方法
JPS5680139A (en) 1979-12-05 1981-07-01 Chiyou Lsi Gijutsu Kenkyu Kumiai Manufacture of semiconductor device
US4437922A (en) 1982-03-26 1984-03-20 International Business Machines Corporation Method for tailoring oxygen precipitate particle density and distribution silicon wafers
US4548654A (en) 1983-06-03 1985-10-22 Motorola, Inc. Surface denuding of silicon wafer
US4505759A (en) 1983-12-19 1985-03-19 Mara William C O Method for making a conductive silicon substrate by heat treatment of oxygenated and lightly doped silicon single crystals
US4851358A (en) 1988-02-11 1989-07-25 Dns Electronic Materials, Inc. Semiconductor wafer fabrication with improved control of internal gettering sites using rapid thermal annealing
US4868133A (en) 1988-02-11 1989-09-19 Dns Electronic Materials, Inc. Semiconductor wafer fabrication with improved control of internal gettering sites using RTA
KR0155545B1 (ko) 1988-06-27 1998-12-01 고다까 토시오 기판의 열처리 장치
JPH039078A (ja) 1989-06-05 1991-01-16 Komatsu Ltd 斜板式ピストンモータ
US5100502A (en) 1990-03-19 1992-03-31 Applied Materials, Inc. Semiconductor wafer transfer in processing systems
IT1242014B (it) 1990-11-15 1994-02-02 Memc Electronic Materials Procedimento per il trattamento di fette di silicio per ottenere in esse profili di precipitazione controllati per la produzione di componenti elettronici.
JP2613498B2 (ja) 1991-03-15 1997-05-28 信越半導体株式会社 Ｓｉ単結晶ウエーハの熱処理方法
JP2653566B2 (ja) 1991-03-27 1997-09-17 株式会社東芝 半導体基板評価方法及び装置
DE4119531A1 (de) * 1991-06-13 1992-12-17 Wacker Chemitronic Epitaxierte halbleiterscheiben mit sauerstoffarmer zone einstellbarer ausdehnung und verfahren zu ihrer herstellung
JP3238432B2 (ja) 1991-08-27 2001-12-17 東芝機械株式会社 マルチチャンバ型枚葉処理装置
JP2758093B2 (ja) 1991-10-07 1998-05-25 信越半導体株式会社 半導体ウェーハの製造方法
JP2726583B2 (ja) 1991-11-18 1998-03-11 三菱マテリアルシリコン株式会社 半導体基板
JPH05155700A (ja) 1991-12-04 1993-06-22 Nippon Steel Corp 積層欠陥発生核を有するゲッタリングウエハの製造方法および同方法により製造されたシリコンウエハ
US5296047A (en) 1992-01-28 1994-03-22 Hewlett-Packard Co. Epitaxial silicon starting material
JPH05243166A (ja) 1992-02-26 1993-09-21 Nec Corp 半導体基板の気相成長装置
JPH0684925A (ja) 1992-07-17 1994-03-25 Toshiba Corp 半導体基板およびその処理方法
US5589224A (en) 1992-09-30 1996-12-31 Applied Materials, Inc. Apparatus for full wafer deposition
JP2790009B2 (ja) 1992-12-11 1998-08-27 信越半導体株式会社 シリコンエピタキシャル層の成長方法および成長装置
KR0139730B1 (ko) 1993-02-23 1998-06-01 사또오 후미오 반도체 기판 및 그 제조방법
US5800686A (en) 1993-04-05 1998-09-01 Applied Materials, Inc. Chemical vapor deposition chamber with substrate edge protection
US5401669A (en) 1993-05-13 1995-03-28 Memc Electronic Materials, Spa Process for the preparation of silicon wafers having controlled distribution of oxygen precipitate nucleation centers
US5332443A (en) 1993-06-09 1994-07-26 Applied Materials, Inc. Lift fingers for substrate processing apparatus
JPH0786289A (ja) 1993-07-22 1995-03-31 Toshiba Corp 半導体シリコンウェハおよびその製造方法
JP2725586B2 (ja) 1993-12-30 1998-03-11 日本電気株式会社 シリコン基板の製造方法
US5445975A (en) 1994-03-07 1995-08-29 Advanced Micro Devices, Inc. Semiconductor wafer with enhanced pre-process denudation and process-induced gettering
US5551982A (en) 1994-03-31 1996-09-03 Applied Materials, Inc. Semiconductor wafer process chamber with susceptor back coating
JPH07321120A (ja) 1994-05-25 1995-12-08 Komatsu Electron Metals Co Ltd シリコンウェーハの熱処理方法
JP3458342B2 (ja) 1994-06-03 2003-10-20 コマツ電子金属株式会社 シリコンウェーハの製造方法およびシリコンウェーハ
JP2874834B2 (ja) 1994-07-29 1999-03-24 三菱マテリアル株式会社 シリコンウェーハのイントリンシックゲッタリング処理法
JPH0845944A (ja) 1994-07-29 1996-02-16 Sumitomo Sitix Corp シリコンウェーハの製造方法
JPH0845947A (ja) 1994-08-03 1996-02-16 Nippon Steel Corp シリコン基板の熱処理方法
US5738751A (en) 1994-09-01 1998-04-14 Applied Materials, Inc. Substrate support having improved heat transfer
JP3285111B2 (ja) 1994-12-05 2002-05-27 信越半導体株式会社 結晶欠陥の少ないシリコン単結晶の製造方法
US5611855A (en) 1995-01-31 1997-03-18 Seh America, Inc. Method for manufacturing a calibration wafer having a microdefect-free layer of a precisely predetermined depth
US5788763A (en) 1995-03-09 1998-08-04 Toshiba Ceramics Co., Ltd. Manufacturing method of a silicon wafer having a controlled BMD concentration
US5593494A (en) 1995-03-14 1997-01-14 Memc Electronic Materials, Inc. Precision controlled precipitation of oxygen in silicon
US5860848A (en) 1995-06-01 1999-01-19 Rodel, Inc. Polishing silicon wafers with improved polishing slurries
US6086680A (en) * 1995-08-22 2000-07-11 Asm America, Inc. Low-mass susceptor
AU6962196A (en) * 1995-09-01 1997-03-27 Advanced Semiconductor Materials America, Inc. Wafer support system
JP3381816B2 (ja) 1996-01-17 2003-03-04 三菱住友シリコン株式会社 半導体基板の製造方法
JPH09205130A (ja) 1996-01-17 1997-08-05 Applied Materials Inc ウェハ支持装置
US5772773A (en) 1996-05-20 1998-06-30 Applied Materials, Inc. Co-axial motorized wafer lift
US5863843A (en) * 1996-07-31 1999-01-26 Lucent Technologies Inc. Wafer holder for thermal processing apparatus
KR100240023B1 (ko) 1996-11-29 2000-01-15 윤종용 반도체 웨이퍼 열처리방법 및 이에 따라 형성된 반도체 웨이퍼
US5848670A (en) 1996-12-04 1998-12-15 Applied Materials, Inc. Lift pin guidance apparatus
US5789309A (en) 1996-12-30 1998-08-04 Memc Electronic Materials, Inc. Method and system for monocrystalline epitaxial deposition
US5994761A (en) * 1997-02-26 1999-11-30 Memc Electronic Materials Spa Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
DE69841714D1 (de) 1997-04-09 2010-07-22 Memc Electronic Materials Silicium mit niedriger Fehlerdichte und idealem Sauerstoffniederschlag
JP3144631B2 (ja) 1997-08-08 2001-03-12 住友金属工業株式会社 シリコン半導体基板の熱処理方法
US6130105A (en) * 1997-08-28 2000-10-10 Applied Materials, Inc. Deposition rate control on wafers with varying characteristics
TW429478B (en) 1997-08-29 2001-04-11 Toshiba Corp Semiconductor device and method for manufacturing the same
JPH11150119A (ja) 1997-11-14 1999-06-02 Sumitomo Sitix Corp シリコン半導体基板の熱処理方法とその装置
TW589415B (en) * 1998-03-09 2004-06-01 Shinetsu Handotai Kk Method for producing silicon single crystal wafer and silicon single crystal wafer
JP4035886B2 (ja) * 1998-03-27 2008-01-23 株式会社Ｓｕｍｃｏ シリコンエピタキシャルウェーハとその製造方法
US5891250A (en) * 1998-05-05 1999-04-06 Memc Electronic Materials, Inc. Injector for reactor
EP1110236B1 (en) 1998-08-05 2006-10-18 MEMC Electronic Materials, Inc. Non-uniform minority carrier lifetime distributions in high performance silicon power devices
JP2002524845A (ja) 1998-09-02 2002-08-06 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 欠陥密度が低い単結晶シリコンから得られるシリコン・オン・インシュレーター構造体
US6284384B1 (en) 1998-12-09 2001-09-04 Memc Electronic Materials, Inc. Epitaxial silicon wafer with intrinsic gettering

Also Published As

Publication number Publication date
EP1295323A1 (en) 2003-03-26
US6339016B1 (en) 2002-01-15
US20020078882A1 (en) 2002-06-27
TWI255874B (en) 2006-06-01
JP2004503084A (ja) 2004-01-29
KR20030019472A (ko) 2003-03-06
CN1217392C (zh) 2005-08-31
WO2002003443A1 (en) 2002-01-10

Similar Documents

Publication Publication Date Title
CN1329751A (zh) 一种具有内部吸杂的外延硅晶片及其制备方法
CN1324664C (zh) 用于控制理想氧沉淀硅片中洁净区深度的方法
US6596095B2 (en) Epitaxial silicon wafer free from autodoping and backside halo and a method and apparatus for the preparation thereof
CN1441960A (zh) 形成具有洁净区的硅片的方法和装置
EP1287188B1 (en) Epitaxial silicon wafer free from autodoping and backside halo
CN1217392C (zh) 形成具有洁净区的外延硅片的方法和装置
US6666915B2 (en) Method for the preparation of an epitaxial silicon wafer with intrinsic gettering
CN100345263C (zh) 具有氮/碳稳定的氧沉淀物成核中心的硅片及其制造方法
CN100350554C (zh) 用于制备稳定的理想的氧沉淀硅片的方法
CN1463305A (zh) 直径300mm及300mm以上的单晶硅晶片及其制造方法
CN1441961A (zh) 形成具有洁净区的硅片的方法和装置
JP3298467B2 (ja) エピタキシャルウェーハの製造方法
Bingyan et al. Effect of Thermal Annealing on Characteristics of Polycrystalline Silicon

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050831

Termination date: 20140514