JP2003110101A - 半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 金属酸化膜をゲート絶縁膜に備えた半導体装
置において、表面平坦性の向上により、キャパシターの
容量値ばらつきと、リーク電流を低減する。ＣＶＤ原料
の高効率化を図り、低コストなプロセスを実現する。 【解決手段】 高誘電体金属酸化膜ゲートキャパシタの
基板として、高指数面を結晶面方位に有するシリコン基
板を使用し、ＣＶＤ原料ガスは高真空中で供給する。こ
の結果、高真空中で供給されたＣＶＤ原料ガスは高指数
面上の表面ステップで分解、吸着するために、結晶核は
ステップ端に形成され、表面の均一性と平坦性が向上す
る。高真空中でのステップ端はＣＶＤ原料ガスの触媒と
して作用するために原料ガスの分解効率は高く、プロセ
スコストを低減できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は高誘電体絶縁膜をゲ
ート絶縁膜として用いたＭＩＳ型トランジスタ及びその
製造方法に関する。

【０００２】

【従来の技術】近年、ロジック・デバイスは、高速動作
と低消費電力化が要求されている。高速化を実現するた
めには、ＭＩＳＦＥＴのゲート容量を増やして駆動電流
を増加させる必要がある。従来はゲート絶縁膜の材料と
して、シリコン酸化膜やシリコン酸窒化膜が用いられる
と共に、そのゲート容量を増加させるためゲート絶縁膜
の膜厚をいかにして薄膜化するかに技術開発の重点が置
かれてきた。しかし、膜厚を１．５ｎｍ以下に薄膜化す
るとＭＩＳキャパシターに流れるリーク電流が増加して
しまうので、高速動作は実現できても低消費電力化は難
しいだけでなく、電荷を蓄積するというキャパシター本
来の動作も困難となる。

【０００３】そこで、ＭＩＳＦＥＴのゲート絶縁膜材料
として、シリコン酸化膜（比誘電率：３．９）やシリコ
ン酸窒化膜（比誘電率：５．０）などよりも比誘電率の
高い金属酸化膜、例えば、アルミニウム酸化膜（比誘電
率：９）、ジルコニウム酸化膜（比誘電率：２０）、ハ
フニウム酸化膜（比誘電率：２０）、タンタル酸化膜
（比誘電率：２５）、チタン酸化膜（比誘電率：４０）
などを適用する試みがなされている。

【０００４】文献Journal of Applied Physics vol. 89
5243(2001)などにも記載されているように、これら金
属酸化膜の比誘電率はシリコン酸化膜に比べて大きいた
めに、同じ容量値であっても実際の物理的な膜厚を厚く
することができ、キャパシターのリーク電流を抑制する
ことができる。

【０００５】

【発明が解決しようとする課題】しかしながら、金属酸
化膜ゲート絶縁膜は従来のシリコン酸化膜系材料のよう
にシリコン基板を直接酸化、あるいは酸窒化して形成す
ることができない。このため、スパッタ法や化学気相成
長法（以下、「ＣＶＤ法」という。）などを用いてシリ
コン基板上に「堆積」させて形成しなければならない。
シリコン基板の酸化では、ウエハ温度を均一に制御し、
酸化性ガスに曝すだけで均一なシリコン酸化膜が得られ
ていたのに対して、スパッタ法及びＣＶＤ法による膜の
堆積は、いずれの方法もウエハ温度の他に堆積時のガス
圧力、ガス雰囲気、流量、装置形状などの複雑なパラメ
ータがあり、これらの制御パラメータを厳密に制御しな
ければ十分な膜厚均一性が得られず、膜の特性としても
容量値が大きく、リーク電流の少ない良好な特性の金属
酸化膜を得ることは難しい。

【０００６】このうち、スパッタ法ではスパッタリング
時にウエハ表面がプラズマ雰囲気に曝される結果、ウエ
ハ表面にダメージを与える。しかも、このスパッタリン
グダメージはウエハ全面に対して一様ではなく、ある分
布を持つ。このため、金属酸化膜とシリコン基板の間に
形成される界面層を一定の深さに形成することができ
ず、容量値がばらつくのみならず、リーク電流密度、ト
ランジスタ形成時のキャリア移動度など、デバイス特性
全体がばらつく。また、界面層の他に金属酸化膜の緻密
度や、グレインサイズ、結晶方位にも影響を及ぼし、均
一な膜が形成できないという課題があった。

【０００７】そこで、本発明は、スパッタ法を用いず、
ＣＶＤ法を用いることとした。すなわち、本発明は、Ｍ
ＩＳ型トランジスタなどのゲート絶縁膜として用いられ
る高誘電体金属酸化膜の形成工程において、ＣＶＤ法を
用いて、平坦性及び面内均一性に優れた膜の製造方法を
提供することなどを主目的とする。

【０００８】

【課題を解決するための手段】本発明に係るゲート絶縁
膜の製造方法は、 高指数面方位を主面とする単結晶の
基板に対し、前記基板の表面にある汚染物質及び自然酸
化膜を除去して清浄な表面を得る工程と、前記基板上に
有機金属ガスと酸素ガスとを供給して高誘電体金属酸化
膜を堆積する工程と、前記高誘電体金属酸化膜を加熱す
る工程を含む。

【０００９】本発明によれば、従来方法よりも平坦性及
び面内均一性に優れた金属酸化膜を得ることが可能とな
る。

【００１０】なお、高指数面方位を主面とする単結晶の
基板とは、例えば（３１１）面、（４１１）面、（５１
１）面などの面方位を有する単結晶シリコン基板などの
ように、基板表面のステップ部分に未結合の結合手（ダ
ングリングボンド）を多数有する基板をいい、従来から
広く用いられているミスオリエンテーション角が１度以
下の面方位（１００）面基板などを除く意味である。

【００１１】

【発明の実施の形態】（課題の解決原理）ＣＶＤ法は、
シリコン基板上に原料ガスを供給して膜を堆積する成膜
方法の１つである。ＣＶＤ法を用いると、スパッタ法の
ようなスパッタリングダメージの問題を回避することが
できる。しかし、従来のＣＶＤ法では、以下のような問
題があった。

【００１２】一般にＣＶＤ法では、まず堆積の初期段階
に結晶核が形成され、その核を成長核として堆積が進ん
でいく。結晶核はまず、ウエハ表面のダングリングボン
ドに形成される。ダングリングボンドとは、ＣＶＤ堆積
の際、結晶成長核に対してエネルギー的に安定なサイト
として作用する場所であり、シリコンウエハのシリコン
原子の未結合手が露出している場所である。

【００１３】現在の半導体プロセスの多くで用いられる
シリコンウエハの多くは、面方位が（１００）面、また
は、（１００）面から±１度以下の角度で微傾斜したい
わゆる低指数面基板が用いられている。図２（ａ）は面
方位（１００）面をもつシリコンウエハを示している。
これらの低指数面基板の表面は平坦性が極めて高く、ダ
ングリングボンドの数が極端に少ない。このため、ＣＶ
Ｄ法で堆積を行うと結晶核の多くは、安定なエネルギー
サイトが埋まった後はランダムに分布して形成される。
この結果、膜厚分布が不均一になり、グレインが多い膜
が形成される。

【００１４】そこで、このような従来のＣＶＤ法の課題
を解決するために、堆積させる下地基板として高指数面
基板を用いることとした。図２（ｂ）は、高指数面の一
例として、面方位（４１１）面を示したものである。こ
れらの高指数面基板は、（１００）面に対して[０１１]
方向に、約１９．５度傾斜した結晶面を有している。図
３は、面方位（４１１）面のシリコン基板の断面構造を
原子レベルで示したものである。表面はステップ１０７
とテラス１０８とが形成され、ステップ１０７にはダン
グリングボンド１０６が現れている。（４１１）面は、
同図に破線で示したように（１００）面と（１１１）面
とが複合して形成された面ととらえることもできる。ス
テップ（階段）１０７は（１００）面と（１１１）面の
境界部分に多数形成され、このステップ部分に多数のダ
ングリングボンドが現れる。

【００１５】上述したように、ＣＶＤ法における核形成
はダングリングボンドから選択的に起こりやすいため、
ダングリングボンドが多数存在する高指数面基板を用い
ると、低指数面基板を用いた場合と比較して結晶成長核
密度が大きくなる。しかも、この結晶成長核はステップ
部分に形成されて成長していくため、隣りあうステップ
から成長した他の成長核と連結し、得られるＣＶＤ堆積
膜の平坦性と均一性を一層向上させることになる。

【００１６】（実施形態）以下、本発明の実施の形態
を、図面を参照しながら説明する。

【００１７】まず図１（ａ）に示すように、（４１１）
面を有するシリコン基板１０１をＳＴＩ（Shallow Tren
ch Isolation）など公知の素子分離方法によって、フィ
ールド酸化膜１０２を形成して活性領域と非活性領域に
分離する。フィールド酸化膜１０２形成後の表面には、
自然酸化膜１０３が形成されている。素子分離方法はＬ
ＯＣＯＳ（Local Oxidation of Silicon）でも構わな
い。実施の形態では（４１１）面を示しているが、（３
１１）面、（５１１）面でも構わない。（３１１）面や
（５１１）面は、各々を構成する（１００）面と（１１
１）面の比率が異なるだけで、両者の界面に表面ステッ
プが多数存在することに変わりはないからである。

【００１８】シリコン基板の面方位は、公知のＸ線回折
を利用した角度分解測定を利用すれば、大きな困難を伴
うことなく作製、検査することができる。（４１１）面
を有するシリコン基板１０１は、（００１）の面方位を
有するシリコンインゴットを（４１１）面が切断面とす
るように切り出して作製してもよいが、（１００）シリ
コンウエハを、エッチングして（４１１）面を形成して
もよい。

【００１９】次に、図１（ｂ）に示すように、シリコン
基板１０１の表面の自然酸化膜１０３を除去する。具体
的には、希釈フッ化水素水（例えばＨＦ：Ｈ₂Ｏ＝１：
１００）などにより洗浄した後、純粋によりリンスし、
さらにイソプロピルアルコールで置換した後、減圧中で
ウエハ表面を乾燥させた。このシリコン基板１０１をＣ
ＶＤチャンバーに導入する。その後、１ｘ１０^-3Ｐａ以
下の真空中で熱処理を行い、シリコン基板１０１上に付
着した水素や、自然酸化膜１０３を昇温脱離させて除去
し、清浄なシリコン表面を得る。この熱処理は真空中で
１０００℃、１０分間の加熱を行った。

【００２０】真空中での熱処理は、表面に不純物や自然
酸化膜のない清浄なシリコン表面を得るためであり、こ
の処理によって高指数面シリコン基板上の表面ステップ
及びダングリングボンドを形成することができる。熱処
理に代えて、電子ビームを照射するなどしてもよい。い
ずれにせよ、表面に不純物や自然酸化膜のない清浄なシ
リコン表面を露出させることが極めて重要である。

【００２１】次に、図１（ｃ）に示すように、ハフニウ
ム酸化膜（ＨｆＯ₂）１０４ (厚さ：５ｎｍ程度）を堆
積させる。堆積はＣＶＤ法を用いなければならない。な
お、ハフニウム酸化膜１０４の膜厚はゲート絶縁膜に用
いられる１ｎｍ以上２０ｎｍ以下程度あればよい。ハフ
ニウム酸化膜１０４の堆積条件は、チャンバー圧力は１
ｘ１０^-3Ｐａ以下、ハフニウムの原料ガスはテトラジメ
チルアミノハフニウム、キャリアガスは窒素、酸化ガス
は酸素、堆積温度は４００℃とした。

【００２２】１ｘ１０^-3Ｐａ以下の真空度としたのは、
この真空度ではＣＶＤチャンバー内部の原料分子の平均
自由工程が約１ｍ以上あり、原料噴き出し口とウエハと
の距離に対して十分に長くなるため、原料ガスは気相中
で反応せずにウエハ表面に到達させることができるから
である。すなわち、高真空中で堆積することによって原
料ガスは気相中で反応せずにウエハ表面に物理吸着し、
その後、表面をマイグレーション（拡散）する。そし
て、ステップに存在するダングリングボンドに近づいた
とき、原料ガスとダングリングボンドとの間に電子の授
受が起こる結果、原料ガスは分解するとともに化学吸着
する。

【００２３】すなわち原料ガスはダングリングボンドの
電子を介した触媒作用により分解が促進され、高真空で
あっても堆積速度は速く、すなわち原料ガスの利用効率
が高く、低コスト化が実現できる。さらにステップ端を
起点として膜堆積が進行するため、成長核の堆積はラン
ダムではなく、選択的にステップから成膜されるので、
膜の均一性が向上する。

【００２４】もし、通常の３０Ｐａ程度の堆積圧力で堆
積を行ったならば、平均自由工程が約１ｍｍ程度なの
で、原料ガスは気相中で反応し、その反応物が表面に到
達して堆積し、反応物はランダムにウエハ表面に物理吸
着して成長核を形成し不均一な膜を形成してしまう。

【００２５】したがって、堆積時のチャンバーの圧力を
１ｘ１０^-3Ｐａ以下の高真空雰囲気とすることはとても
重要である。

【００２６】次に、ハフニウム酸化膜１０４を窒素雰囲
気中で熱処理する。この熱処理温度は７００℃以上、熱
処理時間は３０秒以上、圧力は常圧とした。この熱処理
によりハフニウム酸化膜１０４は緻密化され、かつ膜に
混入した水や炭素、窒素などの不純物が除去されリーク
電流が低減し、膜質が向上する。

【００２７】次に、図１（ｄ）に示すように、上部電極
となるチタン窒化膜１０５（厚さ：例えば５０ｎｍ）を
ＣＶＤ法により堆積する。チタン窒化膜１０５の厚さは
１ｎｍ以上１００ｎｍ以下であれば構わない。チタン窒
化膜１０５の堆積条件は、チャンバー圧力は３０Ｐａ、
チタンの原料ガスは四塩化チタンとアンモニア、キャリ
アガスは窒素、堆積温度は７００℃である。チタン窒化
膜１０５は、スパッタ法で堆積しても構わない。

【００２８】最後に、図１(ｅ)に示すように、公知の方
法を用いてゲート電極領域にレジスト膜を形成しゲート
電極をパターニングした後、ドライエッチング工程によ
ってエッチングし、ゲートキャパシタ構造を形成する。
その後、ソース／ドレインをイオン注入すれば、ＭＩＳ
トランジスタが完成する。

【００２９】このようにして、高指数面を有するシリコ
ン基板１０１、ゲート絶縁膜としてハフニウム酸化膜１
０４、上部電極としてチタン窒化膜１０５を備えたＭＩ
Ｓトランジスタが構成される。なお実施の形態として、
ハフニウム酸化膜を例に挙げたが、ジルコニウム酸化膜
（ＺｒＯ₂）、アルミニウム酸化膜（Ａｌ₂Ｏ₃）、タン
タル酸化膜（Ｔａ₂Ｏ₅）、チタン酸化膜（ＴｉＯ₂）な
どの、金属酸化膜に対しても適用できる。

【００３０】本発明では、半導体基板に高指数面を有す
るシリコン基板を使用しているので、ＣＶＤの堆積核形
成は高指数面シリコン基板上のステップで生じるため、
優れた表面平坦を得ることができる。表面の平坦性が高
いため、得られるキャパシター特性のばらつきは少な
く、かつリーク電流も少ない。さらに欠陥となりうるウ
イークスポットも少ないので、信頼性も向上できる。

【００３１】また、従来の低指数面基板を用いたＣＶＤ
法では原料ガスの利用効率が悪く、つまり原料の大部分
が成膜に寄与せずに排気されてしまい、トータルコスト
が高いという問題があったが、本発明ではダングリング
ボンドの多い高指数面基板を使用しているので、原料ガ
スの分解効率は高いため原料コストを低減できる。さら
には堆積速度も速いのでスループットの向上にも寄与で
きる。

【００３２】

【発明の効果】本発明の半導体装置は高指数基板を半導
体基板として用いているために、ＣＶＤ堆積における堆
積核形成位置を表面ステップ位置に誘導することがで
き、平坦性に優れた金属酸化膜を形成することができ
る。堆積膜の平坦性が良好であれば、キャパシタンス容
量の面内ばらつきが小さく、均一な特性を得ることがで
きる。さらに堆積膜の膜厚が均一であれば、薄膜部分で
の電界集中が起こりにくく、リーク電流が少なく、かつ
信頼性も向上することができる。本発明の半導体装置の
製造方法によれば、高指数基板上に金属酸化膜を形成す
る際に、高真空中でＣＶＤ堆積させるために、基板上に
付着した原料ガスの表面拡散を促進することができ、表
面ステップ位置まで十分に拡散させることができる。

【図面の簡単な説明】

【図１】本発明の実施の形態に係る半導体装置の製造方
法を示す工程断面図

【図２】（ａ）面方位（１００）面のシリコン基板をあ
らわす図 （ｂ）面方位（４１１）面をあらわす図

【図３】面方位（４１１）面のシリコン基板表面の原子
構造を示す図

【符号の説明】

１０１ シリコン基板 １０２ フィールド酸化膜 １０３ 自然酸化膜 １０４ ハフニウム酸化膜 １０５ チタン窒化膜 １０６ ダングリングボンド １０７ ステップ １０８ テラス

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F058 BC03 BE03 BF04 BF27 BF29 BH04 5F140 AA01 AA02 AA24 AC33 BA01 BA20 BD11 BD12 BE01 BE02 BE03 BE10 BE16 BE17 BE19 BF01 BF10 BG28 BG30 BK22 CB01 CB04

Claims (4)

【特許請求の範囲】
1. 【請求項１】 高指数面の面方位を主面とする単結晶の
   基板上に、高誘電体金属酸化膜からなるゲート絶縁膜が
   形成されたＭＩＳ型トランジスタを備えていることを特
   徴とする半導体装置。
2. 【請求項２】 前記面方位は、（３１１）、（４１
   １）、（５１１）のいずれか１つであることを特徴とす
   る請求項１に記載の半導体装置。
3. 【請求項３】 前記高誘電体金属酸化膜は、ハフニウ
   ム、ジルコニウム、アルミニウムのいずれか１つを含む
   酸化膜であることを特徴とする請求項１に記載の半導体
   装置。
4. 【請求項４】 高指数面方位を主面とする単結晶の基板
   に対し、前記基板の表面にある汚染物質及び自然酸化膜
   を除去して清浄な表面を得る工程と、前記基板上に有機
   金属ガスと酸素ガスとを供給して高誘電体金属酸化膜を
   形成する工程と、前記高誘電体金属酸化膜を加熱する工
   程と、前記高誘電体金属酸化膜上に電極を堆積する工程
   とを備えた半導体装置の製造方法。