JPH06350083A

JPH06350083A - セラミックス封止型半導体装置

Info

Publication number: JPH06350083A
Application number: JP5140295A
Authority: JP
Inventors: Shinichi Yoshioka; 真一吉岡; Kenichi Kuroda; 謙一黒田; Toshiaki Ono; 俊昭小野; Mitsuhiro Nakamura; 充宏中村; Sumio Matsuda; 純夫松田; Takashi Tamura; 高志田村; Tomoji Kuboyama; 智司久保山
Original assignee: National Space Development Agency of Japan; Hitachi Ltd
Current assignee: National Space Development Agency of Japan; Hitachi Ltd
Priority date: 1993-06-11
Filing date: 1993-06-11
Publication date: 1994-12-22

Abstract

(57)【要約】【目的】セラミック封止型半導体装置のトータルドー
ズ耐性を高める。【構成】半導体領域１４の主面の非活性領域上に素子
分離絶縁膜１５が形成され、この素子分離絶縁膜１５で
互いに絶縁分離された前記半導体領域１４の主面の第１
活性領域に第１ＭＩＳＦＥＴＱｎ１、第２活性領域に第
２ＭＩＳＦＥＴＱｎ２の夫々が構成され、前記素子分離
絶縁膜１５上に配線層１７Ａ又は２１或は２３を介在し
て絶縁膜２０又は２２或は２４が形成された半導体ペレ
ット５をセラミックパッケージ１で封止したセラミック
封止型半導体装置であって、前記絶縁膜に窒化珪素膜２
４Ｂを包含する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、セラミックス封止型半
導体装置に関し、特に、耐放射線性が要求される環境で
使用されるセラミックス封止型半導体装置に適用して有
効な技術に関するものである。

【０００２】

【従来の技術】宇宙機器、原子力機器等の電子部品とし
て使用される半導体装置は、論理回路システム、記憶回
路システム或はそれらの混合回路システムが塔載された
半導体ペレット(半導体集積回路装置)をセラミックスパ
ッケージで気密封止する所謂セラミックス封止型で構成
される。この種のセラミックス封止型半導体装置は例え
ばＰＧＡ(Ｐin Ｇrid Ａrray）型のセラミックスパッケ
ージで構成される。

【０００３】前記セラミックス封止型半導体装置は、ベ
ース基板のペレット塔載面上に半導体ペレットを塔載
し、この半導体ペレットをベース基板及び封止用キャッ
プで形成されるキャビティ内に気密封止する。

【０００４】前記ベース基板は、例えばアルミナで形成
され、多層配線構造で構成される。このベース基板のペ
レット塔載面側には複数の電極が配列され、ペレット塔
載面と対向する裏面側には複数のリードピンが配列され
る。

【０００５】前記半導体ペレットは、例えば単結晶珪素
からなる半導体基板を主体にして構成される。半導体基
板の主面には、前述の回路システムを構成する半導体素
子として例えばＭＯＳＦＥＴ（Ｍetal Ｏxide Ｓemicon
ductor Ｆield Ｅffect Ｔransistor)が構成される。Ｍ
ＯＳＦＥＴは半導体基板の主面の活性領域に構成され
る。活性領域は、半導体基板の主面の非活性領域上に形
成された素子分離絶縁膜(フィールド絶縁膜)で周囲を囲
まれ、他の活性領域と互いに分離される。素子分離絶縁
膜は、例えば半導体基板の主面の非活性領域上を周知の
選択酸化法で酸化して形成した酸化珪素膜で形成され
る。半導体ペレットの主面上には層間絶縁膜を介在して
ＭＯＳＦＥＴに電気的に接続される配線層が形成され
る。この配線層は単層配線構造又は多層配線構造で構成
される。

【０００６】前記半導体ペレットの素子形成面側には複
数の外部端子(ボンディングパッド)が配列される。この
外部端子は、ボンディングワイヤを介してベース基板の
電極に電気的に接続される。つまり、半導体ペレットの
外部端子は、ボンディングワイヤ、ベース基板の電極及
び多層配線構造の配線を介してリードピンに電気的に接
続される。

【０００７】このように構成されるセラミックス封止型
半導体装置は、他の分野と全く異なる厳しい放射線環境
で使用されるため、放射線に対する耐性(耐放射線性)の
強化が必要である。耐放射線性は、照射された放射線の
総量で特性劣化が決定されるトータルドーズ耐性と、単
一の高エネルギー粒子の照射によって引き起こされる事
象に対するシングルイベント耐性とに大別される。

【０００８】

【発明が解決しようとする課題】本発明者は、前述の厳
しい放射線環境で使用されるセラミックス封止型半導体
装置について、トータルドーズ耐性に関する以下の問題
点を見出した。

【０００９】前記セラミックス封止型半導体装置におい
て、半導体ペレットには、例えば半導体基板をチャネル
形成領域、素子分離絶縁膜をゲート絶縁膜、素子分離絶
縁膜上の配線をゲート電極、一方のＭＯＳＦＥＴのソー
ス領域をソース領域、他方のＭＯＳＦＥＴのドレイン領
域をドレイン領域とする寄生ＭＯＳＦＥＴを構成する構
造が多々含まれている。この寄生ＭＯＳＦＥＴのしきい
値電圧（スレッシュホルド電圧：Ｖth）は、素子分離絶
縁膜の下に寄生ＭＯＳＦＥＴが形成される基板又はウエ
ル領域と同一導電型で形成され、かつそれに比べて高い
不純物濃度に設定された半導体領域（チャネルストッパ
領域）を設けることにより、例えば２０〔Ｖ〕以上に設
定される。

【００１０】しかしながら、外部からセラミックスパッ
ケージを透過してキャビティ内に侵入した放射線(特に
γ線)が半導体ペレットに照射されると、その電離作用
によって素子分離絶縁膜中に電子正孔対が生成される。
素子分離絶縁膜中では電子の移動度が正孔に比べて数桁
大きく、電子は再結合する確率が高いので、結果的に素
子分離絶縁膜には正電荷が蓄積される。このため、ＮＭ
ＯＳ間に形成される寄生ＭＯＳＦＥＴのしきい値電圧が
例えば２〜５〔Ｖ〕程度に低下し、ＭＯＳＦＥＴ間に流
れるリーク電流が増大し、ＭＯＳＦＥＴ等の素子の破損
に至るという問題があった。

【００１１】本発明の目的は、寄生ＭＯＳＦＥＴによる
リーク電流を防止し、セラミックス封止型半導体装置の
信頼性を高めることが可能な技術を提供することにあ
る。

【００１２】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。

【００１３】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。

【００１４】（１）半導体領域の主面の非活性領域上に
素子分離絶縁膜が形成され、この素子分離絶縁膜で互い
に絶縁分離された前記半導体領域の主面の第１活性領域
に第１ＭＩＳＦＥＴ、第２活性領域に第２ＭＩＳＦＥＴ
の夫々が構成され、前記素子分離絶縁膜上に配線層を介
在して絶縁膜が形成された半導体ペレットをセラミック
スパッケージで封止したセラミックス封止型半導体装置
であって、前記絶縁膜に窒化珪素膜を包含する。

【００１５】（２）前記絶縁膜を、酸化珪素膜、窒化珪
素膜の夫々を順次積層した積層膜で形成する。

【００１６】（３）前記窒化珪素膜を、０．６μｍ乃至
２．０μｍの膜厚で形成する。

【００１７】（４）前記第１ＭＩＳＦＥＴ、第２ＭＩＳ
ＦＥＴの夫々を、半導体基板の主面上にこの半導体基板
の不純物濃度に比ベて低濃度のエピタキシャル層が形成
されたエピタキシャル基板の主面に構成する。

【００１８】

【作用】上述した手段（１）によれば、窒化珪素膜に含
まれる水素が半導体基板又はウエル領域と素子分離絶縁
膜との界面に影響して負の界面準位を形成し、ＭＩＳＦ
ＥＴ間の半導体基板又はウエル領域をチャネル形成領
域、素子分離絶縁膜をゲート絶縁膜、配線層をゲート電
極、第１ＭＩＳＦＥＴのソース領域又はドレイン領域を
ソース領域又はドレイン領域、第２ＭＩＳＦＥＴのドレ
イン領域又はソース領域をドレイン領域又はソース領域
とする寄生ＭＯＳＦＥＴのしきい値電圧（スレッシュホ
ルド電圧：Ｖth）を高めることができるので、放射線
(特にγ線)の照射によって素子分離絶縁膜中に生成され
た正電荷で寄生ＭＯＳＦＥＴのしきい値電圧が低下する
のを抑制できる。この結果、ＭＩＳＦＥＴ間に流れるリ
ーク電流を低減できるので、セラミックス封止型半導体
装置の信頼性を高めることができる。

【００１９】また、半導体ペレットに絶縁膜として窒化
珪素膜を形成し、それをセラミック封止するだけで前述
の効果が容易に得られるので、一般民生品の半導体ペレ
ットを耐放射線性が要求される環境で使用可能なように
容易に改善できる。この結果、半導体ペレットの回路、
レイアウト等を再設計する必要がなくなるので、耐放射
線性が要求されるセラミックス封止型半導体装置の製造
コストを低減できる。

【００２０】上述した手段（２）によれば、酸化珪素膜
は窒化珪素膜に比べて誘電率が低いので、下層の配線層
上に直に窒化珪素膜を形成した場合に比べて配線容量を
低減でき、セラミックス封止型半導体装置の動作速度の
高速化を図ることができる。

【００２１】上述した手段（３）によれば、半導体ペレ
ットをセラミックスパッケージで封止する際、封止温度
に起因する窒化珪素膜の亀裂を防止できるので、セラミ
ックス封止型半導体装置の信頼性を高めることができ
る。

【００２２】また、ミルスペックのＳグレードに相当す
るトータルドーズ耐性を達成することができるので、セ
ラミックス封止型半導体装置の放射線に対する信頼性を
高めることができる。

【００２３】上述した手段（４）によれば、エピタキシ
ャル基板は、通常のバルク基板に比べてラッチアップ耐
性が強化されるので、第１ＭＩＳＦＥＴ、第２ＭＩＳＦ
ＥＴの夫々が相補型ＭＩＳＦＥＴで構成される場合、高
エネルギ粒子の入射に起因したサイリスタ構造の起動を
抑制できる。

【００２４】以下、本発明の構成について、セラミック
ス封止型半導体装置に本発明を適用した実施例とともに
説明する。なお、実施例を説明するための全図におい
て、同一機能を有するものは同一符号を付け、その繰り
返しの説明は省略する。

【００２５】

【実施例】（実施例１）本発明の実施例１であるセラミ
ックス封止型半導体装置の概略構成を図１（断面図）に
示す。

【００２６】図１に示すように、セラミックス封止型半
導体装置はＰＧＡ（Ｐin Ｇrid Ａrray)型のセラミック
スパッケージ１で構成される。このセラミックス封止型
半導体装置は、ベース基板２のペレット塔載面上に接着
層４を介在して半導体ペレット(半導体集積回路装置)５
を塔載し、この半導体ペレット５を封止用キャップ７で
封止する。

【００２７】前記ベース基板２は、例えばアルミナで形
成され、図示しないが多層配線構造で構成される。ベー
ス基板２のペレット塔載面上には複数の電極が配列さ
れ、ペレット塔載面と対向する裏面には複数のリードピ
ン３が配列される。この電極、リードピン３の夫々は、
前記多層配線構造の配線を介して電気的に接続される。

【００２８】前記半導体ペレット５は、ベース基板２の
ペレット塔載面上に接着層４で接着固定される。半導体
ペレット５は、その素子形成面に論理回路システム、記
憶回路システム或はそれらの混合回路システムが塔載さ
れる。半導体ペレット５の素子形成面側には複数の外部
端子(ボンディングパッド)が配列される。この外部端子
はボンディングワイヤ６を介してベース基板２の電極に
電気的に接続される。つまり、半導体ペレット５の外部
端子は、ベース基板の電極及び配線を介してリードピン
３に電気的に接続される。接着層４は例えばＡｕ膜で形
成され、ボンディングワイヤは例えばＡｌワイヤで形成
される。

【００２９】前記ベース基板２の封止領域には封止リン
グ８が固定される。この封止リング８には封止材９を介
在して封止用キャップ７が固定される。封止用キャップ
７は、ベース基板２とで半導体ペレット５を収納しかつ
気密封止するキャビティを構成する。つまり、セラミッ
クスパッケージ１は、ベース基板２及び封止用キャップ
７で形成されるキャビティ内に半導体ペレット５を気密
封止する。封止用キャップ７は例えばコバール合金(Ｃ
ｏ−Ｎｉ−Ｆｅ合金)で形成される。この封止用キャッ
プ７の表面(特に、封止部分)にはＮｉメッキ層、Ａｕメ
ッキ層の夫々が順次形成される。封止リング８は例えば
タングステンで形成される。この封止リング８の表面に
はＮｉメッキ層、Ａｕメッキ層の夫々が順次形成され
る。封止材９は例えばＡｕ−Ｓｎ合金で形成される。封
止用キャップ７は、組立プロセス中での封止工程におい
て、例えば３５０〔℃〕程度の熱処理炉を通すことによ
りベース基板２に固定される。

【００３０】前記ベース基板２及び封止用キャップ７で
形成され、封止リング８及び封止材９で気密封止される
キャビティ内には、組立プロセス中での封止工程で使用
されるガスが充填される。充填ガスとしては、例えば水
素ガスが混入された窒素ガスが使用される。

【００３１】次に、前記半導体ペレット５の具体的な構
造について、図２(要部断面図)及び図３(要部断面図)を
用いて簡単に説明する。なお、図２及び図３は、半導体
ペレットの回路システムを構成する相補型ＭＩＳＦＥＴ
(ＣＭＯＳ)を示す。

【００３２】図２及び図３に示すように、半導体ペレッ
ト５は、例えば、単結晶珪素からなるｐ型半導体基板１
１の主面上に気相化学成長法でp-型エピタキシャル層
（半導体層）１２が形成されたエピタキシャル基板１０
を主体にして構成される。

【００３３】前記p-型エピタキシャル層１２の主面の活
性領域には、ｎチャネルＭＩＳＦＥＴＱｎ１、ｎチャネ
ルＭＩＳＦＥＴＱｎ２、ｐチャネルＭＩＳＦＥＴＱｐの
夫々が構成される。活性領域は、p-型エピタキシャル層
１２の主面の非活性領域上に形成された素子分離絶縁膜
１５で周囲を囲まれ、他の活性領域と互いに分離され
る。素子分離絶縁膜１５は、例えばp-型エピタキシャル
層１２の主面の非活性領域上を周知の選択酸化法で酸化
して形成した酸化珪素膜で形成される。

【００３４】前記ｎチャネルＭＩＳＦＥＴＱｎ１及びｎ
チャネルＭＩＳＦＥＴＱｎ２が構成されるp-型エピタキ
シャル層１２の主面にはｐ型ウエル領域１４が形成され
る。また、前記ｐチャネルＭＩＳＦＥＴＱｐが構成され
るp-型エピタキシャル層１２の主面にはｎ型ウエル領域
１３が形成される。

【００３５】前記ｎチャネルＭＩＳＦＥＴＱｎ１は、素
子分離絶縁膜１５で周囲を囲まれた活性領域内において
ｐ型ウエル領域１４の主面に構成される。つまり、ｎチ
ャネルＭＩＳＦＥＴＱｎ１は、ｐ型ウエル領域(チャネ
ル形成領域)１４、ゲート絶縁膜１６、ゲート電極１７
Ａ、ソース領域及びドレイン領域である一対のn+型半導
体領域１８で構成される。

【００３６】前記ｎチャネルＭＩＳＦＥＴＱｎ２は、素
子分離絶縁膜１５で周囲を囲まれた活性領域内において
ｐ型ウエル領域１４の主面に構成される。つまり、ｎチ
ャネルＭＩＳＦＥＴＱｎ２は、ｐ型ウエル領域(チャネ
ル形成領域)１４、ゲート絶縁膜１６、ゲート電極１７
Ａ、ソース領域及びドレイン領域である一対のn+型半導
体領域１８で構成される。

【００３７】前記ｐ型ウエル領域１４内において、素子
分離絶縁膜１５の下には、ｐ型ウエル領域１４と同一導
電型で形成され、かつそれに比べて高い不純物濃度に設
定されたp+型半導体領域(チャネルストッパ領域)１５Ａ
が形成される。このp+型半導体領域１５Ａは、ｎチャネ
ルＭＩＳＦＥＴＱｎ１とｎチャネルＭＩＳＦＥＴＱｎ２
との間の寄生ＭＯＳＦＥＴのしきい値電圧を上げる為に
設けられている。

【００３８】前記ｐチャネルＭＩＳＦＥＴＱｐは、素子
分離絶縁膜１５で周囲を囲まれた活性領域内においてｎ
型ウエル領域１３の主面に構成される。つまり、ｐチャ
ネルＭＩＳＦＥＴＱｐは、ｎ型ウエル領域(チャネル形
成領域)１３、ゲート絶縁膜１６、ゲート電極１７Ａ、
ソース領域及びドレイン領域である一対のn+型半導体領
域１９で構成される。

【００３９】前記ゲート絶縁膜１６は、例えばp-型エピ
タキシャル層１２の主面の活性領域上を酸化して形成し
た酸化珪素膜で形成される。ゲート電極１７Ａは、ゲー
ト絶縁膜１６上に形成され、例えばＣＶＤ法で堆積した
多結晶珪素膜で形成される。この多結晶珪素膜には、そ
の堆積中又は堆積後に抵抗値を低減する不純物（例えば
ｎ型不純物）が導入される。

【００４０】前記ｎチャネルＭＩＳＦＥＴＱｎ１におい
て、ソース領域及びドレイン領域である一対のn+型半導
体領域１８の夫々には、層間絶縁膜２０に形成された接
続孔２０ａを通して第２層目の配線２１が電気的に接続
される。この一対のn+型半導体領域１８のうち、一方の
n+型半導体領域１８に接続される第２層目の配線２１に
は、層間絶縁膜２２に形成された接続孔２２ａを通して
第３層目の配線２３が電気的に接続される。

【００４１】前記ｎチャネルＭＩＳＦＥＴＱｎ２におい
て、ソース領域及びドレイン領域である一対のn+型半導
体領域１８の夫々には、層間絶縁膜２０に形成された接
続孔２０ａを通して第２層目の配線２１が電気的に接続
される。この一対のn+型半導体領域１８のうち、一方の
n+型半導体領域１８に接続される第２層目の配線２１に
は、層間絶縁膜２２に形成された接続孔２２ａを通して
第３層目の配線２３が電気的に接続される。

【００４２】前記ｐチャネルＭＩＳＦＥＴＱｐにおい
て、ソース領域及びドレイン領域である一対のp+型半導
体領域１９の夫々には、層間絶縁膜２０に形成された接
続孔２０ａを通して第２層目の配線２１が電気的に接続
される。この一対のp+型半導体領域１９のうち、一方の
p+型半導体領域１９に接続される第２層目の配線２１に
は、層間絶縁膜２２に形成された接続孔２２ａを通して
第３層目の配線２３が電気的に接続される。

【００４３】前記層間絶縁膜２０は、ｎチャネルＭＩＳ
ＦＥＴＱｎ１、Ｑｎ２、ｐチャネルＭＩＳＦＥＴＱｐの
夫々と第２層目の配線２１との絶縁分離を行い、例えば
ＣＶＤ法で堆積した酸化珪素膜で形成される。第２層目
の配線２１は、製造工程において第１層目金属配線形成
工程により形成され、例えばアルミニウム膜又はアルミ
ニウム合金膜で形成される。アルミニウム合金膜は、Ｃ
ｕ、又はＣｕ及びＳｉを添加したアルミニウム膜であ
る。層間絶縁膜２２は、第２層目の配線２１と第３層目
の配線２３との絶縁分離を行い、例えばＣＶＤ法で堆積
した酸化珪素膜で形成される。第３層目の配線２３は、
製造工程において第２層目金属配線形成工程により形成
され例えばアルミニウム膜又はアルミニウム合金膜で形
成される。

【００４４】前記ｎチャネルＭＩＳＦＥＴＱｎ１とＭＩ
ＳＦＥＴＱｎ２との間の素子分離絶縁膜１５上には例え
ば第１層目の配線１７Ｂが形成される。第１層目の配線
１７Ｂは、前述のゲート電極１７Ａと同一の製造工程で
形成され、多結晶珪素膜で形成される。ｎチャネルＭＩ
ＳＦＥＴＱｎ１とＱｎ２との間の領域には、これに限定
されないが、ｐ型ウエル領域１４をチャネル形成領域、
素子分離絶縁膜１５をゲート絶縁膜、第１層目の配線１
７Ｂをゲート電極、ｎチャネルＭＩＳＦＥＴＱｎ１のn+
型半導体領域１８をソース領域又はドレイン領域、ｎチ
ャネルＭＩＳＦＥＴＱｎ２のn+型半導体領域１８をドレ
イン領域又はソース領域とする寄生ＭＯＳＦＥＴの構成
が存在している。

【００４５】前記第３層目の配線２３上を含む層間絶縁
膜２２上の全面には最終保護膜２４が形成される。この
最終保護膜２４は例えば下層の酸化珪素膜２４Ａ、上層
の窒化珪素膜２４Ｂの夫々を順次堆積した２層構造で構
成される。上層の窒化珪素膜２４Ｂは例えばプラズマＣ
ＶＤ法で堆積される。下層の酸化珪素膜２４Ａは、例え
ばソースガスの主体としてテトラエソキシシラン(ＴＥ
ＯＳ)ガスが使用されるプラズマＣＶＤ法で堆積され
る。このプラズマＣＶＤ法は低温度で酸化珪素膜２４Ａ
を形成できる。下層の酸化珪素膜２４Ａは上層の窒化珪
素膜２４Ｂに比べて誘電率が低いので、第３層目の配線
２３上に窒化珪素膜２４Ｂを直に形成した場合に比べて
配線容量を低減でき、セラミックス封止型半導体装置の
動作速度の高速化を図ることができる。

【００４６】前記上層の窒化珪素膜２４Ｂは水素を多く
含んでいる。この窒化珪素膜２４Ｂ中の水素は、ｐ型ウ
エル領域１４と素子分離絶縁膜１５との界面に影響して
負の界面準位を形成し、ｎチャネルＭＩＳＦＥＴＱｎ１
とＱｎ２との間の寄生ＭＯＳＦＥＴのしきい値電圧(ス
レッシュホルド電圧：Ｖth)を高めることができる。こ
の窒化珪素膜２４Ｂ中に含まれる水素による作用は、外
部からセラミックスパッケージ１を透過してキャビティ
内に侵入した放射線(特にγ線)の照射によって素子分離
絶縁膜１５中に生成される正電荷による寄生ＭＯＳＦＥ
Ｔのしきい値電圧の低下を低減し、放射線の照射に起因
した寄生ＭＯＳＦＥＴのしきい値電圧の変動を抑制でき
る。この寄生ＭＯＳＦＥＴの放射線照射前後の利得特性
を図４（概念図）に示す。図４中、(Ａ)は放射線照射前
の利得特性を示し、(Ｂ)は窒化珪素膜２４Ｂが形成され
ていない場合の放射線照射後の利得特性を示し、(Ｃ)は
窒化珪素膜２４Ｂが形成されている場合の放射線照射後
の利得特性を示す。図４に示すように、窒化珪素膜２４
Ｂが形成されていない場合、寄生ＭＯＳＦＥＴのしきい
値電圧は、素子分離絶縁膜１５中に生成された正電荷に
よって負の方向(２)に変動する。窒化珪素膜２４Ｂが形
成されている場合、寄生ＭＯＳＦＥＴのしきい値電圧の
変動量は、素子分離絶縁膜１５中に生成された正電荷に
よって負の方向(２)に変動する量と、負の界面準位によ
って正の方向(１)に変動する量の差となる。つまり、窒
化珪素膜２４Ｂを形成することにより、放射線の照射に
起因した寄生ＭＯＳＦＥＴのしきい値電圧の低下を抑制
できるので、ｎチャネルＭＩＳＦＥＴＱｎ１とｎチャネ
ルＭＩＳＦＥＴＱｎ２との間(素子分離絶縁膜１５下)に
流れるリーク電流を低減でき、セラミックス封止型半導
体装置のトータルドーズ耐性を高めることができる。

【００４７】前記窒化珪素膜２４Ｂは０．６〔μｍ〕乃
至２．０〔μｍ〕の膜厚で形成される。この窒化珪素膜
２４Ｂの膜厚とトータルドーズ耐性との関係を図５に示
す。図５に示すように、窒化珪素膜２４Ｂの膜厚が増加
するにつれて耐性は強化される。窒化珪素膜２４Ｂの膜
厚が０．３〔μｍ〕までは急激に強化されるが、０．５
〔μｍ〕以上は飽和傾向になる。１０００Ｇｙ(Ｓｉ)は
ミルスペックのＳグレードに相当する耐性であり、０．
６〔μｍ〕の膜厚でＳグレードの耐性を実現できる。

【００４８】一方、窒化珪素膜２４Ｂは熱膨張係数が大
きので、厚い窒化珪素膜２４Ｂを形成すると、セラミッ
クス封止型半導体装置の組立プロセス中の封止工程にお
いてベース基板２の封止領域に封止用キャップ７を封止
する際の熱処理で窒化珪素膜２４Ｂに亀裂が発生する。
この窒化珪素膜２４Ｂの亀裂は酸化珪素膜２４Ａの亀裂
を誘発し、配線２３にまで及ぶ。この窒化珪素膜２４Ｂ
の膜厚と封止温度との関係を図６に示す。図６に示すよ
うに、封止温度が３５０〔℃〕の場合、窒化珪素膜２４
Ｂの膜厚が２．５〔μｍ〕になると亀裂が発生する。封
止温度が４００〔℃〕の場合、窒化珪素膜２４Ｂの膜厚
が２．５〔μｍ〕になると亀裂が発生する。封止温度が
４５０〔℃〕の場合、窒化珪素膜２４Ｂの膜厚が１．０
〔μｍ〕になると亀裂が発生する。

【００４９】これらの図５及び図６の結果から、本発明
者は、窒化珪素膜２４Ｂの膜厚が０．６〔μｍ〕以上で
あればミルスペックのＳグレードの耐性を実現でき、封
止温度が４００〔℃〕以下の条件で窒化珪素膜２４Ｂの
膜厚が２．０〔μｍ〕以下であれば亀裂の発生がないこ
とから、窒化珪素膜２４Ｂの膜厚を前述のように０．６
〔μｍ〕乃至２．０〔μｍ〕に設定すのが好ましい。

【００５０】なお、本実施例において、窒化珪素膜２４
Ｂの膜厚は、許容範囲を考慮して例えば１．２〔μｍ〕
に設定される。

【００５１】また、前記窒化珪素膜２４Ｂは最終保護膜
２４の一部として最上層に形成されているが、素子分離
絶縁膜１５上の絶縁膜に窒化珪素膜が包含されていれば
よいので、層間絶縁膜２０又は２２を窒化珪素膜で形成
してもよい。

【００５２】また、放射線の照射によってゲート絶縁膜
１６中に生成された正電荷でｎチャネルＭＩＳＦＥＴＱ
ｎ１、Ｑｎ２、ｐチャネルＭＩＳＦＥＴＱｐの夫々のし
きい値電圧は変動するが、この変動量は非常に小さいの
で無視できる。ゲート絶縁膜１６の膜厚は数〔ｎｍ〕と
小さいのに対し、素子分離絶縁膜１５の膜厚は５００〜
６００〔ｎｍ〕と厚い。このため、ゲート絶縁膜１６を
誘電体とするキャパシタの容量は大きくなるが、素子分
離絶縁膜１５を誘電体とするキャパシタの容量は小さ
い。つまり、一定の電荷に対する電圧変動はＶ＝Ｑ／Ｃ
により、ゲート絶縁膜１６の部分では電圧変動量が小さ
い。従って、しきい値変動は無視できる。

【００５３】前記エピタキシャル基板１０は、ｐ型半導
体基板１１の主面上にp-型エピタキシャル層１１が形成
される。ｐ型半導体基板１１は例えば０．０２〔Ω−ｃ
ｍ〕程度に設定された不純物濃度で形成される。p-型エ
ピタキシャル層１２は例えば１０〔Ω−ｃｍ〕程度に設
定された不純物濃度で形成される。このように、前記エ
ピタキシャル基板１０を用いることにより、基板の抵抗
を小さくできるので、ｎチャネルＭＩＳＦＥＴＱｎ１と
ｐチャネルＭＩＳＦＥＴＱｐとで寄生サイリスタ構造が
形成されるのを防止することができる。以下に、このラ
ッチアップについて説明する。

【００５４】外部から封止用キャップ７を透過してキャ
ビティ内に高エネルギー粒子が入射すると、そのエネル
ギーを失う過程で電子正孔対が発生する。この電子正孔
対が雑音電流となって前記サイリスタ構造を起動するト
リガとなる。この結果、ラッチアップが発生する。ラッ
チアップ耐性は、デバイスあたりの発生の断面積で表現
できる。エピタキシャル基板１０のラッチアップ耐性は
４×１０~³〔cm／device〕程度であり、通常のバルク基
板のラッチアップ耐性は２×１０~⁷〔cm／device〕以下
である。断面積が小さいことはラッチアップ耐性が強化
されていることを意味するので、エピタキシャル基板１
０を使用した場合、高エネルギー粒子の入射に起因する
サイリスタ構造の起動を抑制できる。つまり、エピタキ
シャル基板１０は、通常のバルク基板に比べてラッチア
ップ耐性が強化されるので、セラミックス封止型半導体
装置のシングルイベント耐性を高めることができる。

【００５５】このように構成されるセラミックス封止型
半導体装置は、トータルドーズ耐性及びシングルイベン
ト耐性が強化されるので、耐放射線性が要求される宇宙
機器、原子力機器、飛行機等の電子部品として使用する
ことができる。

【００５６】次に、前記セラミック封止型半導体装置の
組立方法を図７（組立プロセスフロー図）を用いて簡単
に説明する。

【００５７】まず、単結晶珪素からなるｐ半導体基板１
１の主面上にp-型エピタキシャル層１２が形成された半
導体ウエーハ(エピタキシャルウエーハ)を用意する。こ
の後、前記半導体ウエーハの主面に素子分離絶縁膜１
５、半導体素子（Ｑｎ１、Ｑｎ２、Ｑｐ）、層間絶縁膜
（２０、２２）、配線（１７Ａ、２１、２３）、最終保
護膜２４等を形成し、この半導体ウエーハの主面に、実
質的に同一の回路システムが塔載された半導体ペレット
形成領域を複数個行列状に形成する〈１０〉。

【００５８】次に、前記半導体ウエーハの主面に形成さ
れた半導体ペレット形成領域間をダイシングで切断し、
半導体ペレット５を形成する〈１１〉。

【００５９】次に、前記半導体ペレット５をベース基板
１のペレット塔載面上に接着層４を介在して固定する
〈１２〉。このベース基板２の封止領域には封止リング
８が既に固定されている。

【００６０】次に、前記半導体ペレット５の外部端子と
ベース基板２の電極とをボンディングワイヤ６で電気的
に接続する〈１３〉。

【００６１】次に、前記ベース基板２の封止リング８に
封止材９を介在して封止用キャップ７を固定し、ベース
基板１及び封止用キャップ７で形成されるキャビティ内
に前記半導体ペレット５を気密封止する〈１４〉。この
封止用キャップ７の封止は例えば３５０〔℃〕程度の封
止温度で行う。この封止工程において、封止材としてＡ
ｕ−Ｓｎろう材を使用することにより、４００〔℃〕以
下の温度で半導体ペレット５の最終保護膜２４である窒
化珪素膜２４Ｂの亀裂を発生させることなく半導体ペレ
ット５をセラミックパッケージ１で封止することができ
る。これにより、セラミック封止型半導体装置が実質的
に完成する〈１５〉。

【００６２】このように、本実施例によれば、以下の作
用効果が得られる。

【００６３】窒化珪素膜２４Ｂに含まれる水素がｐ型ウ
エル領域１４と素子分離絶縁膜１５との界面に影響して
負の界面準位を形成し、ｐ型ウエル領域１４をチャネル
形成領域、素子分離絶縁膜１５をゲート絶縁膜、第１層
目の配線１７Ｂをゲート電極、ｎチャネルＭＩＳＦＥＴ
Ｑｎ１のn+型半導体領域１８をソース領域又はドレイン
領域、ｎチャネルＭＩＳＦＥＴＱｎ２のn+型半導体領域
１８をドレイン領域又はソース領域とする寄生ＭＯＳＦ
ＥＴのしきい値電圧（スレッシュホルド電圧：Ｖth）を
高めることができるので、外部からセラミックパッケー
ジ１を透過してキャビティ内に侵入した放射線(特にγ
線)の照射によって素子分離絶縁膜１５中に生成された
正電荷で寄生ＭＯＳＦＥＴのしきい値電圧が低下するの
を抑制できる。この結果、ｎチャネルＭＩＳＦＥＴＱｎ
１とｎチャネルＭＩＳＦＥＴＱｎ２との間に流れるリー
ク電流を低減できるので、セラミック封止型半導体装置
のトータルドーズ耐性を高めることができる。

【００６４】また、半導体ペレット５に絶縁膜として窒
化珪素膜２４Ｂを形成し、この半導体ペレット５をセラ
ミックスパッケージ１で封止するだけで前述の効果が容
易に得られるので、一般民生品の半導体ペレットを耐放
射線性が要求される環境で使用可能なように容易に改良
できる。この結果、半導体ペレットの回路、レイアウト
等を再設計する必要がなくなるので、耐放射線性が要求
されるセラミック封止型半導体装置の製造コストを低減
できる。

【００６５】また、酸化珪素膜２４Ａは、窒化珪素膜２
４Ｂに比べて誘電率が小さいので、配線２３上に直に窒
化珪素膜２４Ｂを形成した場合に比べて配線容量を低減
でき、セラミック封止型半導体装置の動作速度の高速化
を図ることができる。

【００６６】また、半導体ペレット５をセラミックパッ
ケージ１で封止する際、封止温度に起因する窒化珪素膜
２４Ｂの亀裂を防止できるので、セラミック封止型半導
体装置の信頼性を高めることができる。

【００６７】また、ミルスペックのＳグレードに相当す
るトータルドーズ耐性を強化できるので、放射線に対す
るセラミック封止型半導体装置の信頼性を高めることが
できる。

【００６８】また、エピタキシャル基板１０は、通常の
バルク基板に比べてラッチアップ耐性が強化されるの
で、セラミック封止型半導体装置のシングルイベント耐
性を高めることができる。

【００６９】（実施例２）本発明の実施例２であるセラ
ミック封止型半導体装置に塔載される半導体ペレットの
概略構成を図８(要部断面図)に示す。

【００７０】図８に示すように、セラミック封止型半導
体装置に塔載される半導体ペレット５は、ｎチャネルＭ
ＩＳＦＥＴＱｎ１とＱｎ２との間の領域に、ｐ型ウエル
領域１４をチャネル形成領域、素子分離絶縁膜１５及び
層間絶縁膜２０をゲート絶縁膜、第２層目の配線２１を
ゲート電極、ｎチャネルＭＩＳＦＥＴＱｎ１のn+型半導
体領域１８をソース領域又はドレイン領域、ｎチャネル
ＭＩＳＦＥＴＱｎ２のn+型半導体領域１８をドレイン領
域又はソース領域とする寄生ＭＯＳＦＥＴの構成が存在
する。この場合においても、放射線(特にγ線)の照射に
起因する寄生ＭＯＳＦＥＴのしきい値電圧の低下を窒化
珪素膜２４Ｂ中に含まれる水素の作用で抑制できるの
で、前述の実施例１と同様の効果が得られる。

【００７１】（実施例３）本発明の実施例３であるセラ
ミック封止型半導体装置に塔載される半導体ペレットの
概略構成を図９(要部断面図)に示す。

【００７２】図８に示すように、セラミック封止型半導
体装置に塔載される半導体ペレット５は、ｎチャネルＭ
ＩＳＦＥＴＱｎ１とＱｎ２との間の領域に、ｐ型ウエル
領域１４をチャネル形成領域、素子分離絶縁膜１５、層
間絶縁膜２０及び２２をゲート絶縁膜、第３層目の配線
２３をゲート電極、ｎチャネルＭＩＳＦＥＴＱｎ１のn+
型半導体領域１８をソース領域又はドレイン領域、ｎチ
ャネルＭＩＳＦＥＴＱｎ２のn+型半導体領域１８をドレ
イン領域又はソース領域とする寄生ＭＯＳＦＥＴの構成
が存在する。この場合においても、放射線(特にγ線)の
照射に起因する寄生ＭＯＳＦＥＴのしきい値電圧の低下
を窒化珪素膜２４Ｂ中に含まれる水素の作用で抑制でき
るので、前述の実施例１と同様の効果が得られる。

【００７３】以上、本発明者によってなされた発明を、
前記実施例に基づき具体的に説明したが、本発明は、前
記実施例に限定されるものではなく、その要旨を逸脱し
ない範囲において種々変更可能であることは勿論であ
る。

【００７４】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。

【００７５】セラミック封止型半導体装置のトータルド
ーズ耐性を高めることができる。

【００７６】セラミック封止型半導体装置の製造コスト
を低減できる。

【００７７】セラミック封止型半導体装置の動作速度の
高速化を図ることができる。

【００７８】セラミック封止型半導体装置の信頼性を高
めることができる。

【００７９】セラミック封止型半導体装置の放射線に対
する信頼性を高めることができる。

【００８０】セラミック封止型半導体装置のシングルイ
ベント耐性を高めることができる。

【図面の簡単な説明】

【図１】本発明の実施例１であるセラミック封止型半
導体装置の概略構成を示す断面図。

【図２】前記セラミック封止型半導体装置に塔載され
る半導体ペレットの要部断面図。

【図３】前記セラミック封止型半導体装置に塔載され
る半導体ペレットの要部断面図。

【図４】寄生ＭＯＳＦＥＴの放射線照射前後の利得特
性を示す概念図。

【図５】窒化珪素膜の膜厚とトータルドーズ耐性との
関係を示す図。

【図６】窒化珪素膜の膜厚と封止温度との関係を示す
図。

【図７】前記セラミック封止型半導体装置の組立プロ
セスを説明するための組立プロセスフロー図。

【図８】本発明の実施例２であるセラミック封止型半
導体装置に塔載される半導体ペレットの要部断面図。

【図９】本発明の実施例３であるセラミック封止型半
導体装置に塔載される半導体ペレットの要部断面図。

【符号の説明】

１…セラミックパッケージ、２…ベース基板、３…リー
ドピン、４…接着層、５…半導体ペレット(半導体集積
回路装置)、６…ボンディングワイヤ、７…封止用キャ
ップ、８…封止リング、９…封止材、１０…エピタキシ
ャル基板、１１…ｐ型半導体基板、１２…ｐ型エピタキ
シャル層、１３…ｎ型ウエル領域、１４…ｐ型ウエル領
域、１５…素子分離絶縁膜、１６…ゲート絶縁膜、１７
Ａ…ゲート電極、１７Ｂ…第１層目の配線、１８…n+型
半導体領域、１９…p+型半導体領域、２０…層間絶縁
膜、２１…第２層目の配線、２２…層間絶縁膜、２３…
第３層目の配線、２４…最終保護膜、２４Ａ…酸化珪素
膜、２４Ｂ…窒化珪素膜。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁵ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０１Ｌ 27/08 ３３１Ｚ 9170−4Ｍ 21/336 (72)発明者小野俊昭東京都小平市上水本町５丁目20番１号株式会社日立製作所半導体事業部内 (72)発明者中村充宏東京都小平市上水本町５丁目20番１号株式会社日立製作所半導体事業部内 (72)発明者松田純夫茨城県つくば市千現二丁目１番地の１宇宙開発事業団筑波宇宙センター内 (72)発明者田村高志茨城県つくば市千現二丁目１番地の１宇宙開発事業団筑波宇宙センター内 (72)発明者久保山智司茨城県つくば市千現二丁目１番地の１宇宙開発事業団筑波宇宙センター内

Claims

【特許請求の範囲】

【請求項１】半導体領域の主面の非活性領域上に素子
分離絶縁膜が形成され、この素子分離絶縁膜で互いに絶
縁分離された前記半導体領域の主面の第１活性領域に第
１ＭＩＳＦＥＴ、第２活性領域に第２ＭＩＳＦＥＴの夫
々が構成され、前記素子分離絶縁膜上に配線層を介在し
て絶縁膜が形成された半導体ペレットをセラミックスパ
ッケージで封止したセラミックス封止型半導体装置であ
って、前記絶縁膜に窒化珪素膜が包含されていることを
特徴とするセラミックス封止型半導体装置。
【請求項２】前記絶縁膜は最終保護膜であることを特
徴とする請求項１に記載のセラミックス封止型半導体装
置。
【請求項３】前記絶縁膜は、酸化珪素膜、窒化珪素膜
の夫々を順次積層した積層膜で形成されていることを特
徴とする請求項１又は請求項２に記載のセラミックス封
止型半導体装置。
【請求項４】前記窒化珪素膜は、０．６μｍ乃至２．
０μｍの膜厚で形成されていることを特徴とする請求項
１乃至請求項３のうちいずれか１項に記載のセラミック
ス封止型半導体装置。
【請求項５】前記第１ＭＩＳＦＥＴ、第２ＭＩＳＦＥ
Ｔの夫々は、半導体基板の主面上にこの半導体基板の不
純物濃度に比ベて低濃度のエピタキシャル層が形成され
たエピタキシャル基板の主面に構成されていることを特
徴とする請求項１乃至請求項４のうちいずれか１項に記
載のセラミックス封止型半導体装置。
【請求項６】前記セラミックス封止型半導体装置は、
宇宙機器、原子力機器、飛行機等に使用されることを特
徴とする請求項１乃至請求項５のうちいずれか１項に記
載のセラミックス封止型半導体装置。