DE4140180C2 - Verfahren zur Herstellung einer Halbleitereinrichtung - Google Patents

Verfahren zur Herstellung einer Halbleitereinrichtung

Info

Publication number
DE4140180C2
DE4140180C2 DE4140180A DE4140180A DE4140180C2 DE 4140180 C2 DE4140180 C2 DE 4140180C2 DE 4140180 A DE4140180 A DE 4140180A DE 4140180 A DE4140180 A DE 4140180A DE 4140180 C2 DE4140180 C2 DE 4140180C2
Authority
DE
Germany
Prior art keywords
cover
line pattern
covering
semiconductor substrate
nitrogen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE4140180A
Other languages
English (en)
Other versions
DE4140180A1 (de
Inventor
Yoriko Ii
Masazumi Matsuura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE4140180A1 publication Critical patent/DE4140180A1/de
Application granted granted Critical
Publication of DE4140180C2 publication Critical patent/DE4140180C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819Smoothing of the dielectric
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226Via connections in a multilevel interconnection structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

Die vorliegende Erfindung bezieht sich auf ein Verfahren zur Herstellung einer Halbleitereinrichtung.
Die Fig. 12A und 12B sind schematische Querschnitts­ darstellungen, die einen repräsentativen dynamischen Speicher mit wahlfreiem Zugriff (DRAM) zeigen, der in bezug auf die Erfindung von Interesse ist. Fig. 12A zeigt einen Teil der peripheren Schaltung des DRAM und Fig. 12B einen Teil des Speicherzellgebietes. Wie die Fig. 12A und 12B zeigen, ist auf einer Oberfläche eines Halbleitersubstrates 21 ein Isola­ torgebiet 22 zur Isolation gebildet. Ein Störstellendiffusionsgebiet 23, wie Source/Drain eines Feldeffekttransistors, ist in einem durch das Isolatorgebiet 22 umgebenen Abschnitt gebildet. Wortleitungen 24 aus Polysilizium sind auf der Oberfläche des Halbleitersubstrates 21 mit einer dazwischen gelegten Gateisolierschicht 25 gebildet. Die Wortleitungen 24 sind durch Niederdruck-CVD (chemische Gasphasenabscheidung) unter Verwendung von SiH₄ gebildet. Die Wortleitungen 24 sind mit einem ersten Zwischenschichtisolierfilm 26, der darauf gebildet ist, und einer Seitenwandisolierschicht 26a, die auf dessen Seitenwänden gebildet ist, bedeckt. Diese Isolierschichten (26, 26a) sind durch Niederdruck-CVD unter Nutzung von SiH₄ und N₂O bei hoher Temperatur von 800-900°C gebildet.
Eine aus Polysilizium gebildete untere Kondensatorelektrode 27 ist mit dem Störstellendiffusionsgebiet 23 verbunden. Die untere Kondensatorelektrode 27 ist mit einer dielektrischen Kondensatorschicht 28 bedeckt, die durch eine obere Kondensa­ torelektrode 29 bedeckt ist.
Die obere Kondensatorelektrode 29 ist mit einem zweiten Zwischenschichtisolierfilm 30 bedeckt. Wenn die Polysilizium- Kondensatorelektroden (27, 29) durch Niederduruck-CVD gebildet werden, kann PH₃-Gas hinzugefügt werden, um Phosphor einzu­ dotieren.
Bitleitungen 32, die auf dem zweiten Zwischenschichtisolierfilm 30 gebildet sind, sind durch ein Kontaktloch 31 mit dem Störstellendiffusionsgebiet 23 verbunden. Die Bitleitungen 32 sind aus einer Legierung von Wolfram und Silizium durch Niederdruck-CVD oder Sputtern gebildet. Die Bitleitungen 32 sind mit einem dritten Zwischenschichtisolierfilm 33 bedeckt.
Eine erste Aluminiumlegierungs-Verbindung 34 ist auf dem dritten Zwischenschichtisolierfilm 33 mit einem dazwischen angeordnetem Barrieremetall 34a gebildet. Die erste Aluminiumlegierungs-Verbindung 34 ist durch ein Kontaktloch 38 mit einem der Störstellendiffusionsgebiete 23 verbunden. Das Barrieremetall 34a wird durch Sputtern von TiN, TiW o.a. gebildet. Die erste Aluminiumlegierungs-Verbindung 34 wird durch Sputtern einer Silizium oder Kupfer enthaltenden Aluminiumlegierung gebildet. Die erste Aluminiumlegierungs- Verbindung 34 ist mit einem vierten Zwischenschichtisolierfilm 35 bedeckt.
Weiterhin ist eine zweite Aluminiumlegierungs-Verbindung 36 auf dem vierten Zwischenschichtisolierfilm 35 mit einem dazwischen gelegten Barrieremetall 36a gebildet. Die zweite Aluminium­ legierungs-Verbindung 36 ist durch ein Kontaktloch 39 mit der ersten Aluminiumlegierungs-Verbindung 34 verbunden. Die zweite Aluminiumlegierungs-Verbindung 36 ist mit einer Passivierungs­ schicht 37 aus Siliziumnitrid bedeckt. Die Passivierungsschicht 37 wird im Plasma unter Verwendung von SiH₄ und NH₃ gebildet.
Fig. 13 ist eine Querschnittsdarstellung einer Halbleiterein­ richtung, die die Stufe der Bildung einer schadhaften Öffnung zeigt, wie sie beim Schritt der Bildung eines Zwischenschichtisolierfilmes zu beobachten ist.
Wie Fig. 13 zeigt, wird eine erste Siliziumoxidschicht 3 auf einem Halbleitersubstrat 1 unter Einsatz der plasmachemischen Gasphasenabscheidung so gebildet, daß ein erstes Leitungsmuster 2 bedeckt ist. Eine Lösung von Polysilanol mit der in Fig. 2 gezeigten chemischen Strukturformel (gelöst in Methanol, Isopropylalkohol o. ä.) wird auf die erste Siliziumoxidschicht 3 aufgeschleudert. Die erhaltene Schicht wird dann einer thermi­ schen Behandlung bei 150 bis 450°C ausgesetzt, um das Lösungsmittel zu verflüchtigen, wodurch eine Bedeckung 4 gebildet wird. Das Aufschleudern der Polysilanollösung auf die erste Siliziumoxidschicht 3 wird durchgeführt, um die Oberfläche der ersten Siliziumoxidschicht 3 einzuebnen.
Der Härtungsprozeß der Bedeckung 4 wird wie folgt ausgeführt. Das Halbleitersubstrat wird in eine Vakuumkammer gebracht. Sauerstoffgas wird mit einer Durchflußgeschwindigkeit von 4500 Standard-cm³/min in die Vakuumkammer eingeleitet. Der Druck in der Vakuumkammer wird auf 200 Pa (1,5 Torr) festgelegt. Hochfrequenz­ spannung mit 13.65 MHz wird an die Elektrode mit einer Aus­ gangsleistung von 800 W angelegt, wodurch ein Sauerstoffplasma in der Vakuumkammer erzeugt wird. Das Halbleitersubstrat 1 wird diesem Sauerstoffplasma für 10 Minuten ausgesetzt, so daß die Bedeckung 4 einer Plasmabearbeitung unterzogen wird. Die Plasmabearbeitung bewirkt eine Härtung der Bedeckung 4, das heißt die Herausbildung einer dreidimensionalen Gestalt der Bedeckung, wie in Fig. 3 gezeigt. Die sich ergebende Schicht wird weiter einer Wärmebehandlung bei einer Temperatur von 450°C für 15 Minuten in einer Stickstoffatmosphäre zur Ausfüh­ rung einer weiteren Härtungsreaktion ausgesetzt.
Wie wiederum Fig. 13 zeigt, wird eine zweite Plasmaoxidschicht 6 auf der Bedeckung 4 gebildet. Damit ist ein Zwischenschicht­ isolierfilm 100 gebildet, der die erste Plasmaoxidschicht 3, die Bedeckung 4 und die zweite Plasmaoxidschicht 6 einschließt. Ein Viahole (Öffnung) 101 zum Freilegen eines Teils der Ober­ fläche des ersten Leitungsmuster 2 wird im Zwischenschichtiso­ lierfilm 100 gebildet. Ein zweites Leitungsmuster 7, das mit dem ersten Leitungsmuster 2 verbunden ist, wird durch Sputtern im Viahole 101 gebildet.
Bei der Bildung des Zwischenschichtisolierfilmes nach dem vorangehend beschriebenen Verfahren schreitet die Ver­ netzungsreaktion des Polysilanols nicht hinreichend voran, und damit verbleibt innerhalb der Bedeckung eine große Anzahl freier Hydroxylgruppen, wie Fig. 3 zeigt. Dies hat den Nach­ teil zur Folge, daß die Bedeckung 4 eine erhebliche Menge von Feuchtigkeit enthält. Wenn der Feuchtigkeitsgehalt der Bedeckung 4 hoch ist, dringt die in der Bedeckung 4 enthaltene Feuchtigkeit beim Bilden (Vergraben) des zweiten Leitungsmu­ sters 7 im Viahole 101 durch Sputtern nach der Bildung des Viaholes 101 im Zwischenschichtisolierfilm 100 in das Viahole 101 ein. Infolgedessen haftet das aufgesputterte Metall nur mangelhaft an den Wandoberflächen des Viahole 101, was zur Bildung von "vergifteten" beziehungsweise schadhaften Verbindungen führt.
Aus der EP 0 177 845 A1 ist ein Verfahren zur Herstellung ei­ ner Halbleitereinrichtung mit folgenden Schritten bekannt:
Bereitstellen eines Halbleitersubstrates mit einem darauf ge­ bildeten ersten Leitungsmuster,
Bilden einer Bedeckung zum Einebnen von Unebenheiten auf der Oberfläche des Halbleitersubstrates und des ersten Leitungsmu­ sters,
Bilden einer wasserabstoßenden Schicht auf der Bedeckung,
Bilden einer Öffnung zum Freilegen eines Teiles der Oberfläche des ersten Leitungsmusters derart, daß die Bedeckung und die wasserabstoßende Schicht durchdrungen werden, und
Bilden eines zweiten Leitungsmusters, das durch die Öffnung mit dem ersten Leitungsmuster auf dem Halbleitersubstrat ver­ bunden ist.
Aus der DE 38 34 241 A1 ist es bekannt, daß eine Halbleiter­ einrichtung mit einer Mehrschichtstruktur gebildet wird, wobei zwischen zwei Isolierschichten eine Bedeckung vorgesehen ist.
Es ist jedoch nicht ersichtlich, welches Verfahren vorteilhaf­ terweise für das Aufbringen der Bedeckung zu wählen ist.
Es ist daher Aufgabe der Erfindung, ein Herstellungsverfahren für eine Halbleitereinrichtung bereitzustellen, mit dem eine Bedeckung zuverlässig aufgebracht werden kann, so daß eine Bildung von schadhaften Verbindungsschichten vermieden werden kann.
Diese Aufgabe wird gelöst durch ein Verfahren mit den Merkma­ len des Patentanspruches 1.
Eine bevorzugte Ausgestaltung des Verfahrens ist in dem An­ spruch 2 angegeben.
Da durch dieses Verfahren eine eine Dicke von 1,0 nm (10 Å) oder mehr und Silizium- und Stickstoffbindungen aufweisende Nitridschicht in der Oberfläche der Bedeckung gebildet ist, ist die hygroskopische Eigenschaft der Bedeckung verringert, so daß die Bedeckung keine Feuchtigkeit aus der Atmosphäre absorbiert. Damit wird bei der Einfügung des zweiten Leitungsmusters in das Viahole nach der Bildung des Viaholes in der Bedeckung kein Wasser aus der Bedeckung in dieses verbracht. Damit haftet ein aufgesputtertes Metall, das gleich dem Material des zweiten Leitungsmusters ist, exakt an den Wandflächen der Viahole (Öffnung).
Da das Substrat auf eine Temperatur von 200°C oder mehr aufgeheizt wird, verläuft die Härtungsreaktion der Bedeckung befriedigend, wodurch der Feuchtigkeitsgehalt der Bedeckung abgesenkt wird. Außerdem wird, da die Oberfläche der Bedeckung dem Stickstoffplasma ausgesetzt wird, eine Silizium- und Stickstoffbindungen enthaltende Nitridschicht auf der Oberfläche der Bedeckung gebildet. Diese Nitridschicht unterdrückt die hygroskopischen Eigenschaften der Bedeckung, wodurch verhindert wird, daß die Bedeckung Feuchtigkeit aus der Atmosphäre aufnimmt.
Die Aufgabe wird auch durch ein Verfahren nach Patent­ anspruch 3 gelöst. Da bei diesem Verfahren zur Herstellung einer Halbleitereinrichtung das Halbleiter­ substrat auf eine Temperatur von 200°C oder mehr aufgeheizt wird und in diesem Zustand die Endfläche, die durch das Viahole freigelegt ist und eine Öffnung in der Bedeckung definiert, einem Stickstoffplasma ausgesetzt wird, schreitet die Härtungsreaktion der Bedeckung befriedigend voran, wodurch der Feuchtigkeitsgehalt der Bedeckung abgesenkt wird. Weiter wird, indem die Endfläche, die die Öffnung der Bedeckung begrenzt, dem Stickstoffplasma ausgesetzt wird, auf der Endfläche eine Nitridschicht, die eine Bindung von Silizium und Stickstoff aufweist, gebildet. Diese Nitridschicht unterdrückt die hydros­ kopischen Eigenschaften der Bedeckung und verhindert, daß die Bedeckung Feuchtigkeit aus der Atmosphäre absorbiert.
Es folgt die Erläuterung von Ausführungsbeispielen unter Bezug­ nahme auf die Figuren.
Von den Figuren zeigen:
Fig. 1A bis 1D teilweise Querschnittsdarstellungen einer Halbleitereinrichtung in der Reihenfolge von Schritten eines Herstellungsverfahrens nach einer Ausführungsform der Erfindung,
Fig. 2 die chemische Strukturformel eines Silanol- Polymers,
Fig. 3 die chemische Strukturformel einer Bedeckung, deren Oberfläche einer Sauerstoffplasmabe­ arbeitung unterzogen wird,
Fig. 4 die chemische Strukturformel der Oberfläche einer Bedeckung, die einer Stickstoffplasma­ bearbeitung unterzogen wird,
Fig. 5 die Prinzipdarstellung einer Stickstoffplas­ ma-Bearbeitungsapparatur,
Fig. 6 die Darstellung des Spektrums einer röntgen­ photoemessionsspektroskopischen Analyse der Oberfläche der Bedeckung, die einer Stick­ stoffplasmabearbeitung unterzogen wurde,
Fig. 7 eine Darstellung, die die zeitlichen Schwan­ kungen des Wasser-Absorptionskoeffizienten der Bedeckung zeigt,
Fig. 8 eine Darstellung, die den Einfluß der Tempe­ ratur bei der Stickstoffplasmabearbeitung zeigt,
Fig. 9A bis 9E teilweise Querschnittsdarstellungen einer Halbleitereinrichtung in der Reihenfolge der Schritte eines Herstellungsverfahrens nach einer weiteren Ausführungsform,
Fig. 10 eine Darstellung der Beziehung zwischen der Anzahl von Viahole-Ketten und der Ausbeute,
Fig. 11 eine teilweise Querschnittsdarstellung einer Halbleitereinrichtung zur Erklärung des Kon­ zepts der Viahole-Ketten,
Fig. 12A und 12B Querschnittsdarstellungen einer Halbleiter­ einrichtung mit einem Zwischenschichtisolier­ film, auf die die Erfindung angewendet wurde, und
Fig. 13 eine Darstellung, die einen beim herkömmli­ chen Verfahren der Bildung eines Zwischen­ schichtisolierfilm auftretenden Nachteil zeigt.
Wie Fig. 1A zeigt, wird auf einem Halbleitersubstrat 1 ein erstes Leitungsmuster 2 gebildet. Eine erste Plasmaoxidschicht 3 wird auf dem Halbleitersubstrat 1 so gebildet, daß sie das erste Leitungsmuster 2 bedeckt. Die erste Plasmaoxidschicht 3 wird durch ein Plasma-CVD-Verfahren gebildet.
Wie Fig. 1B zeigt, wird eine Lösung von Polysilanol (aufgelöst in Methanol, Isopropylalkohol o. ä.) mit der in Fig. 2 gezeigten chemischen Strukturformel oder eine Lösung von Organosiloxan auf die erste Plasmaoxidschicht 3 aufge­ schleudert, um Vertiefungen in der Oberfläche der ersten Plasmaoxidschicht 3 auszufüllen. Die sich ergebende Schicht wird dann einer thermischen Behandlung bei 80-250°C ausgesetzt, um das Lösungsmittel zu verflüchtigen, wodurch die Bedeckung 4 gebildet wird.
Eine Härtungs-Bearbeitung der Bedeckung 4 wird unter Einsatz einer Plasmabearbeitungsapparatur nach Fig. 5 ausgeführt. Die Plasmabearbeitungsapparatur enthält eine Vakuumkammer 201. Eine ebene obere Elektrode 202 und eine ebene untere Elektrode 203 sind parallel zueinander in der Vakuumkammer 201 angeordnet. Ein Heizer 205 ist unter der unteren Elektrode 203 vorgesehen. Eine Hochfrequenz-Spannungsquelle 204 ist mit der oberen und unteren Elektrode 202 und 203 verbunden. Eine Stickstoffquelle 205 ist mit der Vakuumkammer 201 verbunden. Die Vakuumkammer 201 weist einen Absauganschluß 206 auf.
Im folgenden wird die Härtungs-Bearbeitung der Bedeckung beschrieben.
Das mit der Bedeckung 4 bedeckte Halbleitersubstrat 1 nach Fig. 1B wird auf der unteren Elektrode 203 angeordnet. Das Halbleitersubstrat 1 wird dann durch den Heizer 205 auf 300°C aufgeheizt. Stickstoffgas wird mit einer Durchfluß­ geschwindigkeit von 1000 Standard-cm³/min von der Stickstoff­ quelle 205 in die Vakuumkammer 201 eingeleitet. Der Druck in der Vakuumkammer 201 wird auf 0,3 Torr eingestellt. Zwischen die obere und untere Elektrode 202 und 203 wird durch die Hochfrequenz-Spannungsquelle 204 eine Hochfrequenz von 400 kHz mit einer Ausgangsleistung von 400 W angelegt. Dies bewirkt die Entstehung eines Stickstoffplasmas 5 in der Vakuumkammer 201. Das Halbleitersubstrat 1 verbleibt für 10 Minuten in der Stick­ stoffplasmaatmosphäre 5.
Unter den beschriebenen Bedingungen der Plasmabearbeitung wird in der Oberfläche der Bedeckung 4 eine Nitridschicht von 1 nm oder mehr Dicke, die eine chemische Strukturformel nach Fig. 4 aufweist und eine Bindung zwischen Silizium und Stickstoff enthält, gebildet.
Dann wird die sich ergebende Schicht einer thermischen Behand­ lung bei einer Temperatur von 450°C in einer Stickstoff­ atmosphäre für 15 Minuten unterzogen. Diese thermische Behand­ lung wird durchgeführt, um die Herausbildung der Vernetzungs­ struktur in der Bedeckung zu vervollständigen.
Wie Fig. 1D zeigt, wird eine zweite Plasmaoxidschicht 6 auf der Bedeckung 4 gebildet. Ein Viahole 8 wird zum Bedecken der Oberfläche des ersten Leitungsmusters 2 wird so gebildet, daß es die erste Plasmaoxidschicht 3, die Bedeckung 4 und die zweite Plasmaoxidschicht 6 durchdringt.
Ein zweites Leitungsmuster 7, das mit dem ersten Leitungsmuster 2 verbunden ist, wird durch Sputtern in das Viahole 8 eingelagert.
Bei dieser Ausführungsform sinkt, da die Nitridschicht von 1,0 nm (10 Å) oder mehr Dicke, die eine Bindung zwischen Silizium und Stickstoff aufweist, in der Oberfläche der Bedeckung 4 gebildet ist, das Anziehungsvermögen für Feuchtigkeit der Bedeckung 4 ab, und daher absorbiert die Bedeckung 4 keine Feuchtigkeit aus der Atmosphäre. Daher wird beim Einfügen des zweiten Leitungs­ musters in das Viahole 8 nach der Bildung des Viahole (der Öffnung) 8 in der Bedeckung 4 kein Wasser aus der Bedeckung 4 entnommen. Damit haftet ein aufgesputtertes Metall, das das Material des zweiten Leitungsmusters 7 ist, exakt auf den Wandoberflachen des Viahole 8. Im Ergebnis dessen kommt es zu keiner schadhaften Verbindung.
Bei dieser Ausführungsform schreitet desweiteren die Härtungs­ reaktion innerhalb der Bedeckung 4 hinreichend voran, da das Halbleitersubstrat auf eine Temperatur von 200°C oder mehr auf­ geheizt wird, was zu einem weiteren Absinken des Feuchtigkeits­ gehalts der Bedeckung 4 führt.
Fig. 6 ist eine Darstellung, die das Ergebnis einer röntgen­ photoemissionsspektroskopischen Analyse der durch ein Stick­ stoffplasma bearbeiteten Bedeckung 4 zeigt. Wie aus Fig. 6 deutlich wird, ist in der Oberfläche der Bedeckung eine Nitridschicht mit einer Bindung von Stickstoff mit Silizium gebildet.
Fig. 7 ist eine Darstellung, in der die zeitlichen Schwan­ kungen des hygroskopischen Verhaltens von Proben (A), bei denen die Bedeckung einer Sauerstoffplasmabearbeitung unterzögen wurde, und Proben (B), bei denen die Bedeckung einer Stickstoffplasmabearbeitung unterzogen wurde, aufgetragen sind. In Fig. 7 bezeichnet die Ordinate Absorptionskoeffizienten, die durch Messung eines FT-IR (Fouriertransform-Infrarot)- Spektrums gewonnen wurden. Die Absorptionskoeffizienten sind für eine Peak-Intensität von Si-OH um 3400 cm-1 berechnet. Die Abszisse gibt die Zeit (Tage) an. Auf der Abszisse repräsen­ tiert der Punkt (a) den Zeitpunkt unmittelbar nach der Ver­ flüchtigung des Lösungsmittels, der Punkt (b) den Zeitpunkt un­ mittelbar nach der Plasmabearbeitung und der Punkt (c) den Zeitpunkt unmittelbar nach der thermischen Behandlung bei 450°C.
Wie aus Fig. 7 zu erkennen ist, ist der unmittelbar nach der thermischen Behandlung der einer Stickstoffplasmabehandlung unterzogenen Bedeckung vorliegende Absorptionskoeffizient um etwa 2000 cm-1 niedriger als der einer einer Sauerstoff­ plasmabearbeitung unterzogenen Bedeckung. Außerdem absorbiert die stickstoffplasmabearbeitete Bedeckung auch nach Ver­ streichen von mehreren Tagen kaum Wasser.
Fig. 8 ist eine Darstellung, in der Absorptionskoeffizienten unmittelbar nach der thermischen Behandlung der einer Stickstoffplasmabearbeitung bei verschiedenen Temperaturen unterzogenen Bedeckung aufgetragen sind. Als Temperaturen der Plasmabearbeitung wurden fünf verschiedene Temperaturen (100°C, 150°C, 200°C, 250°C und 300°C) ausgewählt. Die anderen Bedingungen sind ein Gasdruck von 0,3 Torr, eine Durchflußrate von 1000 Standard-cm³/min, eine Frequenz von 400 kHz, eine Ausgangsleistung von 400 W und eine Zeitdauer von 10 Minuten. Wie aus Fig. 8 deutlich wird, sinkt der Absorptionskoeffizient der Bedeckung signifikant ab, wenn die Stickstoffplasmabear­ beitung bei einer Temperatur von 200°C oder mehr ausgeführt wird.
Die Fig. 9A-9E sind teilweise Querschnittsdarstellungen einer Halbleitereinrichtung in der Reihenfolge entsprechender Schritte bei der Herstellung nach einer weiteren Ausführungsform.
Wie Fig. 9A zeigt, wird auf einem Halbleitersubstrat 1 ein erstes Leitungsmuster 2 gebildet. Eine erste Plasmaoxidschicht 3 wird auf dem ersten Halbleitersubstrat 1 so gebildet, daß sie das erste Leitungsmuster 2 bedeckt.
Wie Fig. 9B zeigt, wird eine Polysilanol-Lösung (gelöst in Methanol, Isopropylalkohol o. ä.) mit der in Fig. 2 gezeigten chemischen Strukturformel oder eine Organosiloxanlösung auf die erste Plasmaoxidschicht 3 aufgeschleudert, um Vertiefungen in der ersten Plasmaoxidschicht 3 auszufüllen. Dann wird die sich ergebende Schicht einer Wärmebehandlung bei 150-450°C unterzogen, um das Lösungsmittel zu verflüchtigen, wodurch eine Bedeckung 4 erzeugt wird.
Wie Fig. 9B zeigt, wird die Bedeckung 4 mittels eines herkömm­ lichen Härtungsverfahrens, das heißt einer Sauerstoffplasma­ bearbeitung 10, bearbeitet. Die Schicht wird dann einer Wärme­ behandlung bei einer Temperatur von 450°C für 15 Minuten in einer Stickstoffatmosphäre ausgesetzt. Diese Bearbeitung bewirkt die Herausbildung einer Vernetzungsstruktur der Bedeckung 4, wie sie in Fig. 3 gezeigt ist.
Wie Fig. 9C zeigt, wird auf der Bedeckung 4 eine zweite Plas­ maoxidschicht 6 gebildet.
Wir Fig. 9D zeigt, wird eine die erste Plasmaoxidschicht 3, die Bedeckung 4 und die zweite Plasmaoxidschicht 6 durchdrin­ gende Öffnung (Viahole) 8 zur Freilegung eines Teils der Oberfläche des ersten Leitungsmusters 2 gebildet. Die Bildung des Viahole 8 bewirkt, daß eine Oberfläche 4a, die eine Öffnung der Bedeckung 4 bestimmt bzw. begrenzt, freigelegt wird. Unter Aufheizen des Halbleitersubstrates 1 auf eine Temperatur von 200°C oder mehr wird die Oberfläche 4a, die durch das Viahole 8 freigelegt ist und die Öffnung der Bedeckung 4 begrenzt, einem Stickstoffplasma ausgesetzt. Die Plasmabearbeitung bewirkt, daß eine Nitridschicht von 1 nm oder mehr Dicke, die eine Bindung zwischen Silizium und Stickstoff enthält, auf der Oberfläche 4a in der Öffnung der Bedeckung 4 gebildet wird.
Wie Fig. 9E zeigt, wird ein zweites Leitungsmuster 7, daß durch das Viahole 8 mit dem ersten Leitungsmuster 2 verbunden ist, durch Sputtern gebildet. Bei dieser Ausführungsform ist, da die Nitridschicht auf der Oberfläche 4a, die die Öffnung der Bedeckung 4 begrenzt, gebildet ist, durch diese Nitridschicht eine hygroskopische Wirkung der Bedeckung 4 unterdrückt. Aus der Bedeckung 4 kann daher bei der Bildung des zweiten Lei­ tungsmusters 7 durch Sputtern kein Wasser in das Viahole abge­ leitet werden. Damit haftet das aufgesputterte Metall, welches das Material des zweiten Leitungsmusters 7 ist, exakt auf der Wandoberfläche des Viahole 8. Damit wird die Erzeugung einer schadhaften Verbindung (Via) unterbunden.
Obgleich in Fig. 9B der Fall dargestellt ist, daß die Bedeckung 4 einer Sauerstoffplasmabearbeitung 10 unterzogen wird, ist die Erfindung darauf nicht beschränkt, und die Sauerstoff­ plasmabearbeitung kann im gegebenen Falle durch eine Stick­ stoffplasmabearbeitung ersetzt sein. Dabei kann die hygros­ kopische Wirkung der Bedeckung 4 mit noch höherer Effizienz unterdrückt werden.
Die Anwendung des Verfahrens erbringt den Effekt, daß die Anzahl der Bearbeitungsschritte verringert werden kann, aus dem folgenden Grunde: Bei der in Fig. 1 gezeigten Ausführungsform wird die Bedeckung 4 zuerst der Stickstoffplasmabearbeitung und dann einer Wärmebehandlung bei einer Temperatur von 450°C während 15 Minuten in einer Stickstoffatmosphäre unterzogen, und danach wird die zweite Plasmaoxidschicht gebildet. Wie aus der Kurve (B) in Fig. 7 deutlich erkennbar ist, ist jedoch bereits zum Zeitpunkt (b) unmittelbar nach der Stickstoff­ plasmabearbeitung die Hydratation hinreichend fortgeschritten und die Nitridschicht auf der Oberfläche der Bedeckung gebildet. Damit wird ein Wärmebehandlungsschritt nach der Plasmabearbeitung, das heißt der Schritt der thermischen Be­ handlung der Schicht einer Temperatur von 450°C für 15 Minuten in Stickstoffatmosphäre, unnötig. Der Verzicht auf den Wärme­ behandlungsschritt führt dazu, daß die Anzahl der Prozeßschrit­ te verringert wird.
Fig. 10 ist eine Darstellung, die die Beziehung zwischen der Anzahl von Viahole-Ketten und der Ausbeute zeigt. In Fig. 10 stellt die Kurve (A) den Fall dar, daß beim Verfahren der Bil­ dung eines Zwischenschichtisolierfilmes der herkömmliche Schritt (ausschließlich Sauerstoffplasmabearbeitung) durchge­ führt wird, Kurve (B) stellt den Fall dar, daß die erfindungs­ gemäße Stickstoffplasmabearbeitung angewendet wird, und Kurve (C) stellt den Fall dar, daß die zweite Plasmaoxidschicht 6 un­ mittelbar nach Anwendung der Stickstoffplasmabearbeitung gebil­ det wird, wie die Fig. 1C und 1D zeigen. Eine Viahole-Kette wird durch eine Reihe von Viaholes 8 von 0,8 µm Durchmesser gebildet, wie in Fig. 11 gezeigt. Wie aus Fig. 10 zu sehen, ist es offensichtlich, daß eine höhere Ausbeute entweder in dem Falle erreicht wird, daß bei der Härtung der Bedeckung die er­ findungsgemäße Stickstoffplasmabehandlung (Kurve B) ausgeführt wird, oder in dem Falle, daß, nachdem die Bedeckung bereits der Stickstoffplasmabehandlung ausgesetzt wurde, nachfolgend eine Plasmaoxidschicht gebildet wird (Kurve C), gegenüber dem Fall, daß bei der Härtungsbearbeitung der Bedeckung ausschließlich ein Sauerstoffplasma angewendet wird (Kurve A).
Bei der Halbleitereinrichtung ist, da in der Oberfläche der Bedeckung die Nitridschicht von 1 nm oder mehr Dicke mit einer Bindung zwischen Silizium und Stickstoff gebil­ det ist, das hygroskopische Verhalten der Bedeckung eingeschränkt, und damit absorbiert die Bedeckung keine Feuch­ tigkeit aus der Atmosphäre. Infolgedessen dringt beim Einfügen des leitenden Materials in das Viahole nach der Bildung des Viahole in der Bedeckung kein Wasser aus der Bedeckung in dieses ein. Das aufgesputterte Metall, das das Material der zweiten Leitungsschicht darstellt, haftet infolgedessen exakt auf der Wandoberfläche des Viahole. Dies führt dazu, daß keine schadhaften Verbindungen erzeugt werden.
Bei einem Herstellungsverfahren für eine Halbleitereinrichtung nach einer weiteren Ausführungsform der Erfindung wird das Halbleiter­ substrat auf eine Temperatur von 200°C oder mehr aufgeheizt und in diesem Zustand die Oberfläche der Bedeckung einem Stick­ stoffplasma ausgesetzt. Infolge der Aufheizung des Halbleiter­ substrates auf 200°C oder mehr schreitet die Härtungsreaktion der Bedeckung befriedigend voran, was zu einem Absinken des Feuchtigkeitsgehaltes der Bedeckung führt. Weiterhin wird auf der Oberfläche der Bedeckung, da die Oberfläche dem Stickstoff­ plasma ausgesetzt wird, eine eine Bindung zwischen Silizium und Stickstoff aufweisende Nitridschicht gebildet. Die Nitrid­ schicht unterdrückt die hygroskopische Eigenschaft der Bedeckung und verhindert damit, das die Bedeckung Wasser aus der Atmosphäre absorbiert. Damit haftet das aufgesputterte Metall, welches das Material des zweiten Leitungsmusters ist, exakt auf den Wandoberflächen des Viahole. Dies hat den Effekt, daß keine schadhaften Vias (Verbindungen) erzeugt werden.
Bei einem Herstellungsverfahren einer Halbleitereinrichtung nach einer anderen Ausführungsform der Erfindung wird eine Nitrid­ schicht mit einer Bindung zwischen Silizium und Stickstoff auf der Oberfläche, die durch das Viahole freigelegt ist und die Öffnung der Bedeckung begrenzt, gebildet, indem diese Ober­ fläche unter Aufheizen des Halbleitersubstrates auf eine Tem­ peratur von 200°C oder mehr einem Stickstoffplasma ausgesetzt wird. Die Nitridschicht unterdrückt die hygroskopischen Eigen­ schaften der Bedeckung und hindert die Bedeckung damit daran, Wasser aus der Atmosphäre zu absorbieren. Daher wird, während das zweite Leitungsmuster in das Viahole eingefügt wird, kein Wasser frei. Infolgedessen haftet das aufgesputterte Metall, welches das Material des zweiten Leitungsmusters ist, exakt auf den Wandoberflächen des Viahole. Damit kommt es nicht mehr zur Bildung "vergifteter" beziehungsweise schadhafter Verbindungen.

Claims (3)

1. Verfahren zur Herstellung einer Halbleitereinrichtung mit den Schritten:
  • (a) Bereitstellen eines Halbleitersubstrates (1) mit einem darauf gebildeten ersten Leitungsmuster (2),
  • (b) Bilden einer ersten Isolatorschicht (3) auf dem Halbleiter­ substrat (1) derart, daß das erste Leitungsmuster (2) bedeckt ist,
  • (c) Bilden einer Bedeckung (4) zum Einebnen von Unebenheiten auf der Oberfläche der ersten Isolatorschicht (3),
  • (d) Beaufschlagen der Oberfläche der Bedeckung (4) mit einem Stick­ stoffplasma (5) unter Aufheizen des Halbleitersubstrates (1) auf eine Temperatur von 200°C oder mehr,
  • (e) Bilden einer zweiten Isolatorschicht (6) auf der Bedeckung (4),
  • (f) Bilden einer Öffnung (8) zum Freilegen eines Teils der Ober­ fläche des ersten Leitungsmusters (2) derart, daß diese die erste Isolatorschicht (3), die Bedeckung (4) und die zweite Isolatorschicht (6) durchdringt, und
  • (g) Bilden eines zweiten Leitungsmusters (7), das durch die Öffnung (8) mit dem ersten Leitungsmuster (2) auf dem Halbleitersub­ strat (1) verbunden ist.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß nach Schritt (f) der folgende Schritt ausgeführt wird;
(f1) Beaufschlagen der durch die Öffnung (8) freigeleg­ ten und der die Öffnung in der Bedeckung (4) bestimmenden äußeren Oberfläche (4a) mit einem Stickstoffplasma unter Aufheizen des Halbleitersubstrates (1) auf eine Temperatur von 200°C oder mehr.
3. Verfahren zur Herstellung einer Halbleitereinrichtung mit den Schritten:
Bereitstellen eines Halbleitersubstrates (1) mit einem darauf gebildeten ersten Leitungsmuster (2),
Bilden einer ersten Isolatorschicht (3) auf dem Halbleitersub­ strat (1) derart, daß das erste Leitungsmuster (2) bedeckt ist, Bilden einer Bedeckung (4) zum Einebnen von Unebenheiten auf der Oberfläche der ersten Isolatorschicht (3),
Bilden einer zweiten Isolatorschicht (6) auf der Bedeckung (4), Bilden einer Öffnung (8) zum Freilegen eines Teils der Ober­ fläche des ersten Leitungsmusters (2) derart, daß diese die erste Isolatorschicht (3), die Bedeckung (4) und die zweite Isolatorschicht (6) durchdringt,
Beaufschlagen einer durch die Öffnung (8) freigelegten und die Öffnung in der Bedeckung (4) begrenzenden Oberfläche mit einem Stickstoffplasma unter Aufheizen des Halbleitersubstrates (1) auf eine Temperatur von 200°C oder mehr und
Bilden eines zweiten Leitungsmusters (7), welches durch die Öffnung (8) mit dem ersten Leitungsmuster (2) auf dem Halblei­ tersubstrat (1) verbunden ist.
DE4140180A 1991-06-14 1991-12-05 Verfahren zur Herstellung einer Halbleitereinrichtung Expired - Fee Related DE4140180C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14326391 1991-06-14

Publications (2)

Publication Number Publication Date
DE4140180A1 DE4140180A1 (de) 1992-12-17
DE4140180C2 true DE4140180C2 (de) 1996-05-02

Family

ID=15334678

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4140180A Expired - Fee Related DE4140180C2 (de) 1991-06-14 1991-12-05 Verfahren zur Herstellung einer Halbleitereinrichtung

Country Status (3)

Country Link
US (1) US5177588A (de)
JP (1) JP2721942B2 (de)
DE (1) DE4140180C2 (de)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05326718A (ja) * 1992-05-25 1993-12-10 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5719447A (en) 1993-06-03 1998-02-17 Intel Corporation Metal alloy interconnections for integrated circuits
US5393702A (en) * 1993-07-06 1995-02-28 United Microelectronics Corporation Via sidewall SOG nitridation for via filling
JP2596331B2 (ja) * 1993-09-08 1997-04-02 日本電気株式会社 半導体装置およびその製造方法
JP3297220B2 (ja) * 1993-10-29 2002-07-02 株式会社東芝 半導体装置の製造方法および半導体装置
US5459086A (en) * 1994-11-07 1995-10-17 United Microelectronics Corporation Metal via sidewall tilt angle implant for SOG
US6372534B1 (en) 1995-06-06 2002-04-16 Lg. Philips Lcd Co., Ltd Method of making a TFT array with photo-imageable insulating layer over address lines
JP3369817B2 (ja) * 1995-06-23 2003-01-20 三菱電機株式会社 半導体装置
JPH09205185A (ja) 1996-01-26 1997-08-05 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
FR2751131B1 (fr) * 1996-07-09 2001-11-09 Lg Electronics Inc Procede de fabrication d'un dispositif d'affichage a matrice active a cristal liquide et structure du dispositif d'affichage selon ce procede
US6188452B1 (en) 1996-07-09 2001-02-13 Lg Electronics, Inc Active matrix liquid crystal display and method of manufacturing same
JP3300643B2 (ja) * 1997-09-09 2002-07-08 株式会社東芝 半導体装置の製造方法
US6153936A (en) * 1997-11-07 2000-11-28 Winbond Electronics, Corp. Method for forming via hole and semiconductor structure formed thereby
US6166439A (en) * 1997-12-30 2000-12-26 Advanced Micro Devices, Inc. Low dielectric constant material and method of application to isolate conductive lines
JP2000332010A (ja) * 1999-03-17 2000-11-30 Canon Sales Co Inc 層間絶縁膜の形成方法及び半導体装置
JP2002203852A (ja) * 2001-01-05 2002-07-19 Mitsubishi Electric Corp 絶縁膜の形成方法及び絶縁膜
TW200631095A (en) * 2005-01-27 2006-09-01 Koninkl Philips Electronics Nv A method of manufacturing a semiconductor device
US7482267B2 (en) * 2005-04-22 2009-01-27 Ami Semiconductor Belgium Bvba Ion implantation of spin on glass materials
EP1715517A1 (de) * 2005-04-22 2006-10-25 AMI Semiconductor Belgium BVBA Ionenimplantation in Spin-On-Gläsern

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4349609A (en) * 1979-06-21 1982-09-14 Fujitsu Limited Electronic device having multilayer wiring structure
EP0021818B1 (de) * 1979-06-21 1983-10-05 Fujitsu Limited Elektronische Vorrichtung mit einer Mehrschicht-Bedrahtungsstruktur
EP0177845A1 (de) * 1984-09-28 1986-04-16 Siemens Aktiengesellschaft Integrierter Schaltkreis mit Mehrlagenverdrahtung und Verfahren zu seiner Herstellung
JPS6379327A (ja) * 1986-09-24 1988-04-09 Hitachi Ltd 半導体集積回路装置の製造方法
JPH01138734A (ja) * 1987-11-25 1989-05-31 Mitsubishi Electric Corp 複導電体層を有する半導体装置およびその製造方法
JPH01154536A (ja) * 1987-12-11 1989-06-16 Nec Corp 半導体装置の製造方法
JPH01206631A (ja) * 1988-02-15 1989-08-18 Toshiba Corp 半導体装置の製造方法
JPH02106948A (ja) * 1988-10-17 1990-04-19 Fujitsu Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
JPH0555387A (ja) 1993-03-05
US5177588A (en) 1993-01-05
JP2721942B2 (ja) 1998-03-04
DE4140180A1 (de) 1992-12-17

Similar Documents

Publication Publication Date Title
DE4140180C2 (de) Verfahren zur Herstellung einer Halbleitereinrichtung
DE60022857T2 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE69432643T2 (de) Halbleiterbauelement mit Kondensator
DE19825736C2 (de) Verfahren zum Bilden eines Kondensators einer Halbleitervorrichtung
DE2951734C2 (de)
DE69628704T2 (de) Verfahren zum Herstellen eines Oxidfilms auf der Oberfläche eines Halbleitersubstrats
DE69831903T2 (de) Halbleiterbauelement mit Kondensator und deren Herstellungsmethode
DE19649445B4 (de) Verfahren zum Bilden eines Feldoxidfilms in einem Halbleiterelement
DE4420365C2 (de) Halbleiterbauelement-Isolierverfahren und integrierte Schaltungen für eine Speicheranordnung
DE2832740C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung mit einer Mehrebenenverdrahtung
DE3834241A1 (de) Halbleitereinrichtung
DE19620022A1 (de) Verfahren zur Herstellung einer Diffusionssperrmetallschicht in einer Halbleitervorrichtung
DE19844451A1 (de) Sperrschicht und Herstellungsverfahren dafür
DE19630342C2 (de) Herstellungsverfahren einer isolierenden Zwischenschicht auf einem Halbleitersubstrat
DE4430120A1 (de) Verfahren zur Erzeugung eines Dielektrikums und Anlage zu dessen Durchführung
DE19629886A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE3743591C2 (de)
DE3429115A1 (de) Feuchtigkeits-sensor
DE60005875T2 (de) Herstellungsverfahren für einen porösen Siliziumdioxid-Film
DE19645033C2 (de) Verfahren zur Bildung eines Metalldrahtes
DE19633689B4 (de) Verfahren zum Herstellen von Kondensatoren für Halbleitervorrichtungen
DE19806334A1 (de) Herstellungsverfahren für Halbleitervorrichtung
DE60209835T2 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE3034900C2 (de) Verfahren zur Herstellung einer aluminiumhaltigen Leiterschicht
DE19620185A1 (de) Verfahren zur Herstellung eines Kondensators einer Halbleitereinrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee