DE19649445B4 - Verfahren zum Bilden eines Feldoxidfilms in einem Halbleiterelement - Google Patents

Verfahren zum Bilden eines Feldoxidfilms in einem Halbleiterelement Download PDF

Info

Publication number
DE19649445B4
DE19649445B4 DE19649445A DE19649445A DE19649445B4 DE 19649445 B4 DE19649445 B4 DE 19649445B4 DE 19649445 A DE19649445 A DE 19649445A DE 19649445 A DE19649445 A DE 19649445A DE 19649445 B4 DE19649445 B4 DE 19649445B4
Authority
DE
Germany
Prior art keywords
insulating film
film
ozone teos
forming
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19649445A
Other languages
English (en)
Other versions
DE19649445A1 (de
Inventor
Sung Ku Ichon Kwon
Seung Moo Ichon Lee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of DE19649445A1 publication Critical patent/DE19649445A1/de
Application granted granted Critical
Publication of DE19649445B4 publication Critical patent/DE19649445B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

Verfahren zum Bilden von Feldoxidfilmen in einem Halbleiterelement, mit den folgenden Schritten:
a) Bilden eines ersten Isolierfilms (13) auf einem Halbleitersubstrat (11),
b) Bilden eines zweiten Isolierfilms (15) auf dem ersten Isolierfilm (13), wobei der zweite Isolierfilm (15) hinsichtlich des Materials vom ersten Isolierfilm (13) unterschiedlich ist,
c) Ätzen des zweiten Isolierfilms (15), des ersten Isolierfilms (13) und des Halbleitersubstrats (11) in dieser Abfolge innerhalb von Elementisolationsbereichen, um einen schmalen Graben (17) und einen breiten Graben (18) zu bilden,
d) Bilden eines dritten Isolierfilms (19) auf den Oberflächen der Gräben (17, 18) durch thermische Oxidation,
e) Oberflächenbehandeln der freiliegenden Oberflächen des dritten und zweiten Isolierfilms (15, 19) derart, dass ein Ozon-TEOS-USG-Film (23) mit einer hohen Abscheidungsrate auf dem dritten Isolierfilm (19), jedoch mit einer niedrigen Abscheidungsrate auf dem zweiten Isolierfilm (15) abgeschieden wird,
f) Abscheiden einer Schicht eines Ozon-TEOS-USG-Films (23) über der resultierenden Struktur,...

Description

  • Die Erfindung betrifft ein Verfahren zum Bilden von Feldoxidfilmen in einem Halbleiterelement.
  • Aus der US 5,094,972 A ist ein Verfahren zur Herstellung eines integrierten Schaltkreises auf einem Halbleiterwafer bekannt, bei dem eine Oxidschicht auf einem Halbleitersubstrat ausgebildet wird und eine Stoppschicht über der Oxidschicht erzeugt wird. Die Stoppschicht ist gegenüber einer Oxidation widerstandsfähig. Die Oxidschicht und die Stoppchicht werden anschließend geätzt, so dass Öffnungen entstehen, wonach eine dünne Oxidschicht an den freiliegenden Seitenwandungen und Bodenflächen der Öffnungen aufgewachsen wird. Die dünne Oxidschicht über der Stoppschicht wird hierbei nicht durch thermische Oxidation aufgewachsen, da diese gegenüber thermischer Oxidation resistent ist. Schließlich wird eine weitere dielektrische Schicht mittels CVD abgelagert und mechanisch poliert. Die dielektrische Schicht wird hierbei mechanisch entfernt.
  • Die US 5,356,722 offenbart ein Verfahren zum Bilden von Oxidfilmen mit geringer Oberflächenempfindlichkeit. Dieses Herstellungsverfahren dient zur Erzeugung von VLSI-Halbleitereinrichtungen unter Verwendung TEOS.
  • Aus LEE, P., et. al. Sub-atmospheric chemical vapor deposition..., IEEE 1990, Seiten 396–398 ist die Behandlung von Oberflächen und Isolierfilmen bekannt unter Anwendung des "Piranha Clean"-Verfahren. Dieses Verfahren dient zum Testen der Dotierungsstabilität, wobei das Profil des Filmes, der diesem "Piranha Clean"-Schritt ausgesetzt wird, dazu dient, die Stabilität der Dotiermaterialien in einer Schicht aus Borphosphorsilikatglas zu prüfen. Dieser Verfahrensschritt dient damit nicht zur Herstellung einer spezifischen Schichtfolge.
  • Um einen Feldoxidfilm zu erzeugen, wurde bislang üblicherweise ein LOCOS-(Local Oxidation of silicon; Siliciumlokaloxidations) Prozeß eingesetzt, bei dem ein inaktiver Bereich eines Halbleitersubstrats selektiv freigelegt und oxidiert wurde, um ein Oxid aufzuwachsen. Ein wesentliches Problem beim LOCOS-Prozeß besteht darin, daß das auf der Innenseite und der Außenseite des freigelegten Halbleitersubstrats aufgewachsene Feldoxid in aktive Bereiche des Halbleitersubstrats eindringt und eine Stufe auf dem Halbleitersubstrat hervorruft. Infolge davon erfordert dieses Eindringen mehr aktive Bereiche, was zu einer Verringerung des Integrationsgrads und der Stufe führt, die auf den Vorsprung des Feldoxidfilms zurückzuführen ist. Diese Eigenschaft erzeugt eine wesentliche Schwierigkeit bei nachfolgenden Prozessen.
  • Um diese Probleme des LOCOS-Prozesses zu überwinden, sind in jüngster Zeit Grabenprozesse vorgeschlagen worden, bei welchen Feldoxidfilme in einem Graben aufgewachsen werden, der durch Ätzen eines Halbleitersubstrats auf eine bestimmte Tiefe gebildet wird. Im einzelnen wird zunächst eine Maske gebildet, die das Halbleitersubstrat unter Verwendung eines LOCOS-Prozesses lokal freilegt. Außerdem wird das freigelegte Halbleitersubstrat auf eine bestimmte Tiefe geätzt, um schmale Gräben in Zellenbereichen und breite Gräben in peripheren Schaltungsbereichen zu bilden. Nach der Entfernung der Maskenschicht wird eine Schicht eines Oxidfilms über die resultierende Schicht abgeschieden, um die Gräben aufzufüllen. Daraufhin werden Dummy-Muster teilweise über den peripheren Schaltungsbereichen gebildet, um den dicken Oxidfilm auf den Zellenbereichen abzutragen bzw. zu entfernen. Daraufhin wird ein fotoempfindlicher oder ein SOG-(Spin an Glass)Film zur Einebnung gebildet, und daraufhin einem Rückätzen derart ausgesetzt, daß der Oxidfilm lediglich in den Gräben verbleibt.
  • Wie vorstehend erläutert, erfordert diese Grabentechnik zusätzliche Schritte zum Bilden von Dummy-Mustern und einer Einebnungsschicht und ein Rückätzen der Einebnungsschicht, der Dummy-Muster und des hochgradig gestuften bzw. mit Stufen versehenen Oxidfilms. Deshalb ist diese Technik kompliziert und schwierig steuerbar.
  • Zum Bilden eines Feldoxidfilms ist weiterer Stand der Technik bekannt. Gemäß diesem wird ein Feldoxidfilm vom Grabentyp in einem Zellenbereich gebildet, während ein weiterer Film in einem peripheren Schaltungsbereich unter Verwendung des LOCOS-Prozesses gebildet wird. Die Unterteilung in einen Zellenbereich und einen peripheren Schaltungsbereich sorgt jedoch dafür, daß dieser Stand der Technik kompliziert ist.
  • Es ist offensichtlich, daß komplizierte Prozesse die Eigenschaften und Produktionsausbeute des Halbleiterelements verschlechtern.
  • Um den Hintergrund der vorliegenden Erfindung besser zu verstehen, sind die herkömmlichen Techniken nachfolgend in Verbindung mit einigen Zeichnungen erläutert.
  • In 1A bis 1C ist ein herkömmliches Verfahren zum Bilden eines Feldoxidfilms für ein Halbleiterelement dargestellt.
  • Wie in 1A gezeigt, wird zunächst ein Anschlußfeldoxidfilm 33 mit einer bestimmten Dicke über einem Halbleitersubstrat 31 durch einen thermischen Oxidationsprozeß gebildet, woraufhin eine Elementisolationsmaske verwendet wird, um ein Nitridmuster (nicht gezeigt) zu bilden, das seinerseits als Maske beim Ätzen des Anschlußfeldoxidfilms 33 und eines Halbleitersubstrats 31 dient, um einen schmalen Graben 35 und einen breiten Graben 36 zu bilden. Eine Schicht eines Oxidfilms 37 wird über der resultierenden Struktur in einem chemischen Dampfabscheidungsprozeß (auf den nachfolgend als "CVD" bezug genommen wird) abgeschieden. Da der schmale Graben 35 in einem Zellenbereich 300 gebildet ist, kann der Oxidfilm 37 den Zellenbereich 300 sogar nach dem Auffüllen des schmalen Grabens 35 abdecken. In einem peripheren Schaltungsbereich füllt der Oxidfilm im Gegensatz hierzu lediglich den breiten Graben 36 auf. Infolge davon tritt zwischen der Oberseite des Oxidfilms 37 auf dem Zellenbereich 300 und der Oberseite des peripheren Schaltungsbereichs 400 eine Stufe auf.
  • Als nächstes wird ein weiterer Oxidfilm vollständig über dem Oxidfilm 37 abgeschieden und mit einem Muster versehen, um ein Dummy-Muster lediglich auf dem peripheren Schaltungsbereich 400 zu erzeugen. Die Oberseite des Dummy-Musters 38 befindet sich auf derselben Höhe bzw. demselben Niveau wie die Oberseite des Oxidfilms 37 des Zellenbereichs 300. Darauffolgend wird eine Einebnungsschicht 39 mit SOG oder BPSG (Borphosphorsilikatglas) gebildet, um die gesamte Oberfläche einzuebnen.
  • 1C zeigt einen Querschnitt, nachdem die Einebnungsschicht 39, das Dummy-Muster 38 und der Oxidfilm 37 sämtliche geätzt sind, bis der Anschlußfeldoxidfilm 33 freigelegt ist. Infolge davon werden Feldoxidfilme 40 erzeugt, welche die Gräben 35 und 36 auffüllen.
  • In 2 ist ein weiteres herkömmliches Verfahren zum Bilden von Feldoxidfilmen für ein Halbleiterelement gezeigt.
  • Gemäß diesem Verfahren wird zunächst ein Anschlußfeldoxidfilm 43 auf einem Halbleitersubstrat 41 gebildet, gefolgt durch die Bildung eines Feldoxidfilms 45 in einem LOCOS-Prozeß unter Verwendung einer Maske, durch welche ein inaktiver Bereich eines peripheren Schaltungsbereichs 600 freigelegt wird, wie in 2A gezeigt. Unter Verwendung einer Maske, durch welche ein inaktiver Bereich eines Zellenbereichs 500 freigelegt wird, werden daraufhin der Anschlußfeldoxidfilm 43 und das Halbleitersubstrat 41 beide geätzt, um einen Graben 47 zu bilden, gefolgt durch die Abscheidung einer Schicht eines Oxidfilms 49 über der resultierenden Struktur. Für diese Abscheidung wird ein CVD-Prozeß ausgeführt.
  • Bis der Anschlußfeldoxidfilm 43 freigelegt ist, wird daraufhin der Oxidfilm 49 geätzt, um einen Feldoxidfilm vom Grabentyp in dem Zellenbereich 500 und einen Feldoxidfilm vom LOCOS-Typ im peripheren Schaltungsbereich 600 zu bilden.
  • Wie vorstehend erläutert, sind die beiden dargestellten herkömmlichen Verfahren kompliziert.
  • Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren der eingangs genannten Art zu schaffen, mit dem es möglich ist, die Abscheidungsrate eines aufzubringenden Isolierfilms entsprechend einzustellen und den Isolierfilm fein und dicht herstellen zu können.
  • Diese Aufgabe wird erfindungsgemäß durch die im Patentanspruch 1 angegebenen Merkmale gelöst.
  • Weitere Ausgestaltungen der Erfindung ergeben sich aus den Unteransprüchen.
  • Mit dem erfindungsgemäßen Verfahren ist es möglich, die Niederschlagsrate der einzelnen aufzubringenden Isolierfilme entsprechend einzustellen, wobei gemäß vorliegender Erfindung ein Nasswaschvorgang eingesetzt wird, um eine selektive Abscheiderate insbesondere des vierten Isolierfilms zu erreichen. Weiterhin wird erfindungsgemäß eine thermische Behandlung vorgenommen, um die Verdichtung des Isolierfilms zu erreichen. Gemäß der Erfindung wird insbesondere die Differenz der Abscheidungsrate eines speziellen Isolierfilms auf der Grabenmaske und dem Graben, die beide oberflächenbehandelt sind, ausgenutzt, wodurch der breite Graben und der schmale Graben ebenso ausgefüllt werden, wie eine planare Isolieroberfläche. Schließlich erfolgt eine dichte und feine thermische Durchgangsbehandlung des auf dem Graben gebildeten Isolierfilms.
  • Nachfolgend wird die Erfindung anhand der Zeichnung beispielhaft näher erläutert; es zeigen:
  • 1A bis 1C schematische Querschnittsansichten eines herkömmlichen Verfahrens zum Bilden von Feldoxidfilmen in einem Halbleiterelement,
  • 2A bis 2B schematische Querschnittsansichten eines weiteren herkömmlichen Verfahrens zum Bilden von Feldoxidfilmen in einem Halbleiterelement,
  • 3 bis 7 schematische Querschnittsansichten eines neuartigen Verfahrens zum Bilden von Feldoxidfilmen in einem Halbleiterelement gemäß der vorliegenden Erfindung, und
  • 8 bis 13 Kurvendarstellungen der Analyseergebnisse eines Ozon-TEOS-USG-Films, der bei der vorliegenden Erfindung nützlich ist.
  • In 3 bis 7 ist ein Verfahren zum Bilden von Feldoxidfilmen für ein Halbleiterelement in Übereinstimmung mit der vorliegenden Erfindung gezeigt.
  • Wie in 3 gezeigt, wird anfänglich ein erster Isolierfilm 13 auf einem Halbleitersubstrat 11 gebildet, gefolgt durch das Abscheiden eines zweiten Isolierfilms 15 über dem ersten Isolierfilm 13. Der. erste Isolierfilm 13 dient als Anschlußfeldoxidfilm und ist 3 bis 30 nm dick. Seine Bildung wird durch Anwenden eines thermischen Oxidationsprozesses erzielt. Der zweite Isolierfilm 15 wird aus einem Nitrid und in einem CVD-Prozeß gebildet und hat eine Dicke von 50 bis 3 00 nm. Unter Verwenden einer (nicht gezeigten) Elementisoliermaske wird daraufhin ein Ätzprozeß ausgeführt, um schmale Gräben 17 in einem Zellenbereich 100 des Halbleitersubstrats 11 und einen breiten Graben 18 in einem peripheren Schaltungsbereich 200 zu bilden. Die Gräben 17 und 18 haben eine Tiefe im Bereich von 50 bis 6 00 nm. Daraufhin wird ein dritter Isolierfilm 19 aus einem Oxid über den Oberflächen der Gräben 17 und 18 gebildet. Wie beim ersten Isolierfilm 13 wird ein thermischer Oxidationsprozeß bei 750 bis 1 100°C ausgeführt, um einen Oxidfilm 19 mit einer Dicke von 3 bis 1 00 nm zu bilden. Dieser Oxidfilm 19 spielt eine kritische Rolle beim Sicherstellen der Grenzflächeneigenschaften des Feldoxidfilms vom Grabentyp, der zusätzlich gebildet wird, um der Beschädigung des Halbleitersubstrats 11 entgegenzuwirken, die durch einen nachfolgenden Oberflächenbehandlungsprozeß ausgelöst werden kann.
  • Als nächstes wird ein Oberflächenbehandlungsprozeß derart ausgeführt, daß der Oxidfilm 19, der über dem Nitridfilm 13 und den Gräben gebildet ist, auf seiner Oberfläche ein positives Potential hat bzw. trägt. Dieses positive Potential erlaubt, daß ein Isolierfilm, beispielsweise ein Ozon-TEOS- Film mit einer geringen Geschwindigkeit bzw. Rate über dem Nitridfilm 13, jedoch mit einer hohen Geschwindigkeit bzw. Rate über dem Oxidfilm 19 abgeschieden wird.
  • Die Oberflächenbehandlung kann erfindungsgemäß in vier Weisen ausgeführt werden.
  • Als erstes Beispiel wird ein Stickstoff und Ammoniak (NH3) aufweisendes Plasma verwendet. Die Oberflächenbehandlung des Oxidfilms 19 mit dem Plasma wird mit einer Plasmaverstärkten chemischen Dampfabscheidungs-(PECVD)Anlage ausgeführt, in welcher 4 bis 10 l Ammoniak pro 1 bis 3 l Stickstoff bei einer Temperatur von 350 bis 450°C und einem Druck von 133,3 bis 399,9 Pa für 10 bis 60 s bereitgestellt werden. Während der Oberflächenbehandlung erzeugt die Anlage doppelte, hohe (etwa 13,56 Mhz)/niedrige (unterhalb von 13,56 Mhz) Frequenzen eines Leistungsbereichs von 0,5 bis 1 KW bzw. 0,2 bis 1 KW.
  • Ein zweites Beispiel für die Oberflächenbehandlung ist die Verwendung von Plasma, das Argon enthält. In einer Sputteranlage werden 10 bis 50 sccm Argon bei Raumtemperatur unter einem Druck von 2666,4 pa bis 6666,1 pa unter Verwendung von hohen/niedrigen Frequenzen einer Leistung im Bereich von 300 bis 500 W bzw. 100 bis 200 W bereitgestellt.
  • Eine weitere Oberflächenbehandlung kann durch einen Naßwaschprozeß durchgeführt werden. Beispielsweise wird der Oxidfilm 19 in eine Trimethyl-Ammonium-Hydroxidlösung für 30 bis 60 s eingetaucht.
  • Alternativ kann die Oberfläche des Oxidfilms 19 und des Nitridfilms 13 durch Spritzen einer CO2-Bläschenlösung in deionisiertem Wasser auf einen rotierenden Wafer für 10 bis 30 s behandelt werden.
  • 5 zeigt einen Querschnitt, nachdem eine Schicht eines vierten Isolierfilms 23, beispielsweise eines Ozon-TEOS-USG-Films über der resultierenden Struktur abgeschieden ist. Aufgrund der Oberflächenbehandlung wird der Ozon-TEOS-USG-Film 23 mit einer langsamen Geschwindigkeit bzw. niedrigen Rate auf dem Nitridfilm gebildet, und mit einer hohen Geschwindigkeit bzw. Rate auf dem Oxidfilm 19. Unter Verwendung von Ozon/TEOS im Verhältnis von 10 bis 20, wird der Ozon-TEOS-USG-Film 23 mit einer Dicke von 5 00 bis 20 00 nm bei einer Temperatur von 380 bis 450°C gebildet. Da die Abscheidungsrate des Ozon-TEOS-USG-Films doppelt so hoch ist auf dem Oxidfilm 19 der Gräben wie auf dem Nitridfilm 19, kann eine planare Oberfläche des Ozon-TEOS-Films nachdem Ablauf einer, bestimmten Zeit erhalten werden.
  • Als nächstes wird eine Wärmebehandlung ausgeführt, um den abgeschiedenen Ozon-TEOS-USG-Film 23 dicht und fein zu machen, woraufhin der Ozon-TEOS-USG-Film 23 einer Rückätzung unterworfen wird, wie in 6 gezeigt. Die Abwesenheit der thermischen Behandlung führt zu einer Verschlechterung der Isolationseigenschaften des Ozon-TEOS-USG-Films 23, weil er mehr Feuchtigkeit enthält. Die thermische Behandlung wird bei 900 bis 1 100°C für 10 bis 60 min ausgeführt, und für die Rückätzung kann ein Naß- oder Trockenrückatzen oder ein chemischer mechanischer Polier-(CMP)Prozeß eingesetzt werden. Von dem Ozon-TEOS-USG-Film 23 wird der Teil über dem Nitridfilm 15 rascher geätzt als die anderen Teile, da er poröser ist.
  • Schließlich werden der freigelegte Nitridfilm 15 und eine vorbestimmte Dicke des Ozon-TEOS-USG-Films 23 beide in einem Naßätzprozeß entfernt, um eine Feldoxidfilmstruktur vom Grabentyp zu erzeugen, bei welcher der Graben 17 im Zellen bereich 100 und der Graben 18 im peripheren Schaltungsbereich 200 mit dem Oxidfilm 19 und dem Ozon-TEOS-USG-Film 23 aufgefüllt sind. Der Naßätzprozeß kann heiße H3PO4 verwenden.
  • In 8 bis 13 sind Analyseergebnisse des Ozon-TEOS-USG-Films gezeigt.
  • 8 zeigt die Abscheidungsrate für den Ozon-TEOS-USG-Film auf Nitrid und Oxid. Die Bezugsziffern "7-1", "7-2", "7-3" stehen für die Abscheidungsraten, mit welchen der Ozon-TEOS-USG-Film auf Nitrid abgeschieden wird, während die Bezugsziffern "8-1", "8-2", "8-3" für die Abscheidungsraten auf Oxid stehen.
  • In dieser Kurve handelt es sich beim Balken "a" um den Fall, daß der Ozon-TEOS-USG-Film auf Nitrid und Oxid abgeschieden ist, die nicht oberflächenbehandelt wurden. In diesem Fall wird der Ozon-TEOS-USG-Film rascher auf dem Nitrid als auf dem Oxidfilm abgeschieden, wodurch das sogenannte Überhangphänomen erzeugt wird, das Hohlräume in dem engen Graben verursacht.
  • Der mit dem Bezugszeichen "b" bezeichnete Balken zeigt den Fall, bei welchem folgend auf den Prozeß von 3 ein Oxidfilm mit einer bestimmten Dicke in einem PECVD-Prozeß abgeschieden wird, gefolgt durch das Abscheiden eines Ozon-TEOS-USG-Films über dem Oxidfilm. Wie zu erkennen ist, sind "7-2" und "8-2" hinsichtlich der Abscheidungsrate ähnlich zueinander. Deshalb wird dasselbe Problem wie beim "a"-Balken erzeugt.
  • Der Balken "c" zeigt die Abscheidungsraten, wenn ein Ozon-TEOS-USG-Film auf dem Nitrid und Oxid abgeschieden wird, die beide mit Stickstoffplasma in Übereinstimmung mit der vorlie geraden Erfindung behandelt worden sind. Wie gezeigt, ist die Abscheidungsrate auf dem Oxid "8-3" doppelt so schnell wie auf dem Nitrid "7-3". In diesem Fall wird keine Stufe.
  • erzeugt.
  • In 9 und 10 sind die Mengen bzw. Anteile an H-OH und Si-OH, die entfernt werden, wenn eine thermische Behandlung für den Ozon-TEOS-USG-Film angewendet wird, um den Film dicht und fein zu machen, als Funktion der Behandlungstemperatur aufgetragen. Wie vorstehend angeführt, ist diese thermische Behandlung wichtig, um zu verhindern, daß der Film Feuchtigkeit absorbiert oder freigibt. Wie in diesen Kurven gezeigt, ist die Entfernung von H-OH und Si-OH am effektivsten bei etwa 900°C, und die entfernten Mengen bzw. Anteile bleiben selbst bei mehr als 900°C ungeändert. Deshalb ist es effizient, daß die thermische Behandlung bei einer Temperatur von 900 bis 1 000°C ausgeführt wird.
  • Auf der Grundlage einer Infrarot-Fourier-Transformationsanalyse sind die Änderungen des Absorptionskoeffizienten als Funktion der Frequenz in Ozon-TEOS-USG-Filmen in 11 und 12 gezeigt. Unmittelbar nach der thermischen Behandlung wird der Ozon-TEOS-USG-Film für die Analyse verwendet, die in 11 gezeigt ist. Für die Analyse von 12 wird der Ozon-TEOS-USG-Film thermisch behandelt und für 167 h in der Atmosphäre stehengelassen. Wie aus den Daten hervorgeht, sind die Absorptionskoeffizienten zwischen den beiden Fällen nahezu dieselben, wodurch demonstriert wird, daß der Ozon-TEOS-USG-Film fein und dicht und entreichert von der meisten Feuchtigkeit (H-OH, Si-OH) durch eine Runde an thermischer Behandlung hergestellt werden kann, so daß er durch nachfolgende Prozesse nicht wesentlich beeinträchtigt wird und für eine lange Zeit Zuverlässigkeit beibehalten kann.
  • 13 zeigt eine Kurvendarstellung, bei welcher die Naßätzverhältnisse des Ozon-TEOS-USG-Films zu dem Oxidfilm, der durch den thermischen Oxidationsfilm gebildet ist, als Funktion der Temperaturen der thermischen Oberflächenbehandlung aufgetragen sind, wenn die Filme mit einer HF-Lösung von 50:1 geätzt sind. Bei thermischen Behandlungstemperaturen von 900°C oder höher liegt das Naßätzverhältnis für den Ozon-TEOS-USG-Film zum Oxidfilm unter etwa 2:1. Das heißt, der feine und dichte Ozon-TEOS-USG-Film kann als Ätzbarrierenschicht verwendet werden, wenn der Nitridfilm entfernt wird, und er ist deshalb für den Feldoxidfilm vom Grabentyp geeignet.
  • Wie erläutert, ist das Verfahren zum Bilden von Feldoxidfilmen für ein Halbleiterelement in Übereinstimmung mit der vorliegenden Erfindung gekennzeichnet durch Ausnutzen der Differenz der Abscheidungsrate eines bestimmten Isolationsfilms auf dem Nitrid und Oxid, die beide oberflächenbehandelt sind, wodurch der breite Graben und der schmale Graben aufgefüllt werden, und außerdem eine planare Isolieroberfläche erhalten wird. Deshalb kann die Produktionsausbeute deutlich verbessert werden. Außerdem entreichert die thermische Behandlung Feuchtigkeit aus dem Ozon-TEOS-USG-Film, wodurch dieser fein und dicht gemacht werden kann und deshalb als Feldoxidfilm verwendet werden kann. Unter Verwendung dieses feinen und dichten Ozon-TEOS-USG-Films als Ätzbarriere kann das Nitrid problemlos entfernt werden.
  • Die vorliegende Erfindung ist in illustrativer Weise erläutert worden, und es versteht sich, daß die verwendete Therminologie lediglich der Erläuterung und nicht der Beschränkung dient.

Claims (16)

  1. Verfahren zum Bilden von Feldoxidfilmen in einem Halbleiterelement, mit den folgenden Schritten: a) Bilden eines ersten Isolierfilms (13) auf einem Halbleitersubstrat (11), b) Bilden eines zweiten Isolierfilms (15) auf dem ersten Isolierfilm (13), wobei der zweite Isolierfilm (15) hinsichtlich des Materials vom ersten Isolierfilm (13) unterschiedlich ist, c) Ätzen des zweiten Isolierfilms (15), des ersten Isolierfilms (13) und des Halbleitersubstrats (11) in dieser Abfolge innerhalb von Elementisolationsbereichen, um einen schmalen Graben (17) und einen breiten Graben (18) zu bilden, d) Bilden eines dritten Isolierfilms (19) auf den Oberflächen der Gräben (17, 18) durch thermische Oxidation, e) Oberflächenbehandeln der freiliegenden Oberflächen des dritten und zweiten Isolierfilms (15, 19) derart, dass ein Ozon-TEOS-USG-Film (23) mit einer hohen Abscheidungsrate auf dem dritten Isolierfilm (19), jedoch mit einer niedrigen Abscheidungsrate auf dem zweiten Isolierfilm (15) abgeschieden wird, f) Abscheiden einer Schicht eines Ozon-TEOS-USG-Films (23) über der resultierenden Struktur, bis die Oberseite des Ozon-TEOS-USG-Films (23) auf einem Niveau planar wird, das höher als die Höhe des zweiten Isolierfilms (15) liegt, g) thermisches Behandeln des Ozon-TEOS-USG-Films (23), um ihn fein und dicht zu machen, h) Rückätzen des Ozon-TEOS-USG-Films (23), und i) Entfernen des zweiten Isolierfilms (15) derart, dass eine Elementisolierfilmstruktur erzeugt wird, in welcher die Gräben (17, 18) mit dem Ozon-TEOS-USG-Film (23) aufgefüllt sind.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der erste Isolierfilm (13) ein Anschlußfeldoxidfilm mit einer Dicke von 3 nm bis 30 nm ist.
  3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der zweite Isolierfilm (15) 50 nm bis 300 nm dick und aus einem Nitrid in einem chemischen Dampfabscheidungsprozeß gebildet ist.
  4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der schmale Graben (17) und der breite Graben (18) in einem Zellenbereich (100) und einem peripheren Schaltungsbereich (200) gebildet sind, wobei beide Gräben (17, 18) eine Tiefe von 50 nm bis 600 nm aufweisen.
  5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der dritte Isolierfilm (19) ein thermisches Oxid ist, das bei 750 bis 1100 °C mit einer Dicke von 3 nm bis 100 nm aufgewachsen wird.
  6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Oberflächenbehandlung des dritten und zweiten Isolierfilms (19, 15) unter Verwendung eines Plasmas ausgeführt wird, das Stickstoff und Ammoniak enthält.
  7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß das Plasma in einer Plasmaverstärkten chemischen Dampfabscheidungsanlage erzeugt wird, in welcher 4 bis 10 l Ammoniak pro 1 bis 3 l Stickstoff unter einem Druck von 133,32 Pa bis 399,96 Pa und bei einer Temperatur von 350 bis 450 °C bereitgestellt werden.
  8. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Oberflächenbehandlungsschritt mit einem Plasma unter Verwendung von Argon durchgeführt wird.
  9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß das Plasma in einer Sputteranlage erzeugt wird, in welcher Argon mit einem Durchfluß von 10 bis 50 sccm bei Raumtemperatur unter einem Druck von 2,67 Pa bis 6,67 Pa bereitgestellt wird.
  10. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Oberflächenbehandlungsschritt in einem Naßwaschprozeß ausgeführt wird.
  11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß der Naßwaschprozeß das Eintauchen der freigelegten Oberfläche des dritten und zweiten Isolierfilms (19, 15) in eine Trimethyl-Ammonium-Hydroxidlösung für 30 bis 60 s bei Raumtemperatur aufweist.
  12. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß der Naßwaschprozeß das Bespritzen des Halbleitersubstrats (11) mit einer CO2-Bläschenlösung in deionisiertem Wasser aufweist.
  13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß der Ozon-TEOS-USG-Film (23) unter Verwendung von Ozon und TEOS unter einem Verhältnis von 10 bis 20 abgeschieden wird.
  14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß der Ozon-TEOS-USG-Film (23) mit einer Dicke von 500 nm bis 2000 nm bei einer Temperatur von 380 bis 450°C gebildet wird.
  15. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der thermische Behandlungsschritt bei einer Temperatur von 900 bis 1000°C ausgeführt wird.
  16. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Rückätzen in einem Naßprozeß, einem Trockenprozeß oder einem chemischen mechanischen Polierprozeß durchgeführt wird.
DE19649445A 1995-11-30 1996-11-28 Verfahren zum Bilden eines Feldoxidfilms in einem Halbleiterelement Expired - Fee Related DE19649445B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR95-45481 1995-11-30
KR1019950045481A KR0179554B1 (ko) 1995-11-30 1995-11-30 반도체 소자의 소자분리절연막 형성방법

Publications (2)

Publication Number Publication Date
DE19649445A1 DE19649445A1 (de) 1997-06-05
DE19649445B4 true DE19649445B4 (de) 2008-01-03

Family

ID=19436943

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19649445A Expired - Fee Related DE19649445B4 (de) 1995-11-30 1996-11-28 Verfahren zum Bilden eines Feldoxidfilms in einem Halbleiterelement

Country Status (5)

Country Link
US (1) US5665635A (de)
JP (1) JP2738831B2 (de)
KR (1) KR0179554B1 (de)
DE (1) DE19649445B4 (de)
GB (1) GB2307788B (de)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100552387B1 (ko) * 1995-10-31 2006-04-21 가부시끼가이샤 디나벡 겡뀨쇼 자율 복제 능력을 갖는 (-)쇄 rna 바이러스 벡터
KR970052338A (ko) * 1995-12-23 1997-07-29 김주용 반도체 소자의 제조방법
TW334614B (en) * 1997-03-04 1998-06-21 Winbond Electronics Corp The method of forming shallow trench isolation
US6096662A (en) * 1997-03-26 2000-08-01 Advanced Micro Devices, Inc. NH3 /N2 plasma treatment to enhance the adhesion of silicon nitride to thermal oxide
US5926722A (en) * 1997-04-07 1999-07-20 Taiwan Semiconductor Manufacturing Co., Ltd. Planarization of shallow trench isolation by differential etchback and chemical mechanical polishing
US5786262A (en) * 1997-04-09 1998-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Self-planarized gapfilling for shallow trench isolation
US5726090A (en) * 1997-05-01 1998-03-10 Taiwan Semiconductor Manufacturing Company, Ltd. Gap-filling of O3 -TEOS for shallow trench isolation
US5731241A (en) * 1997-05-15 1998-03-24 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned sacrificial oxide for shallow trench isolation
US5741740A (en) * 1997-06-12 1998-04-21 Taiwan Semiconductor Manufacturing Company, Ltd. Shallow trench isolation (STI) method employing gap filling silicon oxide dielectric layer
US5930644A (en) * 1997-07-23 1999-07-27 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming a shallow trench isolation using oxide slope etching
KR100486210B1 (ko) * 1997-09-12 2005-06-16 삼성전자주식회사 프로파일을개선할수있는트랜치소자분리공정의세정방법
US5811345A (en) * 1997-09-18 1998-09-22 Taiwan Semiconductor Manufacturing Co., Ltd. Planarization of shallow- trench- isolation without chemical mechanical polishing
KR100261018B1 (ko) * 1997-09-25 2000-08-01 윤종용 반도체장치의트렌치격리형성방법
KR100253078B1 (ko) 1997-12-23 2000-04-15 윤종용 반도체 장치의 트렌치 격리 형성 방법
JPH11274287A (ja) 1998-03-24 1999-10-08 Sharp Corp 素子分離領域の形成方法
KR100268453B1 (ko) 1998-03-30 2000-11-01 윤종용 반도체 장치 및 그것의 제조 방법
KR100280106B1 (ko) * 1998-04-16 2001-03-02 윤종용 트렌치 격리 형성 방법
US6004863A (en) * 1998-05-06 1999-12-21 Taiwan Semiconductor Manufacturing Company Non-polishing sacrificial layer etchback planarizing method for forming a planarized aperture fill layer
EP0959496B1 (de) * 1998-05-22 2006-07-19 Applied Materials, Inc. Verfahren zur Herstellung einer selbst-planarisierten dielektrischen Schicht für eine seichte Grabenisolation
KR100286736B1 (ko) 1998-06-16 2001-04-16 윤종용 트렌치 격리 형성 방법
KR100333714B1 (ko) * 1998-06-29 2002-08-22 주식회사 하이닉스반도체 반도체장치의소자분리막형성방법
US6239002B1 (en) 1998-10-19 2001-05-29 Taiwan Semiconductor Manufacturing Company Thermal oxidizing method for forming with attenuated surface sensitivity ozone-teos silicon oxide dielectric layer upon a thermally oxidized silicon substrate layer
US6090714A (en) * 1998-10-23 2000-07-18 Taiwan Semiconductor Manufacturing Company Chemical mechanical polish (CMP) planarizing trench fill method employing composite trench fill layer
US6197658B1 (en) * 1998-10-30 2001-03-06 Taiwan Semiconductor Manufacturing Company Sub-atmospheric pressure thermal chemical vapor deposition (SACVD) trench isolation method with attenuated surface sensitivity
KR100315445B1 (ko) * 1999-03-25 2001-11-28 황인길 반도체 소자 분리를 위한 얕은 트렌치 제조 방법
KR100315447B1 (ko) * 1999-03-25 2001-11-28 황인길 반도체 소자 분리를 위한 얕은 트렌치 제조 방법
US6403445B1 (en) * 1999-04-06 2002-06-11 Advanced Micro Devices, Inc. Enhanced trench isolation structure
KR100325602B1 (ko) * 1999-05-11 2002-02-25 황인길 반도체 소자의 제조 방법
KR20010053649A (ko) * 1999-12-01 2001-07-02 박종섭 반도체장치의 소자격리방법
US6541401B1 (en) * 2000-07-31 2003-04-01 Applied Materials, Inc. Wafer pretreatment to decrease rate of silicon dioxide deposition on silicon nitride compared to silicon substrate
US6613651B1 (en) * 2000-09-05 2003-09-02 Lsi Logic Corporation Integrated circuit isolation system
US6406976B1 (en) * 2000-09-18 2002-06-18 Motorola, Inc. Semiconductor device and process for forming the same
JP4285899B2 (ja) * 2000-10-10 2009-06-24 三菱電機株式会社 溝を有する半導体装置
US6417093B1 (en) 2000-10-31 2002-07-09 Lsi Logic Corporation Process for planarization of metal-filled trenches of integrated circuit structures by forming a layer of planarizable material over the metal layer prior to planarizing
US6586814B1 (en) 2000-12-11 2003-07-01 Lsi Logic Corporation Etch resistant shallow trench isolation in a semiconductor wafer
KR100346845B1 (ko) * 2000-12-16 2002-08-03 삼성전자 주식회사 반도체 장치의 얕은 트렌치 아이솔레이션 형성방법
JP2002289680A (ja) * 2001-03-26 2002-10-04 Kawasaki Microelectronics Kk 半導体装置の素子分離構造の形成方法
US6511924B2 (en) 2001-04-20 2003-01-28 Applied Materials, Inc. Method of forming a silicon oxide layer on a substrate
US6617251B1 (en) 2001-06-19 2003-09-09 Lsi Logic Corporation Method of shallow trench isolation formation and planarization
KR100770455B1 (ko) * 2001-06-22 2007-10-26 매그나칩 반도체 유한회사 반도체소자의 제조방법
KR100671155B1 (ko) * 2001-06-26 2007-01-17 매그나칩 반도체 유한회사 반도체 장치의 소자분리막 형성 방법
KR100712984B1 (ko) * 2001-07-30 2007-05-02 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법
US6930058B2 (en) * 2003-04-21 2005-08-16 Micron Technology, Inc. Method of depositing a silicon dioxide comprising layer doped with at least one of P, B and Ge

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5094972A (en) * 1990-06-14 1992-03-10 National Semiconductor Corp. Means of planarizing integrated circuits with fully recessed isolation dielectric
US5356722A (en) * 1992-06-10 1994-10-18 Applied Materials, Inc. Method for depositing ozone/TEOS silicon oxide films of reduced surface sensitivity

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5166101A (en) * 1989-09-28 1992-11-24 Applied Materials, Inc. Method for forming a boron phosphorus silicate glass composite layer on a semiconductor wafer
US5308786A (en) * 1993-09-27 1994-05-03 United Microelectronics Corporation Trench isolation for both large and small areas by means of silicon nodules after metal etching
US5492858A (en) * 1994-04-20 1996-02-20 Digital Equipment Corporation Shallow trench isolation process for high aspect ratio trenches

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5094972A (en) * 1990-06-14 1992-03-10 National Semiconductor Corp. Means of planarizing integrated circuits with fully recessed isolation dielectric
US5356722A (en) * 1992-06-10 1994-10-18 Applied Materials, Inc. Method for depositing ozone/TEOS silicon oxide films of reduced surface sensitivity

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
FUJINO, K. [u.a.]: Reaction mechanism of TEOS and 03 atmospheric pressure CVD in: 1991 Procee- dings. Eight International IEEE VLSI Multilevel Interconnection Conference New York, NY, USA: IEEE 1991, S. 445-447
FUJINO, K. [u.a.]: Reaction mechanism of TEOS and 03 atmospheric pressure CVD in: 1991 Proceedings. Eight International IEEE VLSI Multilevel Interconnection Conference New York, NY, USA: IEEE 1991, S. 445-447 *
LEE, P. [u.a.]: Sub-atmospheric chemical vapor deposition (SACVD) of TEOS-ozone USG and BPSG in: 1990 Proceedings. Serenth International IEEE VLSI Multilevel Interconnection Conference New York, NY, USA: IEEE 1990, S. 396-398 *

Also Published As

Publication number Publication date
US5665635A (en) 1997-09-09
JP2738831B2 (ja) 1998-04-08
GB9624158D0 (en) 1997-01-08
GB2307788B (en) 2000-11-01
GB2307788A (en) 1997-06-04
JPH09283612A (ja) 1997-10-31
KR970030645A (ko) 1997-06-26
KR0179554B1 (ko) 1999-04-15
DE19649445A1 (de) 1997-06-05

Similar Documents

Publication Publication Date Title
DE19649445B4 (de) Verfahren zum Bilden eines Feldoxidfilms in einem Halbleiterelement
DE19528746C1 (de) Verfahren zum Erzeugen einer Siliziumdioxidschicht auf Oberflächenabschnitten einer Struktur
DE102008007671B4 (de) Verfahren zur Bildung feiner Strukturen eines Halbleiterbauelements
DE4430120B4 (de) Verfahren zur Erzeugung eines Dielektrikums
DE69836943T2 (de) Planarisierung von einer nicht-konformen Vorrichtungsschicht in Halbleiterherstellung
DE19929239B4 (de) Verfahren zur Herstellung von MOS-FET-Halbleiterelementen
DE4001372A1 (de) Verfahren zur herstellung einer halbleiteranordnung
EP0005166B1 (de) Verfahren zur Herstellung von Halbleiteranordnungen mit isolierten Bereichen aus polykristallinem Silicium und danach hergestellte Halbleiteranordnungen
DE102006062035A1 (de) Technik zum Entfernen von Lackmaterial nach einer Implantation mit hoher Dosis in einem Halbleiterbauelement
DE10101766A1 (de) Verfahren und Vorrichtung zum Herstellen einer dünnen Schicht auf einem Substrat
DE112006000811B4 (de) Ätzprozess für CD-Reduzierung eines ARC-Materials
DE4140180C2 (de) Verfahren zur Herstellung einer Halbleitereinrichtung
DE10341576B4 (de) Verfahren zum Herstellen einer vertikalen Hartmaske
DE69724965T2 (de) Verfahren zur vereinfachung der herstellung eines dielektrischen zwischenschicht-stapels
DE19840385C2 (de) Verfahren zm Isolieren von Bereichen eines integrierten Schaltkreises und Halbleiterbaustein mit integriertem Schaltkreis
DE102005022574A1 (de) Halbleiterspeicherbauelement mit Isolationsgrabenstruktur und zugehöriges Herstellungsverfahren
EP0855088B1 (de) Verfahren zum erzeugen einer grabenisolation in einem substrat
DE10259728B4 (de) Verfahren zur Herstellung einer Grabenisolationsstruktur und Verfahren zum Steuern eines Grades an Kantenrundung einer Grabenisolationsstruktur in einem Halbleiterbauelement
DE10255936A1 (de) Verbesserte Technik zur Herstellung eines Oxid/Nitrid-Schicht-Stapels durch Steuern der Stickstoffionenkonzentration in einem Nitrierungsplasma
DE102007030020B4 (de) Verfahren zum Ausbilden einer Halbleiterstruktur mit einem Ausbilden von mindestens einer Seitenwandabstandshalterstruktur
DE19854187A1 (de) Elementisolationsstruktur für Halbleitervorrichtung und deren Verfahren
DE10242145B4 (de) Halbleiterbauelement mit lokaler Zwischenverbindungsschicht und Herstellungsverfahren
DE102013104663A1 (de) Haltestruktur für eine Barrierenschicht einer Halbleitervorrichtung
DE19856805B4 (de) Grabenisolierstruktur und Verfahren zu ihrer Herstellung
DE10306310A1 (de) Dual-Gateoxid-Verfahren ohne kritischen Resist und ohne N¶2¶-Implantierung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20110601

Effective date: 20110531